JP2008066436A - 半導体素子とその製造方法 - Google Patents

半導体素子とその製造方法 Download PDF

Info

Publication number
JP2008066436A
JP2008066436A JP2006241163A JP2006241163A JP2008066436A JP 2008066436 A JP2008066436 A JP 2008066436A JP 2006241163 A JP2006241163 A JP 2006241163A JP 2006241163 A JP2006241163 A JP 2006241163A JP 2008066436 A JP2008066436 A JP 2008066436A
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
boron
diffusion region
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006241163A
Other languages
English (en)
Inventor
Toshiyuki Sarutani
敏之 猿谷
Hiroshi Suzuki
広志 鈴木
Takeshi Mishima
猛 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2006241163A priority Critical patent/JP2008066436A/ja
Publication of JP2008066436A publication Critical patent/JP2008066436A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

【課題】所定の領域にボロンの拡散領域を形成することを可能とする半導体素子とその製造方法を実現すること。
【解決手段】不純物の拡散領域が形成される半導体素子において、シリコン基板と、このシリコン基板の不純物の拡散領域の上の部分以外に形成されたシリコン酸化膜と、このシリコン酸化膜が形成されていないシリコン基板上及び前記シリコン酸化膜上に形成されたポリシリコン層と、このポリシリコン層上に形成され熱処理により前記拡散領域に拡散させる前記不純物を含有する前記不純物膜とを備える。
【選択図】 図1

Description

本発明は、不純物の拡散領域が形成される半導体素子とその製造方法に関して、特に所定の領域にボロンの拡散領域が形成される半導体素子とその製造方法に関する。
従来の不純物の拡散領域が形成される半導体素子とその製造方法に関連する先行技術文献としては次のようなものがある。
特開2005−37309公報 特開2005−347676公報
図6はこのような従来の半導体素子の一例を示す構成断面図である。図6において、1はシリコン基板、2はシリコン酸化膜、3はボロンが含有されるボロンガラス膜である。
シリコン基板1上には不純物の拡散領域の上の部分が除去されたシリコン酸化膜2が形成され、シリコン酸化膜2が形成されていないシリコン基板1上及びシリコン酸化膜2上にはボロンガラス膜3が形成される。
ここで、図6に示す従来例の製造方法について図7、図8及び図9を用いて説明する。図7〜図9は従来の半導体素子の製造工程を説明する説明図である。
図7に示すようにシリコン基板1には高温で酸化加工されシリコン酸化膜2がシリコン基板1上に形成される。
次に、図8に示すようにシリコン酸化膜2は図8中”A100”に示す部分、いいかえれば不純物の拡散領域の上の部分がエッチング加工等により除去される。
次に、図9に示すようにシリコン酸化膜2が形成されていないシリコン基板1上及びシリコン酸化膜2上にはボロンガラス膜3が形成される。
シリコン酸化膜2及びボロンガラス膜3が形成されたシリコン基板1は1000℃〜1200℃程度の温度に調節された炉等の中で加熱され、ボロンはボロンガラス膜3からシリコン基板1のシリコン酸化膜2が形成されていない領域に拡散される。
例えば、シリコン基板1には図9中”DA100”に示すようなボロンの拡散領域が形成される。
この結果、シリコン酸化膜をシリコン基板上であって不純物の拡散領域の上の部分以外に形成することによって、所定の領域にボロンの拡散領域を形成することが可能になる。
しかし、図6に示す一例では、不純物の拡散処理の過程でシリコン酸化膜2中に高濃度にボロンが拡散すると共に、ボロンガラス膜3からシリコン酸化膜2に酸素が供給される。
このため、シリコン酸化膜2中のボロンの拡散係数が3桁程度大きくなり、ボロンがシリコン酸化膜2を突き抜けてシリコン基板1のボロンの拡散領域外に拡散されるといった問題があった。
また、このようなボロンがシリコン酸化膜2を突き抜ける問題に対してはシリコン酸化膜2の膜厚を厚くして対応する方法があるが、ボロンの突き抜けを起こさないためにはシリコン酸化膜2の膜厚を非現実的に厚く形成する必要がある。
仮に、シリコン酸化膜2の膜厚をボロンが突き抜けない程度に厚く形成することが実現出来たとしても、ボロンの拡散の表面濃度が高く深い拡散領域を形成するために行うボロンガラス膜3を繰り返し剥離及び塗布する工程でシリコン酸化膜2の形状が変化しシリコン基板1上のシリコン酸化膜2が形成されていない領域が広がることになり、ボロンの拡散領域の形状が変化してしまうといった問題があった。
従って本発明が解決しようとする課題は、所定の領域にボロンの拡散領域を形成することを可能とする半導体素子とその製造方法を実現することにある。
上記のような課題を達成するために、本発明のうち請求項1記載の発明は、
不純物の拡散領域が形成される半導体素子において、
シリコン基板と、このシリコン基板の不純物の拡散領域の上の部分以外に形成されたシリコン酸化膜と、このシリコン酸化膜が形成されていないシリコン基板上及び前記シリコン酸化膜上に形成されたポリシリコン層と、このポリシリコン層上に形成され熱処理により前記拡散領域に拡散させる不純物を含有する不純物膜とを備えたことにより、所定の領域にボロンの拡散領域を形成することが可能となる。
請求項2記載の発明は、
請求項1記載の発明である半導体素子において、
前記不純物膜が、ボロンを含有するボロンガラス膜であることにより、所定の領域にボロンの拡散領域を形成することが可能となる。
請求項3記載の発明は、
不純物の拡散領域が形成される半導体素子の製造方法であって、
シリコン基板上にシリコン酸化膜を形成する第1の工程と、不純物の拡散領域の上の部分の前記シリコン酸化膜を除去する第2の工程と、前記シリコン酸化膜が形成されていない前記シリコン基板上及び前記シリコン酸化膜上にポリシリコン層を形成する第3の工程と、前記ポリシリコン層上に不純物を含有する不純物膜を形成する第4の工程と、熱処理により前記拡散領域に前記不純物膜から不純物を拡散させる第5の工程とから成ることにより、所定の領域にボロンの拡散領域を形成することが可能となる。
請求項4記載の発明は、
請求項3記載の発明である半導体素子の製造方法であって、
前記不純物膜が、ボロンを含有するボロンガラス膜であることにより、所定の領域にボロンの拡散領域を形成することが可能となる。
本発明によれば次のような効果がある。
請求項1、2、3及び請求項4の発明によれば、ボロンガラス膜から酸素が供給され前記ポリシリコン層の表面が酸化されるポリシリコン層をシリコン酸化膜が形成されていないシリコン基板上及び前記シリコン酸化膜上に形成することにより、所定の領域にボロンの拡散領域を形成することを可能とする半導体素子とその製造方法を実現する。
以下本発明を図面を用いて詳細に説明する。図1は本発明に係る半導体素子の一実施例を示す構成断面図である。
図1において、4はシリコン基板、5はシリコン酸化膜、6はポリシリコン層、7はボロンが含有されるボロンガラス膜である。
シリコン基板4上には不純物の拡散領域の上の部分が除去されたシリコン酸化膜5が形成され、シリコン酸化膜5が形成されていないシリコン基板4上及び上シリコン酸化膜5上にはポリシリコン層6が形成される。また、ポリシリコン層6上にはボロンガラス膜7が形成される。
例えば、ポリシリコン層6はシリコン基板4中のボロンの拡散係数よりもボロンの拡散係数が10倍程度大きいポリシリコンで形成される。
ここで、図1に示す実施例の製造方法について図2、図3、図4及び図5を用いて説明する。図2〜図5は本発明に係る実施例の半導体素子の製造工程を説明する説明図である。
図2に示すようにシリコン基板4には高温で酸化加工されてシリコン酸化膜5が形成される。この時、シリコン酸化膜5の膜厚はボロンを拡散しない程度の厚さで形成される。例えば、シリコン酸化膜5の膜厚は”0.8μm”の厚さに形成される。
次に、図3に示すようにシリコン酸化膜5は図3中”A110”に示す部分、いいかえれば不純物の拡散領域の上の部分がエッチング加工等により除去される。
次に、図4に示すようにシリコン酸化膜5が形成されていないシリコン基板4上及びシリコン酸化膜5上にはポリシリコン層6が形成され、図5に示すようにシリコン酸化膜5上にはボロンガラス膜7が形成される。
この時、ポリシリコン層6の層厚はボロンの拡散中にボロンガラス膜7からの酸素がシリコン酸化膜5に供給されない程度の厚さで形成される。例えば、ポリシリコン層6の膜厚は”0.3μm”の厚さに形成される。
シリコン酸化膜5及びボロンガラス膜7が形成されたシリコン基板4は1000℃〜1200℃程度の温度に調節された炉等の中で加熱され、例えば、図5中”DA110”に示すようにボロンの拡散領域が形成される。
この時、ボロンガラス膜7から酸素がポリシリコン層6に供給され、ポリシリコン層6の表面は酸化される。このため、ポリシリコン層6の表面が酸化されるので、シリコン酸化膜5にはボロンガラス膜7から酸素が供給されないことになる。
ボロンはボロンガラス膜7からポリシリコン層6を通過してシリコン基板4のシリコン酸化膜5が形成されていない領域に拡散される。
例えば、図5中”DA110”に示すボロンの拡散領域は、シリコン酸化膜5の厚さが”0.8μm”、ポリシリコン層6の厚さが”0.3μm”の場合には、拡散の深さが”8μm”及びボロンの拡散の表面濃度が”1×1020atoms/cm3”程度に形成される。
この結果、ポリシリコン層をシリコン酸化膜が形成されていないシリコン基板上及びシリコン酸化膜上に形成することにより、所定の領域にボロンの拡散領域を形成することが可能になる。
なお、図1等に示す実施例では、シリコン基板4上にボロンガラス膜7を塗布するとされているが、特にこれに限定されるものではなく、ボロンナイトライドを用いてシリコン基板4上にボロンガラス膜7を形成するものであっても構わない。
また、図1等に示す実施例では、シリコン基板4上にボロンガラス膜7を塗布するとされているが、特にこれに限定されるものではなく、ジボランガスを用いた気相拡散によってボロンが拡散されるものであっても構わない。
また、図1等に示す実施例では、シリコン酸化膜5は”0.8μm”の厚さで形成されると例示されているが、特にこれに限定されるものではなく、シリコン酸化膜5の膜厚はボロンが突き抜けない程度の厚さであっても構わない。
また、図1等に示す実施例では、ポリシリコン層6の厚さは”0.3μm”として例示されているが、特にこれに限定されるものではなく、ポリシリコン層6の層厚はボロンの拡散中にボロンガラス膜7からの酸素がシリコン酸化膜5に供給されない程度の厚さであっても構わない。
また、図1等に示す実施例では、ボロンの拡散領域の拡散の深さ及び拡散の表面濃度はそれぞれ”8μm”程度及び”1×1020atoms/cm3”程度であると例示されているが、特にこれに限定されるものではなく、ボロンの拡散領域の拡散の深さ及び拡散の表面濃度は、ポリシリコン層及びシリコン酸化膜の厚さ及び熱処理の温度を調整することによって”8μm”及び”1×1020atoms/cm3”とはそれぞれ異なる値であっても構わない。
また、図1等に示す実施例では、ポリシリコン層6はボロンがシリコン基板4に拡散された後に不要となる場合には、フッ硝酢酸、若しくは、反応性イオンエッチング等により除去されるものであっても構わない。
本発明に係る半導体素子の一実施例を示す構成断面図である。 本発明に係る実施例の半導体素子の製造工程を説明する説明図である。 本発明に係る実施例の半導体素子の製造工程を説明する説明図である。 本発明に係る実施例の半導体素子の製造工程を説明する説明図である。 本発明に係る実施例の半導体素子の製造工程を説明する説明図である。 従来の半導体素子の一例を示す構成断面図である。 従来の半導体素子の製造工程を説明する説明図である。 従来の半導体素子の製造工程を説明する説明図である。 従来の半導体素子の製造工程を説明する説明図である。
符号の説明
1、4 シリコン基板
2、5 シリコン酸化膜
3、7 ボロンガラス膜
6 ポリシリコン層

Claims (4)

  1. 不純物の拡散領域が形成される半導体素子において、
    シリコン基板と、
    このシリコン基板の不純物の拡散領域の上の部分以外に形成されたシリコン酸化膜と、
    このシリコン酸化膜が形成されていないシリコン基板上及び前記シリコン酸化膜上に形成されたポリシリコン層と、
    このポリシリコン層上に形成され熱処理により前記拡散領域に拡散させる不純物を含有する不純物膜と
    を備えたことを特徴とする半導体素子。
  2. 前記不純物膜が、
    ボロンを含有するボロンガラス膜であることを特徴とする
    請求項1記載の半導体素子。
  3. 不純物の拡散領域が形成される半導体素子の製造方法であって、
    シリコン基板上にシリコン酸化膜を形成する第1の工程と、
    不純物の拡散領域の上の部分の前記シリコン酸化膜を除去する第2の工程と、
    前記シリコン酸化膜が形成されていない前記シリコン基板上及び前記シリコン酸化膜上にポリシリコン層を形成する第3の工程と、
    前記ポリシリコン層上に不純物を含有する不純物膜を形成する第4の工程と、
    熱処理により前記拡散領域に前記不純物膜から不純物を拡散させる第5の工程と
    から成ることを特徴とする半導体素子の製造方法。
  4. 前記不純物膜が、
    ボロンを含有するボロンガラス膜であることを特徴とする
    請求項3記載の半導体素子の製造方法。
JP2006241163A 2006-09-06 2006-09-06 半導体素子とその製造方法 Pending JP2008066436A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006241163A JP2008066436A (ja) 2006-09-06 2006-09-06 半導体素子とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006241163A JP2008066436A (ja) 2006-09-06 2006-09-06 半導体素子とその製造方法

Publications (1)

Publication Number Publication Date
JP2008066436A true JP2008066436A (ja) 2008-03-21

Family

ID=39288889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006241163A Pending JP2008066436A (ja) 2006-09-06 2006-09-06 半導体素子とその製造方法

Country Status (1)

Country Link
JP (1) JP2008066436A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015133412A (ja) * 2014-01-14 2015-07-23 三菱電機株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015133412A (ja) * 2014-01-14 2015-07-23 三菱電機株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
TWI387848B (zh) 主光罩層之形成
KR960042954A (ko) 반도체 장치의 확산장벽용 산화루테늄막 형성방법
TWI240989B (en) Method for forming trench gate dielectric layer
JPS63155750A (ja) 半導体装置の製造方法
US20170012113A1 (en) Method for preparing substrate using germanium condensation process and method for manufacturing semiconductor device using same
JP2007299899A (ja) 半導体装置およびその製造方法
KR950034626A (ko) 반도체 장치 제조 방법
JP2008066436A (ja) 半導体素子とその製造方法
JP4599915B2 (ja) 半導体装置の製造方法
JP2007115869A (ja) 半導体装置の製造方法
JPH0368133A (ja) 固相拡散方法
EP0054317A1 (en) Method of diffusing aluminium from a layer that contains aluminium into a silicon body
JP5255942B2 (ja) 半導体装置の製造方法
JP2010093170A (ja) 半導体装置の製造方法
JP2011071202A (ja) 半導体装置の製造方法
JP2010028008A (ja) 半導体装置の製造方法
JP5277719B2 (ja) 半導体装置の製造方法
JPS6177343A (ja) 半導体装置の製造方法
JP6233033B2 (ja) 半導体装置の製造方法
JP2006303072A (ja) 半導体装置の製造方法
TW461022B (en) Method for manufacturing ultra-thin dielectric layer resisting to the penetration of boron
JP2004047549A (ja) 半導体装置の製造方法
TW471041B (en) Method for forming silicide in removable spacer of semiconductor device
JP2007116032A (ja) 半導体デバイスの製造方法
JPH027516A (ja) 半導体に於ける不純物の拡散方法