JP5277719B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5277719B2
JP5277719B2 JP2008130565A JP2008130565A JP5277719B2 JP 5277719 B2 JP5277719 B2 JP 5277719B2 JP 2008130565 A JP2008130565 A JP 2008130565A JP 2008130565 A JP2008130565 A JP 2008130565A JP 5277719 B2 JP5277719 B2 JP 5277719B2
Authority
JP
Japan
Prior art keywords
polysilicon film
ions
gate insulating
insulating film
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008130565A
Other languages
English (en)
Other versions
JP2009278038A (ja
Inventor
勉 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008130565A priority Critical patent/JP5277719B2/ja
Publication of JP2009278038A publication Critical patent/JP2009278038A/ja
Application granted granted Critical
Publication of JP5277719B2 publication Critical patent/JP5277719B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置及びその製造方法に係わり、特にMOSトランジスタにおいて、長期使用によるゲート絶縁膜中又は、界面への電子捕獲を抑制することができる半導体装置及びその製造方法に関する。
図4(a)〜(c)は従来の多結晶シリコン(ポリシリコン)膜の製造工程を示す断面図である。
まず、図4(a)に示すように、シリコン基板11の表面上にゲート絶縁膜12となるゲート酸化膜を熱酸化法にて形成する。次いで、CVD(Chemical Vapor Deposition)法により、ゲート絶縁膜12上にポリシリコン膜13を形成する。この際に、ポリシリコン膜13の形成は、例えば400℃〜750℃の温度でモノシランの熱分解により行うことができる。
次に、図4(b)に示すように、不純物のイオン注入15をポリシリコン膜13に行う。この際に、イオン注入15の不純物にはボロン又は、リンなどの比較的軽元素14を用いている。その後、図4(c)に示すように、イオン注入後のポリシリコン膜13に熱処理を行うことによって、ポリシリコン膜13内に不純物が熱拡散される。(例えば特許文献1参照)
その後、図4(d)に示すように、ポリシリコン膜13をフォトリソグラフィー法及びドライエッチング法を用いて加工し、ゲート電極13aを形成する。次いで、シリコン基板11に低濃度不純物層によるLDD(Lightly Doped Drain)領域17を形成する。次いで、ゲート電極13aの側壁にサイドウォール15を形成し、その後、シリコン基板11にソース・ドレイン領域の拡散層16を形成する。
上記の結果、不純物イオンをイオン注入したポリシリコン膜13によりゲート電極13aを形成することにより、ゲート電極13aを低抵抗化している。
特開2004−55793号公報(段落0003〜0005)
MOSトランジスタのゲート電極に電圧を印加して、高温で試験を行うと、Vthシフト(閾値電圧)が観察される。つまり、MOSトランジスタを長期使用すると、ゲート電極及びソース・ドレインの電界の影響により、ゲート電極中のイオンがゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲され、トランジスタ特性の劣化や変動の原因となる。その為、トランジスタの長期特性安定のため、この現象の抑制が課題となっている。
本発明は上記のような事情を考慮してなされたものであり、その目的は、長期使用によるゲート絶縁膜中又は、界面への不純物イオン捕獲を抑制することによって、トランジスタ特性を長期安定化して使用することができる半導体装置及びその製造方法を提供することにある。
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜の下層側に重元素の不純物イオンをイオン注入する工程と、
前記ポリシリコン膜の上層側に、前記重元素より質量の小さい軽元素の不純物イオンをイオン注入する工程と、
前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体基板に不純物イオンをイオン注入し、熱処理を施すことによりソース・ドレイン領域の拡散層を形成する工程と、
を具備することを特徴とする。
上記半導体装置の製造方法によれば、ポリシリコン膜の下層側にゲート絶縁膜又はゲート絶縁膜の界面に捕獲されにくい重元素の不純物イオンをイオン注入し、上層側に軽元素の不純物イオンをイオン注入している。それにより、ゲート電極内を、上層側の軽元素イオンと下層側の重元素イオンからなる2層構造とすることができる。その結果、ゲート電極中の不純物イオンはゲート絶縁膜もしくは、ゲート絶縁膜界面に捕獲されにくくなり、その為、トランジスタ特性の長期安定化の効果が得られる。
本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜の上層側に軽元素の不純物イオンをイオン注入する工程と、
前記ポリシリコン膜の下層側に、前記軽元素より質量の大きい重元素の不純物イオンをイオン注入する工程と、
前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体基板に不純物イオンをイオン注入し、熱処理を施すことによりソース・ドレイン領域の拡散層を形成する工程と、
を具備することを特徴とする。
本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜に、重元素とそれより質量の小さい軽元素とを含む不純物イオンをイオン注入することにより、前記ポリシリコン膜の下層側に重元素を導入するとともに前記ポリシリコン膜の上層側に軽元素を導入する工程と、
前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体基板に不純物イオンをイオン注入し、熱処理を施すことによりソース・ドレイン領域の拡散層を形成する工程と、
を具備することを特徴とする。
また、本発明に係る半導体装置の製造方法において、前記イオン注入する際に、注入するイオン種を重元素から軽元素又は軽元素から重元素に切り替えることも可能である。
本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にCVD法によりポリシリコン膜を成膜する工程と、
前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体基板に不純物イオンをイオン注入し、熱処理を施すことによりソース・ドレイン領域の拡散層を形成する工程と、
を具備し、
前記ポリシリコン膜を成膜する工程は、重元素及びそれより質量の小さい軽元素のイオン種のガスを原料ガスに含ませることにより、前記ゲート電極の下層側に前記重元素の不純物イオンを導入するとともに前記ゲート電極の上層側に前記軽元素の不純物イオンを導入する工程であることを特徴とする。
また、本発明に係る半導体装置の製造方法において、前記ゲート電極の上層側は前記軽元素イオンの比率が高くなり、前記ゲート電極の下層側は前記重元素イオンの比率が高くなることが好ましい。
本発明に係る半導体装置は、半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の下層側に導入された重元素の不純物イオンと、
前記ゲート電極の上層側に導入された、前記重元素より質量の小さい軽元素の不純物イオンと、
前記半導体基板に形成されたソース・ドレイン領域の拡散層と、
を具備することを特徴とする。
以下、図面を参照して本発明の実施形態について説明する。
図1(a)〜(c)及び図2(a)〜(c)は本発明の第1の実施形態に係る半導体装置の製造方法を説明する為の断面図である。
まず、図1(a)に示すように、シリコン基板1の表面上にゲート絶縁膜2となるゲート酸化膜を熱酸化法にて形成する。次いで、CVD法により、ゲート絶縁膜2上にポリシリコン膜3を形成する。この際に、ポリシリコン膜3の形成は、例えば400℃〜750℃の温度でモノシランの熱分解により行うことができる。
次に、図1(b)に示すように、ポリシリコン膜3の下部に重元素イオン4による不純物のイオン注入5を深く打ち込む。このようにして図1(c)に示すように重元素イオン4がポリシリコン膜3の下層側に注入される。ここでいうポリシリコン膜3の下層側とは、ポリシリコン膜3の厚さの中間より下側であることが好ましい。なお、重元素イオン4には例えばインジウム又は、アンチモンを用いる。
次いで、図2(a)に示すように、ポリシリコン膜3の上部に軽元素イオン6による不純物のイオン注入7を浅く打ち込む。このようにして図2(b)に示すように軽元素イオン6がポリシリコン膜3の上層側に注入される。ここでいうポリシリコン膜3の上層側とは、ポリシリコン膜3の厚さの中間より上側であることが好ましい。なお、軽元素イオン6には例えばボロン又は、リンを用いる。
次いで、図2(c)に示すように、ポリシリコン膜3をフォトリソグラフィー法及びドライエッチング法を用いて加工することにより、ゲート絶縁膜2上にはゲート電極3aが形成される。次いで、シリコン基板1に低濃度不純物層によるLDD(Lightly Doped Drain)領域10を形成する。次いで、ゲート電極3aの側壁にサイドウォール8を形成し、その後、シリコン基板1に不純物層によるソース・ドレイン領域の拡散層9を形成する。
この後、シリコン基板1に熱処理を行うことによって、ソース・ドレイン内にイオン注入された不純物の活性化が行われる。この熱処理によって、ゲート電極3a内に注入された元素(軽元素6及び重元素4)も同時に拡散される。その為、軽元素6及び重元素4をポリシリコン膜3にイオン注入する際に、この拡散量を予め考慮し、拡散後、軽元素6がゲート電極底部に到達しないイオン注入エネルギーを設定することが好ましい。このイオン注入エネルギーの値はドーパント種、ゲート電極膜厚、ゲート電極膜質及び熱処理条件によって様々であるが、予めプロセスデバイスシミュレーションによって確認することが可能である。
上記の熱処理により、ゲート電極3a内の軽元素イオン6による不純物は上層側で主に熱拡散され、重元素イオン4による不純物は下層側で主に熱拡散される。その結果、ゲート電極3a内に拡散された不純物は、ゲート電極3aの上層側は軽元素イオン6の比率が高くなり、ゲート電極3aの下層側は重元素イオン4の比率が高くなり、軽元素イオン6と重元素イオン4からなる2層構造となる。
以上、本発明の第1の実施形態によれば、ゲート電極3aを低抵抗化するために、ポリシリコン膜3に不純物をイオン注入する工程において、予め下層側にゲート絶縁膜2又はゲート絶縁膜2の界面に捕獲されにくい重元素イオン4のイオン注入5を行い、上層側に軽元素イオン6のイオン注入7を行っている。それにより、ゲート電極3a内は、上層側の軽元素イオン(例えばボロンやリン)と下層側の重元素イオン(例えばインジウムやアンチモン)からなる2層構造を有している。その結果、ゲート電極中の不純物イオンはゲート絶縁膜もしくは、ゲート絶縁膜界面に捕獲されにくくなる。その為、トランジスタ特性の劣化や変動の抑制が可能となり、トランジスタ特性の長期安定化の効果が得られる。
換言すれば、本実施形態では、軽元素イオン6がゲート絶縁膜又はゲート絶縁膜界面に捕獲されないようにするために軽元素イオン6をゲート電極3aの上層側に導入するので、ゲート電極3aの下層側の抵抗値を下げるためにその下層側に重元素イオン4を導入している。その結果、トランジスタ特性の劣化や変動の抑制が可能となり、トランジスタ特性の長期安定化の効果が得られる。
また、本実施形態のようなゲート電極3内の不純物を2層構造とする理由は次のとおりである。ゲート電極に注入する不純物イオンをすべて重元素イオンとすると、ゲート絶縁膜又はゲート絶縁膜の界面に不純物イオンは捕獲されにくくなるが、次のようなデメリットがあるからである。重元素イオンのみをイオン注入するのは軽元素イオンと重元素イオンの両方をイオン注入する場合に比べて時間がかかるので生産効率が悪くなる。重元素イオンのみが導入されたゲート電極は、重元素イオンと軽元素イオンの両方が導入されたゲート電極に比べて抵抗のばらつきが大きくなる。
次に、本発明の第2の実施形態に係る半導体装置の製造方法について図3(a)〜(c)を参照しつつ説明する。
まず、図3(a)に示すように、シリコン基板1の表面上にゲート絶縁膜2を形成し、ゲート絶縁膜2上にポリシリコン膜3を形成するまでの工程は第1の実施形態と同様である。
次いで、図3(b)に示すように、ポリシリコン膜3内に重元素イオン(例えばインジウム又は、アンチモンなど)4及び軽元素イオン(ボロン又は、リンなど)6による不純物イオンを同時に注入するイオン注入5を行う。イオン注入5を行う際に、導入イオンガスを複数のイオン種にし、重元素イオン4はポリシリコン膜3に深くイオン注入し、軽元素イオン6はポリシリコン膜3に浅くイオン注入する。このようにして図3(c)に示すように重元素イオン4がポリシリコン膜3の下層側に注入され、軽元素イオン6がポリシリコン膜3の上層側に注入される。
この後の図3(d)に示す工程は、図2(c)に示す工程と同様であるので説明を省略する。
以上、本発明の第2の実施形態においても第1の実施形態と同様の効果を得ることができる。さらに、ポリシリコン膜3に重元素イオン及び軽元素イオンを同時にイオン注入しているため、工程を分ける必要がない。
次に、本発明の第3の実施形態に係る半導体装置の製造方法について説明する。本実施形態は、第2の実施形態におけるポリシリコン膜内に重元素イオン及び軽元素イオンを同時にイオン注入する工程において、イオン種を切り替えてイオン注入する点以外は第2の実施形態と同様である。つまり、始めに重元素イオンをポリシリコン膜内の下層側に深くイオン注入し、その後、導入イオンガスを切り替えて、軽元素イオンをポリシリコン膜の上層側に浅くイオン注入する。
以上、本発明の第3の実施形態においても第2の実施形態と同様の効果を得ることができる。さらに、同じイオン注入工程内において、途中で導入イオンガスを切り替えて連続的にイオン注入しているため、効率的にイオン注入することが可能となり、またより重元素イオン及び軽元素イオンのそれぞれの深さ方向を制御することが可能となる。
次に、本発明の第4の実施形態に係る半導体装置の製造方法について説明する。
本実施形態は、第1の実施形態においてゲート電極を低抵抗化するためにポリシリコン膜に不純物をイオン注入する工程を、ポリシリコン膜を成膜しながらそのポリシリコン膜に不純物を導入する工程に変更した点以外は第1の実施形態と同様である。
詳細には、CVD法にて、ゲート絶縁膜上にゲート電極となるポリシリコン膜を成膜する際に、ポリシリコン形成ガスと、重元素イオン及び軽元素イオンの導入したいイオン種のガスを同時にCVD装置内で反応させる。これによって、ポリシリコン膜形成と同時に、ポリシリコン膜内には不純物イオンが導入された状態となる。
また、ポリシリコン膜の下層側を成膜する際と上層側を成膜する際とで原料ガスを切り替えることにより、ポリシリコン膜の下層側には重元素イオンを導入し、ポリシリコン膜の上層側には軽元素イオンを導入しても良い。
以上、本発明の第4の実施形態においても第1の実施形態と同様の効果を得ることができる。さらに、ポリシリコン膜形成と同時に、重元素イオン及び軽元素イオンの不純物のイオン注入が終了する。そのため、イオン注入する工程を省略できる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、上記実施形態では、ポリシリコン膜内の底部に重元素イオンを深くイオン注入後、ポリシリコン膜内の上部に軽元素イオンを浅くイオン注入を行っているが、イオン注入する順番は逆でも良い。
(a)、(b)及び(c)は第1の実施形態に係る半導体装置の製造方法を説明する為の断面図。 (a)、(b)及び(c)は第1の実施形態に係る半導体装置の製造方法を説明する為の断面図。 (a)、(b)、(c)及び(d)は第2の実施形態に係る半導体装置の製造方法を説明する為の断面図。 (a)、(b)、(c)及び(d)は従来の半導体装置の製造方法を説明する為の断面図。
符号の説明
1,11・・・シリコン基板、2,12・・・ゲート絶縁膜、3,13・・・ポリシリコン膜、3a,13a・・・ゲート電極、6,14・・・軽元素イオン、4・・・重元素イオン、5,15,7・・・イオン注入、8,15・・・サイドウォール、9,16・・・ソース・ドレイン領域、10,17・・・LDD領域

Claims (4)

  1. 半導体基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、
    前記ポリシリコン膜の下層側に重元素の不純物イオンをイオン注入する工程と、
    前記ポリシリコン膜の上層側に、前記重元素より質量の小さい軽元素の不純物イオンをイオン注入する工程と、
    前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記半導体基板に不純物イオンをイオン注入し、熱処理を施すことによりソース・ドレイン領域の拡散層を形成する工程と、
    を具備し、
    前記ポリシリコン膜の下層側は、前記ポリシリコン膜の厚さの中間より下側であり、
    前記ゲート電極の上層側は前記軽元素イオンの比率が高くなり、前記ゲート電極の下層側は前記重元素イオンの比率が高くなることを特徴とする半導体装置の製造方法。
  2. 半導体基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、
    前記ポリシリコン膜の上層側に軽元素の不純物イオンをイオン注入する工程と、
    前記ポリシリコン膜の下層側に、前記軽元素より質量の大きい重元素の不純物イオンをイオン注入する工程と、
    前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記半導体基板に不純物イオンをイオン注入し、熱処理を施すことによりソース・ドレイン領域の拡散層を形成する工程と、
    を具備し、
    前記ポリシリコン膜の下層側は、前記ポリシリコン膜の厚さの中間より下側であり、
    前記ゲート電極の上層側は前記軽元素イオンの比率が高くなり、前記ゲート電極の下層側は前記重元素イオンの比率が高くなることを特徴とする半導体装置の製造方法。
  3. 半導体基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、
    前記ポリシリコン膜に、重元素とそれより質量の小さい軽元素とを含む不純物イオンをイオン注入することにより、前記ポリシリコン膜の下層側に重元素を導入するとともに前記ポリシリコン膜の上層側に軽元素を導入する工程と、
    前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記半導体基板に不純物イオンをイオン注入し、熱処理を施すことによりソース・ドレイン領域の拡散層を形成する工程と、
    を具備し、
    前記ポリシリコン膜の下層側は、前記ポリシリコン膜の厚さの中間より下側であり、
    前記ゲート電極の上層側は前記軽元素イオンの比率が高くなり、前記ゲート電極の下層側は前記重元素イオンの比率が高くなることを特徴とする半導体装置の製造方法。
  4. 請求項3において、前記イオン注入する際に、注入するイオン種を重元素から軽元素又は軽元素から重元素に切り替えることを特徴とする半導体装置の製造方法。
JP2008130565A 2008-05-19 2008-05-19 半導体装置の製造方法 Expired - Fee Related JP5277719B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008130565A JP5277719B2 (ja) 2008-05-19 2008-05-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008130565A JP5277719B2 (ja) 2008-05-19 2008-05-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009278038A JP2009278038A (ja) 2009-11-26
JP5277719B2 true JP5277719B2 (ja) 2013-08-28

Family

ID=41443165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008130565A Expired - Fee Related JP5277719B2 (ja) 2008-05-19 2008-05-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5277719B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147996A (ja) * 2004-11-24 2006-06-08 Renesas Technology Corp 半導体装置およびその製造方法
JP4521327B2 (ja) * 2005-07-19 2010-08-11 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009278038A (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
JP5173582B2 (ja) 半導体装置
US7611951B2 (en) Method of fabricating MOS transistor having epitaxial region
JP2009272423A (ja) 半導体装置及びその製造方法
JP2007073578A (ja) 半導体装置及びその製造方法
KR20120035699A (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
JP2008283182A (ja) Pmosトランジスタ製造方法及びcmosトランジスタ製造方法
CN102054695B (zh) 提高半导体元器件的性能的方法
JP2005056872A (ja) 半導体装置の製造方法
JP2009238877A (ja) 半導体装置の製造方法
JP2005340329A (ja) 半導体装置およびその製造方法
JP2009064875A (ja) 半導体装置
JP5277719B2 (ja) 半導体装置の製造方法
JP2011100913A (ja) 半導体装置の製造方法
JP5277733B2 (ja) 半導体装置及びその製造方法
CN105336694B (zh) 一种锗基cmos的制备方法
TWI834755B (zh) 用於結合的選擇性單層摻雜的方法和設備
TWI536568B (zh) 半導體製程
JP2004289125A (ja) 半導体装置及びその製造方法
JP2011165973A (ja) 半導体装置及びその製造方法
JP2007227694A (ja) 半導体装置およびその製造方法
KR100600243B1 (ko) 반도체 소자의 제조 방법
JP2009021463A (ja) 半導体装置およびその製造方法
KR100657754B1 (ko) 반도체 소자의 얇은 접합 제조 방법
JP2009182089A (ja) 半導体装置の製造方法
JP2005203391A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees