JP5277719B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5277719B2 JP5277719B2 JP2008130565A JP2008130565A JP5277719B2 JP 5277719 B2 JP5277719 B2 JP 5277719B2 JP 2008130565 A JP2008130565 A JP 2008130565A JP 2008130565 A JP2008130565 A JP 2008130565A JP 5277719 B2 JP5277719 B2 JP 5277719B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon film
- ions
- gate insulating
- insulating film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜の下層側に重元素の不純物イオンをイオン注入する工程と、
前記ポリシリコン膜の上層側に、前記重元素より質量の小さい軽元素の不純物イオンをイオン注入する工程と、
前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体基板に不純物イオンをイオン注入し、熱処理を施すことによりソース・ドレイン領域の拡散層を形成する工程と、
を具備することを特徴とする。
前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜の上層側に軽元素の不純物イオンをイオン注入する工程と、
前記ポリシリコン膜の下層側に、前記軽元素より質量の大きい重元素の不純物イオンをイオン注入する工程と、
前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体基板に不純物イオンをイオン注入し、熱処理を施すことによりソース・ドレイン領域の拡散層を形成する工程と、
を具備することを特徴とする。
前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜に、重元素とそれより質量の小さい軽元素とを含む不純物イオンをイオン注入することにより、前記ポリシリコン膜の下層側に重元素を導入するとともに前記ポリシリコン膜の上層側に軽元素を導入する工程と、
前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体基板に不純物イオンをイオン注入し、熱処理を施すことによりソース・ドレイン領域の拡散層を形成する工程と、
を具備することを特徴とする。
前記ゲート絶縁膜上にCVD法によりポリシリコン膜を成膜する工程と、
前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体基板に不純物イオンをイオン注入し、熱処理を施すことによりソース・ドレイン領域の拡散層を形成する工程と、
を具備し、
前記ポリシリコン膜を成膜する工程は、重元素及びそれより質量の小さい軽元素のイオン種のガスを原料ガスに含ませることにより、前記ゲート電極の下層側に前記重元素の不純物イオンを導入するとともに前記ゲート電極の上層側に前記軽元素の不純物イオンを導入する工程であることを特徴とする。
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の下層側に導入された重元素の不純物イオンと、
前記ゲート電極の上層側に導入された、前記重元素より質量の小さい軽元素の不純物イオンと、
前記半導体基板に形成されたソース・ドレイン領域の拡散層と、
を具備することを特徴とする。
図1(a)〜(c)及び図2(a)〜(c)は本発明の第1の実施形態に係る半導体装置の製造方法を説明する為の断面図である。
本実施形態は、第1の実施形態においてゲート電極を低抵抗化するためにポリシリコン膜に不純物をイオン注入する工程を、ポリシリコン膜を成膜しながらそのポリシリコン膜に不純物を導入する工程に変更した点以外は第1の実施形態と同様である。
Claims (4)
- 半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜の下層側に重元素の不純物イオンをイオン注入する工程と、
前記ポリシリコン膜の上層側に、前記重元素より質量の小さい軽元素の不純物イオンをイオン注入する工程と、
前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体基板に不純物イオンをイオン注入し、熱処理を施すことによりソース・ドレイン領域の拡散層を形成する工程と、
を具備し、
前記ポリシリコン膜の下層側は、前記ポリシリコン膜の厚さの中間より下側であり、
前記ゲート電極の上層側は前記軽元素イオンの比率が高くなり、前記ゲート電極の下層側は前記重元素イオンの比率が高くなることを特徴とする半導体装置の製造方法。 - 半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜の上層側に軽元素の不純物イオンをイオン注入する工程と、
前記ポリシリコン膜の下層側に、前記軽元素より質量の大きい重元素の不純物イオンをイオン注入する工程と、
前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体基板に不純物イオンをイオン注入し、熱処理を施すことによりソース・ドレイン領域の拡散層を形成する工程と、
を具備し、
前記ポリシリコン膜の下層側は、前記ポリシリコン膜の厚さの中間より下側であり、
前記ゲート電極の上層側は前記軽元素イオンの比率が高くなり、前記ゲート電極の下層側は前記重元素イオンの比率が高くなることを特徴とする半導体装置の製造方法。 - 半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜に、重元素とそれより質量の小さい軽元素とを含む不純物イオンをイオン注入することにより、前記ポリシリコン膜の下層側に重元素を導入するとともに前記ポリシリコン膜の上層側に軽元素を導入する工程と、
前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体基板に不純物イオンをイオン注入し、熱処理を施すことによりソース・ドレイン領域の拡散層を形成する工程と、
を具備し、
前記ポリシリコン膜の下層側は、前記ポリシリコン膜の厚さの中間より下側であり、
前記ゲート電極の上層側は前記軽元素イオンの比率が高くなり、前記ゲート電極の下層側は前記重元素イオンの比率が高くなることを特徴とする半導体装置の製造方法。 - 請求項3において、前記イオン注入する際に、注入するイオン種を重元素から軽元素又は軽元素から重元素に切り替えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008130565A JP5277719B2 (ja) | 2008-05-19 | 2008-05-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008130565A JP5277719B2 (ja) | 2008-05-19 | 2008-05-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009278038A JP2009278038A (ja) | 2009-11-26 |
JP5277719B2 true JP5277719B2 (ja) | 2013-08-28 |
Family
ID=41443165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008130565A Expired - Fee Related JP5277719B2 (ja) | 2008-05-19 | 2008-05-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5277719B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006147996A (ja) * | 2004-11-24 | 2006-06-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4521327B2 (ja) * | 2005-07-19 | 2010-08-11 | 株式会社東芝 | 半導体装置の製造方法 |
-
2008
- 2008-05-19 JP JP2008130565A patent/JP5277719B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009278038A (ja) | 2009-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5173582B2 (ja) | 半導体装置 | |
US7611951B2 (en) | Method of fabricating MOS transistor having epitaxial region | |
JP2009272423A (ja) | 半導体装置及びその製造方法 | |
JP2007073578A (ja) | 半導体装置及びその製造方法 | |
KR20120035699A (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
JP2008283182A (ja) | Pmosトランジスタ製造方法及びcmosトランジスタ製造方法 | |
CN102054695B (zh) | 提高半导体元器件的性能的方法 | |
JP2005056872A (ja) | 半導体装置の製造方法 | |
JP2009238877A (ja) | 半導体装置の製造方法 | |
JP2005340329A (ja) | 半導体装置およびその製造方法 | |
JP2009064875A (ja) | 半導体装置 | |
JP5277719B2 (ja) | 半導体装置の製造方法 | |
JP2011100913A (ja) | 半導体装置の製造方法 | |
JP5277733B2 (ja) | 半導体装置及びその製造方法 | |
CN105336694B (zh) | 一种锗基cmos的制备方法 | |
TWI834755B (zh) | 用於結合的選擇性單層摻雜的方法和設備 | |
TWI536568B (zh) | 半導體製程 | |
JP2004289125A (ja) | 半導体装置及びその製造方法 | |
JP2011165973A (ja) | 半導体装置及びその製造方法 | |
JP2007227694A (ja) | 半導体装置およびその製造方法 | |
KR100600243B1 (ko) | 반도체 소자의 제조 방법 | |
JP2009021463A (ja) | 半導体装置およびその製造方法 | |
KR100657754B1 (ko) | 반도체 소자의 얇은 접합 제조 방법 | |
JP2009182089A (ja) | 半導体装置の製造方法 | |
JP2005203391A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130506 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |