JPH07153778A - 増強された効率を有するエミッタを有するトランジスタの形成方法 - Google Patents
増強された効率を有するエミッタを有するトランジスタの形成方法Info
- Publication number
- JPH07153778A JPH07153778A JP6212842A JP21284294A JPH07153778A JP H07153778 A JPH07153778 A JP H07153778A JP 6212842 A JP6212842 A JP 6212842A JP 21284294 A JP21284294 A JP 21284294A JP H07153778 A JPH07153778 A JP H07153778A
- Authority
- JP
- Japan
- Prior art keywords
- carbon
- layer
- emitter
- polymer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 38
- 229920000642 polymer Polymers 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 239000013078 crystal Substances 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 239000002019 doping agent Substances 0.000 claims abstract description 6
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 238000003763 carbonization Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims 2
- 239000002253 acid Substances 0.000 claims 2
- 239000001257 hydrogen Substances 0.000 claims 2
- 229910052739 hydrogen Inorganic materials 0.000 claims 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 238000010000 carbonizing Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 5
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 238000004939 coking Methods 0.000 abstract 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 36
- 235000012431 wafers Nutrition 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
- H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 半導体の表面上の炭素含有少数キャリア障壁
層を形成する方法を提供する。 【構成】 該方法は単結晶トランジスタのエミッタとそ
れに電気的に接続するポリシリコン層との間に障壁を形
成し、斯くして増強された効率を有するトランジスタを
形成するのに用いられる。
層を形成する方法を提供する。 【構成】 該方法は単結晶トランジスタのエミッタとそ
れに電気的に接続するポリシリコン層との間に障壁を形
成し、斯くして増強された効率を有するトランジスタを
形成するのに用いられる。
Description
【０００１】
【産業上の利用分野】本発明は半導体を作成する方法に
関する。
関する。
【０００２】
【従来の技術】高効率エミッタを有する単結晶バイポー
ラトランジスタはアメリカ特許第５、０２８、９７３号
明細書に開示されている。その様なトランジスタでエミ
ッタの効率は単結晶シリコンエミッタとそれを通してエ
ミッタへの電気的接続が確立される多結晶シリコン層と
の間の少数キャリア障壁層を設けることにより増強され
る。この障壁層は炭化珪素又はアモルファスシリコンの
ような広いバンドギャップの半導体材料である。
ラトランジスタはアメリカ特許第５、０２８、９７３号
明細書に開示されている。その様なトランジスタでエミ
ッタの効率は単結晶シリコンエミッタとそれを通してエ
ミッタへの電気的接続が確立される多結晶シリコン層と
の間の少数キャリア障壁層を設けることにより増強され
る。この障壁層は炭化珪素又はアモルファスシリコンの
ような広いバンドギャップの半導体材料である。
【０００３】その様なトランジスタの構造は知られてい
る一方で多くの実際的な問題がある。例えばエミッタは
その後にエミッタ表面及びエミッタと多結晶シリコンエ
ミッタ接点との間上に堆積されるベース及び炭化珪素内
にどの様な方法かにより形成されうる。このプロセスは
ウエーハの残りの汚染を防止するために不要な炭素を除
去するパターン化を必要とする。
る一方で多くの実際的な問題がある。例えばエミッタは
その後にエミッタ表面及びエミッタと多結晶シリコンエ
ミッタ接点との間上に堆積されるベース及び炭化珪素内
にどの様な方法かにより形成されうる。このプロセスは
ウエーハの残りの汚染を防止するために不要な炭素を除
去するパターン化を必要とする。
【０００４】その代わりに炭素がエミッタ表面上に直接
堆積し、熱的に反応して炭化珪素を形成するが、元素の
炭素は炭化珪素よりも除去するのはより難しいという付
加的な困難が同じ欠点として存在する。第二の代案は単
結晶シリコン基板上に堆積したのちにポリシリコン接点
からエミッタドーパントを外方拡散によりエミッタを形
成する。しかしながら多結晶シリコンと単層結晶シリコ
ンとの間のカーバイド層の導入は上記欠点を結果として
有する。
堆積し、熱的に反応して炭化珪素を形成するが、元素の
炭素は炭化珪素よりも除去するのはより難しいという付
加的な困難が同じ欠点として存在する。第二の代案は単
結晶シリコン基板上に堆積したのちにポリシリコン接点
からエミッタドーパントを外方拡散によりエミッタを形
成する。しかしながら多結晶シリコンと単層結晶シリコ
ンとの間のカーバイド層の導入は上記欠点を結果として
有する。
【０００５】
【発明が解決しようとする課題】本発明の目的はこれら
の問題を回避し、半導体の表面上の少数キャリア障壁層
を達成する新たな方法を提供し、半導体とポリシリコン
接点層との間の炭素含有層を達成する新たな方法を提供
する。本発明の他の目的は高効率のエミッタを有する単
結晶バイポーラトランジスタを作成する新たな方法を提
供し、またエミッタはポリシリコン接点層の確立に続い
て確立する高効率のエミッタを有する単結晶バイポーラ
トランジスタを作成する新たな方法を提供する。
の問題を回避し、半導体の表面上の少数キャリア障壁層
を達成する新たな方法を提供し、半導体とポリシリコン
接点層との間の炭素含有層を達成する新たな方法を提供
する。本発明の他の目的は高効率のエミッタを有する単
結晶バイポーラトランジスタを作成する新たな方法を提
供し、またエミッタはポリシリコン接点層の確立に続い
て確立する高効率のエミッタを有する単結晶バイポーラ
トランジスタを作成する新たな方法を提供する。
【０００６】
【課題を解決するための手段】本発明によれば、単結晶
シリコンの第一の層とこれを通して単結晶シリコン層へ
の電気的接続がなされる多結晶シリコンの第二の層との
間に炭素含有少数キャリア障壁層を形成する方法であっ
て、該方法は露光された表面領域を有する単結晶シリコ
ンの層を設け、単結晶シリコンの露光された表面領域を
酸化し、酸化物を除去するために酸化された表面をプラ
ズマ処理し、それにより炭素含有ポリマーを形成し、ポ
リマーを乾留し、乾留の残留物上に多結晶シリコン層を
堆積する各段階からなり、単結晶シリコンの第一の層と
多結晶シリコンの第二の層との間に炭素含有少数キャリ
ア障壁層を形成する方法が提供される。
シリコンの第一の層とこれを通して単結晶シリコン層へ
の電気的接続がなされる多結晶シリコンの第二の層との
間に炭素含有少数キャリア障壁層を形成する方法であっ
て、該方法は露光された表面領域を有する単結晶シリコ
ンの層を設け、単結晶シリコンの露光された表面領域を
酸化し、酸化物を除去するために酸化された表面をプラ
ズマ処理し、それにより炭素含有ポリマーを形成し、ポ
リマーを乾留し、乾留の残留物上に多結晶シリコン層を
堆積する各段階からなり、単結晶シリコンの第一の層と
多結晶シリコンの第二の層との間に炭素含有少数キャリ
ア障壁層を形成する方法が提供される。
【０００７】増強されたエミッタ効率を有するバイポー
ラトランジスタを形成する方法であって、露光されたエ
ミッタ表面を有するトランジスタを設け、露光されたエ
ミッタ表面上に炭素含有ポリマーを形成し、その上の炭
素含有残留物を除去するのに充分に炭素含有ポリマーの
温度を上昇させ、炭素含有残留物上に多結晶シリコンの
層を形成する各段階からなる方法が好都合である。
ラトランジスタを形成する方法であって、露光されたエ
ミッタ表面を有するトランジスタを設け、露光されたエ
ミッタ表面上に炭素含有ポリマーを形成し、その上の炭
素含有残留物を除去するのに充分に炭素含有ポリマーの
温度を上昇させ、炭素含有残留物上に多結晶シリコンの
層を形成する各段階からなる方法が好都合である。
【０００８】以下に図を参照して本発明を説明する。
【０００９】
【実施例】図中の同じ要素は同じ符号で示した。図１の
（Ａ）はコレクター領域１２に重ね合わせられたベース
領域１０を有し、両方の領域は単結晶ＰＮ接合を作るた
めに従来技術の方法でドープされる半導体ウエーハの部
分断面図を示す。図１の（Ｂ）で炭素含有ポリマーの層
１４がベース領域１０の露光された上面上に形成され
る。この層は多くの方法で形成されるが、好ましくはＨ
２Ｓｏ４／Ｈ２０２溶液への適切な従来技術のプロセス
内で露光し、それからガス混合物が主にＣＨＦ３からな
るプラズマエッチング環境で基板を露光することにより
シリコン上に薄い化学的酸化物を最初に形成することに
より形成される。このプロセスは酸化物を除去し、重ね
合わせられたシリコンを露光し、及び露光されたシリコ
ン上に過フッ化炭化水素を堆積させる。炭素含有ポリマ
ーの厚さはプラズマガス混合物内の少量の酸素を含ませ
ることにより制御される。
（Ａ）はコレクター領域１２に重ね合わせられたベース
領域１０を有し、両方の領域は単結晶ＰＮ接合を作るた
めに従来技術の方法でドープされる半導体ウエーハの部
分断面図を示す。図１の（Ｂ）で炭素含有ポリマーの層
１４がベース領域１０の露光された上面上に形成され
る。この層は多くの方法で形成されるが、好ましくはＨ
２Ｓｏ４／Ｈ２０２溶液への適切な従来技術のプロセス
内で露光し、それからガス混合物が主にＣＨＦ３からな
るプラズマエッチング環境で基板を露光することにより
シリコン上に薄い化学的酸化物を最初に形成することに
より形成される。このプロセスは酸化物を除去し、重ね
合わせられたシリコンを露光し、及び露光されたシリコ
ン上に過フッ化炭化水素を堆積させる。炭素含有ポリマ
ーの厚さはプラズマガス混合物内の少量の酸素を含ませ
ることにより制御される。
【００１０】図３に示すようなパターン化されたウエー
ハに対して、図１の炭素含有ポリマー層１４はマスク素
材により制限され。そこでは過フッ化炭化水素がシリコ
ンが露光された部分のみに堆積される。炭素含有ポリマ
ー層１４が一旦形成されると、それはそれの乾留を果た
すために充分な熱にさらされる。少なくとも４００°Ｃ
の温度が必要とされ、５８０°Ｃから６２０°Ｃが許容
される標準であり、６２０°Ｃが好ましい。温度上昇の
結果、フッ素及び酸素は図１の（Ｃ）に示すように半導
体の表面上にあるいは炭化珪素の形を取る炭素の残留物
を残して追い払われる。
ハに対して、図１の炭素含有ポリマー層１４はマスク素
材により制限され。そこでは過フッ化炭化水素がシリコ
ンが露光された部分のみに堆積される。炭素含有ポリマ
ー層１４が一旦形成されると、それはそれの乾留を果た
すために充分な熱にさらされる。少なくとも４００°Ｃ
の温度が必要とされ、５８０°Ｃから６２０°Ｃが許容
される標準であり、６２０°Ｃが好ましい。温度上昇の
結果、フッ素及び酸素は図１の（Ｃ）に示すように半導
体の表面上にあるいは炭化珪素の形を取る炭素の残留物
を残して追い払われる。
【００１１】その後多結晶シリコンの層１８は図１の
（Ｄ）に示すように単結晶シリコンと多結晶シリコンと
の間の半導体の表面上に炭素残留物１６を形成するため
に炭素残留物１６上に堆積される。一旦ポリシリコンが
高度にドープされると、ドーパントはそれによりその中
にエミッタ領域２０を作るため炭素含有層１６を介して
半導体のベース領域内に外方拡散される。
（Ｄ）に示すように単結晶シリコンと多結晶シリコンと
の間の半導体の表面上に炭素残留物１６を形成するため
に炭素残留物１６上に堆積される。一旦ポリシリコンが
高度にドープされると、ドーパントはそれによりその中
にエミッタ領域２０を作るため炭素含有層１６を介して
半導体のベース領域内に外方拡散される。
【００１２】実施可能なトランジスタの形成の他の段階
は従来技術であり、ドーピングはＰＮＰ又はＮＰＮトラ
ンジスタのどちらかが形成されるようになされる。しか
しながらポリマー形成に先立つ酸化物の形成は選択可能
であり、形成される場合は化学的又は熱的に形成され、
又は物理的に堆積される。同様にプラズマエッチング環
境のガス混合物はそれが炭素、フッ素、及び酸素を含む
限りは変化されえ、多結晶シリコン層はアモルファスシ
リコン又は他の半導体素材により置き換えられる。
は従来技術であり、ドーピングはＰＮＰ又はＮＰＮトラ
ンジスタのどちらかが形成されるようになされる。しか
しながらポリマー形成に先立つ酸化物の形成は選択可能
であり、形成される場合は化学的又は熱的に形成され、
又は物理的に堆積される。同様にプラズマエッチング環
境のガス混合物はそれが炭素、フッ素、及び酸素を含む
限りは変化されえ、多結晶シリコン層はアモルファスシ
リコン又は他の半導体素材により置き換えられる。
【００１３】図２に代替可能な方法を示し、ここで３つ
の領域が従来技術の方法で形成され、それにより図２の
（Ａ）に示すように露光された表面、ベース１０及びコ
レクター１２を有するエミッタ２０が設けられる。図２
の（Ｂ）及び図１のプロセスと関連した上記説明で、好
ましくは表面が酸化されたのちに炭素含有層１４はエミ
ッタ２０の表面上に形成される。このポリマーは図２の
（Ｃ）に示すように炭素含有残留物１６を設けるために
乾留される。
の領域が従来技術の方法で形成され、それにより図２の
（Ａ）に示すように露光された表面、ベース１０及びコ
レクター１２を有するエミッタ２０が設けられる。図２
の（Ｂ）及び図１のプロセスと関連した上記説明で、好
ましくは表面が酸化されたのちに炭素含有層１４はエミ
ッタ２０の表面上に形成される。このポリマーは図２の
（Ｃ）に示すように炭素含有残留物１６を設けるために
乾留される。
【００１４】それから図２の（Ｄ）に示すように、多結
晶シリコンの層１８は従来技術の方法で炭素含有残留物
１６上に堆積される。エミッタを形成するために障壁層
を介してベース領域へドーパントを外方拡散する必要が
ないためにポリシリコン１８はドープされない。ウエー
ハ上の必要のない炭素の問題は半導体の表面上の少数キ
ャリア障壁層１６の製造で回避される。この炭素含有層
は半導体表面とポリシリコン接点層との間に位置され、
高効率エミッタを有する単結晶バイポーラトランジスタ
を作るために求められる。
晶シリコンの層１８は従来技術の方法で炭素含有残留物
１６上に堆積される。エミッタを形成するために障壁層
を介してベース領域へドーパントを外方拡散する必要が
ないためにポリシリコン１８はドープされない。ウエー
ハ上の必要のない炭素の問題は半導体の表面上の少数キ
ャリア障壁層１６の製造で回避される。この炭素含有層
は半導体表面とポリシリコン接点層との間に位置され、
高効率エミッタを有する単結晶バイポーラトランジスタ
を作るために求められる。
【００１５】高効率エミッタを有する単結晶バイポーラ
トランジスタはエミッタがポリシリコン接点層の確立に
続いて確立されることにより作られる。既に利用しうる
半導体プロセス技術の利用により、費用は著しく減少さ
れる。半導体の表面上の炭素含有少数キャリア障壁層の
形成方法は、該方法が単結晶トランジスタのエミッタと
それとの電気的接点との間に障壁を形成するのに用いら
れ、斯くして増強された効率を有するトランジスタが作
られる。
トランジスタはエミッタがポリシリコン接点層の確立に
続いて確立されることにより作られる。既に利用しうる
半導体プロセス技術の利用により、費用は著しく減少さ
れる。半導体の表面上の炭素含有少数キャリア障壁層の
形成方法は、該方法が単結晶トランジスタのエミッタと
それとの電気的接点との間に障壁を形成するのに用いら
れ、斯くして増強された効率を有するトランジスタが作
られる。
【図１】増強された効率を有するエミッタを有するトラ
ンジスタを形成する１方法の段階が実施される半導体ウ
エーハ上の部分断面図である。
ンジスタを形成する１方法の段階が実施される半導体ウ
エーハ上の部分断面図である。
【図２】増強された効率を有するエミッタを有するトラ
ンジスタを形成する他の方法の段階が実施される半導体
ウエーハ上の部分断面図である。
ンジスタを形成する他の方法の段階が実施される半導体
ウエーハ上の部分断面図である。
【図３】炭素含有ポリマーの形成された領域のパターン
化を示す半導体ウエーハの拡大部分断面図である。
化を示す半導体ウエーハの拡大部分断面図である。
１０ ベース領域 １２ コレクター領域 １４ 炭素含有ポリマーの層 １６ 炭素含有層 １８ 多結晶シリコンの層 ２０ エミッタ領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャック エイチ リン アメリカ合衆国 フロリダ 32940 メル バーン サザン・ヒルズ 512
Claims (15)
- 【請求項１】 単結晶シリコンの第一の層とこれを通し
て単結晶層シリコン層への電気的接続がなされる多結晶
シリコンの第二の層との間に炭素含有少数キャリア障壁
層を形成する方法であって、該方法は露光された表面領
域を有する単結晶シリコンの層を設け、単結晶シリコン
の露光された表面領域を酸化し、酸化物を除去するため
に酸化された表面をプラズマ処理しそれにより炭素含有
ポリマーを形成し、ポリマーを乾留し、乾留の残留物上
に多結晶シリコン層を堆積する各段階からなり、単結晶
シリコンの第一の層と多結晶シリコンの第二の層との間
に炭素含有少数キャリア障壁層を形成する方法。 - 【請求項２】 プラズマは炭素と水素とフッ素及びごく
僅かな酸素のみを含み；ポリマーの乾留は約６００°Ｃ
に温度を上昇させることにより達成される請求項１記載
の方法。 - 【請求項３】 露光された表面領域を有するベースとコ
レクターとエミッタとを有する単結晶シリコンバイポー
ラトランジスタを設け、エミッタの露光された表面領域
を酸化し、酸化物を除去するためにエミッタの酸化され
た表面をプラズマ処理し、それによりその上に炭素含有
ポリマーを形成し、ポリマーを乾留し、乾留の残留物上
に多結晶シリコン層を堆積し、それにより単結晶エミッ
タとこれを通してエミッタへの電気的接続がなされる多
結晶シリコン層との間に炭素含有障壁層を形成する各段
階を含む請求項１又は２記載の方法。 - 【請求項４】 プラズマは炭素を含み、乾留は約６００
°Ｃに曝すことによりなされる請求項３記載の方法。 - 【請求項５】 増強されたエミッタ効率を有するバイポ
ーラトランジスタを形成する方法であって、露光された
エミッタ表面を有するトランジスタを設け、露光された
エミッタ表面上に炭素含有ポリマーを形成し、その上の
炭素含有残留物を除去するのに充分に炭素含有ポリマー
の温度を上昇させ、炭素含有残留物上に多結晶シリコン
の層を形成する各段階からなる方法。 - 【請求項６】 炭素含有残留物を介して多結晶シリコン
層からベース表面内にドーパントを拡散することを特徴
とする請求項５記載の形成方法。 - 【請求項７】 半導体表面を設け、該表面上に炭素含有
ポリマーを形成し、炭素含有残留物を設けるのに充分に
該ポリマーを熱し、それにより炭素含有少数キャリア障
壁層が半導体の表面上に形成される各段階を有すること
を特徴とする請求項１又は２記載の方法。 - 【請求項８】 該ポリマーは炭素とごく僅かな量の酸素
のみの元素の内の１つから選択されたプラズマに半導体
表面を曝すことにより形成される請求項７記載の方法。 - 【請求項９】 ポリマーの温度は炭素含有残留物を設け
るために少なくとも４００°Ｃに上昇させ、又は好まし
くは温度は５８０°Ｃから６２０°Ｃの間に上昇させる
請求項７又は８記載の方法。 - 【請求項１０】 ポリマーの作成に先立って表面を酸に
接触させる段階を更に含む請求項７乃至９のうちいずれ
か一項記載の方法。 - 【請求項１１】 該酸はシリコン酸化物、及び硫酸及び
過酸化水素を含む請求項１０記載の方法。 - 【請求項１２】 炭素含有ポリマーはフッ素及び水素を
含み、及びごく僅かの酸素のみも含む請求項７記載の方
法。 - 【請求項１３】 炭素含有ポリマーは炭素含有ガスで表
面をプラズマ処理することにより作られ、炭素含有ポリ
マーの作成に先立ちベース上に酸化物を化学的に形成す
る段階を更に有する請求項７乃至１２のうちいずれか一
項記載の方法。 - 【請求項１４】 炭素含有残留物上に多結晶シリコンの
層を設ける付加的な段階を含む請求項７乃至１３のうち
いずれか一項記載の方法。 - 【請求項１５】 半導体表面はドープされ、多結晶シリ
コンはドープされ、炭素含有残留物を介して該表面内に
ドーパントを拡散する更なる段階を含む請求項１４記載
の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/123,157 US5395774A (en) | 1993-09-07 | 1993-09-07 | Methods for forming a transistor having an emitter with enhanced efficiency |
| US123157 | 1993-09-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07153778A true JPH07153778A (ja) | 1995-06-16 |
Family
ID=22407031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6212842A Pending JPH07153778A (ja) | 1993-09-07 | 1994-09-06 | 増強された効率を有するエミッタを有するトランジスタの形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5395774A (ja) |
| JP (1) | JPH07153778A (ja) |
| DE (1) | DE4430677A1 (ja) |
| NL (1) | NL9401371A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112842A (ja) * | 2006-10-30 | 2008-05-15 | Sumitomo Electric Ind Ltd | 炭化珪素へのドーピング方法および炭化珪素半導体装置の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5756391A (en) * | 1995-03-24 | 1998-05-26 | Kabushiki Kaisha Toshiba | Anti-oxidation layer formation by carbon incorporation |
| US6445006B1 (en) | 1995-12-20 | 2002-09-03 | Advanced Technology Materials, Inc. | Microelectronic and microelectromechanical devices comprising carbon nanotube components, and methods of making same |
| US5872422A (en) * | 1995-12-20 | 1999-02-16 | Advanced Technology Materials, Inc. | Carbon fiber-based field emission devices |
| US6316795B1 (en) * | 2000-04-03 | 2001-11-13 | Hrl Laboratories, Llc | Silicon-carbon emitter for silicon-germanium heterojunction bipolar transistors |
| US9306042B2 (en) | 2014-02-18 | 2016-04-05 | International Business Machines Corporation | Bipolar transistor with carbon alloyed contacts |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028973A (en) * | 1989-06-19 | 1991-07-02 | Harris Corporation | Bipolar transistor with high efficient emitter |
| US5198263A (en) * | 1991-03-15 | 1993-03-30 | The United States Of America As Represented By The United States Department Of Energy | High rate chemical vapor deposition of carbon films using fluorinated gases |
| JP3185150B2 (ja) * | 1991-03-15 | 2001-07-09 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置の製造方法 |
| US5296094A (en) * | 1992-06-12 | 1994-03-22 | Intel Corporation | Process for etching silicon dioxide layer without micro masking effect |
-
1993
- 1993-09-07 US US08/123,157 patent/US5395774A/en not_active Expired - Lifetime
-
1994
- 1994-08-24 NL NL9401371A patent/NL9401371A/nl not_active Application Discontinuation
- 1994-08-29 DE DE4430677A patent/DE4430677A1/de not_active Withdrawn
- 1994-09-06 JP JP6212842A patent/JPH07153778A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112842A (ja) * | 2006-10-30 | 2008-05-15 | Sumitomo Electric Ind Ltd | 炭化珪素へのドーピング方法および炭化珪素半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5395774A (en) | 1995-03-07 |
| DE4430677A1 (de) | 1995-03-30 |
| NL9401371A (nl) | 1995-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2670563B2 (ja) | 半導体装置の製造方法 | |
| US4110125A (en) | Method for fabricating semiconductor devices | |
| EP0076106B1 (en) | Method for producing a bipolar transistor | |
| JPH0251255B2 (ja) | ||
| EP0052198B1 (en) | Method of manufacturing semiconductor devices using self-alignment techniques | |
| EP0199497B1 (en) | Process for fabricating a self-aligned bipolar transistor | |
| JPH07153778A (ja) | 増強された効率を有するエミッタを有するトランジスタの形成方法 | |
| JP2011003907A (ja) | バイポーラ・トランジスタ構造およびその製造方法 | |
| KR19990067517A (ko) | 반도체장치의 제조방법 | |
| JPH11283991A (ja) | 半導体装置の製造方法 | |
| JPH05243262A (ja) | 半導体装置の製造方法 | |
| EP0020144A2 (en) | Method of producing a semiconductor device | |
| JP3229026B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0313745B2 (ja) | ||
| JPH0122731B2 (ja) | ||
| KR0147417B1 (ko) | 반도체 소자의 식각 피해영역 제거방법 | |
| JPS60175417A (ja) | 半導体装置の製造方法 | |
| KR100219075B1 (ko) | 바이폴라 접합 트랜지스터 및 그 제조방법 | |
| JP3123505B2 (ja) | 半導体装置の製造方法 | |
| KR100241522B1 (ko) | 반도체 소자의 박막 트랜지스터 제조방법 | |
| JP2743451B2 (ja) | 半導体装置の製造方法 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPH04291729A (ja) | 半導体装置の製造方法 | |
| JPH0637066A (ja) | 微細コンタクト窓の形成方法 | |
| JPH01111372A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051115 |