JP2004047541A - 不揮発性半導体メモリ装置およびその製造方法 - Google Patents
不揮発性半導体メモリ装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004047541A JP2004047541A JP2002199915A JP2002199915A JP2004047541A JP 2004047541 A JP2004047541 A JP 2004047541A JP 2002199915 A JP2002199915 A JP 2002199915A JP 2002199915 A JP2002199915 A JP 2002199915A JP 2004047541 A JP2004047541 A JP 2004047541A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- gate
- gate insulating
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 claims description 57
- 230000002093 peripheral effect Effects 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 37
- 230000015556 catabolic process Effects 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 description 11
- 238000009417 prefabrication Methods 0.000 description 11
- 239000007772 electrode material Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】本発明は、ゲート先作りのＮＡＮＤ型フラッシュメモリにおいて、ＳＴＩを形成するためのＣＭＰ処理のマージンが低下するのを改善できるようにすることを最も主要な特徴とする。
【解決手段】たとえば、セルアレイ２１は、第１の膜厚を有するＶｃｃ酸化膜２１ａを用いて形成する。このセルアレイ２１に隣接するロウデコーダ回路３１は、上記Ｖｃｃ酸化膜２１ａよりも厚い、第２の膜厚を有するＶｐｐ酸化膜３１ａを用いて形成する。また、上記ロウデコーダ回路３１に近接して設けられるガードリング４１およびダミーＡＡパターン５１は、上記Ｖｐｐ酸化膜３１ａと同じ膜厚の、Ｖｐｐ酸化膜４１ａ，５１ａをそれぞれ用いて形成する構成とされている。
【選択図】 図１
【解決手段】たとえば、セルアレイ２１は、第１の膜厚を有するＶｃｃ酸化膜２１ａを用いて形成する。このセルアレイ２１に隣接するロウデコーダ回路３１は、上記Ｖｃｃ酸化膜２１ａよりも厚い、第２の膜厚を有するＶｐｐ酸化膜３１ａを用いて形成する。また、上記ロウデコーダ回路３１に近接して設けられるガードリング４１およびダミーＡＡパターン５１は、上記Ｖｐｐ酸化膜３１ａと同じ膜厚の、Ｖｐｐ酸化膜４１ａ，５１ａをそれぞれ用いて形成する構成とされている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、不揮発性半導体メモリ装置およびその製造方法に関するもので、特に、浮遊ゲート電極を有するとともに、周辺部とセル部とで二種類以上の厚さの異なるゲート酸化膜を有するゲート先作り（または、ゲート酸化膜先作りとも言う）のＮＡＮＤ型フラッシュ（Ｆｌａｓｈ）メモリに関する。
【０００２】
【従来の技術】
近年、トレンチ構造を採用し、かつ、膜厚の異なる複数のゲート酸化膜を有して、ゲート先作りプロセスにより形成されるＮＡＮＤ型Ｆｌａｓｈメモリが開発されている。
【０００３】
しかしながら、このＮＡＮＤ型Ｆｌａｓｈメモリの場合、たとえば図５（ａ）に示すように、セル部（セル／Ｖｃｃ系）１０１とＶｐｐ部（Ｖｐｐ系）１０２とで、シリコン（Ｓｉ）基板１０３上のゲート酸化膜１０１ａ，１０２ａの膜厚が異なる。そのため、ゲート電極１０１ｂ，１０２ｂ上の、ＳｉＮ膜（ストッパーＳｉＮ膜）１０１ｃ，１０２ｃの上面に段差ａが生じる。
【０００４】
この段差ａは、たとえば図５（ｂ）に示すように、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）の形成において、ＳｉＮ膜１０１ｃ，１０２ｃをストッパーとして埋め込み絶縁膜１０４の上面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理した際に、Ｖｐｐ部１０２のＳｉＮ膜１０２ｃの膜厚を、セル部１０１のＳｉＮ膜１０１ｃの膜厚よりも減少させる原因となる。ＳｉＮ膜１０２ｃの膜厚の減少は、ゲート酸化膜１０２ａまでの距離（ｈ）を縮める結果となる。これにより、ゲート酸化膜１０２ａは、ＣＭＰ処理後のエッチング処理（たとえば、ウェット処理）によるダメージを受けやすくなるため、ゲートリークなどの不良を招く場合がある。
【０００５】
特に、このＮＡＮＤ型Ｆｌａｓｈメモリは、たとえば図６に示すように、上記セル部１０１に相当するセルアレイ領域（Ｃｅｌｌ Ａｒｒａｙ）１１０に隣接した周辺領域（Ｖｐｐ部１０２に相当）に、高耐圧系のロウデコーダ回路１１１が存在する。このロウデコーダ回路１１１は、通常、Ｖｐｐ系のゲート酸化膜（Ｖｐｐ酸化膜）１０２ａを用いて形成されている。つまり、ＮＡＮＤ型Ｆｌａｓｈメモリのロウデコーダ回路１１１には、高耐圧系のトランジスタが存在する。
【０００６】
これに対し、上記セルアレイ領域１１０、このセルアレイ領域１１０と上記ロウデコーダ回路１１１との間に存在するガードリング１１２、および、上記ロウデコーダ回路１１１の周辺のダミーＡＡパターン１１３の形成には、一般に、Ｖｃｃ系のゲート酸化膜（Ｖｃｃ酸化膜）１０１ａが用いられる。そのため、ＳＴＩの形成において、埋め込み絶縁膜１０４をＣＭＰ処理する際に、ＳｉＮ膜１０１ｃに比べて、ロウデコーダ回路１１１のＳｉＮ膜１０２ｃが大きく減少し、これが上記した不良を発生させる原因となっている。
【０００７】
【発明が解決しようとする課題】
上記したように、従来においては、ゲート先作りプロセスによって膜厚の異なる複数のゲート酸化膜を有するＮＡＮＤ型Ｆｌａｓｈメモリを容易に実現できるものの、ＳＴＩを形成する際のＣＭＰ処理において、ロウデコーダ回路のストッパーＳｉＮ膜が大きく減少されることにより、その下のゲート酸化膜がダメージを受けやすくなるため、ゲートリークなどの不良を招くという問題があった。
【０００８】
そこで、この発明は、高耐圧系トランジスタ部のゲート酸化膜がダメージを受けやすくなるのを抑制でき、ゲートリークなどの不良の発生を防止することが可能な不揮発性半導体メモリ装置およびその製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、この発明の不揮発性半導体メモリ装置にあっては、第１の膜厚を有する第１のゲート絶縁膜を備えて形成されたメモリセルアレイと、前記第１のゲート絶縁膜よりも厚い、第２の膜厚を有する第２のゲート絶縁膜を備えて形成された高耐圧系トランジスタ部と、前記第２のゲート絶縁膜を備えて形成された周辺回路部とを具備したことを特徴とする。
【００１０】
また、この発明の不揮発性半導体メモリ装置の製造方法にあっては、基板上に、第１の膜厚を有する第１のゲート絶縁膜、第１のゲート電極膜および第１のマスク絶縁膜を順に堆積する工程と、前記第１のゲート絶縁膜、前記第１のゲート電極膜および前記第１のマスク絶縁膜を、アレイ領域にのみ残存させる工程と、前記アレイ領域を除く、周辺領域の一方の領域には、前記第１のゲート絶縁膜よりも厚い第２の膜厚を有する第２のゲート絶縁膜を、前記周辺領域の他方の領域には、前記第１のゲート絶縁膜と同じ第１の膜厚を有する第３のゲート絶縁膜を、それぞれ作り分ける工程と、前記第１のマスク絶縁膜、前記第２のゲート絶縁膜および前記第３のゲート絶縁膜上に、それぞれ、第２のゲート電極膜および前記第１のマスク絶縁膜よりも厚い第２のマスク絶縁膜を順に堆積する工程と、前記第１のマスク絶縁膜上の、前記第２のマスク絶縁膜および前記第２のゲート電極膜を剥離する工程と、前記アレイ領域および前記周辺領域の各領域の相互間にそれぞれ対応する、前記基板の表面部に素子分離用の溝を形成する工程と、全面に、埋め込み絶縁膜を堆積する工程と、前記埋め込み絶縁膜の上面を研磨して平坦化する工程とを備えてなることを特徴とする。
【００１１】
また、この発明の不揮発性半導体メモリ装置の製造方法にあっては、基板上に、第１の膜厚を有する第１のゲート絶縁膜、第１のゲート電極膜および第１のマスク絶縁膜を順に堆積する工程と、前記第１のゲート絶縁膜、前記第１のゲート電極膜および前記第１のマスク絶縁膜を、アレイ領域にのみ残存させる工程と、前記アレイ領域を除く、周辺領域には、前記第１のゲート絶縁膜よりも厚い第２の膜厚を有する第２のゲート絶縁膜を形成する工程と、前記第１のマスク絶縁膜および前記第２のゲート絶縁膜上に、それぞれ、前記第１のゲート電極膜よりも薄い第２のゲート電極膜および第２のマスク絶縁膜を順に堆積する工程と、前記第１のマスク絶縁膜上の、前記第２のマスク絶縁膜および前記第２のゲート電極膜を剥離する工程と、前記アレイ領域および前記周辺領域の相互間にそれぞれ対応する、前記基板の表面部に素子分離用の溝を形成する工程と、全面に、埋め込み絶縁膜を堆積する工程と、前記埋め込み絶縁膜の上面を研磨して平坦化する工程とを備えてなることを特徴とする。
【００１２】
さらに、この発明の不揮発性半導体メモリ装置の製造方法にあっては、基板上の周辺領域に対し、あらかじめ段差凹部を形成する工程と、前記段差凹部内に、第１の膜厚を有する第１のゲート絶縁膜を形成する工程と、前記基板上のアレイ領域に、前記第１のゲート絶縁膜よりも薄い第２の膜厚を有する第２のゲート絶縁膜を形成する工程と、前記第１，第２のゲート絶縁膜上に、それぞれ、第１，第２のゲート電極膜および第１，第２のマスク絶縁膜を順に堆積する工程と、前記アレイ領域および前記周辺領域の相互間にそれぞれ対応する、前記基板の表面部に素子分離用の溝を形成する工程と、全面に、埋め込み絶縁膜を堆積する工程と、前記埋め込み絶縁膜の上面を研磨して平坦化する工程とを備えてなることを特徴とする。
【００１３】
この発明の不揮発性半導体メモリ装置によれば、メモリセルアレイと高耐圧系トランジスタ部との間の、ストッパーＳｉＮ膜の上面でのグローバル段差を小さくできるようになる。これにより、ＣＭＰ処理によって高耐圧系トランジスタ部のストッパーＳｉＮ膜が大きく減少されるのを防ぐことができ、ＣＭＰ処理のマージンを向上させることが可能となるものである。
【００１４】
また、この発明の不揮発性半導体メモリ装置の製造方法によれば、ＳＴＩを形成する際のＣＭＰ処理でのストッパーとなるＳｉＮ膜をセル部と周辺部（Ｖｐｐ部）とで作り分けできるようになる。これにより、周辺部のＳｉＮ膜の膜厚をセル部よりも厚く形成することが容易に可能となり、ＣＭＰ処理のマージンを向上できるようになるものである。
【００１５】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００１６】
（第１の実施形態）
図１は、本発明の第１の実施形態にかかる、ゲート先作り（または、ゲート酸化膜先作り）プロセスにより形成されたＮＡＮＤ型Ｆｌａｓｈメモリの構成例を示すものである。なお、同図（ａ）は要部を示す平面図であり、同図（ｂ）は図（ａ）のｂ−ｂ線にほぼ対応する断面構造を示す拡大図である。
【００１７】
このＮＡＮＤ型Ｆｌａｓｈメモリの場合、Ｓｉ基板１１上のアレイ領域には、セルアレイ（Ｃｅｌｌ Ａｒｒａｙ）２１が形成されている。また、このセルアレイ２１に隣接した周辺領域には、高耐圧系のロウデコーダ回路（高耐圧系トランジスタ部）３１が形成されている。また、上記セルアレイ２１と上記ロウデコーダ回路３１との間には、周辺回路部としてのガードリング４１が形成されている。さらに、上記周辺領域には、上記ロウデコーダ回路３１に隣接して、上記ロウデコーダ回路３１の周辺のダミーＡＡパターン（周辺回路部）５１が形成されている。
【００１８】
上記セルアレイ２１は、たとえば、上記Ｓｉ基板１１の表面部に、Ｎ−ウェル領域（Ｃｅｌｌ Ｎｗｅｌｌ）２１Ａが形成され、さらに、このＮ−ウェル領域２１Ａ内にＰ−ウェル領域（Ｃｅｌｌ Ｐｗｅｌｌ）２１Ｂが形成されている。そして、そのＰ−ウェル領域２１Ｂの表面部に、第１の膜厚を有する第１のゲート絶縁膜であるＶｃｃ系のゲート酸化膜（Ｖｃｃ酸化膜）２１ａを介して、ポリゲート電極（第１のゲート電極膜）２１ｂおよびＣＭＰ処理でのストッパーとなるＳｉＮ膜（第１のマスク絶縁膜）２１ｃが積層されて、複数のメモリセル（図示していない）が形成されるようになっている。
【００１９】
これに対し、上記ロウデコーダ回路３１、上記ガードリング４１および上記ダミーＡＡパターン５１は、それぞれ、上記ゲート酸化膜２１ａよりも厚い、第２の膜厚を有する第２のゲート絶縁膜である高耐圧系（Ｖｐｐ系）のゲート酸化膜（Ｖｐｐ酸化膜）３１ａ，４１ａ，５１ａを用いて形成されている。
【００２０】
すなわち、上記ロウデコーダ回路３１は、たとえば、上記Ｓｉ基板１１の表面部に、Ｖｐｐ酸化膜３１ａを介して、ポリゲート電極（第２のゲート電極膜）３１ｂおよびＣＭＰ処理でのストッパーとなるＳｉＮ膜（第２のマスク絶縁膜）３１ｃが積層されて、高耐圧系トランジスタ（図示していない）が形成されるようになっている。
【００２１】
上記ガードリング４１は、たとえば、上記各ウェル領域２１Ａ，２１Ｂの表面部およびＮ−ウェル領域（ＮＷ）４１Ａの表面部に、それぞれ、Ｖｐｐ酸化膜４１ａを介して、ポリゲート電極（第２のゲート電極膜）４１ｂおよびＣＭＰ処理でのストッパーとなるＳｉＮ膜（第２のマスク絶縁膜）４１ｃが積層されて形成されるようになっている。
【００２２】
上記ダミーＡＡパターン５１は、たとえば、上記Ｓｉ基板１１の表面部に、Ｖｐｐ酸化膜５１ａを介して、ポリゲート電極（第２のゲート電極膜）５１ｂおよびＣＭＰ処理でのストッパーとなるＳｉＮ膜（第２のマスク絶縁膜）５１ｃが積層されて形成されるようになっている。
【００２３】
そして、各領域（２１，４１，３１，５１）の相互間には、それぞれ、絶縁膜を埋め込んでなるＳＴＩ構造の分離領域１２が形成されている。
【００２４】
このように、従来はＶｃｃ系の酸化膜を用いて形成されていたガードリングおよびロウデコーダ回路の周辺のダミーパターンを、高耐圧系の酸化膜領域内に形成するようにしている。
【００２５】
すなわち、ガードリング４１およびダミーＡＡパターン５１を、Ｖｐｐ系の酸化膜４１ａ，５１ａを用いて形成するようにしている。これにより、ロウデコーダ回路３１の高耐圧系トランジスタ周りの、ストッパーＳｉＮ膜３１ｃの上面の段差（図５中にａで示すグローバル段差）を解消できるようになる。その結果、ＳｉＮ膜３１ｃが大きく減少するのを防いで、Ｖｐｐ酸化膜３１ａまでの距離（ｈ）を十分に確保することが可能となる。
【００２６】
つまり、このような構成とした場合、少なくともガードリング４１とロウデコーダ回路３１との間、および、ロウデコーダ回路３１とダミーＡＡパターン５１との間において、ＳｉＮ膜３１ｃの残膜だけが大きく減少するのを回避できる。したがって、従来の、ＮＡＮＤ型Ｆｌａｓｈメモリはロウデコーダ部に高耐圧系トランジスタを有するするため、ゲート先作りプロセスを用いた場合には、ＣＭＰ処理のマージンを下げるという不具合を改善することが可能となる。よって、ロウデコーダ回路３１のＶｐｐ酸化膜３１ａがダメージを受けやすくなるのを抑制でき、ゲートリークなどの不良の発生を防止し得るようになるものである。
【００２７】
（第２の実施形態）
図２は、本発明の第２の実施形態にかかる、ゲート先作り（または、ゲート酸化膜先作り）プロセスにより形成されるＮＡＮＤ型Ｆｌａｓｈメモリの製造方法を示すものである。
【００２８】
まず、たとえば図２（ａ）に示すように、Ｓｉ基板１１上のアレイ領域（セル部）に、第１の膜厚を有するＶｃｃ酸化膜（第１のゲート絶縁膜）２１ａ、ポリゲート電極（第１のゲート電極膜）２１ｂ、および、ストッパーＳｉＮ膜（第１のマスク絶縁膜）２１ｃをそれぞれ形成するために、上記Ｓｉ基板１１上に各種の材料を堆積させる。その後、パターニング処理を行って、アレイ領域以外の、周辺領域（Ｖｐｐ系／Ｖｃｃ系）に形成された上記Ｖｃｃ酸化膜２１ａ、上記ポリゲート電極２１ｂおよび上記ストッパーＳｉＮ膜２１ｃをそれぞれ剥離し、周辺領域のＳｉ基板１１を露出させる。
【００２９】
続いて、たとえば図２（ｂ）に示すように、Ｓｉ基板１１上の周辺領域の一方の領域（Ｖｐｐ系）には、上記Ｖｃｃ酸化膜２１ａよりも厚い、第２の膜厚を有するＶｐｐ酸化膜（第２のゲート絶縁膜）３１ａを、また、周辺領域の他方の領域（Ｖｃｃ系）には、上記Ｖｃｃ酸化膜２１ａと同じ、第１の膜厚を有するＶｃｃ酸化膜（第３のゲート絶縁膜）４１ａ’，５１ａ’を、それぞれ形成する。
【００３０】
その後、上記ストッパーＳｉＮ膜２１ｃ、上記Ｖｐｐ酸化膜３１ａおよび上記Ｖｃｃ酸化膜４１ａ’，５１ａ’上に、それぞれ、ポリゲート電極材６１ｂおよびストッパーＳｉＮ膜材６１ｃを順に堆積する。
【００３１】
この際、ストッパーＳｉＮ膜材６１ｃの膜厚は、上記ストッパーＳｉＮ膜２１ｃよりも厚いものとする。
【００３２】
続いて、たとえば図２（ｃ）に示すように、セル部の、上記ストッパーＳｉＮ膜２１ｃ上に形成された、上記ポリゲート電極材６１ｂおよび上記ストッパーＳｉＮ膜材６１ｃを剥離する。これにより、Ｖｐｐ系の領域の、上記Ｖｐｐ酸化膜３１ａ上には、ポリゲート電極（第２のゲート電極膜）３１ｂおよびストッパーＳｉＮ膜（第２のマスク絶縁膜）３１ｃが、また、Ｖｃｃ系の領域の、上記Ｖｃｃ酸化膜４１ａ’，５１ａ’上には、ポリゲート電極（第２のゲート電極膜）４１ｂ，５１ｂおよびストッパーＳｉＮ膜（第２のマスク絶縁膜）４１ｃ，５１ｃが、それぞれ積層される。
【００３３】
この後、たとえば図２（ｄ）に示すように、セル部および周辺領域のＶｐｐ系／Ｖｃｃ系の各領域の相互間にそれぞれ対応する、上記Ｓｉ基板１１の表面部に素子分離用の溝７１を形成する（ＳＴＩ加工）。そして、埋め込み絶縁膜７２を堆積させ、ＣＭＰ処理による平坦化を行って、ＳＴＩ構造の分離領域１２の形成が行われる。
【００３４】
しかる後、上記セル部に対してはメモリセルの、上記Ｖｐｐ系の領域に対してはロウデコーダ回路（高耐圧系トランジスタ）の、上記Ｖｃｃ系の領域に対してはガードリングおよびダミーＡＡパターンの形成（いずれも図示していない）がそれぞれに行われて、ＮＡＮＤ型Ｆｌａｓｈメモリが実現される。
【００３５】
この実施形態の場合、周辺領域（Ｖｃｃ系，Ｖｐｐ系）のＳｉＮ膜材６１ｃ（３１ｃ，４１ｃ，５１ｃ）の膜厚を、セル部のＳｉＮ膜２１ｃの膜厚に比べ、厚くなるように形成する。これにより、ＣＭＰ処理でのＳｉＮ膜３１ｃの膜厚の減少を防ぐことができ、Ｖｐｐ酸化膜３１ａまでの距離ｈ１およびＶｃｃ酸化膜４１ａ’，５１ａ’までの距離ｈ２を十分に大きくとることが可能となる。したがって、ＣＭＰ処理後の工程によるゲート酸化膜（Ｖｐｐ酸化膜３１ａ）ヘのダメージを防止でき、結果として、ＣＭＰ処理でのマージンを大きくすることが可能となるものである。
【００３６】
このように、ＳＴＩのためのＣＭＰ処理でのストッパーとなるＳｉＮ膜の膜厚を、セル部と周辺領域とで作り分けることができるようにする、つまり、Ｖｐｐ系の領域のＳｉＮ膜の膜厚をセル部よりも厚く形成できるようにすることで、工程的に高耐圧系トランジスタのＳｉＮ膜の残膜厚を増やすことが可能となって、ＣＭＰ処理のマージンを向上し得るものである。
【００３７】
しかも、この第２の実施形態によれば、上述した第１の実施形態の場合のように、Ｖｃｃ系の領域に形成されるガードリング４１およびダミーＡＡパターン５１の、そのＶｃｃ酸化膜４１ａ’，５１ａ’の膜厚を、わざわざ、Ｖｐｐ酸化膜３１ａと同じ膜厚にする必要がない。
【００３８】
（第３の実施形態）
図３は、本発明の第３の実施形態にかかる、ゲート先作り（または、ゲート酸化膜先作り）プロセスにより形成されるＮＡＮＤ型Ｆｌａｓｈメモリの製造方法を示すものである。ここでは、セルアレイが形成されるセル部とガードリングおよびダミーＡＡパターンが形成されるＶｃｃ系の領域とを同一の構成とした場合について説明する。
【００３９】
まず、たとえば図３（ａ）に示すように、Ｓｉ基板１１上のアレイ領域（セル部）とＶｃｃ系の領域とに、第１の膜厚を有するＶｃｃ酸化膜（第１のゲート絶縁膜）２１ａ，４１ａ’，５１ａ’、ポリゲート電極（第１のゲート電極膜）２１ｂ，４１ｂ，５１ｂ、および、ストッパーＳｉＮ膜（第１のマスク絶縁膜）２１ｃ，４１ｃ，５１ｃをそれぞれ形成するために、上記Ｓｉ基板１１上に各種の材料を堆積させる。その後、パターニング処理を行って、アレイ領域およびＶｃｃ系の領域以外の、周辺領域のＶｐｐ系の領域に形成された上記Ｖｃｃ酸化膜２１ａ，４１ａ’，５１ａ’、上記ポリゲート電極２１ｂ，４１ｂ，５１ｂおよび上記ストッパーＳｉＮ膜２１ｃ，４１ｃ，５１ｃをそれぞれ剥離し、Ｖｐｐ系の領域のＳｉ基板１１を露出させる。
【００４０】
続いて、たとえば図３（ｂ）に示すように、Ｓｉ基板１１上のＶｐｐ系の領域に、上記Ｖｃｃ酸化膜２１ａよりも厚い、第２の膜厚を有するＶｐｐ酸化膜（第２のゲート絶縁膜）３１ａを形成する。
【００４１】
その後、上記ストッパーＳｉＮ膜２１ｃ，４１ｃ，５１ｃおよび上記Ｖｐｐ酸化膜３１ａ上に、それぞれ、ポリゲート電極材６１ｂおよびストッパーＳｉＮ膜材６１ｃを順に堆積する。
【００４２】
この際、ポリゲート電極材６１ｂの膜厚は、上記ポリゲート電極２１ｂ，４１ｂ，５１ｂよりも薄いものとする。また、上記ストッパーＳｉＮ膜２１ｃ，４１ｃ，５１ｃの上面とほぼ同じ高さとなるように、上記ストッパーＳｉＮ膜材６１ｃを堆積させる。
【００４３】
続いて、たとえば図３（ｃ）に示すように、セル部およびＶｃｃ系の領域の、上記ストッパーＳｉＮ膜２１ｃ，４１ｃ，５１ｃ上に形成された、上記ポリゲート電極材６１ｂおよび上記ストッパーＳｉＮ膜材６１ｃを剥離する。これにより、Ｖｐｐ系の領域の、上記Ｖｐｐ酸化膜３１ａ上には、ポリゲート電極（第２のゲート電極膜）３１ｂおよびストッパーＳｉＮ膜（第２のマスク絶縁膜）３１ｃが積層される。
【００４４】
この後、たとえば図３（ｄ）に示すように、セル部およびＶｐｐ系／Ｖｃｃ系の各領域の相互間にそれぞれ対応する、上記Ｓｉ基板１１の表面部に素子分離用の溝７１を形成する（ＳＴＩ加工）。そして、埋め込み絶縁膜７２を堆積させ、ＣＭＰ処理による平坦化を行って、ＳＴＩ構造の分離領域１２の形成が行われる。
【００４５】
しかる後、上記セル部に対してはメモリセルの、上記Ｖｐｐ系の領域に対してはロウデコーダ回路（高耐圧系トランジスタ）の、上記Ｖｃｃ系の領域に対してはガードリングおよびダミーＡＡパターンの形成（いずれも図示していない）がそれぞれに行われて、ＮＡＮＤ型Ｆｌａｓｈメモリが実現される。
【００４６】
この実施形態の場合、ロウデコーダ回路（高耐圧系トランジスタ部）のストッパーＳｉＮ膜３１ｃの上面とセル部のストッパーＳｉＮ膜２１ｃの上面とを、ほぼ同一の高さに揃えて形成することが容易に可能となる。これにより、ＣＭＰ処理でのＳｉＮ膜３１ｃの膜厚の減少を防ぐことができ、Ｖｐｐ酸化膜３１ａまでの距離を十分に大きくとることが可能となる。したがって、ＣＭＰ処理後の工程によるゲート酸化膜（Ｖｐｐ酸化膜３１ａ）へのダメージを防止でき、結果として、ＣＭＰの処理でのマージンを大きくすることが可能となるものである。
【００４７】
このように、ＳＴＩのためのＣＭＰ処理でのストッパーとなるＳｉＮ膜の膜厚を、セル部とＶｐｐ系の領域とで作り分けることができるようにする、つまり、Ｖｐｐ系の領域のＳｉＮ膜の上面の高さをセル部のＳｉＮ膜の上面の高さに揃えて形成できるようにすることで、工程的に高耐圧系トランジスタのＳｉＮ膜の残膜厚を増やすことが可能となって、ＣＭＰ処理のマージンを向上し得るものである。
【００４８】
また、この第３の実施形態の場合も、上述した第２の実施形態の場合と同様に、Ｖｐｐ酸化膜３１ａだけを、Ｖｃｃ酸化膜４１ａ’，５１ａ’の膜厚よりも厚く形成できる。
【００４９】
（第４の実施形態）
図４は、本発明の第４の実施形態にかかる、ゲート先作り（または、ゲート酸化膜先作り）プロセスにより形成されるＮＡＮＤ型Ｆｌａｓｈメモリの製造方法を示すものである。ここでは、セルアレイが形成されるセル部とガードリングおよびダミーＡＡパターンが形成されるＶｃｃ系の領域とを同一の構成とした場合について説明する。
【００５０】
まず、たとえば図４（ａ）に示すように、ＰＥＰ（Ｐｈｏｔｏ Ｅｎｇｒａｖｉｎｇ Ｐｒｏｃｅｓｓ）およびドライエッチングの技術を用いて、Ｓｉ基板１１の表面をエッチングする。これにより、Ｓｉ基板１１の表面の、Ｖｐｐ系の領域に凹部８１を形成し、セル部およびＶｃｃ系の領域よりも表面の高さを低くする。
【００５１】
この際、上記凹部８１の深さは、そこに形成されるＶｐｐ酸化膜の厚さとほぼ同一とされる。
【００５２】
続いて、たとえば図４（ｂ）に示すように、上記Ｓｉ基板１１上のＶｐｐ系の領域に形成された上記凹部８１内に、第１の膜厚を有するＶｐｐ酸化膜（第１のゲート絶縁膜）３１ａを形成する。
【００５３】
また、上記Ｓｉ基板１１上のアレイ領域（セル部）およびＶｃｃ系の領域に、上記Ｖｐｐ酸化膜３１ａよりも薄い、第２の膜厚を有するＶｃｃ酸化膜（第２のゲート絶縁膜）２１ａ，４１ａ’，５１ａ’を形成する。
【００５４】
その後、上記Ｖｃｃ酸化膜２１ａ，４１ａ’，５１ａ’および上記Ｖｐｐ酸化膜３１ａ上に、それぞれ、ポリゲート電極材６１ｂおよびストッパーＳｉＮ膜材６１ｃを順に堆積する。
【００５５】
これにより、セル部およびＶｃｃ系の領域の、上記Ｖｃｃ酸化膜２１ａ，４１ａ’，５１ａ’上には、ポリゲート電極（第２のゲート電極膜）２１ｂ，４１ｂ，５１ｂおよびストッパーＳｉＮ膜（第２のマスク絶縁膜）２１ｃ，４１ｃ，５１ｃが積層される。また、Ｖｐｐ系の領域の、上記Ｖｐｐ酸化膜３１ａ上には、ポリゲート電極（第１のゲート電極膜）３１ｂおよびストッパーＳｉＮ膜（第１のマスク絶縁膜）３１ｃが積層される。
【００５６】
この場合、Ｖｐｐ酸化膜３１ａを凹部８１に形成することにより、上記ストッパーＳｉＮ膜３１ｃの上面の高さを、上記ストッパーＳｉＮ膜２１ｃ，４１ｃ，５１ｃの上面の高さにほぼ一致させることができる。
【００５７】
続いて、たとえば図４（ｃ）に示すように、セル部／Ｖｃｃ系およびＶｐｐ系の各領域の相互間にそれぞれ対応する、上記Ｓｉ基板１１の表面部に素子分離用の溝７１を形成する（ＳＴＩ加工）。そして、埋め込み絶縁膜７２を堆積させ、ＣＭＰ処理による平坦化を行って、ＳＴＩ構造の分離領域１２の形成が行われる。
【００５８】
しかる後、上記セル部に対してはメモリセルの、上記Ｖｐｐ系の領域に対してはロウデコーダ回路（高耐圧系トランジスタ）の、上記Ｖｃｃ系の領域に対してはガードリングおよびダミーＡＡパターンの形成（いずれも図示していない）がそれぞれに行われて、ＮＡＮＤ型Ｆｌａｓｈメモリが実現される。
【００５９】
この実施形態の場合、Ｖｐｐ系の領域の、Ｓｉ基板１１の表面の位置が、Ｖｐｐ酸化膜３１ａの膜厚の分だけ、セル部よりも下げられている。このため、ＳｉＮ膜３１ｃの上面の高さを、セル部におけるＳｉＮ膜２１ｃの上面の高さに一致させることが容易に可能となる。これにより、ＣＭＰ処理でのＳｉＮ膜３１ｃの膜厚の減少を防ぐことができ、Ｖｐｐ酸化膜３１ａまでの距離を十分に大きくとることが可能となる。したがって、ＣＭＰ処理後の工程によるゲート酸化膜（Ｖｐｐ酸化膜３１ａ）ヘのダメージを防止でき、結果として、ＣＭＰ処理でのマージンを大きくすることが可能となるものである。
【００６０】
このように、ＳＴＩのためのＣＭＰ処理でのストッパーとなるＳｉＮ膜の膜厚を、セル部と周辺領域とで作り分けることができるようにする、つまり、Ｖｐｐ系の領域のＳｉＮ膜をセル部のＳｉＮ膜と同じ膜厚により形成できるようにすることで、工程的に高耐圧系トランジスタのＳｉＮ膜の残膜厚を増やすことが可能となって、ＣＭＰ処理のマージンを向上し得るものである。
【００６１】
この第４の実施形態の場合も、上述した第２，第３の実施形態の場合と同様に、Ｖｐｐ酸化膜３１ａだけを、Ｖｃｃ酸化膜４１ａ’，５１ａ’の膜厚よりも厚く形成できる。
【００６２】
その他、本発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【００６３】
【発明の効果】
以上、詳述したようにこの発明によれば、高耐圧系トランジスタ部のゲート酸化膜がダメージを受けやすくなるのを抑制でき、ゲートリークなどの不良の発生を防止することが可能な不揮発性半導体メモリ装置およびその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかるＮＡＮＤ型Ｆｌａｓｈメモリの一例を示す構成図。
【図２】本発明の第２の実施形態にかかるＮＡＮＤ型Ｆｌａｓｈメモリの製造方法を説明するために示す工程断面図。
【図３】本発明の第３の実施形態にかかるＮＡＮＤ型Ｆｌａｓｈメモリの製造方法を説明するために示す工程断面図。
【図４】本発明の第４の実施形態にかかるＮＡＮＤ型Ｆｌａｓｈメモリの製造方法を説明するために示す工程断面図。
【図５】従来技術とその問題点を説明するために示す、ＮＡＮＤ型Ｆｌａｓｈメモリの工程断面図。
【図６】従来のＮＡＮＤ型Ｆｌａｓｈメモリの構成例を示す平面図。
【符号の説明】
１１…Ｓｉ基板
１２…ＳＴＩ構造の分離領域
２１…セルアレイ
２１Ａ…Ｎ−ウェル領域
２１Ｂ…Ｐ−ウェル領域
２１ａ…Ｖｃｃ酸化膜
２１ｂ…ポリゲート電極
２１ｃ…ＳｉＮ膜（ストッパーＳｉＮ膜）
３１…高耐圧系のロウデコーダ回路
３１ａ…Ｖｐｐ酸化膜
３１ｂ…ポリゲート電極
３１ｃ…ＳｉＮ膜（ストッパーＳｉＮ膜）
４１…ガードリング
４１Ａ…Ｎ−ウェル領域
４１ａ…Ｖｐｐ酸化膜
４１ａ’…Ｖｃｃ酸化膜
４１ｂ…ポリゲート電極
４１ｃ…ＳｉＮ膜（ストッパーＳｉＮ膜）
５１…ダミーＡＡパターン
５１ａ…Ｖｐｐ酸化膜
５１ａ’…Ｖｃｃ酸化膜
５１ｂ…ポリゲート電極
５１ｃ…ＳｉＮ膜（ストッパーＳｉＮ膜）
６１ｂ…ポリゲート電極材
６１ｃ…ストッパーＳｉＮ膜材
７１…素子分離用の溝
７２…埋め込み絶縁膜
８１…凹部
【発明の属する技術分野】
この発明は、不揮発性半導体メモリ装置およびその製造方法に関するもので、特に、浮遊ゲート電極を有するとともに、周辺部とセル部とで二種類以上の厚さの異なるゲート酸化膜を有するゲート先作り（または、ゲート酸化膜先作りとも言う）のＮＡＮＤ型フラッシュ（Ｆｌａｓｈ）メモリに関する。
【０００２】
【従来の技術】
近年、トレンチ構造を採用し、かつ、膜厚の異なる複数のゲート酸化膜を有して、ゲート先作りプロセスにより形成されるＮＡＮＤ型Ｆｌａｓｈメモリが開発されている。
【０００３】
しかしながら、このＮＡＮＤ型Ｆｌａｓｈメモリの場合、たとえば図５（ａ）に示すように、セル部（セル／Ｖｃｃ系）１０１とＶｐｐ部（Ｖｐｐ系）１０２とで、シリコン（Ｓｉ）基板１０３上のゲート酸化膜１０１ａ，１０２ａの膜厚が異なる。そのため、ゲート電極１０１ｂ，１０２ｂ上の、ＳｉＮ膜（ストッパーＳｉＮ膜）１０１ｃ，１０２ｃの上面に段差ａが生じる。
【０００４】
この段差ａは、たとえば図５（ｂ）に示すように、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）の形成において、ＳｉＮ膜１０１ｃ，１０２ｃをストッパーとして埋め込み絶縁膜１０４の上面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理した際に、Ｖｐｐ部１０２のＳｉＮ膜１０２ｃの膜厚を、セル部１０１のＳｉＮ膜１０１ｃの膜厚よりも減少させる原因となる。ＳｉＮ膜１０２ｃの膜厚の減少は、ゲート酸化膜１０２ａまでの距離（ｈ）を縮める結果となる。これにより、ゲート酸化膜１０２ａは、ＣＭＰ処理後のエッチング処理（たとえば、ウェット処理）によるダメージを受けやすくなるため、ゲートリークなどの不良を招く場合がある。
【０００５】
特に、このＮＡＮＤ型Ｆｌａｓｈメモリは、たとえば図６に示すように、上記セル部１０１に相当するセルアレイ領域（Ｃｅｌｌ Ａｒｒａｙ）１１０に隣接した周辺領域（Ｖｐｐ部１０２に相当）に、高耐圧系のロウデコーダ回路１１１が存在する。このロウデコーダ回路１１１は、通常、Ｖｐｐ系のゲート酸化膜（Ｖｐｐ酸化膜）１０２ａを用いて形成されている。つまり、ＮＡＮＤ型Ｆｌａｓｈメモリのロウデコーダ回路１１１には、高耐圧系のトランジスタが存在する。
【０００６】
これに対し、上記セルアレイ領域１１０、このセルアレイ領域１１０と上記ロウデコーダ回路１１１との間に存在するガードリング１１２、および、上記ロウデコーダ回路１１１の周辺のダミーＡＡパターン１１３の形成には、一般に、Ｖｃｃ系のゲート酸化膜（Ｖｃｃ酸化膜）１０１ａが用いられる。そのため、ＳＴＩの形成において、埋め込み絶縁膜１０４をＣＭＰ処理する際に、ＳｉＮ膜１０１ｃに比べて、ロウデコーダ回路１１１のＳｉＮ膜１０２ｃが大きく減少し、これが上記した不良を発生させる原因となっている。
【０００７】
【発明が解決しようとする課題】
上記したように、従来においては、ゲート先作りプロセスによって膜厚の異なる複数のゲート酸化膜を有するＮＡＮＤ型Ｆｌａｓｈメモリを容易に実現できるものの、ＳＴＩを形成する際のＣＭＰ処理において、ロウデコーダ回路のストッパーＳｉＮ膜が大きく減少されることにより、その下のゲート酸化膜がダメージを受けやすくなるため、ゲートリークなどの不良を招くという問題があった。
【０００８】
そこで、この発明は、高耐圧系トランジスタ部のゲート酸化膜がダメージを受けやすくなるのを抑制でき、ゲートリークなどの不良の発生を防止することが可能な不揮発性半導体メモリ装置およびその製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、この発明の不揮発性半導体メモリ装置にあっては、第１の膜厚を有する第１のゲート絶縁膜を備えて形成されたメモリセルアレイと、前記第１のゲート絶縁膜よりも厚い、第２の膜厚を有する第２のゲート絶縁膜を備えて形成された高耐圧系トランジスタ部と、前記第２のゲート絶縁膜を備えて形成された周辺回路部とを具備したことを特徴とする。
【００１０】
また、この発明の不揮発性半導体メモリ装置の製造方法にあっては、基板上に、第１の膜厚を有する第１のゲート絶縁膜、第１のゲート電極膜および第１のマスク絶縁膜を順に堆積する工程と、前記第１のゲート絶縁膜、前記第１のゲート電極膜および前記第１のマスク絶縁膜を、アレイ領域にのみ残存させる工程と、前記アレイ領域を除く、周辺領域の一方の領域には、前記第１のゲート絶縁膜よりも厚い第２の膜厚を有する第２のゲート絶縁膜を、前記周辺領域の他方の領域には、前記第１のゲート絶縁膜と同じ第１の膜厚を有する第３のゲート絶縁膜を、それぞれ作り分ける工程と、前記第１のマスク絶縁膜、前記第２のゲート絶縁膜および前記第３のゲート絶縁膜上に、それぞれ、第２のゲート電極膜および前記第１のマスク絶縁膜よりも厚い第２のマスク絶縁膜を順に堆積する工程と、前記第１のマスク絶縁膜上の、前記第２のマスク絶縁膜および前記第２のゲート電極膜を剥離する工程と、前記アレイ領域および前記周辺領域の各領域の相互間にそれぞれ対応する、前記基板の表面部に素子分離用の溝を形成する工程と、全面に、埋め込み絶縁膜を堆積する工程と、前記埋め込み絶縁膜の上面を研磨して平坦化する工程とを備えてなることを特徴とする。
【００１１】
また、この発明の不揮発性半導体メモリ装置の製造方法にあっては、基板上に、第１の膜厚を有する第１のゲート絶縁膜、第１のゲート電極膜および第１のマスク絶縁膜を順に堆積する工程と、前記第１のゲート絶縁膜、前記第１のゲート電極膜および前記第１のマスク絶縁膜を、アレイ領域にのみ残存させる工程と、前記アレイ領域を除く、周辺領域には、前記第１のゲート絶縁膜よりも厚い第２の膜厚を有する第２のゲート絶縁膜を形成する工程と、前記第１のマスク絶縁膜および前記第２のゲート絶縁膜上に、それぞれ、前記第１のゲート電極膜よりも薄い第２のゲート電極膜および第２のマスク絶縁膜を順に堆積する工程と、前記第１のマスク絶縁膜上の、前記第２のマスク絶縁膜および前記第２のゲート電極膜を剥離する工程と、前記アレイ領域および前記周辺領域の相互間にそれぞれ対応する、前記基板の表面部に素子分離用の溝を形成する工程と、全面に、埋め込み絶縁膜を堆積する工程と、前記埋め込み絶縁膜の上面を研磨して平坦化する工程とを備えてなることを特徴とする。
【００１２】
さらに、この発明の不揮発性半導体メモリ装置の製造方法にあっては、基板上の周辺領域に対し、あらかじめ段差凹部を形成する工程と、前記段差凹部内に、第１の膜厚を有する第１のゲート絶縁膜を形成する工程と、前記基板上のアレイ領域に、前記第１のゲート絶縁膜よりも薄い第２の膜厚を有する第２のゲート絶縁膜を形成する工程と、前記第１，第２のゲート絶縁膜上に、それぞれ、第１，第２のゲート電極膜および第１，第２のマスク絶縁膜を順に堆積する工程と、前記アレイ領域および前記周辺領域の相互間にそれぞれ対応する、前記基板の表面部に素子分離用の溝を形成する工程と、全面に、埋め込み絶縁膜を堆積する工程と、前記埋め込み絶縁膜の上面を研磨して平坦化する工程とを備えてなることを特徴とする。
【００１３】
この発明の不揮発性半導体メモリ装置によれば、メモリセルアレイと高耐圧系トランジスタ部との間の、ストッパーＳｉＮ膜の上面でのグローバル段差を小さくできるようになる。これにより、ＣＭＰ処理によって高耐圧系トランジスタ部のストッパーＳｉＮ膜が大きく減少されるのを防ぐことができ、ＣＭＰ処理のマージンを向上させることが可能となるものである。
【００１４】
また、この発明の不揮発性半導体メモリ装置の製造方法によれば、ＳＴＩを形成する際のＣＭＰ処理でのストッパーとなるＳｉＮ膜をセル部と周辺部（Ｖｐｐ部）とで作り分けできるようになる。これにより、周辺部のＳｉＮ膜の膜厚をセル部よりも厚く形成することが容易に可能となり、ＣＭＰ処理のマージンを向上できるようになるものである。
【００１５】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００１６】
（第１の実施形態）
図１は、本発明の第１の実施形態にかかる、ゲート先作り（または、ゲート酸化膜先作り）プロセスにより形成されたＮＡＮＤ型Ｆｌａｓｈメモリの構成例を示すものである。なお、同図（ａ）は要部を示す平面図であり、同図（ｂ）は図（ａ）のｂ−ｂ線にほぼ対応する断面構造を示す拡大図である。
【００１７】
このＮＡＮＤ型Ｆｌａｓｈメモリの場合、Ｓｉ基板１１上のアレイ領域には、セルアレイ（Ｃｅｌｌ Ａｒｒａｙ）２１が形成されている。また、このセルアレイ２１に隣接した周辺領域には、高耐圧系のロウデコーダ回路（高耐圧系トランジスタ部）３１が形成されている。また、上記セルアレイ２１と上記ロウデコーダ回路３１との間には、周辺回路部としてのガードリング４１が形成されている。さらに、上記周辺領域には、上記ロウデコーダ回路３１に隣接して、上記ロウデコーダ回路３１の周辺のダミーＡＡパターン（周辺回路部）５１が形成されている。
【００１８】
上記セルアレイ２１は、たとえば、上記Ｓｉ基板１１の表面部に、Ｎ−ウェル領域（Ｃｅｌｌ Ｎｗｅｌｌ）２１Ａが形成され、さらに、このＮ−ウェル領域２１Ａ内にＰ−ウェル領域（Ｃｅｌｌ Ｐｗｅｌｌ）２１Ｂが形成されている。そして、そのＰ−ウェル領域２１Ｂの表面部に、第１の膜厚を有する第１のゲート絶縁膜であるＶｃｃ系のゲート酸化膜（Ｖｃｃ酸化膜）２１ａを介して、ポリゲート電極（第１のゲート電極膜）２１ｂおよびＣＭＰ処理でのストッパーとなるＳｉＮ膜（第１のマスク絶縁膜）２１ｃが積層されて、複数のメモリセル（図示していない）が形成されるようになっている。
【００１９】
これに対し、上記ロウデコーダ回路３１、上記ガードリング４１および上記ダミーＡＡパターン５１は、それぞれ、上記ゲート酸化膜２１ａよりも厚い、第２の膜厚を有する第２のゲート絶縁膜である高耐圧系（Ｖｐｐ系）のゲート酸化膜（Ｖｐｐ酸化膜）３１ａ，４１ａ，５１ａを用いて形成されている。
【００２０】
すなわち、上記ロウデコーダ回路３１は、たとえば、上記Ｓｉ基板１１の表面部に、Ｖｐｐ酸化膜３１ａを介して、ポリゲート電極（第２のゲート電極膜）３１ｂおよびＣＭＰ処理でのストッパーとなるＳｉＮ膜（第２のマスク絶縁膜）３１ｃが積層されて、高耐圧系トランジスタ（図示していない）が形成されるようになっている。
【００２１】
上記ガードリング４１は、たとえば、上記各ウェル領域２１Ａ，２１Ｂの表面部およびＮ−ウェル領域（ＮＷ）４１Ａの表面部に、それぞれ、Ｖｐｐ酸化膜４１ａを介して、ポリゲート電極（第２のゲート電極膜）４１ｂおよびＣＭＰ処理でのストッパーとなるＳｉＮ膜（第２のマスク絶縁膜）４１ｃが積層されて形成されるようになっている。
【００２２】
上記ダミーＡＡパターン５１は、たとえば、上記Ｓｉ基板１１の表面部に、Ｖｐｐ酸化膜５１ａを介して、ポリゲート電極（第２のゲート電極膜）５１ｂおよびＣＭＰ処理でのストッパーとなるＳｉＮ膜（第２のマスク絶縁膜）５１ｃが積層されて形成されるようになっている。
【００２３】
そして、各領域（２１，４１，３１，５１）の相互間には、それぞれ、絶縁膜を埋め込んでなるＳＴＩ構造の分離領域１２が形成されている。
【００２４】
このように、従来はＶｃｃ系の酸化膜を用いて形成されていたガードリングおよびロウデコーダ回路の周辺のダミーパターンを、高耐圧系の酸化膜領域内に形成するようにしている。
【００２５】
すなわち、ガードリング４１およびダミーＡＡパターン５１を、Ｖｐｐ系の酸化膜４１ａ，５１ａを用いて形成するようにしている。これにより、ロウデコーダ回路３１の高耐圧系トランジスタ周りの、ストッパーＳｉＮ膜３１ｃの上面の段差（図５中にａで示すグローバル段差）を解消できるようになる。その結果、ＳｉＮ膜３１ｃが大きく減少するのを防いで、Ｖｐｐ酸化膜３１ａまでの距離（ｈ）を十分に確保することが可能となる。
【００２６】
つまり、このような構成とした場合、少なくともガードリング４１とロウデコーダ回路３１との間、および、ロウデコーダ回路３１とダミーＡＡパターン５１との間において、ＳｉＮ膜３１ｃの残膜だけが大きく減少するのを回避できる。したがって、従来の、ＮＡＮＤ型Ｆｌａｓｈメモリはロウデコーダ部に高耐圧系トランジスタを有するするため、ゲート先作りプロセスを用いた場合には、ＣＭＰ処理のマージンを下げるという不具合を改善することが可能となる。よって、ロウデコーダ回路３１のＶｐｐ酸化膜３１ａがダメージを受けやすくなるのを抑制でき、ゲートリークなどの不良の発生を防止し得るようになるものである。
【００２７】
（第２の実施形態）
図２は、本発明の第２の実施形態にかかる、ゲート先作り（または、ゲート酸化膜先作り）プロセスにより形成されるＮＡＮＤ型Ｆｌａｓｈメモリの製造方法を示すものである。
【００２８】
まず、たとえば図２（ａ）に示すように、Ｓｉ基板１１上のアレイ領域（セル部）に、第１の膜厚を有するＶｃｃ酸化膜（第１のゲート絶縁膜）２１ａ、ポリゲート電極（第１のゲート電極膜）２１ｂ、および、ストッパーＳｉＮ膜（第１のマスク絶縁膜）２１ｃをそれぞれ形成するために、上記Ｓｉ基板１１上に各種の材料を堆積させる。その後、パターニング処理を行って、アレイ領域以外の、周辺領域（Ｖｐｐ系／Ｖｃｃ系）に形成された上記Ｖｃｃ酸化膜２１ａ、上記ポリゲート電極２１ｂおよび上記ストッパーＳｉＮ膜２１ｃをそれぞれ剥離し、周辺領域のＳｉ基板１１を露出させる。
【００２９】
続いて、たとえば図２（ｂ）に示すように、Ｓｉ基板１１上の周辺領域の一方の領域（Ｖｐｐ系）には、上記Ｖｃｃ酸化膜２１ａよりも厚い、第２の膜厚を有するＶｐｐ酸化膜（第２のゲート絶縁膜）３１ａを、また、周辺領域の他方の領域（Ｖｃｃ系）には、上記Ｖｃｃ酸化膜２１ａと同じ、第１の膜厚を有するＶｃｃ酸化膜（第３のゲート絶縁膜）４１ａ’，５１ａ’を、それぞれ形成する。
【００３０】
その後、上記ストッパーＳｉＮ膜２１ｃ、上記Ｖｐｐ酸化膜３１ａおよび上記Ｖｃｃ酸化膜４１ａ’，５１ａ’上に、それぞれ、ポリゲート電極材６１ｂおよびストッパーＳｉＮ膜材６１ｃを順に堆積する。
【００３１】
この際、ストッパーＳｉＮ膜材６１ｃの膜厚は、上記ストッパーＳｉＮ膜２１ｃよりも厚いものとする。
【００３２】
続いて、たとえば図２（ｃ）に示すように、セル部の、上記ストッパーＳｉＮ膜２１ｃ上に形成された、上記ポリゲート電極材６１ｂおよび上記ストッパーＳｉＮ膜材６１ｃを剥離する。これにより、Ｖｐｐ系の領域の、上記Ｖｐｐ酸化膜３１ａ上には、ポリゲート電極（第２のゲート電極膜）３１ｂおよびストッパーＳｉＮ膜（第２のマスク絶縁膜）３１ｃが、また、Ｖｃｃ系の領域の、上記Ｖｃｃ酸化膜４１ａ’，５１ａ’上には、ポリゲート電極（第２のゲート電極膜）４１ｂ，５１ｂおよびストッパーＳｉＮ膜（第２のマスク絶縁膜）４１ｃ，５１ｃが、それぞれ積層される。
【００３３】
この後、たとえば図２（ｄ）に示すように、セル部および周辺領域のＶｐｐ系／Ｖｃｃ系の各領域の相互間にそれぞれ対応する、上記Ｓｉ基板１１の表面部に素子分離用の溝７１を形成する（ＳＴＩ加工）。そして、埋め込み絶縁膜７２を堆積させ、ＣＭＰ処理による平坦化を行って、ＳＴＩ構造の分離領域１２の形成が行われる。
【００３４】
しかる後、上記セル部に対してはメモリセルの、上記Ｖｐｐ系の領域に対してはロウデコーダ回路（高耐圧系トランジスタ）の、上記Ｖｃｃ系の領域に対してはガードリングおよびダミーＡＡパターンの形成（いずれも図示していない）がそれぞれに行われて、ＮＡＮＤ型Ｆｌａｓｈメモリが実現される。
【００３５】
この実施形態の場合、周辺領域（Ｖｃｃ系，Ｖｐｐ系）のＳｉＮ膜材６１ｃ（３１ｃ，４１ｃ，５１ｃ）の膜厚を、セル部のＳｉＮ膜２１ｃの膜厚に比べ、厚くなるように形成する。これにより、ＣＭＰ処理でのＳｉＮ膜３１ｃの膜厚の減少を防ぐことができ、Ｖｐｐ酸化膜３１ａまでの距離ｈ１およびＶｃｃ酸化膜４１ａ’，５１ａ’までの距離ｈ２を十分に大きくとることが可能となる。したがって、ＣＭＰ処理後の工程によるゲート酸化膜（Ｖｐｐ酸化膜３１ａ）ヘのダメージを防止でき、結果として、ＣＭＰ処理でのマージンを大きくすることが可能となるものである。
【００３６】
このように、ＳＴＩのためのＣＭＰ処理でのストッパーとなるＳｉＮ膜の膜厚を、セル部と周辺領域とで作り分けることができるようにする、つまり、Ｖｐｐ系の領域のＳｉＮ膜の膜厚をセル部よりも厚く形成できるようにすることで、工程的に高耐圧系トランジスタのＳｉＮ膜の残膜厚を増やすことが可能となって、ＣＭＰ処理のマージンを向上し得るものである。
【００３７】
しかも、この第２の実施形態によれば、上述した第１の実施形態の場合のように、Ｖｃｃ系の領域に形成されるガードリング４１およびダミーＡＡパターン５１の、そのＶｃｃ酸化膜４１ａ’，５１ａ’の膜厚を、わざわざ、Ｖｐｐ酸化膜３１ａと同じ膜厚にする必要がない。
【００３８】
（第３の実施形態）
図３は、本発明の第３の実施形態にかかる、ゲート先作り（または、ゲート酸化膜先作り）プロセスにより形成されるＮＡＮＤ型Ｆｌａｓｈメモリの製造方法を示すものである。ここでは、セルアレイが形成されるセル部とガードリングおよびダミーＡＡパターンが形成されるＶｃｃ系の領域とを同一の構成とした場合について説明する。
【００３９】
まず、たとえば図３（ａ）に示すように、Ｓｉ基板１１上のアレイ領域（セル部）とＶｃｃ系の領域とに、第１の膜厚を有するＶｃｃ酸化膜（第１のゲート絶縁膜）２１ａ，４１ａ’，５１ａ’、ポリゲート電極（第１のゲート電極膜）２１ｂ，４１ｂ，５１ｂ、および、ストッパーＳｉＮ膜（第１のマスク絶縁膜）２１ｃ，４１ｃ，５１ｃをそれぞれ形成するために、上記Ｓｉ基板１１上に各種の材料を堆積させる。その後、パターニング処理を行って、アレイ領域およびＶｃｃ系の領域以外の、周辺領域のＶｐｐ系の領域に形成された上記Ｖｃｃ酸化膜２１ａ，４１ａ’，５１ａ’、上記ポリゲート電極２１ｂ，４１ｂ，５１ｂおよび上記ストッパーＳｉＮ膜２１ｃ，４１ｃ，５１ｃをそれぞれ剥離し、Ｖｐｐ系の領域のＳｉ基板１１を露出させる。
【００４０】
続いて、たとえば図３（ｂ）に示すように、Ｓｉ基板１１上のＶｐｐ系の領域に、上記Ｖｃｃ酸化膜２１ａよりも厚い、第２の膜厚を有するＶｐｐ酸化膜（第２のゲート絶縁膜）３１ａを形成する。
【００４１】
その後、上記ストッパーＳｉＮ膜２１ｃ，４１ｃ，５１ｃおよび上記Ｖｐｐ酸化膜３１ａ上に、それぞれ、ポリゲート電極材６１ｂおよびストッパーＳｉＮ膜材６１ｃを順に堆積する。
【００４２】
この際、ポリゲート電極材６１ｂの膜厚は、上記ポリゲート電極２１ｂ，４１ｂ，５１ｂよりも薄いものとする。また、上記ストッパーＳｉＮ膜２１ｃ，４１ｃ，５１ｃの上面とほぼ同じ高さとなるように、上記ストッパーＳｉＮ膜材６１ｃを堆積させる。
【００４３】
続いて、たとえば図３（ｃ）に示すように、セル部およびＶｃｃ系の領域の、上記ストッパーＳｉＮ膜２１ｃ，４１ｃ，５１ｃ上に形成された、上記ポリゲート電極材６１ｂおよび上記ストッパーＳｉＮ膜材６１ｃを剥離する。これにより、Ｖｐｐ系の領域の、上記Ｖｐｐ酸化膜３１ａ上には、ポリゲート電極（第２のゲート電極膜）３１ｂおよびストッパーＳｉＮ膜（第２のマスク絶縁膜）３１ｃが積層される。
【００４４】
この後、たとえば図３（ｄ）に示すように、セル部およびＶｐｐ系／Ｖｃｃ系の各領域の相互間にそれぞれ対応する、上記Ｓｉ基板１１の表面部に素子分離用の溝７１を形成する（ＳＴＩ加工）。そして、埋め込み絶縁膜７２を堆積させ、ＣＭＰ処理による平坦化を行って、ＳＴＩ構造の分離領域１２の形成が行われる。
【００４５】
しかる後、上記セル部に対してはメモリセルの、上記Ｖｐｐ系の領域に対してはロウデコーダ回路（高耐圧系トランジスタ）の、上記Ｖｃｃ系の領域に対してはガードリングおよびダミーＡＡパターンの形成（いずれも図示していない）がそれぞれに行われて、ＮＡＮＤ型Ｆｌａｓｈメモリが実現される。
【００４６】
この実施形態の場合、ロウデコーダ回路（高耐圧系トランジスタ部）のストッパーＳｉＮ膜３１ｃの上面とセル部のストッパーＳｉＮ膜２１ｃの上面とを、ほぼ同一の高さに揃えて形成することが容易に可能となる。これにより、ＣＭＰ処理でのＳｉＮ膜３１ｃの膜厚の減少を防ぐことができ、Ｖｐｐ酸化膜３１ａまでの距離を十分に大きくとることが可能となる。したがって、ＣＭＰ処理後の工程によるゲート酸化膜（Ｖｐｐ酸化膜３１ａ）へのダメージを防止でき、結果として、ＣＭＰの処理でのマージンを大きくすることが可能となるものである。
【００４７】
このように、ＳＴＩのためのＣＭＰ処理でのストッパーとなるＳｉＮ膜の膜厚を、セル部とＶｐｐ系の領域とで作り分けることができるようにする、つまり、Ｖｐｐ系の領域のＳｉＮ膜の上面の高さをセル部のＳｉＮ膜の上面の高さに揃えて形成できるようにすることで、工程的に高耐圧系トランジスタのＳｉＮ膜の残膜厚を増やすことが可能となって、ＣＭＰ処理のマージンを向上し得るものである。
【００４８】
また、この第３の実施形態の場合も、上述した第２の実施形態の場合と同様に、Ｖｐｐ酸化膜３１ａだけを、Ｖｃｃ酸化膜４１ａ’，５１ａ’の膜厚よりも厚く形成できる。
【００４９】
（第４の実施形態）
図４は、本発明の第４の実施形態にかかる、ゲート先作り（または、ゲート酸化膜先作り）プロセスにより形成されるＮＡＮＤ型Ｆｌａｓｈメモリの製造方法を示すものである。ここでは、セルアレイが形成されるセル部とガードリングおよびダミーＡＡパターンが形成されるＶｃｃ系の領域とを同一の構成とした場合について説明する。
【００５０】
まず、たとえば図４（ａ）に示すように、ＰＥＰ（Ｐｈｏｔｏ Ｅｎｇｒａｖｉｎｇ Ｐｒｏｃｅｓｓ）およびドライエッチングの技術を用いて、Ｓｉ基板１１の表面をエッチングする。これにより、Ｓｉ基板１１の表面の、Ｖｐｐ系の領域に凹部８１を形成し、セル部およびＶｃｃ系の領域よりも表面の高さを低くする。
【００５１】
この際、上記凹部８１の深さは、そこに形成されるＶｐｐ酸化膜の厚さとほぼ同一とされる。
【００５２】
続いて、たとえば図４（ｂ）に示すように、上記Ｓｉ基板１１上のＶｐｐ系の領域に形成された上記凹部８１内に、第１の膜厚を有するＶｐｐ酸化膜（第１のゲート絶縁膜）３１ａを形成する。
【００５３】
また、上記Ｓｉ基板１１上のアレイ領域（セル部）およびＶｃｃ系の領域に、上記Ｖｐｐ酸化膜３１ａよりも薄い、第２の膜厚を有するＶｃｃ酸化膜（第２のゲート絶縁膜）２１ａ，４１ａ’，５１ａ’を形成する。
【００５４】
その後、上記Ｖｃｃ酸化膜２１ａ，４１ａ’，５１ａ’および上記Ｖｐｐ酸化膜３１ａ上に、それぞれ、ポリゲート電極材６１ｂおよびストッパーＳｉＮ膜材６１ｃを順に堆積する。
【００５５】
これにより、セル部およびＶｃｃ系の領域の、上記Ｖｃｃ酸化膜２１ａ，４１ａ’，５１ａ’上には、ポリゲート電極（第２のゲート電極膜）２１ｂ，４１ｂ，５１ｂおよびストッパーＳｉＮ膜（第２のマスク絶縁膜）２１ｃ，４１ｃ，５１ｃが積層される。また、Ｖｐｐ系の領域の、上記Ｖｐｐ酸化膜３１ａ上には、ポリゲート電極（第１のゲート電極膜）３１ｂおよびストッパーＳｉＮ膜（第１のマスク絶縁膜）３１ｃが積層される。
【００５６】
この場合、Ｖｐｐ酸化膜３１ａを凹部８１に形成することにより、上記ストッパーＳｉＮ膜３１ｃの上面の高さを、上記ストッパーＳｉＮ膜２１ｃ，４１ｃ，５１ｃの上面の高さにほぼ一致させることができる。
【００５７】
続いて、たとえば図４（ｃ）に示すように、セル部／Ｖｃｃ系およびＶｐｐ系の各領域の相互間にそれぞれ対応する、上記Ｓｉ基板１１の表面部に素子分離用の溝７１を形成する（ＳＴＩ加工）。そして、埋め込み絶縁膜７２を堆積させ、ＣＭＰ処理による平坦化を行って、ＳＴＩ構造の分離領域１２の形成が行われる。
【００５８】
しかる後、上記セル部に対してはメモリセルの、上記Ｖｐｐ系の領域に対してはロウデコーダ回路（高耐圧系トランジスタ）の、上記Ｖｃｃ系の領域に対してはガードリングおよびダミーＡＡパターンの形成（いずれも図示していない）がそれぞれに行われて、ＮＡＮＤ型Ｆｌａｓｈメモリが実現される。
【００５９】
この実施形態の場合、Ｖｐｐ系の領域の、Ｓｉ基板１１の表面の位置が、Ｖｐｐ酸化膜３１ａの膜厚の分だけ、セル部よりも下げられている。このため、ＳｉＮ膜３１ｃの上面の高さを、セル部におけるＳｉＮ膜２１ｃの上面の高さに一致させることが容易に可能となる。これにより、ＣＭＰ処理でのＳｉＮ膜３１ｃの膜厚の減少を防ぐことができ、Ｖｐｐ酸化膜３１ａまでの距離を十分に大きくとることが可能となる。したがって、ＣＭＰ処理後の工程によるゲート酸化膜（Ｖｐｐ酸化膜３１ａ）ヘのダメージを防止でき、結果として、ＣＭＰ処理でのマージンを大きくすることが可能となるものである。
【００６０】
このように、ＳＴＩのためのＣＭＰ処理でのストッパーとなるＳｉＮ膜の膜厚を、セル部と周辺領域とで作り分けることができるようにする、つまり、Ｖｐｐ系の領域のＳｉＮ膜をセル部のＳｉＮ膜と同じ膜厚により形成できるようにすることで、工程的に高耐圧系トランジスタのＳｉＮ膜の残膜厚を増やすことが可能となって、ＣＭＰ処理のマージンを向上し得るものである。
【００６１】
この第４の実施形態の場合も、上述した第２，第３の実施形態の場合と同様に、Ｖｐｐ酸化膜３１ａだけを、Ｖｃｃ酸化膜４１ａ’，５１ａ’の膜厚よりも厚く形成できる。
【００６２】
その他、本発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【００６３】
【発明の効果】
以上、詳述したようにこの発明によれば、高耐圧系トランジスタ部のゲート酸化膜がダメージを受けやすくなるのを抑制でき、ゲートリークなどの不良の発生を防止することが可能な不揮発性半導体メモリ装置およびその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかるＮＡＮＤ型Ｆｌａｓｈメモリの一例を示す構成図。
【図２】本発明の第２の実施形態にかかるＮＡＮＤ型Ｆｌａｓｈメモリの製造方法を説明するために示す工程断面図。
【図３】本発明の第３の実施形態にかかるＮＡＮＤ型Ｆｌａｓｈメモリの製造方法を説明するために示す工程断面図。
【図４】本発明の第４の実施形態にかかるＮＡＮＤ型Ｆｌａｓｈメモリの製造方法を説明するために示す工程断面図。
【図５】従来技術とその問題点を説明するために示す、ＮＡＮＤ型Ｆｌａｓｈメモリの工程断面図。
【図６】従来のＮＡＮＤ型Ｆｌａｓｈメモリの構成例を示す平面図。
【符号の説明】
１１…Ｓｉ基板
１２…ＳＴＩ構造の分離領域
２１…セルアレイ
２１Ａ…Ｎ−ウェル領域
２１Ｂ…Ｐ−ウェル領域
２１ａ…Ｖｃｃ酸化膜
２１ｂ…ポリゲート電極
２１ｃ…ＳｉＮ膜（ストッパーＳｉＮ膜）
３１…高耐圧系のロウデコーダ回路
３１ａ…Ｖｐｐ酸化膜
３１ｂ…ポリゲート電極
３１ｃ…ＳｉＮ膜（ストッパーＳｉＮ膜）
４１…ガードリング
４１Ａ…Ｎ−ウェル領域
４１ａ…Ｖｐｐ酸化膜
４１ａ’…Ｖｃｃ酸化膜
４１ｂ…ポリゲート電極
４１ｃ…ＳｉＮ膜（ストッパーＳｉＮ膜）
５１…ダミーＡＡパターン
５１ａ…Ｖｐｐ酸化膜
５１ａ’…Ｖｃｃ酸化膜
５１ｂ…ポリゲート電極
５１ｃ…ＳｉＮ膜（ストッパーＳｉＮ膜）
６１ｂ…ポリゲート電極材
６１ｃ…ストッパーＳｉＮ膜材
７１…素子分離用の溝
７２…埋め込み絶縁膜
８１…凹部
Claims (19)
- 第１の膜厚を有する第１のゲート絶縁膜を備えて形成されたメモリセルアレイと、
前記第１のゲート絶縁膜よりも厚い、第２の膜厚を有する第２のゲート絶縁膜を備えて形成された高耐圧系トランジスタ部と、
前記第２のゲート絶縁膜を備えて形成された周辺回路部と
を具備したことを特徴とする不揮発性半導体メモリ装置。 - 前記周辺回路部はガードリングであり、前記メモリセルアレイが形成されるウェル領域内に配置されていることを特徴とする請求項１に記載の不揮発性半導体メモリ装置。
- 前記周辺回路部はガードリングであり、前記メモリセルアレイおよび前記高耐圧系トランジスタ部の相互間に配置されていることを特徴とする請求項１に記載の不揮発性半導体メモリ装置。
- 前記ガードリングは、前記高耐圧系トランジスタ部に隣接して配置されていることを特徴とする請求項３に記載の不揮発性半導体メモリ装置。
- 前記周辺回路部は、前記高耐圧系トランジスタ部の周辺に配置されたダミーパターンであることを特徴とする請求項１に記載の不揮発性半導体メモリ装置。
- 前記高耐圧系トランジスタ部は、ロウデコーダ回路を構成することを特徴とする請求項１に記載の不揮発性半導体メモリ装置。
- 前記第２のゲート絶縁膜は、基板の表面部に埋設されていることを特徴とする請求項１に記載の不揮発性半導体メモリ装置。
- 基板上に、第１の膜厚を有する第１のゲート絶縁膜、第１のゲート電極膜および第１のマスク絶縁膜を順に堆積する工程と、
前記第１のゲート絶縁膜、前記第１のゲート電極膜および前記第１のマスク絶縁膜を、アレイ領域にのみ残存させる工程と、
前記アレイ領域を除く、周辺領域の一方の領域には、前記第１のゲート絶縁膜よりも厚い第２の膜厚を有する第２のゲート絶縁膜を、前記周辺領域の他方の領域には、前記第１のゲート絶縁膜と同じ第１の膜厚を有する第３のゲート絶縁膜を、それぞれ作り分ける工程と、
前記第１のマスク絶縁膜、前記第２のゲート絶縁膜および前記第３のゲート絶縁膜上に、それぞれ、第２のゲート電極膜および前記第１のマスク絶縁膜よりも厚い第２のマスク絶縁膜を順に堆積する工程と、
前記第１のマスク絶縁膜上の、前記第２のマスク絶縁膜および前記第２のゲート電極膜を剥離する工程と、
前記アレイ領域および前記周辺領域の各領域の相互間にそれぞれ対応する、前記基板の表面部に素子分離用の溝を形成する工程と、
全面に、埋め込み絶縁膜を堆積する工程と、
前記埋め込み絶縁膜の上面を研磨して平坦化する工程と
を備えてなることを特徴とする不揮発性半導体メモリ装置の製造方法。 - 前記埋め込み絶縁膜の平坦化には、化学的機械研磨（ＣＭＰ）法が用いられることを特徴とする請求項８に記載の不揮発性半導体メモリ装置の製造方法。
- 前記周辺領域の一方の領域には、高耐圧系トランジスタ部を含むロウデコーダ回路が、前記周辺領域の他方の領域には、ガードリングやダミーパターンを含む周辺回路部が、それぞれ形成されることを特徴とする請求項８に記載の不揮発性半導体メモリ装置の製造方法。
- 基板上に、第１の膜厚を有する第１のゲート絶縁膜、第１のゲート電極膜および第１のマスク絶縁膜を順に堆積する工程と、
前記第１のゲート絶縁膜、前記第１のゲート電極膜および前記第１のマスク絶縁膜を、アレイ領域にのみ残存させる工程と、
前記アレイ領域を除く、周辺領域には、前記第１のゲート絶縁膜よりも厚い第２の膜厚を有する第２のゲート絶縁膜を形成する工程と、
前記第１のマスク絶縁膜および前記第２のゲート絶縁膜上に、それぞれ、前記第１のゲート電極膜よりも薄い第２のゲート電極膜および第２のマスク絶縁膜を順に堆積する工程と、
前記第１のマスク絶縁膜上の、前記第２のマスク絶縁膜および前記第２のゲート電極膜を剥離する工程と、
前記アレイ領域および前記周辺領域の相互間にそれぞれ対応する、前記基板の表面部に素子分離用の溝を形成する工程と、
全面に、埋め込み絶縁膜を堆積する工程と、
前記埋め込み絶縁膜の上面を研磨して平坦化する工程と
を備えてなることを特徴とする不揮発性半導体メモリ装置の製造方法。 - 前記埋め込み絶縁膜の平坦化には、化学的機械研磨（ＣＭＰ）法が用いられることを特徴とする請求項１１に記載の不揮発性半導体メモリ装置の製造方法。
- 前記第２のマスク絶縁膜は、前記第１のマスク絶縁膜とほぼ同じ高さを有して形成されることを特徴とする請求項１１に記載の不揮発性半導体メモリ装置の製造方法。
- 前記周辺領域には、高耐圧系トランジスタ部を含むロウデコーダ回路が形成されることを特徴とする請求項１１に記載の不揮発性半導体メモリ装置の製造方法。
- 基板上の周辺領域に対し、あらかじめ段差凹部を形成する工程と、
前記段差凹部内に、第１の膜厚を有する第１のゲート絶縁膜を形成する工程と、
前記基板上のアレイ領域に、前記第１のゲート絶縁膜よりも薄い第２の膜厚を有する第２のゲート絶縁膜を形成する工程と、
前記第１，第２のゲート絶縁膜上に、それぞれ、第１，第２のゲート電極膜および第１，第２のマスク絶縁膜を順に堆積する工程と、
前記アレイ領域および前記周辺領域の相互間にそれぞれ対応する、前記基板の表面部に素子分離用の溝を形成する工程と、
全面に、埋め込み絶縁膜を堆積する工程と、
前記埋め込み絶縁膜の上面を研磨して平坦化する工程と
を備えてなることを特徴とする不揮発性半導体メモリ装置の製造方法。 - 前記段差凹部は、前記第１のゲート絶縁膜の膜厚に一致することを特徴とする請求項１５に記載の不揮発性半導体メモリ装置の製造方法。
- 前記第１，第２のゲート電極膜および前記第１，第２のマスク絶縁膜は、それぞれ、ほぼ同じ膜厚を有して形成されることを特徴とする請求項１５に記載の不揮発性半導体メモリ装置の製造方法。
- 前記周辺領域には、高耐圧系トランジスタ部を含むロウデコーダ回路が構成されることを特徴とする請求項１５に記載の不揮発性半導体メモリ装置の製造方法。
- 前記埋め込み絶縁膜の平坦化には、化学的機械研磨（ＣＭＰ）法が用いられることを特徴とする請求項１５に記載の不揮発性半導体メモリ装置の製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002199915A JP3944013B2 (ja) | 2002-07-09 | 2002-07-09 | 不揮発性半導体メモリ装置およびその製造方法 |
| KR1020030045985A KR100550172B1 (ko) | 2002-07-09 | 2003-07-08 | 불휘발성 반도체 메모리 장치 및 그 제조 방법 |
| US10/614,006 US6897524B2 (en) | 2002-07-09 | 2003-07-08 | Non-volatile semiconductor memory device and method of manufacturing the same |
| US11/083,930 US7297594B2 (en) | 2002-07-09 | 2005-03-21 | Non-volatile semiconductor memory device and method of manufacturing the same |
| US11/733,993 US7432154B2 (en) | 2002-07-09 | 2007-04-11 | Non-volatile semiconductor memory device and method of manufacturing the same |
| US11/749,506 US7678663B2 (en) | 2002-07-09 | 2007-05-16 | Non-volatile semiconductor memory device and method of manufacturing the same |
| US12/705,409 US7948026B2 (en) | 2002-07-09 | 2010-02-12 | Non-volatile semiconductor memory device and method of manufacturing the same |
| US13/088,030 US8138043B2 (en) | 2002-07-09 | 2011-04-15 | Non-volatile semiconductor memory device and method of manufacturing the same |
| US13/399,635 US8674431B2 (en) | 2002-07-09 | 2012-02-17 | Non-volatile semiconductor memory device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002199915A JP3944013B2 (ja) | 2002-07-09 | 2002-07-09 | 不揮発性半導体メモリ装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004047541A true JP2004047541A (ja) | 2004-02-12 |
| JP3944013B2 JP3944013B2 (ja) | 2007-07-11 |
Family
ID=31706924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002199915A Expired - Fee Related JP3944013B2 (ja) | 2002-07-09 | 2002-07-09 | 不揮発性半導体メモリ装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (7) | US6897524B2 (ja) |
| JP (1) | JP3944013B2 (ja) |
| KR (1) | KR100550172B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227454A (ja) * | 2006-02-21 | 2007-09-06 | Toshiba Corp | 半導体装置の製造方法 |
| JP2008526029A (ja) * | 2004-12-22 | 2008-07-17 | サンディスク コーポレイション | 自己整合的シャロートレンチ分離を用いたｅｅｐｒｏｍアレイ |
| KR100904569B1 (ko) | 2006-09-20 | 2009-06-25 | 가부시끼가이샤 도시바 | 비휘발성 반도체 메모리 및 그 제조 방법 |
| US7800154B2 (en) * | 2004-10-29 | 2010-09-21 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with twin-well |
| US8779488B2 (en) | 2011-04-15 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
| CN109786384A (zh) * | 2017-11-14 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6908817B2 (en) * | 2002-10-09 | 2005-06-21 | Sandisk Corporation | Flash memory array with increased coupling between floating and control gates |
| US7183153B2 (en) * | 2004-03-12 | 2007-02-27 | Sandisk Corporation | Method of manufacturing self aligned non-volatile memory cells |
| US7482223B2 (en) * | 2004-12-22 | 2009-01-27 | Sandisk Corporation | Multi-thickness dielectric for semiconductor memory |
| JP2006344900A (ja) * | 2005-06-10 | 2006-12-21 | Toshiba Corp | 半導体装置 |
| US7151302B1 (en) * | 2005-06-24 | 2006-12-19 | Freescale Semiconductor, Inc. | Method and apparatus for maintaining topographical uniformity of a semiconductor memory array |
| US7541240B2 (en) | 2005-10-18 | 2009-06-02 | Sandisk Corporation | Integration process flow for flash devices with low gap fill aspect ratio |
| US7547944B2 (en) * | 2006-03-30 | 2009-06-16 | Catalyst Semiconductor, Inc. | Scalable electrically eraseable and programmable memory (EEPROM) cell array |
| US20090003074A1 (en) * | 2006-03-30 | 2009-01-01 | Catalyst Semiconductor, Inc. | Scalable Electrically Eraseable And Programmable Memory (EEPROM) Cell Array |
| JP2007335594A (ja) * | 2006-06-14 | 2007-12-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4764284B2 (ja) * | 2006-08-11 | 2011-08-31 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US8750041B2 (en) | 2006-09-05 | 2014-06-10 | Semiconductor Components Industries, Llc | Scalable electrically erasable and programmable memory |
| US7528436B2 (en) * | 2006-09-05 | 2009-05-05 | Catalyst Semiconductor, Inc. | Scalable electrically eraseable and programmable memory |
| US8139408B2 (en) * | 2006-09-05 | 2012-03-20 | Semiconductor Components Industries, L.L.C. | Scalable electrically eraseable and programmable memory |
| KR20090097687A (ko) * | 2008-03-12 | 2009-09-16 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| US8693628B2 (en) * | 2009-04-27 | 2014-04-08 | Lindsay S. Machan | X-ray system |
| US8680617B2 (en) * | 2009-10-06 | 2014-03-25 | International Business Machines Corporation | Split level shallow trench isolation for area efficient body contacts in SOI MOSFETS |
| JP2012049455A (ja) * | 2010-08-30 | 2012-03-08 | Toshiba Corp | 半導体記憶装置および半導体記憶装置の製造方法 |
| US10032673B1 (en) * | 2017-05-30 | 2018-07-24 | Vanguard International Semiconductor Corporation | Semiconductor devices and methods for manufacturing the same |
| US11211388B2 (en) | 2017-11-14 | 2021-12-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Array boundfary structure to reduce dishing |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02299039A (ja) | 1989-05-12 | 1990-12-11 | Toshiba Corp | 半導体メモリ装置 |
| JP2960082B2 (ja) | 1989-09-14 | 1999-10-06 | 株式会社東芝 | 不揮発性半導体メモリ |
| JPH03272095A (ja) | 1990-03-20 | 1991-12-03 | Fujitsu Ltd | 半導体記憶装置 |
| JP2865834B2 (ja) * | 1990-09-05 | 1999-03-08 | 株式会社日立製作所 | 遠心圧縮機 |
| JPH0855909A (ja) | 1994-06-10 | 1996-02-27 | Seiko Instr Inc | 半導体集積回路とその製造方法 |
| JPH0888360A (ja) | 1994-09-15 | 1996-04-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3444687B2 (ja) * | 1995-03-13 | 2003-09-08 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
| JPH10199994A (ja) | 1997-01-14 | 1998-07-31 | Sony Corp | 半導体装置の製造方法 |
| JPH10289990A (ja) | 1997-04-16 | 1998-10-27 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6667511B1 (en) * | 1997-12-18 | 2003-12-23 | Advanced Micro Devices, Inc. | NAND type core cell structure for a high density flash memory device having a unique select gate transistor configuration |
| US6133093A (en) * | 1998-01-30 | 2000-10-17 | Motorola, Inc. | Method for forming an integrated circuit |
| JP4237344B2 (ja) | 1998-09-29 | 2009-03-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
| EP1005079B1 (en) * | 1998-11-26 | 2012-12-26 | STMicroelectronics Srl | Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry |
| KR100277873B1 (ko) * | 1998-12-01 | 2001-01-15 | 김영환 | 반도체 소자의 제조 방법 |
| US6165849A (en) * | 1998-12-04 | 2000-12-26 | Advanced Micro Devices, Inc. | Method of manufacturing mosfet with differential gate oxide thickness on the same IC chip |
| JP4212178B2 (ja) * | 1999-03-12 | 2009-01-21 | 株式会社東芝 | 半導体集積回路の製造方法 |
| US6177362B1 (en) * | 1999-08-17 | 2001-01-23 | United Microelectronics Corp. | Fabrication method for gate structure having gate dielectric layers of different thickness |
| JP2001060674A (ja) | 1999-08-20 | 2001-03-06 | Seiko Epson Corp | 不揮発性メモリトランジスタを含む半導体装置 |
| JP3587100B2 (ja) | 1999-09-17 | 2004-11-10 | セイコーエプソン株式会社 | 不揮発性メモリトランジスタを含む半導体装置の製造方法 |
| JP2003518742A (ja) * | 1999-12-21 | 2003-06-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 不揮発性のメモリーセルと周辺部 |
| US6258673B1 (en) * | 1999-12-22 | 2001-07-10 | International Business Machines Corporation | Multiple thickness of gate oxide |
| KR100350055B1 (ko) * | 1999-12-24 | 2002-08-24 | 삼성전자 주식회사 | 다중 게이트 절연막을 갖는 반도체소자 및 그 제조방법 |
| JP2001308198A (ja) * | 2000-04-27 | 2001-11-02 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP2002064157A (ja) * | 2000-06-09 | 2002-02-28 | Toshiba Corp | 半導体メモリ集積回路及びその製造方法 |
| US6559055B2 (en) * | 2000-08-15 | 2003-05-06 | Mosel Vitelic, Inc. | Dummy structures that protect circuit elements during polishing |
| US6605506B2 (en) * | 2001-01-29 | 2003-08-12 | Silicon-Based Technology Corp. | Method of fabricating a scalable stacked-gate flash memory device and its high-density memory arrays |
| KR100423907B1 (ko) * | 2001-06-14 | 2004-03-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| KR100389031B1 (ko) * | 2001-06-19 | 2003-06-25 | 삼성전자주식회사 | 트렌치 소자분리 구조를 가지는 반도체 소자의 제조방법 |
| JP2003046062A (ja) | 2001-07-30 | 2003-02-14 | Toshiba Corp | 半導体メモリ装置の製造方法 |
-
2002
- 2002-07-09 JP JP2002199915A patent/JP3944013B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-08 KR KR1020030045985A patent/KR100550172B1/ko not_active IP Right Cessation
- 2003-07-08 US US10/614,006 patent/US6897524B2/en not_active Expired - Lifetime
-
2005
- 2005-03-21 US US11/083,930 patent/US7297594B2/en not_active Expired - Lifetime
-
2007
- 2007-04-11 US US11/733,993 patent/US7432154B2/en not_active Expired - Lifetime
- 2007-05-16 US US11/749,506 patent/US7678663B2/en not_active Expired - Fee Related
-
2010
- 2010-02-12 US US12/705,409 patent/US7948026B2/en not_active Expired - Lifetime
-
2011
- 2011-04-15 US US13/088,030 patent/US8138043B2/en not_active Expired - Fee Related
-
2012
- 2012-02-17 US US13/399,635 patent/US8674431B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7800154B2 (en) * | 2004-10-29 | 2010-09-21 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with twin-well |
| US8008703B2 (en) | 2004-10-29 | 2011-08-30 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with twin-well |
| US8268686B2 (en) | 2004-10-29 | 2012-09-18 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with twin-well |
| JP2008526029A (ja) * | 2004-12-22 | 2008-07-17 | サンディスク コーポレイション | 自己整合的シャロートレンチ分離を用いたｅｅｐｒｏｍアレイ |
| JP4644258B2 (ja) * | 2004-12-22 | 2011-03-02 | サンディスク コーポレイション | 不揮発性メモリアレイを形成する方法 |
| JP2007227454A (ja) * | 2006-02-21 | 2007-09-06 | Toshiba Corp | 半導体装置の製造方法 |
| KR100904569B1 (ko) | 2006-09-20 | 2009-06-25 | 가부시끼가이샤 도시바 | 비휘발성 반도체 메모리 및 그 제조 방법 |
| US8779488B2 (en) | 2011-04-15 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
| US9299708B2 (en) | 2011-04-15 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
| CN109786384A (zh) * | 2017-11-14 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
| CN109786384B (zh) * | 2017-11-14 | 2021-02-26 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7678663B2 (en) | 2010-03-16 |
| US7432154B2 (en) | 2008-10-07 |
| KR20040005646A (ko) | 2004-01-16 |
| US20100144115A1 (en) | 2010-06-10 |
| US20070176228A1 (en) | 2007-08-02 |
| US20120149187A1 (en) | 2012-06-14 |
| US6897524B2 (en) | 2005-05-24 |
| US7297594B2 (en) | 2007-11-20 |
| US8674431B2 (en) | 2014-03-18 |
| US20110195558A1 (en) | 2011-08-11 |
| US20050164427A1 (en) | 2005-07-28 |
| KR100550172B1 (ko) | 2006-02-10 |
| JP3944013B2 (ja) | 2007-07-11 |
| US7948026B2 (en) | 2011-05-24 |
| US20070212835A1 (en) | 2007-09-13 |
| US8138043B2 (en) | 2012-03-20 |
| US20040047217A1 (en) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3944013B2 (ja) | 不揮発性半導体メモリ装置およびその製造方法 | |
| JP4956500B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US20050127473A1 (en) | Semiconductor device and method of fabricating the same | |
| US6559029B2 (en) | Method of fabricating semiconductor device having trench isolation structure | |
| KR101717548B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US9530840B2 (en) | Semiconductor device including a wall oxide film and method for forming the same | |
| US20020130382A9 (en) | Element isolating method in semiconductor integrated circuit device, semiconductor integrated circuit device and manufacturing method thereof | |
| US20090325360A1 (en) | Method of Forming Trench of Semiconductor Device | |
| US7122443B2 (en) | Method of fabricating flash memory device | |
| US6621117B2 (en) | Semiconductor device having memory cell and peripheral circuitry with dummy electrode | |
| US7651912B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2004186316A (ja) | 半導体装置およびその製造方法 | |
| JP2008085101A (ja) | 半導体装置 | |
| US20080064158A1 (en) | Method for fabricating non-volatile memory | |
| US7368346B2 (en) | Method for forming gate structure in flash memory device | |
| JP2011077405A (ja) | 半導体装置及びその製造方法 | |
| US20060211215A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN114005786A (zh) | 一种半导体的制造方法 | |
| KR101127233B1 (ko) | 저장캐패시터를 구비한 반도체소자 및 그의 제조 방법 | |
| KR20060105894A (ko) | 반도체 소자의 제조방법 | |
| JP2008085162A (ja) | 半導体装置およびその製造方法 | |
| US20070148901A1 (en) | Method for manufacturing a semiconductor device | |
| JP2013247129A (ja) | 素子分離部を備えた半導体基板の製造方法、半導体装置の製造方法、及び半導体装置 | |
| JP2010087161A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR20080026769A (ko) | 플래시 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070406 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3944013 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |