JP2008085101A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008085101A JP2008085101A JP2006263919A JP2006263919A JP2008085101A JP 2008085101 A JP2008085101 A JP 2008085101A JP 2006263919 A JP2006263919 A JP 2006263919A JP 2006263919 A JP2006263919 A JP 2006263919A JP 2008085101 A JP2008085101 A JP 2008085101A
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxide film
- guard ring
- gate oxide
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
【課題】膜厚の異なるゲート絶縁膜のトランジスタを備えると共に素子形成領域の周囲にガードリングを設ける構成で、フォトリソグラフィ工程を追加することなく、高濃度の不純物拡散領域の形成とCMP処理のディッシング対策を行えるようにする。
【解決手段】シリコン基板3のメモリセル領域1のメモリセルトランジスタ形成部分に薄いゲート酸化膜8が形成され、周辺回路領域2の高耐圧を必要とする領域に厚いゲート酸化膜12、高濃度不純物領域に対応する部分に薄いゲート酸化膜8が形成されている。ガードリング15部分に厚いゲート酸化膜12が形成され、ガードリング16、17部分に薄いゲート酸化膜8が形成されている。この構成とすることで、STI14の形成時のディッシング発生を抑制でき、高濃度不純物導入工程では、酸化膜のエッチング処理を省略でき、しかもガードリング16、17にも導入できる。
【選択図】図1
【解決手段】シリコン基板3のメモリセル領域1のメモリセルトランジスタ形成部分に薄いゲート酸化膜8が形成され、周辺回路領域2の高耐圧を必要とする領域に厚いゲート酸化膜12、高濃度不純物領域に対応する部分に薄いゲート酸化膜8が形成されている。ガードリング15部分に厚いゲート酸化膜12が形成され、ガードリング16、17部分に薄いゲート酸化膜8が形成されている。この構成とすることで、STI14の形成時のディッシング発生を抑制でき、高濃度不純物導入工程では、酸化膜のエッチング処理を省略でき、しかもガードリング16、17にも導入できる。
【選択図】図1
Description
本発明は、ゲート絶縁膜の膜厚が異なる複数の領域を有する半導体装置に関する。
例えばNAND型フラッシュメモリなどの半導体装置において、ゲート電極の一部を形成してから素子分離領域を形成するプロセスを採用するものがある。この方式では、まずシリコン基板にゲート絶縁膜、ゲート電極となる多結晶シリコン膜を積層し、さらにCMP処理のストッパ用としてのシリコン窒化膜などを成膜する。次に、STIを形成するためのフォトリソグラフィ処理を実施してフォトレジストをパターニングする。
この後、フォトレジストをマスクとしてRIE(Reactive Ion Etching)法により、シリコン窒化膜、多結晶シリコン膜、ゲート絶縁膜、シリコン基板をエッチングする。続いて、エッチングにより形成された溝の内部を埋めるように絶縁膜を成膜し、続いてCMP処理により絶縁膜を平坦化する。このとき、ストッパとして機能するのがシリコン窒化膜である。
ところで、上記のようにCMP処理をする工程でストッパとして機能するシリコン窒化膜は、メモリセル領域と周辺回路領域とで高さが異なる場合がある。これは、メモリセル領域に形成するゲート絶縁膜の膜厚と周辺回路領域の高耐圧トランジスタに形成するゲート絶縁膜の膜厚とが異なることに起因する。このため、CMP処理では、メモリセル領域においてディッシングが発生することがあった。
一方、NAND型フラッシュメモリにおいては、特許文献1に示すような素子形成領域のウェル領域の周辺部にガードリングを設ける構成が一般的である。そこで、従来では、ディッシング対策として、メモリセル領域のガードリング部に高耐圧系の酸化膜を形成し、ガードリング部の高さをメモリセル領域より高くすることで対応することが考えられていた。
しかしながら、上記の構成では、ゲート電極の加工後に厚いゲート絶縁膜が存在していることになり、この厚いゲート絶縁膜が形成された部分では、低耐圧系の素子の部分と同時に高濃度不純物領域としてN+のイオン注入処理が行えないという不具合があった。
この解決策として、ゲート電極の加工後に厚いゲート絶縁膜を除去する工程を実施することが考えられるが、この場合には、ゲート絶縁膜の全面エッチング処理をすると、メモリセル領域のゲート絶縁膜も同時に除去され、さらにメモリセル領域のゲート絶縁膜は薄いのでシリコン基板までエッチングされることになり、メモリセルトランジスタのショートチャネル特性が劣化してしまう不具合が発生する。
このため、メモリセル領域のゲート絶縁膜がエッチングされないように、フォトリソグラフィ処理工程を追加してメモリセル領域をフォトレジストでカバーすることが考えられる。ところが、これでは製造工程としてフォトリソグラフィ処理工程が1回増えることになり、工数増加が避けられない。
特開2002−134506号公報
本発明は上記事情を考慮してなされたもので、その目的は、フォトリソグラフィ工程を追加することなく、高濃度の不純物拡散領域の形成とCMP処理のディッシング対策を行えるようにした半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、第1の膜厚のゲート絶縁膜が形成された第1の素子形成領域と、前記第1の膜厚よりも厚い第2の膜厚のゲート絶縁膜が形成された第2の素子形成領域と、前記第1の素子形成領域の周囲に配置形成されるガードリング部とを有する半導体基板と、前記第1の素子形成領域に形成された第1の半導体素子と、前記第2の素子形成領域に形成された第2の半導体素子とを備え、前記ガードリング部は第1および第2のガードリングからなり、前記第1のガードリングは前記半導体基板上に前記第1の膜厚のゲート絶縁膜が形成されると共に前記第1の膜厚のゲート絶縁膜の下に高濃度不純物領域が形成され、前記第2のガードリングは前記半導体基板上に前記第2の膜厚のゲート絶縁膜が形成されているところに特徴を有する。
本発明の半導体装置によれば、第1の膜厚のゲート絶縁膜を備えたトランジスタが形成されている第1の素子形成領域の周囲が第2の膜厚のゲート絶縁膜が形成されたガードリング部により取り囲まれた状態となり、製造工程上でCMPによる平坦化処理で第1の素子形成領域の外周部の素子分離膜のディッシング発生を防止でき、しかも、第2の素子形成領域においては、高濃度不純物拡散領域に対応して第1のゲート絶縁膜が形成されているので、後工程でゲート絶縁膜の剥離などの加工処理を必要とせず、そのままイオン注入などの処理工程を実施することで選択的に不純物を導入することができる。そして、同様にして、ガードリング部にも高濃度不純物を同時に導入することができるので、ディッシング対策が可能な構成でありながら半導体基板とのコンタクトをとることができる。
(第1の実施形態)
以下、本発明をNAND型フラッシュメモリに適用した場合の第1の実施形態について図1ないし図3を参照して説明する。
図1は要部の断面を模式的に示したものであり、図2の平面図における切断線A−A´で示す部分の断面を示している。図2では第1の素子形成領域としてのメモリセル領域1と第2の素子形成領域としての周辺回路領域2とが部分的に示されている。メモリセル領域1では、メモリセルトランジスタが多数形成されたセルアレイ部(a)、ダミーパターンが形成されたセルダミー部(b)が示されている。
以下、本発明をNAND型フラッシュメモリに適用した場合の第1の実施形態について図1ないし図3を参照して説明する。
図1は要部の断面を模式的に示したものであり、図2の平面図における切断線A−A´で示す部分の断面を示している。図2では第1の素子形成領域としてのメモリセル領域1と第2の素子形成領域としての周辺回路領域2とが部分的に示されている。メモリセル領域1では、メモリセルトランジスタが多数形成されたセルアレイ部(a)、ダミーパターンが形成されたセルダミー部(b)が示されている。
また、複数のガードリングが配置されたガードリング部(c)はメモリセル領域1と周辺回路領域2との境界部に配設されている。周辺回路領域2では、高耐圧トランジスタが形成されるRowデコーダ部(d)およびRowデコーダダミー部(e)が示されている。周辺回路領域2には、低耐圧トランジスタも形成される。
図1において、半導体基板であるシリコン基板3はp型の導電型を有する。シリコン基板3には、n−ウェル(n-well)領域4およびp−ウェル(p−well)領域5、6が形成されている。p−ウェル領域5はn−ウェル領域4の内部に形成されている。p−ウェル領域6はn−ウェル4に隣接する位置に形成されている。
メモリセル領域1のセルアレイ部(a)には、メモリセルトランジスタ7が形成されている。このセルアレイ部(a)においては、シリコン基板3上に第1の膜厚(薄い膜厚)のゲート絶縁膜である例えば膜厚8nmのゲート酸化膜8が成膜されており、この上にゲート電極9がパターニング形成されている。ゲート電極9は、多結晶シリコン膜とONO膜などから構成されている。ゲート電極9の上面には絶縁膜としてCVDによるシリコン酸化膜10が成膜されている。この絶縁膜としては、シリコン窒化膜を設けることもできる。なお、シリコン基板3のセルアレイ部(a)は第1の素子形成領域として設けられるものであり、多数のメモリセルトランジスタ7は、図示しないSTIにより隣接する素子形成領域との間が分離形成されている。
周辺回路領域2のRowデコーダ部(d)には、STIによりシリコン基板3を分離形成した第2の素子形成領域が設けられており、ここには高耐圧トランジスタ11が形成されている。このRowデコーダ部(d)においては、シリコン基板3上にゲート酸化膜8より膜厚が厚い第2の膜厚(厚い膜厚)のゲート絶縁膜である例えば膜厚40nmのゲート酸化膜12が成膜されており、この上にゲート電極13がパターニング形成されている。このゲート酸化膜12は、メモリセル領域1のゲート酸化膜8に対して高電圧でも破壊されない厚さである。ゲート電極13を覆うように前述のシリコン酸化膜10が形成されている。また、このRowデコーダ部を区画するように両側に素子分離領域としてのSTI14が形成されている。周辺回路領域2には、図示はしていないが、他にも低耐圧トランジスタなどが形成されている。
ガードリング部(c)には、たとえば3本のガードリング15、16、17が形成されている。ガードリング15はp−ウェル5内に形成されており、このガードリング15のシリコン基板3上に厚いゲート酸化膜12が形成され、この上にシリコン酸化膜10が積層された状態となっている。n−ウェル4に形成されたガードリング16はn−ウェル4内に形成され、このガードリング16のシリコン基板3上に薄いゲート酸化膜8が形成されている。また、ガードリング17はp−ウェル6に形成され、このガードリング17のシリコン基板3上に薄いゲート酸化膜8が形成されている。なお、各ガードリング15〜17の間にはSTI14が形成されている。
ガードリング16には、シリコン基板3表層にゲート絶縁膜8を介して高濃度不純物領域としてn+拡散層18が形成されている。ガードリング17には、シリコン基板3表層にゲート絶縁膜8を介して高濃度不純物領域としてp+拡散層19が形成されている。これにより、ガードリング16、17の形成領域においては後工程でコンタクトが形成され、安定した電位に保持することができるようになる。
セルダミー部(b)およびRowデコーダダミー部(e)には、シリコン基板3上に厚いゲート酸化膜12が形成されていると共に、シリコン酸化膜10が積層形成されている。また、これらもSTI14により分離形成されている。
セルダミー部(b)およびRowデコーダダミー部(e)には、シリコン基板3上に厚いゲート酸化膜12が形成されていると共に、シリコン酸化膜10が積層形成されている。また、これらもSTI14により分離形成されている。
上記した構成では、ガードリング部の3本のガードリング15〜17はゲート酸化膜12、8の上にシリコン酸化膜10が積層された状態で示されているが、後述するように、加工の途中段階であるゲート電極の加工工程においてはゲート酸化膜12および8の上部にゲート電極9、13を形成する際に設ける膜構造と同じ構成である多結晶シリコン膜およびシリコン窒化膜が成膜されている。
上記した図1に示す構成は、電極や配線パターンなどが形成される前の状態を示しており、この後、さらに電極、層間絶縁膜や配線パターンなどを形成することによりNAND型フラッシュメモリが形成される。
上記した図1に示す構成は、電極や配線パターンなどが形成される前の状態を示しており、この後、さらに電極、層間絶縁膜や配線パターンなどを形成することによりNAND型フラッシュメモリが形成される。
次に、上記構成について、製造工程上で得られる利点の特徴的な部分を図3〜図5を参照して説明する。図3はメモリセル領域のメモリセルトランジスタ7および周辺回路領域の高耐圧トランジスタ11の概略的な形成工程を示している。まず、図3(a)に示すように、シリコン基板3のメモリセル領域1には薄いゲート酸化膜8を形成しており、周辺回路領域2には高耐圧が要求される領域に対応して厚いゲート酸化膜12を、他の部分には薄いゲート酸化膜8を形成している。
この形成工程としては、まず厚いゲート酸化膜12をシリコン基板3の表面に全面に形成する。次に、フォトリソグラフィ処理により高耐圧が必要な領域の部分を残すようにフォトレジストをパターニングし、厚いゲート酸化膜12をエッチング処理する。この後、全面に薄いゲート酸化膜8を形成することにより図示の状態を得る。また、このとき、前述したガードリング15の形成領域には厚いゲート酸化膜12を形成し、ガードリング16、17の形成領域には薄いゲート酸化膜8を形成している。
この後、全面に多結晶シリコン層9aおよびシリコン窒化膜20を積層形成する。STI14の形成領域に対応する部分をフォトリソグラフィ処理によりフォトレジストをパターニングする。続いて、フォトレジストをマスクとしてRIE(Reactive Ion Etching)法による処理で、シリコン窒化膜20、多結晶シリコン層9a、ゲート酸化膜8、11をエッチング加工すると共に、これに続けてシリコン基板3を所定深さまでエッチング加工してトレンチを形成する。
この後、図4に示すようにトレンチ内部を埋め込むようにシリコン酸化膜21を形成する。次に、図5に示すように、シリコン窒化膜20をストッパとしてCMP(Chemical Mechanical Polishing)処理を実施して平坦化する。このとき、各部のゲート酸化膜8、13の膜厚の差によりシリコン酸化膜21の表面に若干の傾きが生ずることがあるが、メモリセル領域1の薄いゲート酸化膜8が形成された領域の周囲には厚い膜厚のゲート酸化膜12が形成されたガードリング15が設けられているので、メモリセル領域1の図示しないSTIおよびメモリセル領域1の周辺部のSTI14はディッシングの発生が抑制された平坦な状態に形成されている。
この後、メモリセルトランジスタ7を構成するゲート電極9および高耐圧トランジスタ11のゲート電極13を形成する。ゲート電極9は、フローティングゲートとなる多結晶シリコン層9aにゲート絶縁膜としてのONO膜9bおよびコントロールゲートとなる多結晶シリコン層9cを積層した構成である。ゲート電極13も同様にして形成されるが、図示のようにゲート絶縁膜となるONO膜9bは設けていない。
そして、図3(c)に示すように、ゲート電極9、13をマスクとしてソース/ドレイン領域としてn型不純物領域22、23を形成した後、フォトリソグラフィ処理により高耐圧トランジスタ11およびガードリング16、17の高濃度不純物領域としてn+領域を形成する部分を開口してフォトレジスト24をパターニングする。フォトレジスト24および厚い酸化膜12をマスクとして薄い酸化膜8を通過する程度のエネルギーでイオン注入を行って不純物を高濃度で導入し、LDD(Lightly Doped Drain)構造を形成する。
このようにあらかじめ薄いゲート酸化膜8と厚いゲート酸化膜12とを必要に応じて作り分けておくことで、後工程での高濃度不純物領域の形成時に不純物をイオン注入する際に厚いゲート酸化膜12を剥離するエッチング処理をなくすことができる。また、これによって、ゲート酸化膜の選択的エッチング処理のためのフォトリソグラフィ処理もなくすことができる。
また、このとき、ガードリング15を厚いゲート酸化膜12で形成しておくことでSTI14の形成時にメモリセル領域1でのディッシングの発生を抑制することができ、しかも他のガードリング16、17を薄いゲート酸化膜8で形成しておくことで高濃度不純物の導入工程で同時にガードリング16、17へのオーミックコンタクトをとる構成を得ることができるので、電気的にも安定した特性を得ることができるようになる。
さらに、上記したようにガードリング部として3本のガードリング15〜17を設け、そのひとつのガードリング15に厚いゲート酸化膜12を形成し、他のガードリング16、17に薄いゲート酸化膜8を形成することで独立した構成としているので、ガードリング15〜17の幅寸法を狭くする設計をする場合でも、工程的に余裕を持って実施することができる。
(第2の実施形態)
図6および図7は本発明の第2の実施形態を示すもので、第1の実施形態と異なるところはガードリング部の構成である。すなわち、この実施形態においては、ガードリング部として3本のガードリング15〜17に代えて、ガードリング26〜28を設ける構成としている。
図6および図7は本発明の第2の実施形態を示すもので、第1の実施形態と異なるところはガードリング部の構成である。すなわち、この実施形態においては、ガードリング部として3本のガードリング15〜17に代えて、ガードリング26〜28を設ける構成としている。
すなわち、各ガードリング26〜28は、図示のように、それぞれに薄いゲート酸化膜8(第1の部分)および厚いゲート酸化膜12(第2の部分)が幅方向に並べた状態に形成されている。このような構成とすることにより、各ガードリング26〜28には、薄いゲート酸化膜8が形成された部分に高濃度不純物領域としてそれぞれp+領域29、n+領域30、p+領域31が形成されている。
また、各ガードリング26〜28は厚いゲート酸化膜12を備えているので、CMP処理に際してディッシングを防止することができる効果がある。さらに、このように1本のガードリングに薄いゲート酸化膜8および厚いゲート酸化膜12を備えるので、幅寸法を確保することができる場合には1本で上記特性を兼ね備えた構成を得ることができ、全てのガードリング26〜28においてオーミックコンタクトを得ることができる構成となり、安定した電位に保持する構成とすることができる。
なお、上記構成では、各ガードリング26〜28は、メモリセル領域1側に厚いゲート酸化膜12を設ける構成としているが、薄いゲート酸化膜8をメモリセル領域1側に設ける構成とすることもできる。
なお、上記構成では、各ガードリング26〜28は、メモリセル領域1側に厚いゲート酸化膜12を設ける構成としているが、薄いゲート酸化膜8をメモリセル領域1側に設ける構成とすることもできる。
(第3の実施形態)
図8は本発明の第3の実施形態を示すもので、第2の実施形態と異なるところは、ガードリング部を構成する3本のガードリング26〜28に代えて、ガードリング32〜34を設ける構成としたところである。この実施形態においては、ガードリング32〜34の構成として、薄いゲート酸化膜8(第1の部分)および厚いゲート酸化膜12(第2の部分)を共に形成しているが、長手方向に沿って交互にパターニングしているところが異なる。
図8は本発明の第3の実施形態を示すもので、第2の実施形態と異なるところは、ガードリング部を構成する3本のガードリング26〜28に代えて、ガードリング32〜34を設ける構成としたところである。この実施形態においては、ガードリング32〜34の構成として、薄いゲート酸化膜8(第1の部分)および厚いゲート酸化膜12(第2の部分)を共に形成しているが、長手方向に沿って交互にパターニングしているところが異なる。
すなわち、図8に示しているように、ガードリング32〜34のそれぞれには、長手方向に沿って所定長さで薄いゲート酸化膜8と厚いゲート酸化膜12が交互にパターニングされた状態に形成されている。これにより、STI14を形成する際のCMP処理では、厚いゲート酸化膜12の部分によりメモリセル領域のディッシング発生を抑制でき、高濃度不純物領域の形成工程では、ゲート酸化膜剥離などの処理を実施することなくイオン注入処理で不純物を薄いゲート酸化膜8の部分を介して導入することができるので、電気的に安定した構成を得ることができるようになる。
(他の実施形態)
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
上記実施形態においては、ガードリング部として3本のガードリング15〜17などを設ける構成としたが、たとえば厚いゲート酸化膜12を備えたガードリング15と薄いゲート酸化膜8を備えたガードリング16の2本のガードリングで構成することもできる。また、4本以上設ける構成としてもよい。さらには、薄いゲート酸化膜8と厚いゲート酸化膜12を共に備えるガードリング26〜28あるいは32〜34を設ける場合には、1本だけ設ける構成としてもよい。
NAND型フラッシュメモリに適用した場合で説明したが、NOR型フラッシュメモリに適用することもできるし、あるいは他のメモリ素子さらには一般的にSTI構造を採用してゲート酸化膜の膜厚が異なるトランジスタが混在する構成の半導体装置全般に適用することができる。
図面中、1はメモリセル領域、2は周辺回路領域、3はシリコン基板(半導体基板)、7はメモリセルトランジスタ、8は薄いゲート酸化膜(第1の膜厚のゲート絶縁膜)、9はゲート電極、11は高耐圧トランジスタ、12は厚いゲート酸化膜(第2の膜厚のゲート絶縁膜)、13はゲート電極、14はSTI(素子分離領域)、15〜17はガードリング(ガードリング部)、18はn+領域(高濃度不純物領域)、19はp+領域(高濃度不純物領域)、21はシリコン酸化膜、26〜28、32〜34はガードリング(ガードリング部)である。
Claims (5)
- 第1の膜厚のゲート絶縁膜が形成された第1の素子形成領域と、前記第1の膜厚よりも厚い第2の膜厚のゲート絶縁膜が形成された第2の素子形成領域と、前記第1の素子形成領域の周囲に配置形成されるガードリング部とを有する半導体基板と、
前記第1の素子形成領域に形成された第1の半導体素子と、
前記第2の素子形成領域に形成された第2の半導体素子とを備え、
前記ガードリング部は第1および第2のガードリングからなり、前記第1のガードリングは前記半導体基板上に前記第1の膜厚のゲート絶縁膜が形成されると共に前記第1の膜厚のゲート絶縁膜の下に高濃度不純物領域が形成され、前記第2のガードリングは前記半導体基板上に前記第2の膜厚のゲート絶縁膜が形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第2のガードリングは、前記第1のガードリングよりも前記第1の素子形成領域の周囲の内側に配設されていることを特徴とする半導体装置。 - 第1の膜厚のゲート絶縁膜が形成された第1の素子形成領域と、前記第1の膜厚よりも厚い第2の膜厚のゲート絶縁膜が形成された第2の素子形成領域と、前記第1の素子形成領域の周囲に配置形成されるガードリング部とを有する半導体基板と、
前記第1の素子形成領域に形成された第1の半導体素子と、
前記第2の素子形成領域に形成された第2の半導体素子とを備え、
前記ガードリング部は前記第1の膜厚のゲート絶縁膜が形成されると共に前記第1の膜厚のゲート絶縁膜の下に高濃度不純物領域が形成された第1の部分と、前記半導体基板上に前記第2の膜厚のゲート絶縁膜が形成された第2の部分とからなることを特徴とする半導体装置。 - 請求項3に記載の半導体装置において、
前記ガードリング部は、前記第1の部分および第2の部分が幅方向に並んだ状態に配置形成した構成とされていることを特徴とする半導体装置。 - 請求項3に記載の半導体装置において、
前記ガードリング部は、前記第1の部分および第2の部分が長手方向に沿って交互に配置した構成とされていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006263919A JP2008085101A (ja) | 2006-09-28 | 2006-09-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006263919A JP2008085101A (ja) | 2006-09-28 | 2006-09-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008085101A true JP2008085101A (ja) | 2008-04-10 |
Family
ID=39355637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006263919A Pending JP2008085101A (ja) | 2006-09-28 | 2006-09-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008085101A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9224488B2 (en) | 2012-09-13 | 2015-12-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR20190005574A (ko) * | 2017-07-07 | 2019-01-16 | 삼성전자주식회사 | 반도체 장치 |
KR20190054911A (ko) * | 2017-11-14 | 2019-05-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 구조체 및 그 제조 방법 |
US11211388B2 (en) | 2017-11-14 | 2021-12-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Array boundfary structure to reduce dishing |
-
2006
- 2006-09-28 JP JP2006263919A patent/JP2008085101A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9224488B2 (en) | 2012-09-13 | 2015-12-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR20190005574A (ko) * | 2017-07-07 | 2019-01-16 | 삼성전자주식회사 | 반도체 장치 |
US10515819B2 (en) | 2017-07-07 | 2019-12-24 | Samsung Electronics Co., Ltd. | Semiconductor device |
KR102282136B1 (ko) | 2017-07-07 | 2021-07-27 | 삼성전자주식회사 | 반도체 장치 |
KR20190054911A (ko) * | 2017-11-14 | 2019-05-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 구조체 및 그 제조 방법 |
TWI690059B (zh) * | 2017-11-14 | 2020-04-01 | 台灣積體電路製造股份有限公司 | 半導體結構及其製造方法 |
KR102167959B1 (ko) | 2017-11-14 | 2020-10-21 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 구조체 및 그 제조 방법 |
US11211388B2 (en) | 2017-11-14 | 2021-12-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Array boundfary structure to reduce dishing |
US11706914B2 (en) | 2017-11-14 | 2023-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming an array boundary structure to reduce dishing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4171695B2 (ja) | 半導体装置 | |
JP4783050B2 (ja) | 半導体装置及びその製造方法 | |
JP2007134674A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4718894B2 (ja) | 半導体装置の製造方法 | |
JP2006286720A (ja) | 半導体装置およびその製造方法 | |
JP2006303009A (ja) | 半導体装置およびその製造方法 | |
JP2004047541A (ja) | 不揮発性半導体メモリ装置およびその製造方法 | |
JP2006344943A (ja) | トレンチ分離領域を有するmos電界効果トランジスタ及びその製造方法 | |
JP2009044000A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
US7511342B2 (en) | Semiconductor device having SOI structure and method for manufacturing the same | |
JP2010205822A (ja) | 半導体装置の製造方法 | |
JP2006310602A (ja) | 半導体装置およびその製造方法 | |
JP2006278967A (ja) | 半導体装置およびその製造方法 | |
JP2008085101A (ja) | 半導体装置 | |
JP2011049361A (ja) | 半導体記憶装置及びその製造方法 | |
JP4421629B2 (ja) | 半導体装置の製造方法 | |
US10446401B2 (en) | Method of manufacturing semiconductor device | |
JP2013004791A (ja) | 半導体装置およびその製造方法 | |
JP4565847B2 (ja) | 半導体装置およびその製造方法 | |
JP2006060173A (ja) | 半導体装置及びその製造方法 | |
JP2006080310A (ja) | 半導体装置及びその製造方法 | |
JP5286318B2 (ja) | 半導体装置 | |
JP2010067683A (ja) | 半導体装置およびその製造方法 | |
JP2006080129A (ja) | 半導体装置の製造方法 | |
JP2005235891A (ja) | 不揮発性半導体記憶装置およびその製造方法 |