JP2004021577A - 定電圧回路 - Google Patents

定電圧回路 Download PDF

Info

Publication number
JP2004021577A
JP2004021577A JP2002175262A JP2002175262A JP2004021577A JP 2004021577 A JP2004021577 A JP 2004021577A JP 2002175262 A JP2002175262 A JP 2002175262A JP 2002175262 A JP2002175262 A JP 2002175262A JP 2004021577 A JP2004021577 A JP 2004021577A
Authority
JP
Japan
Prior art keywords
circuit
constant voltage
transistor
voltage circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002175262A
Other languages
English (en)
Other versions
JP3683869B2 (ja
Inventor
Takahiro Odaguchi
小田口 貴宏
Hiroshi Tanigawa
谷川 寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP2002175262A priority Critical patent/JP3683869B2/ja
Publication of JP2004021577A publication Critical patent/JP2004021577A/ja
Application granted granted Critical
Publication of JP3683869B2 publication Critical patent/JP3683869B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【課題】広範囲の動作条件に対して出力電圧の品質を維持しながら回路動作の不安定化を防止できる定電圧回路を提供する。
【解決手段】制御トランジスタQ1と誤差増幅器3がシリーズレギュレータを構成している定電圧回路において、誤差増幅器3の非反転入力端子(+)と制御トランジスタQ1と連動する補助トランジスタQ2のソースとの間に位相補償トランジスタC1を接続する。そして、位相補償トランジスタC1と制御トランジスタQ1のソースとの間に、定電圧回路の動作条件に応じてインピーダンスを変化させる補正回路5aを設ける。この補正回路5aのインピーダンスの変化を利用して、動作が不安定化し易い条件下においても位相補正量を適正化し、定電圧回路の動作を安定化する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、広範囲の動作条件(例えば入力電圧、出力電圧、出力電流、周囲温度など)に対して定電圧回路の動作が不安定化するのを防止するための位相補償の技術に関する。
【0002】
【従来の技術】
トランジスタを線形領域で動作させ、その端子間に生じる電位差を制御することによって安定した電圧を得るシリーズレギュレータ方式の定電圧回路は、構成が簡素でありながら信頼性が高いため、電子回路に安定した駆動電圧を供給する必要が有る場合などに広く用いられている。なお、シリーズレギュレータ方式の定電圧回路は一般に、出力電圧に相当する電圧信号を誤差増幅器に供給し、出力電圧に応じた駆動信号を誤差増幅器において発生させ、当該駆動信号によって制御トランジスタを制御し、出力電圧を調節する、という帰還制御ループによって動作する。
【0003】
ところで、このような帰還制御ループにて出力電圧の安定化を図る定電圧回路では、回路の動作条件、具体的には入力電圧、出力電流、周囲温度などによっては帰還制御ループを循環する信号が正帰還状態となって回路が発振するなど、回路動作が不安定になってしまうことがある。そこで、実際に製作される定電圧回路では、誤差増幅器の入力側あるいは出力側に、帰還制御ループを循環する信号が正帰還状態にならないようにするための対策、具体的には位相補償コンデンサを接続するといった対策が施される。このような位相補償コンデンサを備えた従来の定電圧回路の構成の一例を図6に示した。
【0004】
図6において、回路入力端子1と回路出力端子2は、それぞれP−MOSFETによる制御トランジスタQ1のソースとドレインに接続されている。制御トランジスタQ1のゲートは、P−MOSFETによる補助トランジスタQ2のゲートと共に誤差増幅器3の出力端子に接続されている。補助トランジスタQ2のソースは回路入力端子1に接続されている。誤差増幅器3の反転入力端子は基準電圧源4に接続され、誤差増幅器3の非反転入力端子は回路出力端子2とグランドとの間に直列接続された抵抗R1とR2の接点に接続されている。そして、補助トランジスタQ2のドレインと誤差増幅器3の非反転入力端子との間に位相補償コンデンサC1が接続され、補助トランジスタQ2のドレインと制御トランジスタQ1ドレインの間に、位相補償コンデンサC1との組み合せて使用される抵抗R3が接続されている。
【0005】
以上のような構成とした定電圧回路では、制御トランジスタQ1のドレイン、抵抗R1とR2の接点、誤差増幅器3の非反転入力端子、同出力端子、そして制御トランジスタQ1のゲートの信号伝達経路にて帰還制御ループが形成される。回路の接続構成を見て判るように、制御トランジスタQ1と補助トランジスタQ2の各ドレイン電流はミラー関係を示す。このため、位相補償コンデンサC1を介して誤差増幅器3の非反転入力端子に入力される信号(以下、位相補償信号と呼ぶ)は、抵抗R1とR2の接点から誤差増幅器3の非反転入力端子に入力される電圧信号と同様に、制御トランジスタQ1の動作に応じた信号となる。
【0006】
ただし、この位相補償信号は、位相補償コンデンサC1が提供する容量性リアクタンスに起因して、帰還制御ループを循環する信号の位相をシフトさせるように作用する。この位相補償信号の位相シフト作用により、定電圧回路の動作の不安定化が防止される。(便宜上、不安定化防止のために位相をシフトさせることを位相補償と呼ぶ)なお、帰還制御ループを循環する信号の位相のシフト量(以下、位相補償量と呼ぶ)は、位相補償コンデンサC1の静電容量値と抵抗R3の抵抗値によって実質的に決定される。
【0007】
【発明が解決しようとする課題】
広範囲の動作条件に対して回路動作の不安定化を防止しようとして位相補償量を大きくすると、出力電圧の設定精度や電圧変動時の応答速度、すなわち出力電圧の品質が低下する可能性が有る。そこで、位相補償量は出力電圧の品質と想定される使用時の動作条件とのバランスを考慮して決定する必要が有る。ここで、図6に示す回路は位相補償コンデンサC1の静電容量値と抵抗R3の抵抗値が固定されているため、製品製造後は位相補償量も固定される。すると、出力電圧を高い品質で維持するように設計された製品では、ある動作条件になると回路動作の不安定化を防止できなくなるということがあった。
そこで本発明は、広範囲の動作条件に対して出力電圧の品質を維持しながら回路動作の不安定化を防止できる定電圧回路を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するための本発明による定電圧回路は、回路の入出力端子間に直列に接続され、線形領域で動作する制御トランジスタと、出力電圧に応じた帰還信号の供給を受け、出力電圧を安定化させるための駆動信号を制御トランジスタに供給する誤差増幅器とを備えた定電圧回路において、誤差増幅器の帰還信号が供給される入力端子に一端が接続された位相補償コンデンサと、電流出力端子が位相補償コンデンサの他端に接続された、前記制御トランジスタと連動する補助トランジスタと、位相補償コンデンサの他端と制御トランジスタの電流出力端子の間に設けられ、定電圧回路の動作条件に応じて内部インピーダンスを変化させる補正回路と、を具備することを特徴とする定電圧回路。
【0009】
【発明の実施の形態】
回路の入出力端子間に制御トランジスタの主電流路を接続し、制御トランジスタの制御端子に誤差増幅器の出力端子を接続する。そして、誤差増幅器の一方の入力端子は基準電圧源に接続し、その他方の入力端子は回路出力端子とグランド間に設けられた直列抵抗回の所定の接点に接続し、実質的にシリーズレギュレータの回路構成とする。
制御トランジスタと補助トランジスタが連動して動作するように、補助トランジスタの制御端子は誤差増幅器の出力端子に接続し、その主電流路の一端は回路入力端子に接続する。
【0010】
誤差増幅器の他端と補助トランジスタの主電流路の他端の間に位相補償コンデンサを接続する。
位相補償コンデンサと補助トランジスタの接続点と制御トランジスタと回路出力端子の接続点の間に、回路の動作条件に応じて内部インピーダンスを変化させる補正回路を接続する。
ここで、補正回路の好適な構成は、互いの主電流路が並列に接続された導電型の異なる一対のトランジスタを具備し、それぞれのトランジスタの制御端子は回路入力端子に供給される入力電圧と同じ電圧で充電されたライン、あるいはグランド、あるいは定電圧回路の動作条件に応じて適当なバイアスを供給する制御回路、のいずれかに接続された回路構成とする。
【0011】
以上のような構成とした補正回路は、定電圧回路の動作条件、具体的には入力電圧、出力電圧、負荷電流など、に応じてインピーダンスを変化させる。このインピーダンスの変化を利用して、例えば定電圧回路の動作が不安定化し易い条件下で位相補償量を大きくし、逆に定電圧回路の動作が不安定化し難い条件下で位相補償量を小さくする。(ただし、定電圧回路の各部構成によってはインピーダンスと位相補償量の関係を逆に設定することも有り得る。)これにより、広範囲の動作条件に対して出力電圧の品質を維持しながらも定電圧回路の動作の不安定化を防止する。
【0012】
【実施例】
広範囲の動作条件に対して回路動作の不安定化を防止できる、本発明による定電圧回路の第1の実施例の回路を図1に示した。
図1に示す回路は、抵抗R3が接続されていた回路位置に、抵抗R3に替えて補正回路5aを接続した点を除けば、実質的に図6の回路と同じ回路構成となっている。
ここで、図1の補正回路5aは次のような構成となっている。
【0013】
すなわち、N−MOSFETによるトランジスタQ3とP−MOSFETによるトランジスタQ4を各トランジスタの主電流路が並列になるよう接続する。ここで、共通接続された主電流路の一端を補助トランジスタQ2と位相補償コンデンサC1の接続点(A)に接続し、共通接続された主電流路の他端を制御トランジスタQ1と回路出力端子2の接続点(B)に接続する。そして、トランジスタQ3のゲートは回路入力端子1と同じ入力電圧VDDで充電されているライン1aに接続し、トランジスタQ3のボディはグランドに接続する。また、トランジスタQ4のゲートはグランドに接続し、トランジスタQ4のボディはライン1aに接続する。
【0014】
以上のような構成とした補正回路5aは、並列接続された一対のトランジスタQ3、Q4が能動負荷のごとく動作する。つまり、図6の回路においては抵抗R3の抵抗値で固定されていた接続点(A)−(B)間のインピーダンスは、図1の回路では入力電圧VDD、出力電圧Vout、そこを通過する電流、などに応じて変化する。例えば、定電圧回路の動作が不安定化し易い軽負荷時を想定すると、出力電流が小さくなったのに伴って、制御トランジスタQ1を通過する電流はもとより、補助トランジスタQ2と補正回路5aを通過する電流も小さくなる。すると補正回路5aは、接続点(A)−(B)間のインピーダンスを変化させて位相補償量を適切に制御し、回路動作を不安定化し難くする。その結果、図1に示すような構成とした定電圧回路では、単なる抵抗を使用した時に比べ、広範囲の動作条件に対して回路動作の不安定化を防止できるようになる。
【0015】
図2には本発明による定電圧回路の第2の実施例の回路を示した。
図2に示す回路は、補正回路の形態が異なる点を除けば、実質的に図1の回路と同じ回路構成である。
図2の補正回路5bは、ボディとソースが一体に接続されたN−MOSFETによるトランジスタQ5とP−MOSFETによるトランジスタQ6を一対で使用し、トランジスタQ5とQ6の通過電流量を制御回路6aから供給されるバイアスで制御するようにしたものである。なお図2の回路では、トランジスタQ5のドレインとトランジスタQ6のソースを接続点(A)に接続し、トランジスタQ5のソースとトランジスタQ6のドレインを接続点(B)に接続している。
【0016】
制御回路6aの内部構成は具体的に示していないが、入力電圧VDDや出力電圧Voutに応じてトランジスタQ5とQ6に供給するバイアスを変化させるように制御回路6aを構成することで、ある動作条件の時における接続点(A)−(B)間のインピーダンスを自由に設定することが可能となる。これにより、図1の補正回路5aよりも設計の自由度を高くすることができる。また、制御回路6aの内部に温度検出回路を設け、トランジスタQ5とQ6に供給するバイアスを周囲温度に応じて変化させるようにすれば、電流・電圧とは別の次元で回路動作を不安定化する要因にも対応することも可能となる。
【0017】
図1、図2で紹介した他にも、本発明の定電圧回路を特徴付ける補正回路は様々な形態に変形できる。図3〜図5には補正回路の変形実施例を示した。
図3〜図5に示すように、それぞれの補正回路5c〜5eの内部に抵抗R4、コンデンサC2、抵抗R5とコンデンサC3、等を設けることによって、動作条件に対するインピーダンスの変化形態を多様化できる。
なお、図1と図2の一対のトランジスタQ3〜Q6は、連動または対称的な動作をするようにゲートとボディの各端子が接続構成されている。しかし、必ずしも一対のトランジスタに連動または対称的な動作をさせる必要は無く、例えば図3、図4に示すように、一方のトランジスタQ8(またはQ9)だけに制御回路6b(または6c)からバイアスを供給し、他方のトランジスタQ7(またはQ10)と独立した動作をさせるようにしても構わない。
【0018】
以上に説明した図1〜図5の各実施例及び補正回路の変形例では、インピーダンスの変化手段として互いの主電流路が並列に接続された一対のトランジスタを使用しているが、これに代えて1個の双方向導電性のトランジスタでも良い。勿論、定電圧回路及び補正回路を構成するトランジスタはエンハンスメント型MOSFETだけでなく、デプレッション型MOSFETやその他のトランジスタで構成しても良いことは言うまでもない。
【0019】
【発明の効果】
以上に説明したように本発明による定電圧回路は、制御トランジスタと誤差増幅器がシリーズレギュレータの接続構成となっている定電圧回路において、誤差増幅器の入力側に設けられた補助トランジスタと制御トランジスタの電流出力端子との間に、定電圧回路の動作条件に応じてインピーダンスを変化させる補正回路を設けた構成を特徴としている。
このような本発明によれば、補正回路のインピーダンスの変化を利用して適切な位相補正を行うことができ、従来では動作が不安定化し易かった条件下でも定電圧回路に安定した動作を行わせることができる。その結果、出力電圧の品質を維持しながらも、広範囲の動作条件に対して動作の不安定化が防止される定電圧回路を提供することができる。
【図面の簡単な説明】
【図1】本発明による定電圧回路の第1の実施例の回路図。
【図2】本発明による定電圧回路の第2の実施例の回路図。
【図3】本発明による定電圧回路に適用される補正回路の変形例の回路図。
【図4】本発明による定電圧回路に適用される補正回路の別の変形例の回路図。
【図5】本発明による定電圧回路に適用される補正回路さらに別の変形例の回路図。
【図6】従来の定電圧回路の一例の回路図。
【符号の説明】
1:回路入力端子   1a:(入力電圧で充電された)ライン   2:回路出力端子   3:誤差増幅器   4:基準電圧源   5a〜5e:補正回路   6a〜6c:制御回路   (A):接続点   (B):接続点  C1:位相補償コンデンサ   Q1:制御トランジスタ   Q2:補助トランジスタ   Q3、Q4:一対のトランジスタ

Claims (5)

  1. 回路の入出力端子間に直列に接続され、線形領域で動作する制御トランジスタと、出力電圧に応じた帰還信号の供給を受け、該出力電圧を安定化させるための駆動信号を該制御トランジスタに供給する誤差増幅器とを備えた定電圧回路において、
    該誤差増幅器の該帰還信号が供給される入力端子に一端が接続された位相補償コンデンサと、
    電流出力端子が該位相補償コンデンサの他端に接続された、該制御トランジスタと連動する補助トランジスタと、
    該位相補償コンデンサの他端と該制御トランジスタの電流出力端子の間に設けられ、定電圧回路の動作条件に応じて内部インピーダンスを変化させる補正回路と、
    を具備することを特徴とする定電圧回路。
  2. 前記補正回路が、その主電流路が前記位相補償コンデンサの他端と前記制御トランジスタの電流出力端子の間に接続され、その電流制御端子が回路の入力端子と同じ電圧で充電されているラインあるいはグランドに接続されたトランジスタを含むことを特徴とする、請求項1に記載した定電圧回路。
  3. 前記補正回路が、その主電流路が前記位相補償コンデンサの他端と前記制御トランジスタの電流出力端子の間に接続され、その電流制御端子が定電圧回路の動作条件に応じて適当なバイアスを供給するための制御回路に接続されたトランジスタを含むことを特徴とする、請求項1あるいは請求項2に記載した定電圧回路。
  4. 前記補正回路が、互いの主電流路が並列に接続された一対のトランジスタを具備することを特徴とする、請求項1に記載した定電圧回路。
  5. 前記補正回路が、該一対のトランジスタの少なくとも一方のトランジスタの制御端子に、定電圧回路の動作条件に応じて適当なバイアスを供給するための制御回路が接続されたことを特徴とする、請求項4に記載した定電圧回路。
JP2002175262A 2002-06-17 2002-06-17 定電圧回路 Expired - Fee Related JP3683869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002175262A JP3683869B2 (ja) 2002-06-17 2002-06-17 定電圧回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002175262A JP3683869B2 (ja) 2002-06-17 2002-06-17 定電圧回路

Publications (2)

Publication Number Publication Date
JP2004021577A true JP2004021577A (ja) 2004-01-22
JP3683869B2 JP3683869B2 (ja) 2005-08-17

Family

ID=31173972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002175262A Expired - Fee Related JP3683869B2 (ja) 2002-06-17 2002-06-17 定電圧回路

Country Status (1)

Country Link
JP (1) JP3683869B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007011972A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 直流電源電圧安定化回路
JP2008165763A (ja) * 2006-12-08 2008-07-17 Seiko Instruments Inc ボルテージレギュレータ
US7671882B2 (en) * 2004-03-19 2010-03-02 Ricoh Company, Limited Semiconductor laser modulation driving apparatus and image forming apparatus
JP2010244255A (ja) * 2009-04-03 2010-10-28 Elpida Memory Inc 非反転増幅回路及び半導体集積回路と非反転増幅回路の位相補償方法
US8461812B2 (en) 2007-12-11 2013-06-11 Samsung Electronics Co., Ltd. Shunt regulator having over-voltage protection circuit and semiconductor device including the same
KR101404583B1 (ko) 2013-01-22 2014-06-27 (주) 쿨파워테크놀러지 노이즈에 강한 밴드갭 기준전압 발생회로
JP2020004032A (ja) * 2018-06-27 2020-01-09 エイブリック株式会社 ボルテージレギュレータ
DE102019201195B3 (de) * 2019-01-30 2020-01-30 Dialog Semiconductor (Uk) Limited Rückkopplungsschema für einen stabilen LDO-Reglerbetrieb
JP2020087192A (ja) * 2018-11-29 2020-06-04 新日本無線株式会社 電源回路

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671882B2 (en) * 2004-03-19 2010-03-02 Ricoh Company, Limited Semiconductor laser modulation driving apparatus and image forming apparatus
JP2007011972A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 直流電源電圧安定化回路
JP2008165763A (ja) * 2006-12-08 2008-07-17 Seiko Instruments Inc ボルテージレギュレータ
KR101432298B1 (ko) 2006-12-08 2014-08-20 세이코 인스트루 가부시키가이샤 전압 조정기
US8461812B2 (en) 2007-12-11 2013-06-11 Samsung Electronics Co., Ltd. Shunt regulator having over-voltage protection circuit and semiconductor device including the same
JP2010244255A (ja) * 2009-04-03 2010-10-28 Elpida Memory Inc 非反転増幅回路及び半導体集積回路と非反転増幅回路の位相補償方法
KR101404583B1 (ko) 2013-01-22 2014-06-27 (주) 쿨파워테크놀러지 노이즈에 강한 밴드갭 기준전압 발생회로
JP2020004032A (ja) * 2018-06-27 2020-01-09 エイブリック株式会社 ボルテージレギュレータ
JP7079158B2 (ja) 2018-06-27 2022-06-01 エイブリック株式会社 ボルテージレギュレータ
JP2020087192A (ja) * 2018-11-29 2020-06-04 新日本無線株式会社 電源回路
DE102019201195B3 (de) * 2019-01-30 2020-01-30 Dialog Semiconductor (Uk) Limited Rückkopplungsschema für einen stabilen LDO-Reglerbetrieb
US10958160B2 (en) 2019-01-30 2021-03-23 Diaiog Semiconductor (UK) Limited Feedback scheme for stable LDO regulator operation

Also Published As

Publication number Publication date
JP3683869B2 (ja) 2005-08-17

Similar Documents

Publication Publication Date Title
JP3575453B2 (ja) 基準電圧発生回路
US20070063686A1 (en) Series regulator and differential amplifier circuit thereof
JPH01137808A (ja) 演算増幅回路
JPH04229315A (ja) 基準発生器
JPH02108311A (ja) 演算増幅器回路
KR101070031B1 (ko) 기준 전류 발생 회로
JP3683869B2 (ja) 定電圧回路
JPH08305454A (ja) 基準電圧発生回路
JP3696590B2 (ja) 定電圧電源
JP2000114891A (ja) 電流源回路
JP2004015423A (ja) 定電流発生回路
KR0169987B1 (ko) 증폭기 장치
US7928810B2 (en) Oscillator arrangement and method for operating an oscillating crystal
CN115459727A (zh) 伪电阻电路、rc滤波电路、电流镜电路及芯片
JP3618189B2 (ja) 安定化カレントミラー回路
JP4262953B2 (ja) 定電流源回路及びこれを使用するアクティブフィルタ
JP4369094B2 (ja) 演算増幅器のオフセット制御
JP4867066B2 (ja) 増幅回路
JP2903126B2 (ja) 発振回路
JP2000286636A (ja) 電圧制御発振器
JP2013187815A (ja) ヒステリシスコンパレータ
JP2005080090A (ja) 差動増幅回路の出力電圧制御回路及び電圧検出器
JPH03283905A (ja) 圧電発振器
JP2007019565A (ja) 水晶発振器
JPH11312930A (ja) 差動増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20030826

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20030826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050526

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100603

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100603

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100603

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130603

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130603

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees