KR101404583B1 - 노이즈에 강한 밴드갭 기준전압 발생회로 - Google Patents

노이즈에 강한 밴드갭 기준전압 발생회로 Download PDF

Info

Publication number
KR101404583B1
KR101404583B1 KR1020130007099A KR20130007099A KR101404583B1 KR 101404583 B1 KR101404583 B1 KR 101404583B1 KR 1020130007099 A KR1020130007099 A KR 1020130007099A KR 20130007099 A KR20130007099 A KR 20130007099A KR 101404583 B1 KR101404583 B1 KR 101404583B1
Authority
KR
South Korea
Prior art keywords
reference voltage
transistor
node
bandgap reference
coupled
Prior art date
Application number
KR1020130007099A
Other languages
English (en)
Inventor
황경운
김봉남
Original Assignee
(주) 쿨파워테크놀러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 쿨파워테크놀러지 filed Critical (주) 쿨파워테크놀러지
Priority to KR1020130007099A priority Critical patent/KR101404583B1/ko
Application granted granted Critical
Publication of KR101404583B1 publication Critical patent/KR101404583B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04213—Modifications for accelerating switching by feedback from the output circuit to the control circuit in bipolar transistor switches

Abstract

노이즈에 강한 밴드갭 기준전압 발생회로가 게시된다. 본 발명의 일면에 따른 밴드갭 기준전압 발생회로는 제어 신호에 의하여 제어되며, 일단자가 공급 전압에 커플링되고, 다른 일단자가 제1 예비 노드에 커플링되는 제1 트랜지스터; 상기 제어 신호에 의하여 제어되며, 일단자가 상기 공급 전압에 커플링되고, 다른 일단자가 제2 예비 노드에 커플링되는 제2 트랜지스터; 상기 밴드갭 기준 전압을 발생하는 기준 전압 발생부로서, 상기 밴드갭 기준 전압은 상기 제1 예비 노드 및 상기 제2 예비 노드의 전압을 따른 레벨을 가지는 상기 기준 전압 발생부; 상기 제어 신호와 상기 제1 트랜지스터의 다른 일단자 사이에 형성되는 제1 보상 커패시터; 및 상기 제어 신호와 상기 제2 트랜지스터의 다른 일단자 사이에 형성되는 제2 보상 커패시터를 구비한다. 상기와 같은 본 발명의 밴드갭 기준 전압 발생회로에 의하면, 고주파의 노이즈가 공급 전원에 발생되는 경우에도, 안정적인 밴드갭 기준전압을 제공할 수 있다.

Description

노이즈에 강한 밴드갭 기준전압 발생회로{BANDGAP REFERENCE VOLTAGE GENERATING CIRCUIT PROVING TO NOISE}
본 발명은 전자회로에 관한 것으로서, 노이즈에 강한 밴드갭(bandgap) 기준전압 발생회로에 관한 것이다.
각종 반도체 장치 등을 구성함에 있어서 기준전압을 공급하는 회로로, 밴드갭 기준전압 발생회로가 많이 사용되고 있다. 밴드갭 기준전압 발생회로는 온도 변화와 무관하게 일정한 레벨을 유지하는 밴드갭 기준전압을 공급하는 것을 장점을 가진다.
도 1은 기존의 밴드갭 기준전압 발생회로를 나타내는 도면이다. 도 1의 밴드갭 기준 발생회로는 연산 증폭기(MOP), 제1 및 제2 바이폴라 트랜지스터(21, 22), 제1 및 제2 접지 저항(31, 32), 그리고, 조절 저항(41)을 포함한다. 상기 연산 증폭기(MOP)는 제1 예비 노드(NPR1)와 제2 예비 노드(NRP2)의 전압을 입력하며, 밴드갭 기준 전압(VBGR)을 출력한다. 그리고, 상기 연산 증폭기(MOP)의 출력인 밴드갭 기준 전압(VBGR)은 상기 제1 및 제2 바이폴라 트랜지스터(21, 22)의 베이스 단자를 제어하여, 공급전압(VPW)에서 상기 제1 예비 노드(NPR1) 및 상기 제2 예비 노드(NPR2)로 전류를 제공한다.
그리고, 제1 접지 저항(31), 제2 접지 저항(32) 및 조절 저항(41)에 의하여, 상기 밴드갭 기준 전압(VBGR)이 제1 및 제2 예비 노드(NPR1, NPR2)에 반영되어, 상기 연산 증폭기(MOP)의 반전 및 비반전 입력 단자로 피드백된다.
이때, 상기 제1 및 제2 바이폴라 트랜지스터(21, 22)의 사이즈 비에 따라, 양 트랜지스터(21, 22)를 통과하는 전류비는 정교하게 조정되고, 그 결과, 상기 연산 증폭기(MOP)의 출력인 상기 밴드갭 기준전압(VBGR)은 온도 변화에 관계없이 안정적인 레벨을 가지게 된다. 이때, 상기 제2 바이폴라 트랜지스터(22)는 상기 제1 바이폴라 트랜지스터(21)에 대하여, N(여기서, N은 2 이상인 수)배 정도의 사이즈로 구현되는 것이 일반적이다.
그런데, 도 1의 밴드갭 기준 전압 발생회로의 경우에는, 도 2에 도시되는 바와 같이, 상기 제1 및 제2 바이폴라 트랜지스터(21,22) 각각의 베이스 단자와 에미터 단자 사이에 비의도적인 기생 캐패시터던스(11, 12)들이 발생된다.
이 경우, 도 1의 밴드갭 기준 전압 발생회로에서는, 고주파의 노이즈 전압(VNS)이 상기 공급 전원(VPW)에 발생되면, 상기 밴드갭 기준 전압(VBGR)은 설계한 범위를 벗어나게 되어, 불안정하게 된다는 문제점이 발생한다.
본 발명의 목적은 상기 종래기술의 문제점을 해결하기 위한 것으로서, 고주파의 노이즈가 공급 전원에 발생되는 경우에도, 안정적인 밴드갭 기준전압을 제공하는 밴드갭 기준전압 발생회로를 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 일면은 밴드갭 기준 전압을 발생하는 밴드갭 기준전압 발생회로에 관한 것이다. 본 발명의 일면에 따른 밴드갭 기준전압 발생회로는 제어 신호에 의하여 제어되며, 일단자가 공급 전압에 커플링되고, 다른 일단자가 제1 예비 노드에 커플링되는 제1 트랜지스터; 상기 제어 신호에 의하여 제어되며, 일단자가 상기 공급 전압에 커플링되고, 다른 일단자가 제2 예비 노드에 커플링되는 제2 트랜지스터; 상기 밴드갭 기준 전압을 발생하는 기준 전압 발생부로서, 상기 밴드갭 기준 전압은 상기 제1 예비 노드 및 상기 제2 예비 노드의 전압을 따른 레벨을 가지는 상기 기준 전압 발생부; 상기 제어 신호가 형성되는 제어 노드와 상기 제1 트랜지스터의 다른 일단자 사이에 형성되는 제1 보상 커패시터; 및 상기 제어 노드와 상기 제2 트랜지스터의 다른 일단자 사이에 형성되는 제2 보상 커패시터를 구비한다.
상기의 목적을 달성하기 위한 본 발명의 다른 일면도 밴드갭 기준 전압을 발생하는 밴드갭 기준전압 발생회로에 관한 것이다. 본 발명의 다른 일면에 따른 밴드갭 기준전압 발생회로는 제어 신호에 의하여 제어되며, 일단자가 공급 전압에 커플링되고, 다른 일단자가 제1 예비 노드에 커플링되는 제1 트랜지스터; 상기 제어 신호에 의하여 제어되며, 일단자가 공급 전압에 커플링되고, 다른 일단자가 제2 예비 노드에 커플링되는 제2 트랜지스터; 상기 밴드갭 기준 전압을 발생하는 기준 전압 발생부로서, 상기 밴드갭 기준 전압은 상기 제1 예비 노드 및 상기 제2 예비 노드의 전압을 따른 레벨을 가지는 상기 기준 전압 발생부; 및 상기 제1 트랜지스터의 다른 일단자와 상기 제2 트랜지스터의 다른 일단자 사이에 형성되는 완충 커패시터를 구비한다.
상기의 목적을 달성하기 위한 본 발명의 또 다른 일면도 밴드갭 기준 전압을 발생하는 밴드갭 기준전압 발생회로에 관한 것이다. 본 발명의 또 다른 일면에 따른 밴드갭 기준전압 발생회로는 제어 신호에 의하여 제어되며, 일단자가 공급 전압에 커플링되고, 다른 일단자가 제1 예비 노드에 커플링되는 제1 트랜지스터; 상기 제어 신호에 의하여 제어되며, 일단자가 공급 전압에 커플링되고, 다른 일단자가 제2 예비 노드에 커플링되는 제2 트랜지스터; 상기 밴드갭 기준 전압을 발생하는 기준 전압 발생부로서, 상기 밴드갭 기준 전압은 상기 제1 예비 노드 및 상기 제2 예비 노드의 전압을 따른 레벨을 가지는 상기 기준 전압 발생부; 상기 제어 신호가 형성되는 제어 노드와 상기 제1 트랜지스터의 다른 일단자 사이에 형성되는 제1 보상 커패시터; 상기 제어 노드와 상기 제2 트랜지스터의 다른 일단자 사이에 형성되는 제2 보상 커패시터; 및 상기 제1 트랜지스터의 다른 일단자와 상기 제2 트랜지스터의 다른 일단자 사이에 형성되는 완충 커패시터를 구비한다.
상기와 같은 본 발명의 밴드갭 기준 전압 발생회로에 의하면, 고주파의 노이즈가 공급 전원에 발생되는 경우에도, 안정적인 밴드갭 기준전압을 제공할 수 있다.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 기존의 밴드갭 기준전압 발생회로를 나타내는 도면이다.
도 2는 도 1의 밴드갭 기준전압 발생회로의 일부를 등가회로를 기생 커패시터와 함께 나타내는 도면이다.
도 3은 본 발명의 제1 실시예에 따른 밴드갭 기준전압 발생회로를 나타내는 도면이다.
도 4는 도 3의 밴드갭 기준전압 발생회로의 일부를 등가회로를 기생 커패시터와 함께 나타내는 도면이다.
도 5는 본 발명의 제2 실시예에 따른 밴드갭 기준전압 발생회로를 나타내는 도면이다.
도 6은 본 발명의 제3 실시예에 따른 밴드갭 기준전압 발생회로를 나타내는 도면이다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다.
(제1 실시예)
도 3은 본 발명의 제1 실시예에 따른 밴드갭 기준전압 발생회로(100)를 나타내는 도면이다. 도 3을 참조하면, 본 발명의 제1 실시예에 따른 밴드갭 기준 전압 발생회로(100)는 제1 트랜지스터(121), 제2 트랜지스터(122), 기준 전압 발생부(130), 제1 보상 커패시터(CPR1) 및 제2 보상 커패시터(CPR2)를 구비하며, 밴드갭 기준 전압(VBGR)을 발생한다.
상기 제1 트랜지스터(121)는 제어 신호(VCON)에 의하여 제어되며, 일단자가 공급 전압(VPW)에 커플링되고, 다른 일단자가 제1 예비 노드(NPR1)에 커플링된다. 바람직하기로는, 상기 제1 트랜지스터(121)는 상기 제어 신호(VCON)가 인가되는 베이스 단자와, 상기 공급 전압(VPW)에 연결되는 콜렉터 단자와, 상기 제1 예비 노드(NPR1)에 연결되는 에미터 단자를 가지는 바이폴라 트랜지스터로 구현된다.
상기 제2 트랜지스터(122)는 상기 제어 신호(VCON)에 의하여 제어되며, 일단자가 상기 공급 전압(VPW)에 커플링되고, 다른 일단자가 제2 예비 노드(NPR2)에 커플링된다. 바람직하기로는, 상기 제2 트랜지스터(122)는 상기 제어 신호(VCON)가 인가되는 베이스 단자와, 상기 공급 전압(VPW)에 연결되는 콜렉터 단자와, 상기 제2 예비 노드(NPR2)에 커플링되는 에미터 단자를 가지는 바이폴라 트랜지스터로 구현된다.
상기 기준 전압 발생부(130)는 상기 밴드갭 기준 전압(VBGR)을 발생한다. 이때, 상기 밴드갭 기준 전압(VBGR)은 상기 제1 예비 노드(NPR1) 및 상기 제2 예비 노드(NPR2)의 전압을 따른 레벨을 가진다.
구체적으로, 상기 기준 전압 발생부(130)는 상기 제1 예비 노드(NPR1)와 상기 제2 예비 노드(NPR2)의 전압을 연산 증폭하여, 상기 밴드갭 기준 전압(VBGR)을 발생하는 연산 증폭기(MOP)를 발생한다. 바람직하기로는, 상기 연산 증폭기(MOP)는 반전 입력단(-)이 상기 제1 예비 노드(NPR1)에 연결되고, 비반전 입력단(+)이 상기 제2 예비 노드(NPR2)에 연결되며, 출력단으로 상기 밴드갭 기준 전압(VBGR)을 제공하도록 구성된다. 이때, 상기 밴드갭 기준 전압(VBRG)는 상기 제어 전압(VCON)과 직접 연결되거나, 혹은 커플링되어 구현된다.
또한, 바람직하기로는, 상기 기준 전압 발생부(130)는 제1 접지 저항(RS1), 제2 접지 저항(RS2) 및 조절 저항(RT)을 더 포함한다.
상기 제1 접지 저항(RS1)은 상기 제1 예비 노드(NPR1)와 접지 전압(VSS) 사이에 형성되며, 상기 제2 접지 저항(RS2)은 상기 제2 예비 노드(NPR2)와 상기 접지 전압(VSS) 사이에 형성된다. 그리고, 상기 조절 저항(RT)은 상기 제2 트랜지스터(122)의 다른 일단자인 에미터 단자와 상기 제2 예비 노드(NPR2) 사이에 형성된다.
계속 도 3을 참조하면, 상기 제1 보상 커패시터(CPR1)는 상기 제어 신호(VCON)가 형성되는 제어 노드(NCON)와 상기 제1 트랜지스터(121)의 다른 일단자인 에미터 사이에 형성되며, 상기 제2 보상 커패시터(CPR2)는 상기 제어 노드(NCON)와 상기 제2 트랜지스터(122)의 다른 일단자인 에미터 사이에 형성된다.
상기 제1 보상 커패시터(CPR1) 및 상기 제2 보상 커패시터(CPR2)에 의하여, 본 실시예의 밴드갭 기준 전압 발생회로(100)는 고주파의 노이즈 전압(VNS)이 상기 공급 전원에 발생되는 경우에도, 안정적인 밴드갭 기준전압(VBGR)을 제공할 수 있는 효과가 발생된다.
도 4는 도 3의 밴드갭 기준전압 발생회로의 일부를 등가회로를 기생 커패시터와 함께 나타내는 도면으로서, 공급 전압(VPW)에 주입되는 노이즈 전압(VNS), 기생 커패시터들(11, 12), 기생 저항들(RP1, RP2)과 함께, 제1 및 제2 트랜지스터(121, 122), 제1 및 제2 보상 커패시터(VCP1, VCP2) 등이 도시된다.
계속하여, 도 2 및 도 4를 참조하여, 상기 제1 보상 커패시터(CPR1) 및 상기 제2 보상 커패시터(CPR2)가 구비되지 않은 도 1의 기존 경우와, 상기 제1 보상 커패시터(VCP1) 및 상기 제2 보상 커패시터(VCP2)가 구비된 도 3의 본 실시예의 경우에서의, 제1 예비 노드(NPR1)와 제2 예비 노드(NPR2)의 전압차를 비교함으로써, 상기 밴드갭 기준 전압(VBGR)의 상기 노이즈 전압(VNS)에 따른 영향을 살펴본다.
기존의 경우
V(DIFa)=V(NPR1)-V(NPR2)
=k*V(nsm)*fn*(Cp11-Cp12)
=k*V(nsm)*fn*(N-1)*Cp11---------(식1)
여기서, V(NPR1) 및 V(NPR2)는 각각 제1 예비 노드(NPR1) 및 제2 예비 노드(NPR2)의 전압이며, V(nsm) 및 fn은 각각 노이즈 전압(VNS)의 실효값 및 주파수이며, Cp11 및 Cp12는 각각 기생 커패시터(11) 및 기생 커패시터(11)의 커패시턴스값이다. 그리고, k는 비례상수이다. 이때, 상기 제2 트랜지스터(22, 122)는 상기 제1 트랜지스터(21, 121)에 대하여 N 배의 사이즈를 가진다고 가정된다.
도 1의 기존의 경우에는, (식1)에서 알 수 있듯이, 노이즈 전압(VNS)가 고주파인 경우에, 제1 예비 노드(NPR1)와 제2 예비 노드(NPR2)의 전압차인 VDIFa는 상당히 크게 될 수 있음을 알 수 있다.
본 실시예의 경우
V(DIFb)=V(NPR1)-V(NPR2)
=k*V(nsm)*fn*{(Cp11+CPR1)-(Cp12+CPR2)}
=k*V(nsm)*fn*(Cp11+CPR1)*{1-(Cp12+CPR2)/(Cp11+CPR1)}-----(식2)
도 3의 본 실시예의 경우에는, (식2)에서 알 수 있듯이, 제1 보상 커패시터(CPR1)와 제2 보상 커패시터(CPR2)의 커패시턴스값을 적절히 조절함으로써, 노이즈 전압(VNS)가 고주파인 경우에도, 제1 예비 노드(NPR1)와 제2 예비 노드(NPR2)의 전압차인 VDIFb를 '0'으로 근접시킬 수 있다.
이에 따라, 본 실시예의 밴드갭 기준 전압 발생회로(100)는, 고주파의 노이즈가 공급 전원에 발생되는 경우에도, 안정적인 밴드갭 기준전압(VBGR)을 제공한다.
계속 도 3을 참조하면, 본 실시예의 밴드갭 기준 전압 발생회로(100)는 보충 커패시터(CTU)를 더 구비한다. 상기 보충 커패시터(CTU)는 상기 제2 예비 노드(NPR2)와 상기 제어 신호(VCON)가 형성되는 제어 노드(NCON) 사이에 형성된다.
상기 보충 커패시터(CTU)에 의하여, 상기 제어 신호(VCON)가 직접적으로 상기 제2 예비 노드(NPR2)에 커플링된다. 상기 보충 커패시터(CTU)가 구비되는 경우, 상기 제1 보상 커패시터(CPR1)와 페어(pair)로 사용되어, 본 실시예의 밴드갭 기준 전압 발생회로(100)는 더욱 용이하게 상기 제1 예비 노드(NPR1)와 상기 제2 예비 노드(NPR2)의 전압차를 '0"에 근접시킬 수 있다.
그 결과, 본 실시예의 밴드갭 기준 전압 발생회로(100)는, 고주파의 노이즈가 공급 전원에 발생되는 경우에도, 더욱 안정적인 밴드갭 기준전압(VBGR)을 제공할 수 있게 된다.
한편, 도 3의 밴드갭 기준 전압 발생회로는 다양한 형태로 변형가능하다.
(제2 실시예)
도 5는 본 발명의 제2 실시예에 따른 밴드갭 기준전압 발생회로(200)를 나타내는 도면이다. 도 5를 참조하면, 본 발명의 제2 실시예에 따른 밴드갭 기준 전압 발생회로(200)는 제1 트랜지스터(221), 제2 트랜지스터(222), 기준 전압 발생부(230) 및 완충 커패시터(CRC)를 구비하며, 밴드갭 기준 전압(VBGR)을 발생한다.
상기 제1 트랜지스터(221)는 제어 신호(VCON)에 의하여 제어되며, 일단자가 공급 전압(VPW)에 커플링되고, 다른 일단자가 제1 예비 노드(NPR1)에 커플링된다. 바람직하기로는, 상기 제1 트랜지스터(221)는 상기 제어 신호(VCON)가 인가되는 베이스 단자와, 상기 공급 전압(VPW)에 연결되는 콜렉터 단자와, 상기 제1 예비 노드(NPR1)에 연결되는 에미터 단자를 가지는 바이폴라 트랜지스터로 구현된다.
상기 제2 트랜지스터(222)는 상기 제어 신호(VCON)에 의하여 제어되며, 일단자가 상기 공급 전압(VPW)에 커플링되고, 다른 일단자가 제2 예비 노드(NPR2)에 커플링된다. 바람직하기로는, 상기 제2 트랜지스터(222)는 상기 제어 신호(VCON)가 인가되는 베이스 단자와, 상기 공급 전압(VPW)에 연결되는 콜렉터 단자와, 상기 제2 예비 노드(NPR2)에 커플링되는 에미터 단자를 가지는 바이폴라 트랜지스터로 구현된다.
상기 기준 전압 발생부(230)는 상기 밴드갭 기준 전압(VBGR)을 발생한다. 이때, 상기 밴드갭 기준 전압(VBGR)은 상기 제1 예비 노드(NPR1) 및 상기 제2 예비 노드(NPR2)의 전압을 따른 레벨을 가진다.
구체적으로, 상기 기준 전압 발생부(230)는 상기 제1 예비 노드(NPR1)와 상기 제2 예비 노드(NPR2)의 전압을 연산 증폭하여, 상기 밴드갭 기준 전압(VBGR)을 발생하는 연산 증폭기(MOP)를 발생한다. 바람직하기로는, 상기 연산 증폭기(MOP)는 반전 입력단(-)은 상기 제1 예비 노드(NPR1)에 연결되고, 비반전 입력단(+)은 상기 제2 예비 노드(NPR2)에 연결되며, 출력단으로 상기 밴드갭 기준 전압(VBGR)을 제공한다. 이때, 상기 밴드갭 기준 전압(VBRG)는 상기 제어 전압(VCON)과 직접 연결되거나, 혹은 커플링되어 구현된다.
또한, 바람직하기로는, 상기 기준 전압 발생부(230)는 제1 접지 저항(RS1), 제2 접지 저항(RS2) 및 조절 저항(RT)을 더 포함한다.
상기 제1 접지 저항(RS1)은 상기 제1 예비 노드(NPR1)와 접지 전압(VSS) 사이에 형성되며, 상기 제2 접지 저항(RS2)은 상기 제2 예비 노드(NPR2)와 상기 접지 전압(VSS) 사이에 형성된다. 그리고, 상기 조절 저항(RT)은 상기 제2 트랜지스터(222)의 다른 일단자인 에미터 단자와 상기 제2 예비 노드(NPR2) 사이에 형성된다.
계속 도 5를 참조하면, 상기 완충 커패시터(CRC)는 상기 제1 트랜지스터(221)의 다른 일단자인 에미터 단자와 상기 제2 트랜지스터(222)의 다른 일단자인 에미터 단자 사이에 형성된다.
상기 완충 커패시터(CRC)에 의하여, 상기 제1 트랜지스터(221)의 에미터 단자와 상기 제2 트랜지스터(222)의 에미터 단자는 서로 커플링된다.
이때, 상기 완충 커패시터(CRC)에 생성되는 임피던스(Zc3)는 (식3)에서와 같이, 상기 노이즈 전압(VNS)의 주파수에 반비례한다.
Zc3=1/(2∏*fn*CRC)-----(식3)
그러므로, 상기 노이즈 전압(VNS)의 주파수가 커지면, 제1 예비 노드(NPR1)와 제2 예비 노드(NPR2)의 전압차인 VDIFb는 '0'으로 근접된다.
이에 따라, 고주파의 노이즈 전압(VNS)가 발생되는 경우에도, 상기 제1 예비 노드(NPR1)와 상기 제2 예비 노드(NPR2) 사이의 전압차는 현저히 감소하게 된다.
그 결과, 본 실시예의 밴드갭 기준 전압 발생회로(200)는 고주파의 노이즈 전압(VNS)이 상기 공급 전원에 발생되는 경우에도, 안정적인 밴드갭 기준전압(VBGR)을 제공할 수 있게 된다.
(제3 실시예)
도 6은 본 발명의 제3 실시예에 따른 밴드갭 기준전압 발생회로(300)를 나타내는 도면이다. 도 6의 제3 실시예는, 제1 실시예의 제1 및 제2 보상 커패시터(CPR1, CPR2)와 제2 실시예의 완충 커패시터(CRC)를 모두 포함하여 구현되는 예이다.
도 6을 참조하면, 본 발명의 제3 실시예에 따른 밴드갭 기준 전압 발생회로(300)는 제1 트랜지스터(321), 제2 트랜지스터(322), 기준 전압 발생부(330), 제1 보상 커패시터(CPR1), 제2 보상 커패시터(CPR2) 및 완충 커패시터(CRC)를 구비하며, 밴드갭 기준 전압(VBGR)을 발생한다.
상기 제1 트랜지스터(321)는 제어 신호(VCON)에 의하여 제어되며, 일단자가 공급 전압(VPW)에 커플링되고, 다른 일단자가 제1 예비 노드(NPR1)에 커플링된다. 바람직하기로는, 상기 제1 트랜지스터(321)는 상기 제어 신호(VCON)가 인가되는 베이스 단자와, 상기 공급 전압(VPW)에 연결되는 콜렉터 단자와, 상기 제1 예비 노드(NPR1)에 연결되는 에미터 단자를 가지는 바이폴라 트랜지스터로 구현된다.
상기 제2 트랜지스터(322)는 상기 제어 신호(VCON)에 의하여 제어되며, 일단자가 상기 공급 전압(VPW)에 커플링되고, 다른 일단자가 제2 예비 노드(NPR2)에 커플링된다. 바람직하기로는, 상기 제2 트랜지스터(322)는 상기 제어 신호(VCON)가 인가되는 베이스 단자와, 상기 공급 전압(VPW)에 연결되는 콜렉터 단자와, 상기 제2 예비 노드(NPR2)에 커플링되는 에미터 단자를 가지는 바이폴라 트랜지스터로 구현된다.
상기 기준 전압 발생부(330)는 상기 밴드갭 기준 전압(VBGR)을 발생한다. 이때, 상기 밴드갭 기준 전압(VBGR)은 상기 제1 예비 노드(NPR1) 및 상기 제2 예비 노드(NPR2)의 전압을 따른 레벨을 가진다.
구체적으로, 상기 기준 전압 발생부(330)는 상기 제1 예비 노드(NPR1)와 상기 제2 예비 노드(NPR2)의 전압을 연산 증폭하여, 상기 밴드갭 기준 전압(VBGR)을 발생하는 연산 증폭기(MOP)를 발생한다. 바람직하기로는, 상기 연산 증폭기(MOP)는 반전 입력단(-)은 상기 제1 예비 노드(NPR1)에 연결되고, 비반전 입력단(+)은 상기 제2 예비 노드(NPR2)에 연결되며, 출력단으로 상기 밴드갭 기준 전압(VBGR)을 제공한다. 이때, 상기 밴드갭 기준 전압(VBRG)는 상기 제어 전압(VCON)과 직접 연결되거나, 혹은 커플링되어 구현된다.
또한, 바람직하기로는, 상기 기준 전압 발생부(330)는 제1 접지 저항(RS1), 제2 접지 저항(RS2) 및 조절 저항(RT)을 더 포함한다.
상기 제1 접지 저항(RS1)은 상기 제1 예비 노드(NPR1)와 접지 전압(VSS) 사이에 형성되며, 상기 제2 접지 저항(RS2)은 상기 제2 예비 노드(NPR2)와 상기 접지 전압(VSS) 사이에 형성된다. 그리고, 상기 조절 저항(RT)은 상기 제2 트랜지스터(322)의 다른 일단자인 에미터 단자와 상기 제2 예비 노드(NPR2) 사이에 형성된다.
계속 도 6을 참조하면, 상기 제1 보상 커패시터(CPR1)는 상기 제어 신호(VCON)가 형성되는 제어 노드(NCON)와 상기 제1 트랜지스터(321)의 다른 일단자인 에미터 사이에 형성되며, 상기 제2 보상 커패시터(CPR2)는 상기 제어 노드(NCON)와 상기 제2 트랜지스터(322)의 다른 일단자인 에미터 사이에 형성된다.
이때, 제1 보상 커패시터(CPR1)와 제2 보상 커패시터(CPR2)의 커패시턴스값을 적절히 조절함으로써, 노이즈 전압(VNS)가 고주파인 경우에도, 제1 예비 노드(NPR1)와 제2 예비 노드(NPR2)의 전압차인 VDIFb를 '0'으로 근접시킬 수 있다.(제1 실시예와 관련하여 기술된 '(식2)' 참조)
그리고, 상기 완충 커패시터(CRC)는 상기 제1 트랜지스터(221)의 다른 일단자인 에미터 단자와 상기 제2 트랜지스터(222)의 다른 일단자인 에미터 단자 사이에 형성된다.
상기 완충 커패시터(CRC)에 의하여, 상기 제1 트랜지스터(221)의 에미터 단자와 상기 제2 트랜지스터(222)의 에미터 단자는 서로 커플링된다. 이에 따라, 고주파의 노이즈 전압(VNS)가 발생되는 경우에도, 상기 제1 예비 노드(NPR1)와 상기 제2 예비 노드(NPR2) 사이의 전압차는 더욱 현저히 감소하게 된다.
그 결과, 본 실시예의 밴드갭 기준 전압 발생회로(300)는 고주파의 노이즈 전압(VNS)이 상기 공급 전원에 발생되는 경우에도, 더욱 안정적인 밴드갭 기준전압(VBGR)을 제공할 수 있게 된다.
계속 도 6을 참조하면, 본 실시예의 밴드갭 기준 전압 발생회로(300)는 보충 커패시터(CTU)를 더 구비한다. 상기 보충 커패시터(CTU)는 상기 제2 예비 노드(NPR2)와 상기 제어 노드(NCON) 사이에 형성된다.
상기 보충 커패시터(CTU)에 의하여, 상기 제어 신호(VCON)가 직접적으로 상기 제2 예비 노드(NPR2)에 커플링된다.
그 결과, 본 실시예의 밴드갭 기준 전압 발생회로(300)는, 제1 및 제2 실시예에서와 마찬가지 원리로, 고주파의 노이즈가 공급 전원에 발생되는 경우에도, 더욱 안정적인 밴드갭 기준전압(VBGR)을 제공할 수 있게 된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (9)

  1. 밴드갭 기준 전압을 발생하는 밴드갭 기준전압 발생회로에 있어서,
    제어 신호에 의하여 제어되며, 일단자가 공급 전압에 커플링되고, 다른 일단자가 제1 예비 노드에 커플링되는 제1 트랜지스터;
    상기 제어 신호에 의하여 제어되며, 일단자가 상기 공급 전압에 커플링되고, 다른 일단자가 제2 예비 노드에 커플링되는 제2 트랜지스터;
    상기 밴드갭 기준 전압을 발생하는 기준 전압 발생부로서, 상기 밴드갭 기준 전압은 상기 제1 예비 노드 및 상기 제2 예비 노드의 전압을 따른 레벨을 가지는 상기 기준 전압 발생부;
    상기 제어 신호가 형성되는 제어 노드와 상기 제1 트랜지스터의 다른 일단자 사이에 형성되는 제1 보상 커패시터; 및
    상기 제어 노드와 상기 제2 트랜지스터의 다른 일단자 사이에 형성되는 제2 보상 커패시터를 구비하는 것을 특징으로 하는 밴드갭 기준전압 발생회로.
  2. 제1항에 있어서, 상기 기준 전압 발생부는
    상기 제1 예비 노드와 상기 제2 예비 노드의 전압을 연산 증폭하여, 상기 밴드갭 기준 전압을 발생하는 연산 증폭기로서, 상기 제어 신호는 상기 밴드갭 기준 전압에 커플링되는 상기 연산 증폭기를 구비하는 것을 특징으로 하는 밴드갭 기준 전압 발생회로.
  3. 제2항에 있어서, 상기 기준 전압 발생부는
    상기 제1 예비 노드와 접지 전압 사이에 형성되는 제1 접지 저항;
    상기 제2 예비 노드와 상기 접지 전압 사이에 형성되는 제2 접지 저항; 및
    상기 제2 트랜지스터의 다른 일단자와 상기 제2 예비 노드 사이에 형성되는 조절 저항을 더 구비하는 것을 특징으로 하는 밴드갭 기준전압 발생회로.
  4. 제1항에 있어서, 상기 밴드갭 기준 전압 발생회로는
    상기 제2 예비 노드와 상기 제어 노드 사이에 형성되는 보충 커패시터를 더 구비하는 것을 특징으로 하는 밴드갭 기준전압 발생회로.
  5. 제1항에 있어서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 각각
    바이폴라 트랜지스터인 것을 특징으로 하는 밴드갭 기준전압 발생회로.
  6. 밴드갭 기준 전압을 발생하는 밴드갭 기준전압 발생회로에 있어서,
    제어 신호에 의하여 제어되며, 일단자가 공급 전압에 커플링되고, 다른 일단자가 제1 예비 노드에 커플링되는 제1 트랜지스터;
    상기 제어 신호에 의하여 제어되며, 일단자가 공급 전압에 커플링되고, 다른 일단자가 제2 예비 노드에 커플링되는 제2 트랜지스터;
    상기 밴드갭 기준 전압을 발생하는 기준 전압 발생부로서, 상기 밴드갭 기준 전압은 상기 제1 예비 노드 및 상기 제2 예비 노드의 전압을 따른 레벨을 가지는 상기 기준 전압 발생부; 및
    상기 제1 트랜지스터의 다른 일단자와 상기 제2 트랜지스터의 다른 일단자 사이에 형성되는 완충 커패시터를 구비하는 것을 특징으로 하는 밴드갭 기준전압 발생회로.
  7. 제6항에 있어서, 상기 기준 전압 발생부는
    상기 제1 예비 노드와 상기 제2 예비 노드의 전압을 연산 증폭하여, 상기 밴드갭 기준 전압을 발생하는 연산 증폭기로서, 상기 제어 신호는 상기 밴드갭 기준 전압에 커플링되는 상기 연산 증폭기를 구비하는 것을 특징으로 하는 밴드갭 기준 전압 발생회로.
  8. 밴드갭 기준 전압을 발생하는 밴드갭 기준전압 발생회로에 있어서,
    제어 신호에 의하여 제어되며, 일단자가 공급 전압에 커플링되고, 다른 일단자가 제1 예비 노드에 커플링되는 제1 트랜지스터;
    상기 제어 신호에 의하여 제어되며, 일단자가 공급 전압에 커플링되고, 다른 일단자가 제2 예비 노드에 커플링되는 제2 트랜지스터;
    상기 밴드갭 기준 전압을 발생하는 기준 전압 발생부로서, 상기 밴드갭 기준 전압은 상기 제1 예비 노드 및 상기 제2 예비 노드의 전압을 따른 레벨을 가지는 상기 기준 전압 발생부;
    상기 제어 신호가 형성되는 제어 노드와 상기 제1 트랜지스터의 다른 일단자 사이에 형성되는 제1 보상 커패시터;
    상기 제어 노드와 상기 제2 트랜지스터의 다른 일단자 사이에 형성되는 제2 보상 커패시터; 및
    상기 제1 트랜지스터의 다른 일단자와 상기 제2 트랜지스터의 다른 일단자 사이에 형성되는 완충 커패시터를 구비하는 것을 특징으로 하는 밴드갭 기준전압 발생회로.
  9. 제8항에 있어서, 상기 기준 전압 발생부는
    상기 제1 예비 노드와 상기 제2 예비 노드의 전압을 연산 증폭하여, 상기 밴드갭 기준 전압을 발생하는 연산 증폭기로서, 상기 제어 신호는 상기 밴드갭 기준 전압에 커플링되는 상기 연산 증폭기를 구비하는 것을 특징으로 하는 밴드갭 기준 전압 발생회로.
KR1020130007099A 2013-01-22 2013-01-22 노이즈에 강한 밴드갭 기준전압 발생회로 KR101404583B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130007099A KR101404583B1 (ko) 2013-01-22 2013-01-22 노이즈에 강한 밴드갭 기준전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130007099A KR101404583B1 (ko) 2013-01-22 2013-01-22 노이즈에 강한 밴드갭 기준전압 발생회로

Publications (1)

Publication Number Publication Date
KR101404583B1 true KR101404583B1 (ko) 2014-06-27

Family

ID=51132085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130007099A KR101404583B1 (ko) 2013-01-22 2013-01-22 노이즈에 강한 밴드갭 기준전압 발생회로

Country Status (1)

Country Link
KR (1) KR101404583B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190068952A (ko) 2017-12-11 2019-06-19 단국대학교 산학협력단 밴드갭 기준전압 발생회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004021577A (ja) 2002-06-17 2004-01-22 Toko Inc 定電圧回路
KR100776160B1 (ko) 2006-12-27 2007-11-12 동부일렉트로닉스 주식회사 밴드갭 기준전압 생성장치
KR20090053641A (ko) * 2007-11-23 2009-05-27 한양대학교 산학협력단 노이즈에 강한 기준 전압 발생 회로
JP2010521029A (ja) 2007-03-13 2010-06-17 アナログ・デバイシズ・インコーポレーテッド 低ノイズ基準電圧回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004021577A (ja) 2002-06-17 2004-01-22 Toko Inc 定電圧回路
KR100776160B1 (ko) 2006-12-27 2007-11-12 동부일렉트로닉스 주식회사 밴드갭 기준전압 생성장치
JP2010521029A (ja) 2007-03-13 2010-06-17 アナログ・デバイシズ・インコーポレーテッド 低ノイズ基準電圧回路
KR20090053641A (ko) * 2007-11-23 2009-05-27 한양대학교 산학협력단 노이즈에 강한 기준 전압 발생 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190068952A (ko) 2017-12-11 2019-06-19 단국대학교 산학협력단 밴드갭 기준전압 발생회로

Similar Documents

Publication Publication Date Title
CN106209025B (zh) 具有工艺及温度补偿的环形振荡器
US8665005B2 (en) Process and temperature insensitive inverter
US10958160B2 (en) Feedback scheme for stable LDO regulator operation
US20160274616A1 (en) Bandgap voltage generation
EP2728748A1 (en) Automatic gain adjusting circuit
US20200083852A1 (en) Amplifier
JP2014087065A (ja) アクティブ・シャント電流計及び被測定デバイスを流れる電流の測定方法
JP2014145758A (ja) インピーダンス・ソース回路及びインピーダンス・ソース回路提供方法
TWI514105B (zh) 使用具有高ｐｓｒｒ之耐耦合的精密電流參考的方法和電壓-電流轉換器電路，以及相關系統
TWI642269B (zh) 補償電路、補償方法及放大電路
KR101404583B1 (ko) 노이즈에 강한 밴드갭 기준전압 발생회로
JPWO2009008458A1 (ja) 補正回路及び試験装置
JP6666999B2 (ja) 検波回路
US9231525B2 (en) Compensating a two stage amplifier
US20050270054A1 (en) Method and apparatus for iddq measuring
US20140347023A1 (en) Semiconductor integrated circuit
JP2010178094A (ja) 半導体集積回路装置
US10063217B2 (en) Current-to-voltage conversion circuit and self-oscillation circuit
CN109782837B (zh) 稳压装置及芯片
US10833631B2 (en) Amplifier bandwidth calibration of continuous time circuit
RU2645129C2 (ru) Компоновка smu, обеспечивающая стабильность rf транзистора
CN115729296A (zh) 一种负载开关中保持功率管导通阻抗恒定的电路
KR101121090B1 (ko) 전원 안정화 회로, 전자 디바이스 및 시험 장치
JP2011170443A (ja) 基準電圧生成回路及び半導体装置
US20210408971A1 (en) Amplifier circuit with temperature compensation

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170510

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 5

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20190522

Year of fee payment: 6

R401 Registration of restoration