JP2003519952A - Ｎ分数周波数シンセサイザ用デルタ−シグマ変調器 - Google Patents

Ｎ分数周波数シンセサイザ用デルタ−シグマ変調器

Info

Publication number
JP2003519952A
JP2003519952A JP2001550879A JP2001550879A JP2003519952A JP 2003519952 A JP2003519952 A JP 2003519952A JP 2001550879 A JP2001550879 A JP 2001550879A JP 2001550879 A JP2001550879 A JP 2001550879A JP 2003519952 A JP2003519952 A JP 2003519952A
Authority
JP
Japan
Prior art keywords
output
quantizer
delta
modulator
accumulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001550879A
Other languages
English (en)
Other versions
JP4768187B2 (ja
Inventor
リリー、トーマス、エイ．ディ．
カズニィーヴスキー、タデウス、エイ．
リプリー、テリー
Original Assignee
コネクサント システムズ、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コネクサント システムズ、インコーポレイテッド filed Critical コネクサント システムズ、インコーポレイテッド
Publication of JP2003519952A publication Critical patent/JP2003519952A/ja
Application granted granted Critical
Publication of JP4768187B2 publication Critical patent/JP4768187B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3028—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Machine Translation (AREA)

Abstract

(57)【要約】 デッドゾーンを備えた少なくとも１つの量子化器を使用するデルタ−シグマ変調器。デッドゾーン量子化器は、その入力がデッドゾーン範囲内にあるときはゼロを出力する。量子化器は、その入力がデッドゾーン範囲より上にあるときは所定値を出力し、デッドゾーン範囲より下にあるときは他の所定値を出力する。量子化器の両デッドゾーン閾値は、入力の上限閾値が下限閾値の正値となるように補完関係をなすことが理想的である。また、累算器ビットを節約するため、デルタ−シグマ変調器は異なる段階で所定数の最上位ビットを選択する。

Description

【発明の詳細な説明】
【０００１】 （発明の属する技術分野） 本発明は、Ｎ分数周波数シンセサイザ（fraction-N frequency synthesizer）
に関し、より詳しくは、このような周波数シンセサイザに使用されるデルタ−シ
グマ変調器に関する。
【０００２】 （発明の背景） Ｎ分数周波数シンセサイザは、これらの一般的なカウンタパートである整数Ｎ
シンセサイザ（integer N synthesizer）に比べて多くの長所を有している。こ
れらの長所として、数ある中で、高周波数分解能、高速チャネルスイッチング、
低インバンド位相ノイズ、外部ＶＣＯでの位相ノイズ条件が厳格でないこと、お
よび直接デジタル変調が可能なこと等がある。
【０００３】 基準周波数の非整数倍を達成する１つの方法として、ディバイダの分割比を種
々の整数間で切り換えて、位相周波数検出器により見出された「平均」ディバイ
ダ出力サイクルがＶＣＯ時間の非整数倍となるようにする方法がある。しかしな
がら、簡単なビットストリーム発生器を用いた場合には、スイッチング作用の結
果として、ディバイダ出力の立上りエッジのディザリングにより、許容できない
ほど高い位相ノイズおよび側波帯がループ帯域幅内に引き起こされる。このため
、低周波ノイズを高周波数にシフトできる高次デルタ−シグマ変調器が必要にな
る。シフトされた低周波ノイズは、次に、ループの低域通過応答によりフィルタ
される。
【０００４】 残念なことに、このような高分解能デルタ−シグマ変調器は、大きなチップ面
積および電力を消費する。このため、集積回路のコスト増大をもたらしかつ携帯
機器の電池サイズを増大させるか電池寿命を短縮する。
【０００５】 大雑把にいえば、デジタルデルタ−シグマ変調器のハードウェアの量は、デル
タ−シグマ変調器の分解能の次数にほぼ比例する。高次変調器は、ベースバンド
量子化ノイズを低減させる良いノイズシェーピングが得られるので好ましいもの
である。送信器および受信器の位相ノイズ条件に適合させるため、小さい量子化
ノイズがしばしば必要になる。高分解能はシンセサイザ出力に非常に低いステッ
プサイズを可能にするので、高分解能も望ましいものである。この低いステップ
サイズは、製造時または野原で無線機器のトリミングを行なうのに有効である。
これらの両特徴（高分解能および高次数）は、デジタルハードウェアの大型化と
いう犠牲を払って得られるものである。
【０００６】 この問題を更に説明すると、パスカルの三角形（Pascals Triangle configura
tion）を実施するために、ＭＡＳＨ １−１−１−１形式の１０ビット４次デル
タ−シグマ変調器は、少量の論理と一緒に４つの１０ビット累算器を必要とする
。Wellsの米国特許第４，６０９，８８１号には、このような累算器が開示され
ている。かくして、４０個の単ビット累算器（ＳＢＡ）に匹敵するものとして、
４つの１０ビット累算器を作ろうとするならば、Wellsの設計では上記三角形に
求められる論理と共に４０個のＳＢＡが必要になる。
【０００７】 他のデルタ−シグマ変調器構成（例えば、Gaskelの米国特許第５，０７９，５
２１号に開示されたもの）として、オーバヘッドをもつものもある。例えば、カ
スケード型第２段すなわち高次段からなるデルタ−シグマ変調器構成は、複雑さ
およびサイズの点でパスカルの三角形再結合回路網と同様な再結合回路網を有し
ている。
【０００８】 オーバヘッドの他の原因は、２以上の次数のデルタ−シグマ変調器に生じる。
ここで、各累算器のビット数は、必要分解能より大きくなくてはならない。一例
として、Heitalaの米国特許第５，０５３，８０２号の図１０は、２４ビットの
２次デルタ−シグマ変調器用の２つの２７ビット累算器を示している。かくして
、３ビット加算器および６つの特別なＳＢＡのオーバヘッド（１つの累算器につ
き３つの特別ＳＢＡ）が必要になる。
【０００９】 シンセサイジング可能な広い周波数範囲に適合させることを望む場合には、こ
のオーバヘッドをより高くすることもできる。この一例が、Heitalaの上記米国
特許の図１０に関連して示されている。必要オーバヘッドの量は、デルタ−シグ
マ変調器への入力に基いて定められる。入力が２４ビットバスに収容できる最大
値に近い場合には、フィードバック論理のビット数または累算器のビット数は、
入力が入力範囲の中間の値に近いときに必要とされる最小値より大きくしなけれ
ばならない。
【００１０】 小型化されたデジタルハードウェアを必要とした場合には、任意の所与のデル
タ−シグマ変調器構成の分解能または次数を小さくしなければならなかった。
【００１１】 従って、オーバヘッドハードウェアの減少および単ビット累算器の数に関する
伝統的な拘束からの解放を可能にするデルタ−シグマ変調器が要望されている。
このような変調器は、占有チップ面積および電力消費が小さく、従って電池寿命
を長くしまたは小型電池を使用できる。
【００１２】 （発明の概要） 本発明は、デッドゾーンを備えた少なくとも１つの量子化器を使用する方法お
よびデルタ−シグマ変調器により従来技術の欠点を解消する。デッドゾーン量子
化器は、その入力がデッドゾーン範囲内にあるときはゼロを出力する。また、デ
ッドゾーン量子化器は、その入力がデッドゾーン範囲より上にあるときは所定値
を出力する。また、デッドゾーン範囲より下にあるときは、量子化器は他の所定
値を出力する。理想的には、量子化器のデッドゾーン閾値は、入力の上限閾値が
下限閾値の正値となるように補完する。
【００１３】 また、累算器ビットを節約するため、デルタ−シグマ変調器は、異なる段で所
定数の最上位ビットを選択する。
【００１４】 一実施形態において、本発明は、入力を受けるべく接続され、かつ入力を量子
化した中間出力および量子化ノイズ信号である剰余出力を生成するプライマリ第
１次デルタ−シグマ変調器と、剰余出力を受けるべく接続され、かつ剰余出力を
量子化した第２出力を発生するセカンダリデルタ−シグマ変調器と、中間出力お
よび第２出力を受けるべく接続され、かつ最終出力を発生する再結合器とを有し
、前記セカンダリデルタ−シグマ変調器は、少なくとも２の次数を有する多段デ
ルタ−シグマ変調器を提供する。
【００１５】 他の実施形態において、本発明は、多数の段および少なくとも１つの量子化器
を有するデルタ−シグマ変調器の構成部品（components）を低減させる方法であ
って、量子化器の出力として、入力信号の所定数の最上位ビットを選択すること
により入力信号を量子化することを含む方法を提供する。
【００１６】 更に別の実施形態において、本発明は、第１累算器と、第２累算器と、前記第
１累算器および前記第２累算器間に接続された打切り（truncation）段とを有し
、前記打切り段は、前記第１累算器のデジタル出力を受け、前記打切り段は、デ
ジタル打切り出力を前記第２累算器に送信し、前記打切り段は、前記第１累算器
のデジタル出力を打切って、前記打切り出力を生成し、そして、前記第１累算器
のデジタル出力は、前記打切り出力より大きいディジット（digits）を有するデ
ルタ−シグマ変調器を提供する。
【００１７】 本発明の他の実施形態は、量子化器と、前記量子化器により導入される量子化
誤差がデジタル数で表されるように前記量子化誤差の量を計算する計算手段と、
前記量子化誤差を表すデジタル数を打切る打切り手段と、を有し、前記量子化器
は、前記計算手段に接続され、前記打切り手段は、前記計算手段に接続されてい
るデルタ−シグマ変調器を提供する。
【００１８】 （発明を実施するための最良の形態） 添付図面に関連して述べる以下の記載を読むことにより、本発明のより良い理
解が得られるであろう。
【００１９】 図１には、デルタ−シグマ変調器１０が示されている。変調器１０への入力２
０は、Ｎ分数乗算器（fractional-N multiplier）の分数部分（fractional part
）である。この入力２０は、１次デルタ−シグマ変調器３０に供給される。この
１次変調器すなわちプライマリ変調器３０の出力４０は、入力２０の量子化バー
ジョンである。また、このプライマリ変調器３０により剰余信号５０が作られる
。
【００２０】 プライマリ変調器出力４０は、再結合器６０に供給される。プライマリ変調器
３０により導入された誤差に相当する剰余信号５０は、第２デルタ−シグマ変調
器７０に供給される。この２次変調器すなわちセカンダリ変調器７０は、少なく
とも１つの２次デルタ−シグマ変調器であるのが好ましい。
【００２１】 セカンダリ変調器７０は、より高い次数のノイズシェ−ピングにより剰余信号
５０を量子化する。セカンダリ変調器７０のこの出力８０は、次に再結合器６０
に送られる。再結合器６０は、プライマリ変調器３０により導入された剰余誤差
が、その量子化された近似値、セカンダリ変調器出力８０により相殺されるよう
に、セカンダリ変調器７０の出力８０とプライマリ変調器出力４０とを結合する
。このセカンダリ変調器出力８０は、セカンダリ変調器７０の高い次数（少なく
とも２次）のために、低いベースバンドの量子化ノイズを持つ。かくして、再結
合器６０は最終出力９０を出力し、この最終出力９０は、量子化により導入され
た最小ノイズを伴う、入力２０の量子化である。
【００２２】 図２には、好ましいプライマリ第１次デルタ−シグマ変調器３０が示されてい
る。この変調器３０は、加算器１００で入力２０を受ける。加算器１００は、こ
の入力２０を有効な剰余信号５０に加算する。加算器１００の出力は、遅延ユニ
ット１１０により受けられる。
【００２３】 遅延ユニット１１０の出力１１５は、量子化器１２０および第２加算器１３０
により受けられる。量子化器１２０は、デッドゾーン量子化器である。すなわち
、量子化器１２０の入力の或る値に対して、量子化器１２０はゼロを出力する。
入力のこのデッドゾーン範囲内では、量子化器１２０はゼロ出力を持つ。量子化
器１２０への入力がデッドゾーン範囲より上であると、量子化器は１を出力する
。入力がデッドゾーン範囲より下であると、量子化器は−１を出力する。
【００２４】 量子化器１２０の出力４０は、プライマリ変調器出力４０である。この出力４
０は、利得段１４０にも供給される。この利得段１４０の出力１５０は、第２加
算器１３０により遅延ユニット出力１１５から減じられる。
【００２５】 遅延ユニット１１０は、レジスタとして機能できるＤフリップフロップにより
実行される。量子化器１２０がそのデッドゾーン内にあるとき、すなわち出力４
０がゼロであるときは、剰余信号５０は、遅延ユニット１１０により形成される
有効レジスタのコンテンツに等しい。量子化器１２０が−１の出力を有する場合
には、剰余信号５０は、遅延ユニット出力１１５（Ｄフリップフロップにより形
成されるレジスタのコンテンツが有効である）と、利得出力１５０との合計であ
る。図面において、利得出力が２19で、量子化器出力４０が１であるときは、遅
延ユニット出力１１５から２19が減じられる。量子化器出力４０が−１であると
きは、遅延ユニット出力１１５に２19が加えられる。
【００２６】 この用例では、加算器１００は２２ビット加算器である。しかしながら、遅延
ユニット１１０（この場合もレジスタが有効である）のコンテンツへの２19の加
算および減算は３つの最上位ビット（ＭＳＢ）に影響を与えるに過ぎないので、
下位の１４ビット（１４ＬＳＢ）は影響を受けない。従って、下位の１４ビット
を第２加算器１３０に通す必要はなく、直接剰余信号５０に進む。
【００２７】 ここで、第２加算器１３０および利得段１４０の機能を開示したが、これらの
実行は、当業者にとって簡単に理解されよう。
【００２８】 図３には、第３次デルタ−シグマ変調器が示されている。この変調器は、図１
に示したセカンダリ変調器７０として使用できる。しかしながら、セカンダリ変
調器７０に、第２次デルタ−シグマ変調器すなわち高次のデルタ−シグマ変調器
を使用できることに留意すべきである。
【００２９】 図３に示す第３次変調器は、セカンダリ第１次デルタ−シグマ変調器１６０と
、セカンダリ第２次デルタ−シグマ変調器１７０とからなる。これらの両変調器
１６０、１７０は、図１に示しかつ上述したデッドゾーン量子化器１２０と同様
のデッドゾーン量子化器を使用している。
【００３０】 セカンダリ第２次変調器１６０は、剰余信号５０を受けて、剰余信号５０から
、第１加算器２００を介して第１利得段１９０の出力１８０を減じる。この加算
器２００の出力２１０は、第１累算器２２０により受けられる。第１累算器２２
０の出力は、第１打切り段２４０に供給される。この第１打切り段２４０は、第
１累算器２２０の出力２３０から最上位ビット（複数：ＭＳＢs）を選択する。
かくして、第１累算器２２０は、２２ビット剰余信号５０を収容するのに２２ビ
ットを必要としているが、第２累算器２５０は、第１打切り段２４０が存在する
ために１２ビットを必要とするに過ぎない。累算器２２０からの１０個のＬＳＢ
はこれ以上処理されない。ビットのこのような打切りによるノイズは無視できる
ことが試験により証明されている。
【００３１】 第２累算器２５０の出力２６０は、次に、量子化器２７０に供給される。この
量子化器２７０は機能の点で前述の量子化器１２０と同じである。
【００３２】 図３から理解されようが、量子化器２７０の出力２８０は、フィルタ２９０お
よび第２利得段３００に供給される。フィルタ段２９０の出力３１０は、第１利
得段１９０により受けられる。第２利得段３００の出力は、第２加算器３２０に
より受けられる。第２加算器３２０はまた、第２累算器２５０の出力２６０を受
ける。
【００３３】 かくして、量子化器２７０が０の出力をもつとき（そのデッドゾーン内にある
とき）、剰余信号５０は直接第１累算器２２０に導かれる。また、第２加算器３
２０の出力３３０は、第２累算器２５０のコンテンツである。一方、量子化器２
７０が−１の出力をもつときは、第２加算器３２０により２19の利得が加算され
て出力３３０を作る。また、この場合に、以前の量子化器出力が１であったとき
は、３×２19の利得も剰余信号５０に加算され、第１累算器２２０により受けら
れる。
【００３４】 第３の場合には、量子化器出力２８０が１で、以前の量子化器出力が−１であ
ったときは、３×２19が加算器２００により剰余値５０から減じられ、かつ加算
器３２０により第２累算器２５０の値から減じられる。
【００３５】 しかしながら、加算器３２０の出力３３０を受けるための第２打切り段３４０
が配置されている。打切り段３４０は、出力３３０の６つのＭＳＢを選択する。
出力３３０は、１２ビットをもつ累算器２５０のコンテンツと利得段３００（３
つのＭＳＢのみに影響を与える）との合計/差であるので、出力３３０は１２ビ
ットになる。打切り段３４０は、打切り出力３５０のための６ビットを残して、
出力３３０の６つのＬＳＢを打切る。この打切り出力３５０は、次に、セカンダ
リ第２次デルタ−シグマ変調器１７０に供給される。
【００３６】 出力３３０が量子化器２７０により導入される量子化を表すという点で、出力
３３０は剰余信号５０に似ていることに留意されたい。
【００３７】 このことから、セカンダリ変調器１７０に必要とされる最大幅の累算器または
加算器は６ビット幅である。
【００３８】 セカンダリ変調器１６０の量子化器２７０と、変調器１２０の量子化器３６０
との相互作用により、累算器出力２６０が変調器１７０の累算器３７０に到達す
る前であっても、累算器出力２６０が低減される。
【００３９】 量子化器２７０が１を出力しかつ量子化器３６０も１を出力するときは、累算
器出力２６０が累算器３７０に到達する前であっても、２×２19の合計が累算器
出力２６０から減じられる。これは、加算器３８０および利得段３９０が設けら
れていることによる。利得段３９０は、量子化器３６０から出力４００を受け、
かつ出力４００に基いて、加算器３８０により出力３５０から２19が加算または
減算される。しかしながら、加算器３２０および利得段３００が設けられている
ため、剰余２19は、累算器出力２６０から加算または減算できる。かくして、両
量子化器２７０、３６０の出力が１であるときは、累算器出力２６０が打切り出
力３５０に方向転換するときに、累算器出力２６０から２×２19が減じられる。
【００４０】 セカンダリ変調器１７０において、加算器３８０の出力４１０は累算器３７０
により受けられる。この累算器３７０の出力４２０は、前述の量子化器と同様な
量子化器３６０により受けられる。この量子化器３６０の出力４００は、フィル
タ４３０、４４０により連続的に受けられる。
【００４１】 これらのフィルタの出力は、加算器４６０により量子化器出力２８０に加えら
れる信号４５０である。この加算器４６０はセカンダリ出力８０を発生する。
【００４２】 変調器１０の最後の構成部品は再結合器６０である。図４には、再結合器６０
の２−変換図が示されている。再結合器６０はプライマリ変調器出力４０および
セカンダリ出力８０を受ける。フィルタ４７０は、セカンダリ出力８０が到達す
るまで変調器出力４０を遅延させる。フィルタ４８０は、加算器４９０により関
連する変調器出力４０からセカンダリ出力８０を減じることができる。加算器４
４０の出力は、最終出力９０である。
【００４３】 上記本発明を理解できる者であれば、ここに開示した原理を用いて他の設計が
可能であろう。本願の特許請求の範囲に含まれるこのような全ての設計は、本発
明の一部を構成するものと考えられる。
【図面の簡単な説明】
【図１】 本発明による変調器のブロック図である。
【図２】 本発明による第１次デルタ−シグマ変調器のブロック図のｚ−変換図である。
【図３】 本発明による第３次デルタ−シグマ変調器のｚ−変換図である。
【図４】 本発明による再結合器のｚ−変換図である。
【手続補正書】
【提出日】平成１４年７月１１日（２００２．７．１１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】 請求項１記載の変調器であって、 前記プライマリデルタ−シグマ変調器は、第１加算器と、第２加算器と、遅延
ユニットと、デッドゾーンを備えかつ中間出力を発生する量子化器と、利得段と
を有し、 前記第１加算器は、前記第２加算器の入力および出力を受けかつこれらを加算
するように接続され、 前記遅延ユニットは、前記第１加算器と前記量子化器との間に接続され、 前記利得段は、前記量子化器から中間出力を受けるように接続され、 前記第２加算器は、前記遅延ユニットの出力および前記利得段の出力を受けか
つ前記遅延ユニットの出力から前記利得段の出力を減算するように接続され、そ
して、 前記剰余出力は、前記第２加算器の出力であること を特徴とする変調器。 “OUT PUT”の訳が“出力”であるにもかかわらず誤って“入力”と記載した。
【手続補正書】
【提出日】平成１４年７月１２日（２００２．７．１２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カズニィーヴスキー、タデウス、エイ． カナダ国、オンタリオ州 ケイ１ゼット ５ジェイ２、オタワ、ハイクロフト アベ ニュー 460 (72)発明者 リプリー、テリー フランス国、グルノーブル エフ−38100、 ローレン ザッチオ 21アール Ｆターム(参考） 5J064 AA04 BA03 BB07 BB12 BC04 BC08 BC09 BC11 BC16 BC19

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 多段デルタ−シグマ変調器であって、 入力を受けるべく接続され、かつ入力を量子化した中間出力および量子化ノイ
    ズ信号である剰余出力を生成するプライマリ第１次デルタ−シグマ変調器と、 剰余出力を受けるべく接続され、かつ剰余出力を量子化した第２出力を発生す
    るセカンダリデルタ−シグマ変調器と、 中間出力および第２出力を受けるべく接続され、かつ最終出力を発生する再結
    合器と、を有し、 前記セカンダリデルタ−シグマ変調器は、少なくとも２の次数を有すること を特徴とする多段デルタ−シグマ変調器。
  2. 【請求項２】 請求項１記載の変調器であって、 前記プライマリデルタ−シグマ変調器は、第１加算器と、第２加算器と、遅延
    ユニットと、デッドゾーンを備えかつ中間出力を発生する量子化器と、利得段と
    を有し、 前記第１加算器は、前記第２加算器の入力および出力を受けかつこれらを加算
    するように接続され、 前記遅延ユニットは、前記第１加算器と前記量子化器との間に接続され、 前記利得段は、前記量子化器から中間出力を受けるように接続され、 前記第２加算器は、前記遅延ユニットの出力および前記利得段の出力を受けか
    つ前記遅延ユニットの出力から前記利得段の出力を減算するように接続され、そ
    して、 前記剰余出力は、前記第２加算器の入力であること を特徴とする変調器。
  3. 【請求項３】 請求項１記載の変調器であって、 前記セカンダリデルタ−シグマ変調器は、デッドゾーンをもつ量子化器を備え
    たセカンダリ第２次デルタ−シグマ変調器であって、セカンダリ第１次デルタ−
    シグマ変調器が前記剰余出力を受けるように接続された前記セカンダリ第２次デ
    ルタ−シグマ変調器と、デッドゾーンをもつ量子化器を備えた前記セカンダリ第
    １次デルタ−シグマ変調器であって、前記セカンダリ第２次デルタ−シグマ変調
    器が前記セカンダリ第２次デルタ−シグマ変調器の出力を受けるように接続され
    た前記セカンダリ第１次デルタ−シグマ変調器と、を有し、 デッドゾーンは、前記量子化器への入力が２つの所定値の間にあるとき、前記
    量子化器出力がゼロである１つの入力範囲であること を特徴とする変調器。
  4. 【請求項４】 請求項３記載の変調器であって、 前記セカンダリ第２次デルタ−シグマ変調器は、前記剰余出力を受ける第１加
    算器と、第１累算器と、第２累算器と、第２加算器と、第１利得段と、第２利得
    段と、第１打切り（truncation）ブロックと、第２打切りブロックと、第１フィ
    ルタブロックと、デッドゾーンを備えた量子化器と、を有し、 前記第１加算器は、前記剰余出力から前記第１利得段の出力を減算し、 前記第１累算器は、前記第１加算器の出力を受け、 前記第１打切りブロックは、前記第１累算器の出力を受け、 前記第２累算器は、前記第１打切りブロックの出力を受け、 前記量子化器は、前記第２累算器の出力を受け、 前記量子化器の出力は、前記第１フィルタブロックおよび前記第２利得段によ
    り受けられ、 前記第１フィルタブロックの出力は、前記第１利得段により受けられ、 前記第２加算器は、前記第２累算器の出力から前記第２利得段の出力を減算し
    、そして、 前記第２打切りブロックは、前記第２加算器の出力を受けること を特徴とする変調器。
  5. 【請求項５】 請求項４記載の変調器であって、 前記セカンダリ第１次デルタ−シグマ変調器は、第３加算器と、第３累算器と
    、デッドゾーンを備えた第２量子化器と、第３利得段と、第２フィルタブロック
    と、第３フィルタブロックと、を有し、 前記第３加算器は、前記第２打切りブロックの出力から前記第３利得段の出力
    を減算し、 前記第３累算器は、前記第３加算器の出力を受け、 前記第２量子化器は、前記第３累算器の出力を受け、 前記第３利得段は、前記第２量子化器の出力を受け、 前記第２フィルタブロックは、前記第２量子化器の出力を受け、そして、 前記第３フィルタブロックは、前記第２フィルタブロックの出力を受けること を特徴とする変調器。
  6. 【請求項６】 請求項５記載の変調器であって、 第４加算器が前記第１量子化器の出力を受けかつこれを加算し、かつ前記第１
    量子化器の出力および前記第３フィルタブロックの出力を加算して、前記第２出
    力を生成すること を特徴とする変調器。
  7. 【請求項７】 請求項１記載の変調器であって、 前記プライマリ第１次変調器と前記再結合器との間で順番（sequence）に接続
    された複数のデルタ−シグマ変調器を更に有し、これらのデルタ−シグマ変調器
    のうちの１つは、デッドゾーンをもつ量子化器を用いて前記量子化器への入力信
    号を量子化し、ここで前記デッドゾーンは１つの入力範囲であり、前記量子化器
    への入力が２つの所定値の間の値を有する場合、前記量子化器の出力がゼロであ
    ること を特徴とする変調器。
  8. 【請求項８】 請求項７記載の変調器であって、 前記量子化器は、量子化器の出力として、前記入力信号から所定数の最上位ビ
    ットを選択すること を特徴とする変調器。
  9. 【請求項９】 多数の段を持つデルタ−シグマ変調器であって、少なくとも１つの量子化器を
    有する前記デルタ−シグマ変調器の構成部品（components）を低減させる方法に
    おいて、 前記量子化器の出力として、入力信号の所定数の最上位ビットを選択すること
    により、前記入力信号を量子化することを含むこと を特徴とする方法。
  10. 【請求項１０】 請求項９記載の方法であって、 前記変調器の少なくとも１つの段において、デッドゾーンを備えた量子化器を
    使用することをさらに含み、前記デッドゾーンは１つの入力範囲であり、前記量
    子化器への入力が２つの所定値の間にある場合、前記量子化器の出力がゼロであ
    ること を特徴とする方法。
  11. 【請求項１１】 請求項９記載の方法であって、 前記入力信号は、前記変調器の異なる段において、前記入力信号から所定数の
    最上位ビットを連続的に選択することにより量子化されること を特徴とする方法。
  12. 【請求項１２】 請求項９記載の方法であって、 前記量子化器により導入される量子化誤差を表すデジタル数を打切る(truncat
    ion）ことを含むこと を特徴とする方法。
  13. 【請求項１３】 デルタ−シグマ変調器であって、 第１累算器と、第２累算器と、前記第１累算器および前記第２累算器間に接続
    された打切り（truncation）段と、を有し、 前記打切り段は、前記第１累算器のデジタル出力を受け、 前記打切り段は、デジタル打切り出力を前記第２累算器に送信し、 前記打切り段は、前記第１累算器のデジタル出力を打切って、前記打切り出力
    を生成し、そして、 前記第１累算器の前記デジタル出力は、前記打切り出力より大きいディジット
    （digits）を有すること を特徴とするデルタ−シグマ変調器。
  14. 【請求項１４】 請求項１３記載のデルタ−シグマ変調器であって、 前記打切り出力は、前記第１累算器の前記デジタル出力から所定数のビットを
    選択することにより生成されること を特徴とするデルタ−シグマ変調器。
  15. 【請求項１５】 デルタ−シグマ変調器であって、 量子化器と、前記量子化器により導入される量子化誤差がデジタル数で表され
    るように、当該量子化誤差の量を計算する計算手段と、前記量子化誤差を表すデ
    ジタル数を打切る（truncation）打切り手段と、を有し、 前記量子化器は、前記計算手段に接続され、そして、 前記打切り手段は、前記計算手段に接続されていること を特徴とするデルタ−シグマ変調器。
  16. 【請求項１６】 請求項１５記載のデルタ−シグマ変調器であって、 前記打切り手段は、前記量子化誤差を表すデジタル数を、当該デジタル数から
    所定数のビットを選択することで打切ること を特徴とするデルタ−シグマ変調器。
JP2001550879A 2000-01-07 2001-01-05 Ｎ分数周波数シンセサイザ用デルタ−シグマ変調器 Expired - Lifetime JP4768187B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CA2,294,404 2000-01-07
CA002294404A CA2294404C (en) 2000-01-07 2000-01-07 Delta-sigma modulator for fractional-n frequency synthesis
PCT/CA2001/000019 WO2001050611A2 (en) 2000-01-07 2001-01-05 Delta-sigma modulator for fractional-n frequency synthesis

Publications (2)

Publication Number Publication Date
JP2003519952A true JP2003519952A (ja) 2003-06-24
JP4768187B2 JP4768187B2 (ja) 2011-09-07

Family

ID=4165021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001550879A Expired - Lifetime JP4768187B2 (ja) 2000-01-07 2001-01-05 Ｎ分数周波数シンセサイザ用デルタ−シグマ変調器

Country Status (8)

Country Link
US (1) US6570518B2 (ja)
EP (1) EP1245081B1 (ja)
JP (1) JP4768187B2 (ja)
AT (1) ATE252293T1 (ja)
CA (1) CA2294404C (ja)
DE (1) DE60100989T2 (ja)
TW (1) TW507426B (ja)
WO (1) WO2001050611A2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6920182B2 (en) * 2001-01-09 2005-07-19 Microtune (Texas), L.P. Delta-sigma modulator system and method
US7187237B1 (en) * 2002-10-08 2007-03-06 Impinj, Inc. Use of analog-valued floating-gate transistors for parallel and serial signal processing
US7049872B2 (en) * 2002-10-08 2006-05-23 Impinj, Inc. Use of analog-valued floating-gate transistors to match the electrical characteristics of interleaved and pipelined circuits
US6954159B1 (en) 2003-07-01 2005-10-11 Impinj, Inc. Low distortion band-pass analog to digital converter with feed forward
US6873281B1 (en) * 2003-08-28 2005-03-29 Impinj, Inc. Interleaved digital correction for MASH delta-sigma ADC
JP3718706B2 (ja) * 2003-10-28 2005-11-24 松下電器産業株式会社 デルタ・シグマ変調装置
CN1954500B (zh) * 2004-04-02 2010-06-09 卡贝研发有限公司 一种△-∑调制器及一种可配置滤波器
WO2005096502A1 (en) * 2004-04-02 2005-10-13 Kaben Research Inc. Multiple stage delta sigma modulators
WO2006054148A1 (en) * 2004-11-16 2006-05-26 Acco An integrated ultra-wideband (uwb) pulse generator
EP1935026A1 (en) 2005-10-12 2008-06-25 Acco Insulated gate field-effet transistor having a dummy gate
US7629912B2 (en) * 2005-12-06 2009-12-08 Nxp B.V. Analog-to-digital converter of the sigma delta type
KR100764377B1 (ko) * 2006-04-17 2007-10-08 삼성전기주식회사 엣지형 백라이트 유닛
US9240402B2 (en) 2008-02-13 2016-01-19 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US7969243B2 (en) * 2009-04-22 2011-06-28 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US8928410B2 (en) 2008-02-13 2015-01-06 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US7863645B2 (en) * 2008-02-13 2011-01-04 ACCO Semiconductor Inc. High breakdown voltage double-gate semiconductor device
WO2010032184A2 (en) 2008-09-16 2010-03-25 Nxp B.V. Signal processing using timing comparison
US7808415B1 (en) * 2009-03-25 2010-10-05 Acco Semiconductor, Inc. Sigma-delta modulator including truncation and applications thereof
US7952431B2 (en) * 2009-08-28 2011-05-31 Acco Semiconductor, Inc. Linearization circuits and methods for power amplification
US8532584B2 (en) 2010-04-30 2013-09-10 Acco Semiconductor, Inc. RF switches
US9503120B1 (en) 2016-02-29 2016-11-22 Analog Devices Global Signal dependent subtractive dithering
US10831159B2 (en) 2018-12-14 2020-11-10 Silicon Laboratories Inc. Apparatus for time-to-digital converters and associated methods
US10763869B2 (en) * 2018-12-14 2020-09-01 Silicon Laboratories Inc. Apparatus for digital frequency synthesizers and associated methods
US11545985B2 (en) 2018-12-14 2023-01-03 Silicon Laboratories Inc. Apparatus for digitally controlled oscillators and associated methods
US10848176B1 (en) * 2019-10-01 2020-11-24 Raytheon Company Digital delta-sigma modulator with non-recursive computation of residues

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148919A (ja) * 1989-11-06 1991-06-25 Fujitsu Ltd オーバーサンプリング型ａｄ変換器
JPH0430618A (ja) * 1990-05-24 1992-02-03 Matsushita Electric Ind Co Ltd 量子化器
JPH04200117A (ja) * 1990-11-29 1992-07-21 Matsushita Electric Ind Co Ltd 多段ノイズシェーピング型量子化器
JPH04320113A (ja) * 1991-04-19 1992-11-10 Matsushita Electric Ind Co Ltd ノイズシェーピング型量子化器
JPH04329714A (ja) * 1991-04-30 1992-11-18 Nec Ic Microcomput Syst Ltd ノイズシェーバ回路
JPH06237176A (ja) * 1990-04-06 1994-08-23 General Electric Co <Ge> 三次シグマ−デルタ・アナログ−デジタル変換器回路網
JPH08107362A (ja) * 1994-10-06 1996-04-23 Matsushita Electric Ind Co Ltd ノイズシェーピング型再量子化器
JPH08307276A (ja) * 1995-05-12 1996-11-22 Yamaha Corp フィルタ処理回路
WO1999014859A1 (en) * 1997-09-16 1999-03-25 Telefonaktiebolaget Lm Ericsson (Publ) A post-filtered δς for controlling a phase locked loop m odulator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01204528A (ja) * 1988-02-10 1989-08-17 Fujitsu Ltd Ａ／ｄ変換器
GB2238434B (en) * 1989-11-22 1994-03-16 Stc Plc Frequency synthesiser
US5055802A (en) * 1990-04-30 1991-10-08 Motorola, Inc. Multiaccumulator sigma-delta fractional-n synthesis
JP3033162B2 (ja) * 1990-09-20 2000-04-17 ソニー株式会社 ノイズシェーピング回路
US5369403A (en) * 1992-09-01 1994-11-29 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Dual quantization oversampling digital-to-analog converter
US5446460A (en) * 1993-11-03 1995-08-29 Advanced Micro Devices, Inc. Fourth-order cascaded sigma-delta modulator
US5654711A (en) * 1995-06-07 1997-08-05 Asahi Kasei Microsystems Ltd. Analog-to-digital converter with local feedback
NZ335704A (en) * 1999-05-11 2001-01-26 Tait Electronics Ltd Nested digital modulators for frequency synthesis

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148919A (ja) * 1989-11-06 1991-06-25 Fujitsu Ltd オーバーサンプリング型ａｄ変換器
JPH06237176A (ja) * 1990-04-06 1994-08-23 General Electric Co <Ge> 三次シグマ−デルタ・アナログ−デジタル変換器回路網
JPH0430618A (ja) * 1990-05-24 1992-02-03 Matsushita Electric Ind Co Ltd 量子化器
JPH04200117A (ja) * 1990-11-29 1992-07-21 Matsushita Electric Ind Co Ltd 多段ノイズシェーピング型量子化器
JPH04320113A (ja) * 1991-04-19 1992-11-10 Matsushita Electric Ind Co Ltd ノイズシェーピング型量子化器
JPH04329714A (ja) * 1991-04-30 1992-11-18 Nec Ic Microcomput Syst Ltd ノイズシェーバ回路
JPH08107362A (ja) * 1994-10-06 1996-04-23 Matsushita Electric Ind Co Ltd ノイズシェーピング型再量子化器
JPH08307276A (ja) * 1995-05-12 1996-11-22 Yamaha Corp フィルタ処理回路
WO1999014859A1 (en) * 1997-09-16 1999-03-25 Telefonaktiebolaget Lm Ericsson (Publ) A post-filtered δς for controlling a phase locked loop m odulator

Also Published As

Publication number Publication date
ATE252293T1 (de) 2003-11-15
TW507426B (en) 2002-10-21
WO2001050611A2 (en) 2001-07-12
WO2001050611A3 (en) 2001-11-29
JP4768187B2 (ja) 2011-09-07
CA2294404A1 (en) 2001-07-07
US20010035835A1 (en) 2001-11-01
DE60100989D1 (de) 2003-11-20
CA2294404C (en) 2004-11-02
DE60100989T2 (de) 2004-05-19
EP1245081B1 (en) 2003-10-15
EP1245081A2 (en) 2002-10-02
US6570518B2 (en) 2003-05-27

Similar Documents

Publication Publication Date Title
JP2003519952A (ja) Ｎ分数周波数シンセサイザ用デルタ−シグマ変調器
US7324030B2 (en) Multiple stage delta sigma modulators
EP0368610B1 (en) A method of cascading two or more sigma-delta modulators and a sigma-delta modulator system
JP5496399B2 (ja) 短縮化処理を有するシグマデルタ変調器及びその適用
US5682161A (en) High-order delta sigma modulator
JP2004522361A (ja) 係数可変補間器および係数可変補間器を組み込んだ可変周波数合成器
US7024171B2 (en) Fractional-N frequency synthesizer with cascaded sigma-delta converters
JP3364206B2 (ja) 周波数シンセサイザ装置、通信装置、周波数変調装置及び周波数変調方法
FI90296B (fi) Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä
KR20070080322A (ko) 지연된 클럭 신호들을 이용하여 시그마-델타 변조시노이즈을 줄이는 방법과 이를 이용한 프랙셔널 분주 방식의위상고정루프
JP2002076898A (ja) ノイズシェーパ
EP0660530A1 (en) Cascaded sigma-delta modulators
Ye et al. Reduced complexity MASH delta–sigma modulator
Hosseini et al. Architectures for maximum-sequence-length digital delta-sigma modulators
JP4058175B2 (ja) 音声信号処理装置
US8897400B2 (en) Suppression of interference in digital frequency synthesis, more particularly in a time reference of a navigation signal transmitting device
CN107623523B (zh) 一种基于总线分割的数字σδ调制器
EP0845868B1 (en) Signal processors
Athar et al. Design and FPGA implementation of a 2nd order adaptive delta sigma modulator with one bit quantization
CN100397913C (zh) 一种采用csd方法实现的误差反馈型高阶△∑调制器
Kennedy Recent advances in the analysis, design and optimization of Digital Delta-Sigma Modulators
JP3799146B2 (ja) １ビット信号処理装置
Luong et al. A Spur-Free Low-Complexity Hybrid Nested Bus-Splitting/SP-MASH Digital Delta-Sigma Modulator
Mo et al. A high-throughput spur-free hybrid nested bus-splitting/HK-MASH digital delta-sigma modulator
Temenos et al. Hardware optimization methodology of multi-step look-ahead sigma-delta modulators

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040408

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040625

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100831

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100922

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100928

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110616

R150 Certificate of patent or registration of utility model

Ref document number: 4768187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term