JPH04320113A - ノイズシェーピング型量子化器 - Google Patents

ノイズシェーピング型量子化器

Info

Publication number
JPH04320113A
JPH04320113A JP8850791A JP8850791A JPH04320113A JP H04320113 A JPH04320113 A JP H04320113A JP 8850791 A JP8850791 A JP 8850791A JP 8850791 A JP8850791 A JP 8850791A JP H04320113 A JPH04320113 A JP H04320113A
Authority
JP
Japan
Prior art keywords
quantizer
noise shaping
shaping type
input
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8850791A
Other languages
English (en)
Inventor
Takeyuki Takayama
強之 高山
Tetsuhiko Kaneaki
哲彦 金秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8850791A priority Critical patent/JPH04320113A/ja
Publication of JPH04320113A publication Critical patent/JPH04320113A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は語長の長いデジタル信号
を高速サンプリングされた語長の短いデジタル信号に変
換する量子化器に関する。
【0002】
【従来の技術】近年、デジタル信号処理技術の向上によ
り従来アナログ処理されていた信号がデジタル処理化さ
れてきている。これに伴い、デジタルアナログ変換器の
高性能化,ローコスト化がさらに重要となってきている
。これら目的のために、ノイズシェーピング型の量子化
器がよく用いられている。ノイズシェーピングを用いた
量子化器としては、例えば、特開昭63−209334
号公報に多段ノイズシェーピング型による量子化器が示
されている。この量子化器を用いると、発振等を起こす
ことのない安定な高次のノイズシェーピングを行うこと
ができる。
【0003】以下に従来の多段ノイズシェーピング型に
よる量子化器について説明する。図10は従来の多段ノ
イズシェーピング型による量子化器の一例を示すもので
ある。図10において、10はメインループとなる1次
のノイズシェーピング型量子化器であり、第1の局部量
子化器7、減算器4、レジスタ5、加算器3によって構
成されている。そして11はサブループとなる2次のノ
イズシェーピング型量子化器であり、第2の局部量子化
器8、減算器4、レジスタ5、加算器3、および乗算器
6によって構成されている。さらに前記サブループ11
の出力は、微分器9によって1回微分され、さらに微分
器9の出力と、メインループ10の出力とを加算器3に
よって加算することにより、出力信号2を得る以上のよ
うに構成された従来の多段ノイズシェーピング型量子化
器に対して、その動作を説明する。まずメインループ1
0は入力信号1(IN)に対して1次のノイズシェーピ
ングを行う。従ってその出力信号13(OUTm)は下
式のようになる。ただし、下式におけるVq1とは前記
第1の局部量子化器7において付加される量子化誤差の
ことである。
【0004】
【数1】
【0005】次にサブループ11は、前記量子化誤差V
q1を逆極性にした信号12(−Vq1)を入力とし、
この入力信号に対して、2次のノイズシェーピングを行
う。 そしてさらに前記サブループ11の出力に対して、微分
器9によって(1−Z−1)といった微分演算を行う。 従って微分器9の出力信号14(OUTs)は下式のよ
うになる。ただし、下式におけるVq2とは前記第2の
局部量子化器8において付加される量子化誤差のことで
ある。
【0006】
【数2】
【0007】そして最終的に、前記メインループ10の
出力13(OUTm)と微分器9の出力14(OUTs
)とを加算器3によって加えあわせ、出力信号2(OU
T)を得る。従って出力信号2は下式のようになり、第
1の局部量子化器7によって付加される量子化誤差Vq
1は完全に打ち消され、全体として、3次のノイズシェ
ーピングを行った事になる。
【0008】
【数3】
【0009】また図11に第1の局部量子化器7の入出
力特性、図12に第2の局部量子化器8の入出力特性を
示す。図11および図12におけるPとは各局部量子化
器の量子化ステップの1/2の値である。そして個々の
ノイズシェーパーが安定に動作するための条件は、各局
部量子化器の量子化誤差(Vq1,Vq2)が−P〜+
Pの範囲におさまる事である。メインループ10は1次
のノイズシェーパーであるため、帰還回路のゲインは1
倍であり、加算器3によって入力信号1に加えられる帰
還信号は、−P〜+Pの範囲におさまる。従って第1の
局部量子化器7が図11に示すような入出力特性を持つ
場合は、入力信号1の振幅を−6P〜+6Pとすれば、
第1の局部量子化器7の入力信号は−7P〜+7Pとな
る。 この時、量子化誤差Vq1は常に−P〜+Pの範囲にお
さまるため、メインループ10は常に安定に動作する。 次にサブループ11は2次のノイズシェーパーであるた
め、帰還回路のゲインは最大3倍であり、加算器3によ
って入力信号12(−Vq1)に加えられる帰還信号は
、−3P〜+3Pの範囲となる。前記のようにメインル
ープ10が常に安定に動作する場合、サブループ11の
入力信号12(−Vq1)は−P〜+Pとなるので、第
2の局部量子化器8の入力信号は−4P〜+4Pとなる
。この場合サブループ11を安定に動かすためには、最
低でも図12に示したような4値出力の局部量子化器が
必要となる。そして第2の局部量子化器8の出力階調が
4値であれば、微分器9の出力階調は7値となってしま
う。
【0010】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、サブループの局部量子化器の出力階調が
多くなるため、全体の出力に占めるメインループの割合
が少なくなり、ダイナミックレンジやS/N比が悪くな
るといった問題点を有していた。
【0011】本発明は上記従来の問題点を解決するもの
で、サブループの局部量子化器の出力階調を減らせる事
によって、出力振幅を大きくして、ダイナミックレンジ
やS/N比を向上させる事を目的として、なされたもの
である。
【0012】
【課題を解決するための手段】上記課題を解決するため
に本発明によるノイズシェーピング型量子化器は、入力
信号の量子化を行う第1の局部量子化器と、与えられた
入力のノイズシェーピング演算を行う第1のノイズシェ
ーピング型量子化器と、前段のノイズシェーピング型量
子化器が発生する量子化誤差を入力とし、それぞれの局
部量子化器によって、与えられた入力のノイズシェーピ
ングを行う、一つもしくは複数のノイズシェーピング型
量子化器と、第2段め以降のノイズシェーピング型量子
化器の出力を、それぞれの前段のノイズシェーピング型
量子化器が出力する再量子化誤差が打ち消されるように
微分する微分器とを有し、前記第1のノイズシェーピン
グ型量子化器出力と、前記微分器出力とを全て加算し、
その加算結果を出力として取り出すように構成された多
段ノイズシェーピング型量子化器において、前記第2段
目以降のノイズシェーピング型量子化器の局部量子化器
の入力信号に対して、あらかじめ決められた所定の演算
処理を行った後で、それぞれの前段のノイズシェーピン
グ型量子化器に対して再帰還をかけ、前記第2段目以降
のノイズシェーピング型量子化器を安定に動作させるよ
うに構成したものである。
【0013】
【作用】本発明は上記した構成によって、サブループの
局部量子化器の出力階調を減らしても、サブループを安
定に動作させる事が可能となり、その結果、全体の出力
に占めるメインループの割合が多くなり、ダイナミック
レンジやS/N比が良くなる。
【0014】
【実施例】(実施例1)以下図1に示した本発明による
多段ノイズシェーピング型量子化器の一実施例について
、図面を参照しながら説明する。
【0015】図1において、加算器3、減算器4、レジ
スタ5、乗算器6、第1の局部量子化器7、微分器9は
図10に示したそれと同じ物である。そして15はサブ
ループ11における第2の局部量子化器であり、図2に
示すような入出力関係を持つ。16はサブループ11か
らの再帰還信号入力を持った、再帰還信号入力付きメイ
ンループであり、入出力特性を切り換える事が可能な局
部量子化器20を有する。17はサブループ11の第2
の局部量子化器15の入力信号であり、再帰還信号演算
回路18によって所定の演算を行った後、レジスタ21
によってその出力をラッチする。そしてレジスタ21の
出力である再帰還信号19は、入出力特性切り換え型局
部量子化器20に再帰還される。
【0016】以上のように構成された本発明による多段
ノイズシェーピング型量子化器について、以下その動作
を説明する。なお、再帰還信号演算回路18の入出力特
性は、図3に示したような特性とする。まず従来例につ
いて説明したのと同様に、サブループ11は2次のノイ
ズシェーパーであるため、再帰還動作を行なわない場合
は、第2の局部量子化器15の入力信号17は−4P〜
+4Pの範囲の値となる。そして例えば第2の局部量子
化器15の入力信号17が+3Pよりも大きくなった場
合は、再帰還信号演算回路18の出力が+P以上となる
。そしてこの値がレジスタ21によってラッチされ、入
出力特性切り換え型量子化器20に入力される。これに
より、サブループ11の入力信号12の値は0よりも小
さくなるように再帰還がかかる。そして従来例で説明し
たように、サブループ11の帰還信号の値は−3P〜+
3Pの範囲であるので、結局第2の局部量子化器15の
入力信号17の値は必ず+3Pよりも小さな値となる。 また第2の局部量子化器15の入力信号17が−3Pよ
りも小さくなった時は、その逆の再帰還がかかり、第2
の局部量子化器15の入力信号17の値は、やはり−3
Pよりも大きな値となる。この様に、図10に示した従
来例では、サブループ11の局部量子化器の入力信号が
、−4P〜+4Pとなったが、本発明による多段ノイズ
シェーピング型量子化器では、上記の再帰還動作により
、第2の局部量子化器15の入力信号17は、常に−3
P〜+3Pとなる。従って第2の局部量子化器15は図
2に示したような、3値出力とする事が可能となる。
【0017】またメインループ16の動作に関しては、
入出力特性切り換え型量子化器20によって付加される
量子化誤差が−2P〜+2Pの範囲で変化する事の他は
、図10におけるメインループ10の動作と同じである
【0018】この結果メインループ16の出力13(O
UTm)およびサブループ11の出力につながった微分
器9の出力14(OUTs)はそれぞれ下式の様になる
。なお下式におけるFbとはレジスタ21の出力である
再帰還信号19の事である。
【0019】
【数4】
【0020】
【数5】
【0021】上記のようにメインループにおいては、量
子化誤差がFbだけ増えた形となるが、サブループにお
いて、(Vq1+Fb)を量子化する事によって、全体
としての出力2(OUT)は下式に示すように、図10
の従来例と同じになる。
【0022】
【数6】
【0023】以上のように、本発明による多段ノイズシ
ェーピング型量子化器は、従来の多段ノイズシェーピン
グ型量子化器と同じ入出力関係を保ちながら、サブルー
プの局部量子化器の出力階調を減らす事が出来る。
【0024】(実施例2)以上に説明した実施例は前記
特許請求の範囲第2項による再帰還信号演算回路18と
、前記特許請求の範囲第7項による入出力特性切り換え
型量子化器20によるものである。この他にも図1にお
ける再帰還信号演算回路18を、図4に示したような入
出力特性を持つ、前記特許請求の範囲第3項に基づいた
デッドゾーン付き量子化器とする事も可能である。前記
第1の実施例では再帰還信号演算回路18がデッドゾー
ン付き乗算器であり、再帰還信号演算回路18が乗算器
とコンパレータを必要としたのに対し、前記特許請求の
範囲第3項に基づいたデッドゾーン付き量子化器を用い
ると、再帰還信号演算回路18がコンパレータのみによ
って構成されるため、ハードウエアの規模を小さくする
事が出来る。
【0025】(実施例3)次に図1における再帰還信号
演算回路18を、図5に示したような入出力特性を持つ
、前記特許請求の範囲第4項に基づいた単純な乗算器と
した場合の実施例について説明する。この方式の特徴は
、まず前記図3に示した再帰還信号演算回路18の構成
に比べてコンパレータが不要となり、ハードウエアの規
模が小さく出来る事である。その上サブループからメイ
ンループに対して常になんらかの再帰還がかかるため、
サブループの発振をいち早く防ぐ事が出来る事である。
【0026】(実施例4)最後に図1における再帰還信
号演算回路18を、図6に示したような入出力特性を持
つ、前記特許請求の範囲第5項に基づいた単純な量子化
器とした場合の実施例について説明する。この方式の特
徴は、前記図5に示した構成例と同様に、サブループか
らメインループに対して常になんらかの再帰還がかかる
ため、サブループの発振をいち早く防ぐ事が出来る事で
ある。また量子化器のみによって構成される事により、
乗算器によって構成される場合よりも、ハードウエアの
規模を小さくする事が出来る。
【0027】また入出力特性切り換え型量子化器20の
構成に関しては、再帰還信号演算回路18が図4や図6
に示したような構成となった場合、図1に示した構成の
他にも、図7,図8及び図9に示した構成とする事も可
能である。図7に示した入出力特性切り換え型量子化器
20は、特許請求の範囲第8項に基づくものであり、第
1の量子化器7の出力部に加算器を設ける事によって実
現される。また図8に示した入出力特性切り換え型量子
化器20は、特許請求の範囲第9項に基づくものであり
、複数の局部量子化器7,22,23を再帰還信号19
によって切り換える構成になっている。さらに図9に示
した入出力特性切り換え型量子化器20は、特許請求の
範囲第10項に基づくものであり、加算器も複数の量子
化器も持たず、複数の比較器の組み合わせ等により再帰
還信号19に応じて入出力特性が任意に切り替わる構成
になっている。
【0028】また上記実施例における多段ノイズシェー
ピング型量子化器では、その段数を2段として説明した
が、3段以上の構成とする事も可能である。
【0029】
【発明の効果】以上述べたように本発明による多段ノイ
ズシェーピング型量子化器は、入力信号の量子化を行う
第1の局部量子化器と、与えられた入力のノイズシェー
ピング演算を行う第1のノイズシェーピング型量子化器
と、前段のノイズシェーピング型量子化器が発生する量
子化誤差を入力とし、それぞれの局部量子化器によって
、与えられた入力のノイズシェーピングを行う、一つも
しくは複数のノイズシェーピング型量子化器と、第2段
め以降のノイズシェーピング型量子化器の出力を、それ
ぞれの前段のノイズシェーピング型量子化器が出力する
再量子化誤差が打ち消されるように微分する微分器とを
有し、前記第1のノイズシェーピング型量子化器出力と
、前記微分器出力とを全て加算し、その加算結果を出力
として取り出すように構成された多段ノイズシェーピン
グ型量子化器において、前記第2段目以降のノイズシェ
ーピング型量子化器の局部量子化器の入力信号に対して
、あらかじめ決められた所定の演算処理を行った後で、
それぞれの前段のノイズシェーピング型量子化器に対し
て再帰還をかけ、前記第2段目以降のノイズシェーピン
グ型量子化器を安定に動作させるように構成する事によ
り、サブループの局部量子化器の出力階調を減らしても
、サブループを安定に動作させる事が可能となり、結果
として全体の出力に占めるメインループの割合が多くな
り、ダイナミックレンジやS/N比が良くなるといった
効果がある。
【図面の簡単な説明】
【図1】本発明の実施例の多段ノイズシェーピング型量
子化器の構成を示すブロック図
【図2】本発明の実施例におけるサブループの局部量子
化器の入出力特性図
【図3】本発明の実施例における再帰還信号演算回路の
入出力特性図
【図4】本発明の第2の実施例による再帰還信号演算回
路の入出力特性図
【図5】本発明の第3の実施例による再帰還信号演算回
路の入出力特性図
【図6】本発明の第4の実施例による再帰還信号演算回
路の入出力特性図
【図7】本発明の第5の実施例による入出力特性切り換
え型量子化器のハードウエア構成を示す図
【図8】本発
明の第6の実施例による入出力特性切り換え型量子化器
のハードウエア構成を示すブロック図
【図9】本発明の
第7の実施例による入出力特性切り換え型量子化器のハ
ードウエア構成を示すブロック図
【図10】従来の多段
ノイズシェーピング型量子化器の構成を示すブロック図
【図11】従来例におけるメインループの局部量子化器
の入出力特性図
【図12】従来例におけるサブループの局部量子化器の
入出力特性図
【符号の説明】
3  加算器 4  減算器 5  レジスタ 6  乗算器 7  局部量子化器 8  局部量子化器 9  微分器 15  局部量子化器 18  再帰還信号演算回路 20  入出力特性切り換え型量子化器21  レジス
タ 22  局部量子化器 23  局部量子化器

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】入力信号の量子化を行う第1の局部量子化
    器と、与えられた入力のノイズシェーピング演算を行う
    第1のノイズシェーピング型量子化器と、前段のノイズ
    シェーピング型量子化器が発生する量子化誤差を入力と
    し、それぞれの局部量子化器によって与えられた入力の
    ノイズシェーピングを行う一つもしくは複数のノイズシ
    ェーピング型量子化器と、第2段め以降のノイズシェー
    ピング型量子化器の出力をそれぞれの前段のノイズシェ
    ーピング型量子化器が出力する再量子化誤差が打ち消さ
    れるように微分する微分器とを有し、前記第1のノイズ
    シェーピング型量子化器の出力と前記微分器の出力とを
    全て加算し、その加算結果を出力として取り出すように
    構成された多段ノイズシェーピング型量子化器において
    、前記第2段目以降のノイズシェーピング型量子化器の
    局部量子化器の入力信号に対して、あらかじめ決められ
    た所定の演算処理を行った後、それぞれの前段のノイズ
    シェーピング型量子化器に対して再帰還をかけ、前記第
    2段目以降のノイズシェーピング型量子化器を安定に動
    作させるように構成した事を特徴とする多段ノイズシェ
    ーピング型量子化器。
  2. 【請求項2】前記第2段目以降のノイズシェーピング型
    量子化器の局部量子化器の入力信号に対して行う所定の
    演算処理を、デッドゾーンを有し、入力信号が前記デッ
    ドゾーンを越えた場合のみ一定の係数を掛け合わせると
    いった、デッドゾーン付き乗算を行なう乗算器と、乗算
    結果をラッチするレジスタによって実現する事を特徴と
    する請求項1記載の多段ノイズシェーピング型量子化器
  3. 【請求項3】前記第2段目以降のノイズシェーピング型
    量子化器の局部量子化器の入力信号に対して行う所定の
    演算処理を、一定の入出力関係を持ち、さらにデッドゾ
    ーンを有するといった、デッドゾーン付き量子化器と、
    量子化結果をラッチするレジスタによって実現する事を
    特徴とする請求項1記載の多段ノイズシェーピング型量
    子化器。
  4. 【請求項4】前記第2段目以降のノイズシェーピング型
    量子化器の局部量子化器の入力信号に対して行う所定の
    演算処理を、一定の係数を掛け合わせる単純な乗算器と
    、乗算結果をラッチするレジスタによって実現する事を
    特徴とする請求項1記載の多段ノイズシェーピング型量
    子化器。
  5. 【請求項5】前記第2段目以降のノイズシェーピング型
    量子化器の局部量子化器の入力信号に対して行う所定の
    演算処理を、一定の入出力関係を持った量子化器と、量
    子化結果をラッチするレジスタによって実現する事を特
    徴とする請求項1記載の多段ノイズシェーピング型量子
    化器。
  6. 【請求項6】前記第2段目以降のノイズシェーピング型
    量子化器の内部信号をもとに、あらかじめ決められた所
    定の演算処理を行った後で、それぞれの前段のノイズシ
    ェーピング型量子化器に対して再帰還をかける動作を、
    前記前段のノイズシェーピング型量子化器の局部量子化
    器の入出力特性を変化させる事によって実現する事を特
    徴とする請求項1記載の多段ノイズシェーピング型量子
    化器。
  7. 【請求項7】前記前段のノイズシェーピング型量子化器
    の局部量子化器の入出力特性の変化を、局部量子化器の
    入力部に加算器を設ける事によって、実現する事を特徴
    とする請求項6記載の多段ノイズシェーピング型量子化
    器。
  8. 【請求項8】前記前段のノイズシェーピング型量子化器
    の局部量子化器の入出力特性の変化を、局部量子化器の
    出力部に加算器を設ける事によって、実現する事を特徴
    とする請求項6記載の多段ノイズシェーピング型量子化
    器。
  9. 【請求項9】前記前段のノイズシェーピング型量子化器
    の局部量子化器の入出力特性の変化を、それぞれ異なっ
    た入出力特性を持った、複数の局部量子化器の出力を切
    り換える事によって、実現する事を特徴とする請求項6
    記載の多段ノイズシェーピング型量子化器。
  10. 【請求項10】前記前段のノイズシェーピング型量子化
    器の局部量子化器の入出力特性の変化を、入力部、出力
    部の他に入出力特性を切り換えるための、制御信号入力
    部を持った、制御信号入力付き局部量子化器によって、
    実現する事を特徴とする請求項6記載の多段ノイズシェ
    ーピング型量子化器。
JP8850791A 1991-04-19 1991-04-19 ノイズシェーピング型量子化器 Pending JPH04320113A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8850791A JPH04320113A (ja) 1991-04-19 1991-04-19 ノイズシェーピング型量子化器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8850791A JPH04320113A (ja) 1991-04-19 1991-04-19 ノイズシェーピング型量子化器

Publications (1)

Publication Number Publication Date
JPH04320113A true JPH04320113A (ja) 1992-11-10

Family

ID=13944740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8850791A Pending JPH04320113A (ja) 1991-04-19 1991-04-19 ノイズシェーピング型量子化器

Country Status (1)

Country Link
JP (1) JPH04320113A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003519952A (ja) * 2000-01-07 2003-06-24 コネクサント システムズ、インコーポレイテッド N分数周波数シンセサイザ用デルタ−シグマ変調器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003519952A (ja) * 2000-01-07 2003-06-24 コネクサント システムズ、インコーポレイテッド N分数周波数シンセサイザ用デルタ−シグマ変調器
JP4768187B2 (ja) * 2000-01-07 2011-09-07 スカイワークス ソリューションズ インコーポレイテッド N分数周波数シンセサイザ用デルタ−シグマ変調器

Similar Documents

Publication Publication Date Title
US5103229A (en) Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization
US5124703A (en) Digital signal requantizing circuit using multistage noise shaping
US5414424A (en) Fourth-order cascaded sigma-delta modulator
US5084702A (en) Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers
US6424279B1 (en) Sigma-delta analog-to-digital converter using mixed-mode integrator
EP0476973B1 (en) Noise shaping circuit
JP3247859B2 (ja) オーディオ用デルタシグマ変調器
EP0651518B1 (en) Cascaded sigma-delta modulators
US6300890B1 (en) Delta-sigma modulator and AD converter
US5416483A (en) Method and circuit for noise shaping
JPH04320113A (ja) ノイズシェーピング型量子化器
US6570512B1 (en) Circuit configuration for quantization of digital signals and for filtering quantization noise
JP3036074B2 (ja) 多段ノイズシェーピング型量子化器
JP3048007B2 (ja) A/d変換回路
JPH04320112A (ja) ノイズシェーピング型量子化器
JPH03289810A (ja) 量子化器
JP2621721B2 (ja) ノイズシェーピング方法及び回路
JPH082024B2 (ja) 量子化器
JPH0430620A (ja) 量子化器
JP3127477B2 (ja) ノイズシェーピング回路
JP2754437B2 (ja) ノイズシェーピングアナログ・ディジタル回路
JPH0430618A (ja) 量子化器
JP3036030B2 (ja) ノイズシェーピング型量子化器
JPH06177770A (ja) 多重量子化デルタ・シグマ変調器
JPH04263518A (ja) A/d変換回路