JP2003518892A - 装置の切断のエミュレーション - Google Patents
装置の切断のエミュレーションInfo
- Publication number
- JP2003518892A JP2003518892A JP2001549199A JP2001549199A JP2003518892A JP 2003518892 A JP2003518892 A JP 2003518892A JP 2001549199 A JP2001549199 A JP 2001549199A JP 2001549199 A JP2001549199 A JP 2001549199A JP 2003518892 A JP2003518892 A JP 2003518892A
- Authority
- JP
- Japan
- Prior art keywords
- hub
- speed mode
- terminating
- mode
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
ＵＳＢ２．０は、ロースピード（ＬＳ）、フルスピード（ＦＳ）及びハイスピード（ＨＳ）における通信を支援する。フルスピードモードにおいて、ハブと装置との間のワイヤセグメントは、セグメントの下流端部におけるＤ＋データライン上のプルアップ抵抗４８０を介して終端される。ハイスピードモードにおいて、双方の信号ワイヤは、レジスタ４９０を介してシングルエンドのゼロを生成するＬＳ／ＦＳドライバ４２０により終端される。装置は、プルアップ抵抗４８０をアクティブにすることにより、それがハイスピードモードで動作する一方で、切断をエミュレートする。Ｄ＋プルアップ抵抗を含むことは、実際には開放端と同等であり、切断エンベロープ検出器４６０を使用してハブにおける信頼性のある切断検出を可能にする。（エミュレートされる）切断の検出は、リセット及びエニュメレーションプロセスをトリガする。これは、ユーザがバスから装置を物理的に取り外す必要なく、装置が機能の変更を報告することを可能にする。
Description
【０００１】
本発明は、プラグアンドプレイ通信システムにおける装置（ノード）の切断の
エミュレーションに関連する。
エミュレーションに関連する。
【０００２】
ユニバーサルシリアルバス（ＵＳＢ）は、ホストを中心とするプラグアンドプ
レイバスである。論理ＵＳＢバスは、物理階層状スタートポロジを使用して、Ｕ
ＳＢ装置をＵＳＢホストに接続する。システムは、各スターの中心にハブを有す
る１つのホストを備える。ハブは、１つの取り付け点（ポート）を複数の取り付
け点に変える。ハブの上流ポートは、ハブをホストの方へ接続する。ハブの下流
ポートのそれぞれは、別のハブ又は機能への接続を可能にする。ハブは、それぞ
れの下流ポートにおける取り付け及び取り外しを検出することができる。各ワイ
ヤセグメントは、ホストと、ハブ、機能、又は別のハブ若しくは機能に接続され
たハブとの間のポイントツーポイント接続である。機能は、バスを通してデータ
又は制御情報を伝送することができるＵＳＢ装置であり、このようにシステムに
能力を与える。機能の例は、マウス、タブレット又はライトペンのようなロケー
タ装置、キーボード又はスキャナのような入力装置、プリンタ又はデジタルスピ
ーカのような出力装置、及び電話アダプタを有する。それぞれの機能は、その能
力及び資源要求を記述する構成情報を有する。機能を使用することが可能になる
前に、ホストは、それを構成しなければならない。この構成は、ＵＳＢ帯域幅を
割り当て、特定の機能用の構成オプションを選択することを含む。
レイバスである。論理ＵＳＢバスは、物理階層状スタートポロジを使用して、Ｕ
ＳＢ装置をＵＳＢホストに接続する。システムは、各スターの中心にハブを有す
る１つのホストを備える。ハブは、１つの取り付け点（ポート）を複数の取り付
け点に変える。ハブの上流ポートは、ハブをホストの方へ接続する。ハブの下流
ポートのそれぞれは、別のハブ又は機能への接続を可能にする。ハブは、それぞ
れの下流ポートにおける取り付け及び取り外しを検出することができる。各ワイ
ヤセグメントは、ホストと、ハブ、機能、又は別のハブ若しくは機能に接続され
たハブとの間のポイントツーポイント接続である。機能は、バスを通してデータ
又は制御情報を伝送することができるＵＳＢ装置であり、このようにシステムに
能力を与える。機能の例は、マウス、タブレット又はライトペンのようなロケー
タ装置、キーボード又はスキャナのような入力装置、プリンタ又はデジタルスピ
ーカのような出力装置、及び電話アダプタを有する。それぞれの機能は、その能
力及び資源要求を記述する構成情報を有する。機能を使用することが可能になる
前に、ホストは、それを構成しなければならない。この構成は、ＵＳＢ帯域幅を
割り当て、特定の機能用の構成オプションを選択することを含む。
【０００３】
ＵＳＢは、それぞれのポイントツーポイントセグメント上のＤ＋及びＤ−によ
り示される２本のワイヤを通して信号を送信する。ＵＳＢコア仕様１．０、１．
１は、１．５Ｍｂ／ｓ及び１２Ｍｂ／ｓの個々のビットレートで動作するロース
ピード及びフルスピードモードを規定する。保証された入力電圧レベル及び適当
な終端インピーダンスを与えるために、ケーブルの各端部においてバイアスされ
た終端が使用される。終端は、更に、それそれのポートにおける取り付け及び取
り外しの検出を可能にし、ケーブルの下流端部上のプルアップ抵抗の位置により
フルスピード装置とロースピード装置とを区別する。 −フルスピード（ＦＳ）装置は、Ｄ＋ライン上のプルアップ抵抗により終端され
る。 −ロースピード（ＬＳ）装置は、Ｄ−ライン上のプルアップ抵抗により終端され
る。
り示される２本のワイヤを通して信号を送信する。ＵＳＢコア仕様１．０、１．
１は、１．５Ｍｂ／ｓ及び１２Ｍｂ／ｓの個々のビットレートで動作するロース
ピード及びフルスピードモードを規定する。保証された入力電圧レベル及び適当
な終端インピーダンスを与えるために、ケーブルの各端部においてバイアスされ
た終端が使用される。終端は、更に、それそれのポートにおける取り付け及び取
り外しの検出を可能にし、ケーブルの下流端部上のプルアップ抵抗の位置により
フルスピード装置とロースピード装置とを区別する。 −フルスピード（ＦＳ）装置は、Ｄ＋ライン上のプルアップ抵抗により終端され
る。 −ロースピード（ＬＳ）装置は、Ｄ−ライン上のプルアップ抵抗により終端され
る。
【０００４】
ＵＳＢ装置は、いつでもＵＳＢに取り付けられ、ＵＳＢから取り外されること
が可能なものである。従って、システムソフトウェアは、物理バストポロジの動
的変化に対応しなければならない。バスのエニュメレーションは、固有のアドレ
スを識別し、バスに取り付けられた装置に割り当てる作業である。バスのエニュ
メレーションは更に、取り外しの検出及び処理を含む。ハブは、そのポートのう
ちの１つにおけるＵＳＢ装置の取り付け又は取り外しを示すステータスインジケ
ータを有する。ホストは、これらのインジケータを取り出すようにハブに問い合
わせする。取り付けの場合、ホストは、ポートをイネーブルし、ＵＳＢ装置を、
デフォルトアドレスにおいて装置制御パイプを通してアドレスする。ホストは、
固有のＵＳＢアドレスをその装置に割り当て、それから、新しく取り付けられた
ＵＳＢ装置がハブであるか又は機能であるか判断する。取り付けられたＵＳＢ装
置がハブであり、ＵＳＢ装置がそのポートに取り付けられる場合、取り付けられ
たＵＳＢ装置のそれぞれについて上記のプロシージャが続く。取り付けられたＵ
ＳＢ装置が機能である場合、その機能に適したホストソフトウェアにより、取り
付け通知が処理される。
が可能なものである。従って、システムソフトウェアは、物理バストポロジの動
的変化に対応しなければならない。バスのエニュメレーションは、固有のアドレ
スを識別し、バスに取り付けられた装置に割り当てる作業である。バスのエニュ
メレーションは更に、取り外しの検出及び処理を含む。ハブは、そのポートのう
ちの１つにおけるＵＳＢ装置の取り付け又は取り外しを示すステータスインジケ
ータを有する。ホストは、これらのインジケータを取り出すようにハブに問い合
わせする。取り付けの場合、ホストは、ポートをイネーブルし、ＵＳＢ装置を、
デフォルトアドレスにおいて装置制御パイプを通してアドレスする。ホストは、
固有のＵＳＢアドレスをその装置に割り当て、それから、新しく取り付けられた
ＵＳＢ装置がハブであるか又は機能であるか判断する。取り付けられたＵＳＢ装
置がハブであり、ＵＳＢ装置がそのポートに取り付けられる場合、取り付けられ
たＵＳＢ装置のそれぞれについて上記のプロシージャが続く。取り付けられたＵ
ＳＢ装置が機能である場合、その機能に適したホストソフトウェアにより、取り
付け通知が処理される。
【０００５】
機能の接続及び切断の伝達は、以下の通りである。機能が、ホスト又はハブの
下流ポートに取り付けられておらず、ポートがハブにより駆動されていないとき
は、そこに存在するプルダウン抵抗は、Ｄ＋及びＤ−の双方が、ホスト又はハブ
ポートのシングルエンドの低い閾値より低くなるようにする。新しい接続又は切
断の検出は、ＦＳ及びＬＳ装置の双方についてＤ＋及びＤ−状態を調べることに
より行われる。接続がないとき、ハブの下流に面したポートの受信器は、シング
ルエンドのゼロＳＥ０（すなわちＤ＋＝Ｄ−＜閾値、すなわち論理０）を認識す
る。ＦＳ装置が接続されると、受信器は、Ｄ＋の論理０から論理１へ遷移を認識
するが、Ｄ−は論理０のままである。バスの対応するアイドル状態は、Ｄ＋＝１
及びＤ−＝０である。同様の方法で、ＬＳ装置が接続されるとき、受信器は、Ｄ
−の論理０から論理１への遷移を認識するが、Ｄ＋は論理０のままである。バス
の対応するアイドル状態は、Ｄ−＝１及びＤ＋＝０である。切断の場合、（装置
が接続されていた）ハブの下流に面するポートの受信器は、ＦＳ装置に関する（
Ｄ＋，Ｄ−）＝（１，０）及びＬＳ装置に関する（Ｄ＋，Ｄ−）＝（０，１）か
ら、ＨＳ及びＬＳ装置の双方に関する（Ｄ＋，Ｄ−）＝（０，０）へのバス状態
遷移を認識する。ホスト又はハブがデータラインを駆動しておらず、ＳＥ０が、
下流ポート上で２．５ｓ以上持続する場合、切断条件（ＴＤＤＩＳ）が示される
。データラインのうちの１つが２．５ｓ以上そのＶＩＨ閾値より高く上げられこ
とをハブが検出すると、接続条件（ＴＤＣＮＮ）が検出される。
下流ポートに取り付けられておらず、ポートがハブにより駆動されていないとき
は、そこに存在するプルダウン抵抗は、Ｄ＋及びＤ−の双方が、ホスト又はハブ
ポートのシングルエンドの低い閾値より低くなるようにする。新しい接続又は切
断の検出は、ＦＳ及びＬＳ装置の双方についてＤ＋及びＤ−状態を調べることに
より行われる。接続がないとき、ハブの下流に面したポートの受信器は、シング
ルエンドのゼロＳＥ０（すなわちＤ＋＝Ｄ−＜閾値、すなわち論理０）を認識す
る。ＦＳ装置が接続されると、受信器は、Ｄ＋の論理０から論理１へ遷移を認識
するが、Ｄ−は論理０のままである。バスの対応するアイドル状態は、Ｄ＋＝１
及びＤ−＝０である。同様の方法で、ＬＳ装置が接続されるとき、受信器は、Ｄ
−の論理０から論理１への遷移を認識するが、Ｄ＋は論理０のままである。バス
の対応するアイドル状態は、Ｄ−＝１及びＤ＋＝０である。切断の場合、（装置
が接続されていた）ハブの下流に面するポートの受信器は、ＦＳ装置に関する（
Ｄ＋，Ｄ−）＝（１，０）及びＬＳ装置に関する（Ｄ＋，Ｄ−）＝（０，１）か
ら、ＨＳ及びＬＳ装置の双方に関する（Ｄ＋，Ｄ−）＝（０，０）へのバス状態
遷移を認識する。ホスト又はハブがデータラインを駆動しておらず、ＳＥ０が、
下流ポート上で２．５ｓ以上持続する場合、切断条件（ＴＤＤＩＳ）が示される
。データラインのうちの１つが２．５ｓ以上そのＶＩＨ閾値より高く上げられこ
とをハブが検出すると、接続条件（ＴＤＣＮＮ）が検出される。
【０００６】
上述したように、ホストは、エニュメレーションプロセスを始める。ＵＳＢ仕
様は、装置が、ホストに該装置をリセットし再エニュメレートするように要求す
ることができる方法を規定していない。しかしながら、いくつかの応用例におい
て、この再エニュメレーションは、例えば装置の機能の変化により必要となる。
この再エニュメレーションを達成するための最も直接的な方法は、まず装置を切
断し、それを再びハブの下流に面するポートに接続することによる。しかしなが
ら、いくつかの応用例については、手動操作の代わりに、装置のファームウェア
制御を通して、この切断後再接続プロセスをエミュレートすることができること
が望ましく、又は必要でさえある。エミュレーションは、（ＦＳ装置に関する）
Ｄ＋ライン又は（ＬＳ装置に関する）Ｄ−ラインに接続されたプルアップ抵抗を
電子的にまずオフに切り替え（すなわち終端をディスエーブルし）、その後オン
に切り替えることにより、行うことができる。
様は、装置が、ホストに該装置をリセットし再エニュメレートするように要求す
ることができる方法を規定していない。しかしながら、いくつかの応用例におい
て、この再エニュメレーションは、例えば装置の機能の変化により必要となる。
この再エニュメレーションを達成するための最も直接的な方法は、まず装置を切
断し、それを再びハブの下流に面するポートに接続することによる。しかしなが
ら、いくつかの応用例については、手動操作の代わりに、装置のファームウェア
制御を通して、この切断後再接続プロセスをエミュレートすることができること
が望ましく、又は必要でさえある。エミュレーションは、（ＦＳ装置に関する）
Ｄ＋ライン又は（ＬＳ装置に関する）Ｄ−ラインに接続されたプルアップ抵抗を
電子的にまずオフに切り替え（すなわち終端をディスエーブルし）、その後オン
に切り替えることにより、行うことができる。
【０００７】
ＵＳＢ２．０仕様は、約４８０Ｍｂ／ｓで動作するハイスピード（ＨＳ）装置
を規定している。ＨＳ装置は、ロースピード及びフルスピード装置を補う性質の
ものである。ＨＳ装置の場合、通常動作のための終端は、１つのデータラインプ
ルアップから並列終端に変更される。ＨＳ装置が、ハブの下流に面するポートに
接続されるとき、この装置は、常に、ＦＳ装置と同様にそのＤ＋プルアップ抵抗
を有し、新しい接続の検出は、ＦＳ装置と同様に行われる。ハブは、この新しい
装置をリセットし、この装置は、リセット期間の間にあらかじめ規定された「チ
ャープ」プロセスを通ったのち、並列終端に切り替わる。通常のＨＳ動作におい
ては、並列終端が使用され、対応するアイドル状態はＳＥ０である。このように
、アイドル状態と、切断状態との間に区別はなく、共にＳＥ０である。ＨＳ装置
の切断検出のために、以下の機構が規定されている。装置が切断される場合、ハ
ブの送信器により装置に伝送される一定の信号が反射して戻され、ハブの受信器
は、ケーブルの往復時間の遅延の後、最大許容データ信号レベルを超える差分信
号振幅を認識する。この超過信号レベルが、信頼性をもって切断を検出するため
に使用される。
を規定している。ＨＳ装置は、ロースピード及びフルスピード装置を補う性質の
ものである。ＨＳ装置の場合、通常動作のための終端は、１つのデータラインプ
ルアップから並列終端に変更される。ＨＳ装置が、ハブの下流に面するポートに
接続されるとき、この装置は、常に、ＦＳ装置と同様にそのＤ＋プルアップ抵抗
を有し、新しい接続の検出は、ＦＳ装置と同様に行われる。ハブは、この新しい
装置をリセットし、この装置は、リセット期間の間にあらかじめ規定された「チ
ャープ」プロセスを通ったのち、並列終端に切り替わる。通常のＨＳ動作におい
ては、並列終端が使用され、対応するアイドル状態はＳＥ０である。このように
、アイドル状態と、切断状態との間に区別はなく、共にＳＥ０である。ＨＳ装置
の切断検出のために、以下の機構が規定されている。装置が切断される場合、ハ
ブの送信器により装置に伝送される一定の信号が反射して戻され、ハブの受信器
は、ケーブルの往復時間の遅延の後、最大許容データ信号レベルを超える差分信
号振幅を認識する。この超過信号レベルが、信頼性をもって切断を検出するため
に使用される。
【０００８】
本発明の目的は、同じ下流に面するポートにおいて装置の切断をエミュレート
し、このエミュレーションが、手動操作なくファームウェア制御される方法で実
施することができることである。
し、このエミュレーションが、手動操作なくファームウェア制御される方法で実
施することができることである。
【０００９】
本発明の目的を達成するために、プラグアンドプレイ通信システムは、他の装
置／ハブにワイヤセグメントを介して接続された装置を有し、前記システムが、
少なくとも第１の速度モード（ＦＳ）及び第２のより高い速度モード（ＨＳ）に
おける通信を支援し、前記装置が、前記速度モードのそれぞれのものについて、
ワイヤセグメントを終端する個々の第１及び第２の手段を有し、前記装置が、ワ
イヤセグメントを終端する第１の手段をアクティブにすることにより、第２の速
度モードで動作する一方で、該装置の切断をエミュレートするように動作する、
装置である。既存の第２の終端手段に加えて、第１の終端手段をアクティブにす
ることにより、第２のモードの範囲内で通信するための終端は、もはや要求に従
わない。偏差は、セグメントの他方の端部に接続された他の装置又はハブにより
検出することができる。とにかくデュアルモード装置に存在する第１の終端手段
を使用することにより、終端における偏差は、単純な方法で達成される。「他の
装置／ハブ」なる語句により、セグメントの他方の端部において接続されている
ノードを示す。ＵＳＢにおいて、このノードは、ハブと呼ばれる。他のシステム
において、このようなノードは、機能的に装置と同じものでありうる。
置／ハブにワイヤセグメントを介して接続された装置を有し、前記システムが、
少なくとも第１の速度モード（ＦＳ）及び第２のより高い速度モード（ＨＳ）に
おける通信を支援し、前記装置が、前記速度モードのそれぞれのものについて、
ワイヤセグメントを終端する個々の第１及び第２の手段を有し、前記装置が、ワ
イヤセグメントを終端する第１の手段をアクティブにすることにより、第２の速
度モードで動作する一方で、該装置の切断をエミュレートするように動作する、
装置である。既存の第２の終端手段に加えて、第１の終端手段をアクティブにす
ることにより、第２のモードの範囲内で通信するための終端は、もはや要求に従
わない。偏差は、セグメントの他方の端部に接続された他の装置又はハブにより
検出することができる。とにかくデュアルモード装置に存在する第１の終端手段
を使用することにより、終端における偏差は、単純な方法で達成される。「他の
装置／ハブ」なる語句により、セグメントの他方の端部において接続されている
ノードを示す。ＵＳＢにおいて、このノードは、ハブと呼ばれる。他のシステム
において、このようなノードは、機能的に装置と同じものでありうる。
【００１０】
従属項２の方策に規定するように、好適には、セグメントの他方の端部におけ
る装置（又はハブ）は、終端が第２モードの通信に関する限度を超えることを検
出し、新しい又は同じ装置のいずれが接続されたのか、及びどの速度で装置が動
作しうるのか、を決定するために再接続プロセスを開始する。
る装置（又はハブ）は、終端が第２モードの通信に関する限度を超えることを検
出し、新しい又は同じ装置のいずれが接続されたのか、及びどの速度で装置が動
作しうるのか、を決定するために再接続プロセスを開始する。
【００１１】
従属項３の方策に規定するように、第２モードの終端がディスエーブルされ、
装置の終端を第１の速度モードに関する限度にもっていき、再接続プロセスのた
めの良好に規定された良い開始点を可能にする。
装置の終端を第１の速度モードに関する限度にもっていき、再接続プロセスのた
めの良好に規定された良い開始点を可能にする。
【００１２】
従属項４の方策に規定するように、ＵＳＢのＦＳ装置と同様に、第１の速度モ
ード（ＦＳ）に関する終端は、データワイヤの１つと、供給電圧との間に結合さ
れるプルアップ抵抗のようなインピーダンスである。制御可能スイッチは、レジ
スタの結合をイネーブルし／ディスエーブルするために使用されることが好まし
い。Ｄ＋プルアップを含めることは、実際上開放端に等しく、信頼性のある切断
の検出を可能にする。
ード（ＦＳ）に関する終端は、データワイヤの１つと、供給電圧との間に結合さ
れるプルアップ抵抗のようなインピーダンスである。制御可能スイッチは、レジ
スタの結合をイネーブルし／ディスエーブルするために使用されることが好まし
い。Ｄ＋プルアップを含めることは、実際上開放端に等しく、信頼性のある切断
の検出を可能にする。
【００１３】
従属項６の方策に規定するように、ＵＳＢのＨＳ装置と同様に、第２の速度モ
ード（ＨＳ）に関する終端は、ＦＳドライバに、２つの整合レジスタを通してＳ
Ｅ０信号を生成させることにより得られる。終端をディスエーブルすることは、
ドライバをディスエーブルすることにより達成することができる。
ード（ＨＳ）に関する終端は、ＦＳドライバに、２つの整合レジスタを通してＳ
Ｅ０信号を生成させることにより得られる。終端をディスエーブルすることは、
ドライバをディスエーブルすることにより達成することができる。
【００１４】
本発明の目的は、ワイヤセグメントを介して他の装置／ハブに接続可能なプラ
グアンドプレイ通信システム用装置であって、前記システムが、少なくとも第１
の速度モード及び第２のより高い速度モードにおける通信を支援し、前記装置が
、前記速度モードのそれぞれのものについて、前記ワイヤセグメントを終端する
個々の第１及び第２の手段を有し、前記装置が、ワイヤセグメントを終端する第
１の手段をアクティブにすることにより、第２の速度モードで動作する一方で、
前記装置の切断をエミュレートするように動作する、装置を提供することにより
達成される。
グアンドプレイ通信システム用装置であって、前記システムが、少なくとも第１
の速度モード及び第２のより高い速度モードにおける通信を支援し、前記装置が
、前記速度モードのそれぞれのものについて、前記ワイヤセグメントを終端する
個々の第１及び第２の手段を有し、前記装置が、ワイヤセグメントを終端する第
１の手段をアクティブにすることにより、第２の速度モードで動作する一方で、
前記装置の切断をエミュレートするように動作する、装置を提供することにより
達成される。
【００１５】
本発明の目的は、更に、ワイヤセグメントを介して他の装置／ハブに接続され
たプラグアンドプレイ通信システム内の装置の切断をエミュレートする方法であ
って、前記システムが、少なくとも第１の速度モード及び第２のより高い速度モ
ードにおける通信を支援し、前記装置が、前記速度モードのそれぞれのものにつ
いて、ワイヤセグメントを終端する個々の第１及び第２の手段を有し、前記方法
が、ワイヤセグメントを終端する第１の手段をアクティブにすることにより、第
２の速度モードで動作する一方で、前記装置の切断をエミュレートすることを含
む、方法を提供することにより達成される。
たプラグアンドプレイ通信システム内の装置の切断をエミュレートする方法であ
って、前記システムが、少なくとも第１の速度モード及び第２のより高い速度モ
ードにおける通信を支援し、前記装置が、前記速度モードのそれぞれのものにつ
いて、ワイヤセグメントを終端する個々の第１及び第２の手段を有し、前記方法
が、ワイヤセグメントを終端する第１の手段をアクティブにすることにより、第
２の速度モードで動作する一方で、前記装置の切断をエミュレートすることを含
む、方法を提供することにより達成される。
【００１６】
本発明のこれら及び他の側面は、図面に示される実施例を参照することにより
明らかになるであろう。
明らかになるであろう。
【００１７】
図１は、本発明によるプラグアンドプレイ通信システムを示している。本発明
を、ＵＳＢバスに関して詳細に説明する。当業者には多くの変形例が可能である
ことが分かるであろう。例として、ＵＳＢ内の信号レベル及び終端のタイプにつ
いて言及する。他の信号レベル及び他のタイプの終端についても、切断及び再接
続をエミュレートするための同じ原理を同等に使用することができる。図示する
ユニバーサルシリアルバス（ＵＳＢ）は、ホストを中心とするプラグアンドプレ
イバスである。論理ＵＳＢバスは、物理階層状スタートポロジを使用して、ＵＳ
Ｂ装置をＵＳＢホストに接続する。通信システムは、各スターの中心に１つのホ
スト１１０及びハブ１１０、１２０、１３０、１４０、１５０を有する。ルート
ハブ１６０が、ホストシステム内に組み込まれている。ハブの上流ポートは、ハ
ブをホストに向けて接続する。ハブの下流ポートのそれぞれは、別のハブ又は機
能への接続を可能にする。各ワイヤセグメントは、ホストと、ハブ、機能、又は
別のハブ若しくは機能に接続されたハブとの間のポイントツーポイント接続であ
る。機能１７０、１７１、１７２、１７３、１７４、１７５、１７６は、バスを
通してデータ又は制御情報を伝送し、又は受け取ることができ、これによりシス
テムに能力を提供するＵＳＢ装置である。機能は、一般に、ハブ上のポートにプ
ラグインするケーブルをもつ別個の周辺装置として実現される。しかしながら、
物理的パッケージが、１つのＵＳＢケーブルをもつ複数の機能及び埋め込まれた
ハブを実現することもできる。これは、複合装置として知られている。複合装置
は、１つ又は複数の取り外し不可のＵＳＢ装置を具えるハブとしてホストに現れ
る。それぞれの機能は、その能力及び資源要求を記述する構成情報を含む。ある
機能を使用することができるようになる前に、ホストはそれを構成しなければな
らない。この構成は、ＵＳＢ帯域幅を割り当て、特定の機能用の構成オプション
を選択することを含む。
を、ＵＳＢバスに関して詳細に説明する。当業者には多くの変形例が可能である
ことが分かるであろう。例として、ＵＳＢ内の信号レベル及び終端のタイプにつ
いて言及する。他の信号レベル及び他のタイプの終端についても、切断及び再接
続をエミュレートするための同じ原理を同等に使用することができる。図示する
ユニバーサルシリアルバス（ＵＳＢ）は、ホストを中心とするプラグアンドプレ
イバスである。論理ＵＳＢバスは、物理階層状スタートポロジを使用して、ＵＳ
Ｂ装置をＵＳＢホストに接続する。通信システムは、各スターの中心に１つのホ
スト１１０及びハブ１１０、１２０、１３０、１４０、１５０を有する。ルート
ハブ１６０が、ホストシステム内に組み込まれている。ハブの上流ポートは、ハ
ブをホストに向けて接続する。ハブの下流ポートのそれぞれは、別のハブ又は機
能への接続を可能にする。各ワイヤセグメントは、ホストと、ハブ、機能、又は
別のハブ若しくは機能に接続されたハブとの間のポイントツーポイント接続であ
る。機能１７０、１７１、１７２、１７３、１７４、１７５、１７６は、バスを
通してデータ又は制御情報を伝送し、又は受け取ることができ、これによりシス
テムに能力を提供するＵＳＢ装置である。機能は、一般に、ハブ上のポートにプ
ラグインするケーブルをもつ別個の周辺装置として実現される。しかしながら、
物理的パッケージが、１つのＵＳＢケーブルをもつ複数の機能及び埋め込まれた
ハブを実現することもできる。これは、複合装置として知られている。複合装置
は、１つ又は複数の取り外し不可のＵＳＢ装置を具えるハブとしてホストに現れ
る。それぞれの機能は、その能力及び資源要求を記述する構成情報を含む。ある
機能を使用することができるようになる前に、ホストはそれを構成しなければな
らない。この構成は、ＵＳＢ帯域幅を割り当て、特定の機能用の構成オプション
を選択することを含む。
【００１８】
ＵＳＢは、図２に示すように、４線式ケーブルを通して信号及び電力を伝える
。信号伝送は、それぞれのポイントツーポイントセグメント上のＤ＋及びＤ−に
より示される２本のワイヤを通して行われる。ＵＳＢコア仕様１．０、１．１は
、１．５Ｍｂ／ｓ及び１２Ｍｂ／ｓの個々のビットレートでそれぞれ動作するロ
ースピード及びフルスピードモードを規定している。クロックが差分データとと
もに符号化され、伝送される。クロック符号化方式は、適切な遷移を保証するビ
ットスタッフィングを用いたＮＲＺＩである。（複数の）受信器がそれらのビッ
ト回復クロックに同期することを可能にするため、ＳＹＮＣ領域がそれぞれのパ
ケットに先行する。更に、ケーブルは、電力を装置に送るために各セグメント上
にＶＢｕｓ及びＧＮＤワイヤをもつ。保証された入力電圧レベル及び適当な終端
インピーダンスを供給するために、バイアスされた終端が、ケーブルのそれぞれ
の端部において使用される。終端は、更に、各ポートにおいて取り付け及び取り
外しの検出を可能にし、フルスピード装置とロースピード装置とを区別する。Ｕ
ＳＢフルスピード及びロースピード装置は、それぞれ図３Ａ及び図３Ｂに示すハ
ブ及び機能の端部において終端する。フルスピード及びロースピード装置は、ケ
ーブルの下流端部上のプルアップ抵抗の位置により区別される。 −フルスピード装置は、図３Ａに示すように、Ｄ＋ライン上のプルアップ抵抗Ｒ ｐｕ により終端する。 −ロースピード装置は、図３Ｂに示すように、Ｄ−ライン上のプルアップ抵抗Ｒ ｐｕ により終端する。
。信号伝送は、それぞれのポイントツーポイントセグメント上のＤ＋及びＤ−に
より示される２本のワイヤを通して行われる。ＵＳＢコア仕様１．０、１．１は
、１．５Ｍｂ／ｓ及び１２Ｍｂ／ｓの個々のビットレートでそれぞれ動作するロ
ースピード及びフルスピードモードを規定している。クロックが差分データとと
もに符号化され、伝送される。クロック符号化方式は、適切な遷移を保証するビ
ットスタッフィングを用いたＮＲＺＩである。（複数の）受信器がそれらのビッ
ト回復クロックに同期することを可能にするため、ＳＹＮＣ領域がそれぞれのパ
ケットに先行する。更に、ケーブルは、電力を装置に送るために各セグメント上
にＶＢｕｓ及びＧＮＤワイヤをもつ。保証された入力電圧レベル及び適当な終端
インピーダンスを供給するために、バイアスされた終端が、ケーブルのそれぞれ
の端部において使用される。終端は、更に、各ポートにおいて取り付け及び取り
外しの検出を可能にし、フルスピード装置とロースピード装置とを区別する。Ｕ
ＳＢフルスピード及びロースピード装置は、それぞれ図３Ａ及び図３Ｂに示すハ
ブ及び機能の端部において終端する。フルスピード及びロースピード装置は、ケ
ーブルの下流端部上のプルアップ抵抗の位置により区別される。 −フルスピード装置は、図３Ａに示すように、Ｄ＋ライン上のプルアップ抵抗Ｒ ｐｕ により終端する。 −ロースピード装置は、図３Ｂに示すように、Ｄ−ライン上のプルアップ抵抗Ｒ ｐｕ により終端する。
【００１９】
図３Ａ及び図３Ｂにおいて、（階層的に高い層にある）左側のポート３１０，
３１２は、ハブ又はホストポートである。図３Ａの右側のハイスピードポート３
１４は、ハブの上流ポート又はフルスピード機能である。図３Ｂの右側のロース
ピードポート３１６は、ロースピード機能である（ＵＳＢでは、ハブの上流ポー
トはロースピードで動作することができない）。送受信器３２０及び３２２は、
ハイスピード及びロースピードの双方で動作することができる。送受信器３２４
は、ハイスピード送受信器である。送受信器３２６は、ロースピード送受信器で
ある。Ｒｐｄは、接地された下流ポートにおけるプルダウン抵抗を示す。
３１２は、ハブ又はホストポートである。図３Ａの右側のハイスピードポート３
１４は、ハブの上流ポート又はフルスピード機能である。図３Ｂの右側のロース
ピードポート３１６は、ロースピード機能である（ＵＳＢでは、ハブの上流ポー
トはロースピードで動作することができない）。送受信器３２０及び３２２は、
ハイスピード及びロースピードの双方で動作することができる。送受信器３２４
は、ハイスピード送受信器である。送受信器３２６は、ロースピード送受信器で
ある。Ｒｐｄは、接地された下流ポートにおけるプルダウン抵抗を示す。
【００２０】
図４は、ＵＳＢ２．０ハイスピード送受信器の好適な具体例を示している。Ｕ
ＳＢ２．０ハイスピード送受信器は、主に、ＵＳＢ１．１の送受信器要素を利用
するとともに、ＨＳ動作のために必要とされる新しい要素を追加している。ハイ
スピード動作は、４８０Ｍｂ／ｓの伝送を支援する。このレートにおける信頼で
きる伝送を達成するために、ケーブルは、それぞれのワイヤからの接地された抵
抗を用いてそれぞれの端部において終端する。（各ワイヤ上の）この抵抗の値は
、ケーブルの指定された差分インピーダンスの１／２、すなわち４５オームに名
目上設定される。これは、９０オームの差分終端を示す。ＨＳモードで動作する
送受信器の静止状態は、Ｄａｔａ＋及びＤａｔａ−ラインに信号が供給されてい
ない終端された状態である。この状態を達成するための推奨される手段は、ＬＳ
／ＦＳモードドライバを使用して、シングルエンドのゼロ（ＳＥ０）をアサート
し、ドライバ出力インピーダンスとＲｓ抵抗４９０の組み合わせた合計を厳密に
（４５オームの公称値に）制御することである。推奨される方法は、ドライバイ
ンピーダンスを可能な限り低くするとともに、Ｒｓ４９０を可能な限り４５オー
ムの多くの部分に寄与させることである。これは、概して、寄生負荷の最も少な
い最高の終端精度をもたらす。
ＳＢ２．０ハイスピード送受信器は、主に、ＵＳＢ１．１の送受信器要素を利用
するとともに、ＨＳ動作のために必要とされる新しい要素を追加している。ハイ
スピード動作は、４８０Ｍｂ／ｓの伝送を支援する。このレートにおける信頼で
きる伝送を達成するために、ケーブルは、それぞれのワイヤからの接地された抵
抗を用いてそれぞれの端部において終端する。（各ワイヤ上の）この抵抗の値は
、ケーブルの指定された差分インピーダンスの１／２、すなわち４５オームに名
目上設定される。これは、９０オームの差分終端を示す。ＨＳモードで動作する
送受信器の静止状態は、Ｄａｔａ＋及びＤａｔａ−ラインに信号が供給されてい
ない終端された状態である。この状態を達成するための推奨される手段は、ＬＳ
／ＦＳモードドライバを使用して、シングルエンドのゼロ（ＳＥ０）をアサート
し、ドライバ出力インピーダンスとＲｓ抵抗４９０の組み合わせた合計を厳密に
（４５オームの公称値に）制御することである。推奨される方法は、ドライバイ
ンピーダンスを可能な限り低くするとともに、Ｒｓ４９０を可能な限り４５オー
ムの多くの部分に寄与させることである。これは、概して、寄生負荷の最も少な
い最高の終端精度をもたらす。
【００２１】
伝送するために、送受信器は、その正の供給電圧から導かれる内部電流源をア
クティブにし、この電流を、ハイスピード電流ステアリングスイッチを介して２
本のデータラインのうちの１本に向ける。この電流のＤａｔａ＋又はＤａｔａ−
ラインへの動的切り替えは、ビットスタッフィング挙動を含むＵＳＢ１．１仕様
に記述されているＮＲＺＩデータ符号化方式の後に続く。Ｊを伝送するために、
電流は、Ｄａｔａ＋ラインに向けられ、Ｋを伝送するために、電流は、Ｄａｔａ
−ラインに向けられる。ＳＹＮＣ領域及びＥＯＰデリミタが、ＨＳモードのため
に変更される。
クティブにし、この電流を、ハイスピード電流ステアリングスイッチを介して２
本のデータラインのうちの１本に向ける。この電流のＤａｔａ＋又はＤａｔａ−
ラインへの動的切り替えは、ビットスタッフィング挙動を含むＵＳＢ１．１仕様
に記述されているＮＲＺＩデータ符号化方式の後に続く。Ｊを伝送するために、
電流は、Ｄａｔａ＋ラインに向けられ、Ｋを伝送するために、電流は、Ｄａｔａ
−ラインに向けられる。ＳＹＮＣ領域及びＥＯＰデリミタが、ＨＳモードのため
に変更される。
【００２２】
図４を参照して、ＨＳ能力をもつ送受信器において、Ｒｓの寄与を含むそれぞ
れの出力部のインピーダンスが４５オーム＋／−１０％でなければならないこと
を除いて、ＬＳ及びＦＳ動作に関するＵＳＢ１．０／１．１仕様により、ＬＳ／
ＦＳドライバ４２０がＬＳ及びＦＳ伝送のために使用される。送受信器がＨＳモ
ードで動作しているとき、このドライバはＳＥ０をアサートしなければならない
。これは、接地された４５オームの各データライン上の良好に制御されるＨＳ終
端を与える。
れの出力部のインピーダンスが４５オーム＋／−１０％でなければならないこと
を除いて、ＬＳ及びＦＳ動作に関するＵＳＢ１．０／１．１仕様により、ＬＳ／
ＦＳドライバ４２０がＬＳ及びＦＳ伝送のために使用される。送受信器がＨＳモ
ードで動作しているとき、このドライバはＳＥ０をアサートしなければならない
。これは、接地された４５オームの各データライン上の良好に制御されるＨＳ終
端を与える。
【００２３】
ＨＳ電流ドライバ４１０は、ＨＳデータ伝送のために使用される。正電源から
導かれる電流源は、Ｊ又はＫをそれぞれ伝送するためにＤａｔａ＋又はＤａｔａ
−ラインのいずれかに切り替えられる。電流源の公称値は、１７．７８ｍＡであ
る。この電流が、それぞれの端部において接地された４５オームの終端をもつデ
ータラインに供給されるとき、高レベルの公称電圧は＋４００ｍＶである。この
ようにして、公称差分ＨＳ電圧（Ｄａｔａ＋ − Ｄａｔａ−）は、Ｊの場合は４
００ｍＶ、Ｋの場合は−４００ｍＶである。電流源は、パケットの第１のシンボ
ルから始まり必要な精度を満たさなければならない。これを達成する１つの手段
は、送受信器がＨＳモードで動作しているときに連続的に電流源をオン状態にす
る。この方法が使用される場合、送受信器が伝送していないときには、電流をポ
ート接地に向けることができる（図４での設計例は、電流をオンにするためのＨ
Ｓ＿Ｃｕｒｒｅｎｔ＿Ｓｏｕｒｃｅ＿Ｅｎａｂｌｅと呼ばれる制御ラインと、デ
ータラインに電流を向けるＨＳ＿Ｄｒｉｖｅ＿Ｅｎａｂｌｅと呼ばれる別のもの
を示している）。この方法の不利益は、システム内のあらゆるイネーブルされた
送受信器について１７．７８ｍＡの定在電流があることである。好適な設計は、
送受信器が伝送していないときには電流源を完全にオフにすることである。
導かれる電流源は、Ｊ又はＫをそれぞれ伝送するためにＤａｔａ＋又はＤａｔａ
−ラインのいずれかに切り替えられる。電流源の公称値は、１７．７８ｍＡであ
る。この電流が、それぞれの端部において接地された４５オームの終端をもつデ
ータラインに供給されるとき、高レベルの公称電圧は＋４００ｍＶである。この
ようにして、公称差分ＨＳ電圧（Ｄａｔａ＋ − Ｄａｔａ−）は、Ｊの場合は４
００ｍＶ、Ｋの場合は−４００ｍＶである。電流源は、パケットの第１のシンボ
ルから始まり必要な精度を満たさなければならない。これを達成する１つの手段
は、送受信器がＨＳモードで動作しているときに連続的に電流源をオン状態にす
る。この方法が使用される場合、送受信器が伝送していないときには、電流をポ
ート接地に向けることができる（図４での設計例は、電流をオンにするためのＨ
Ｓ＿Ｃｕｒｒｅｎｔ＿Ｓｏｕｒｃｅ＿Ｅｎａｂｌｅと呼ばれる制御ラインと、デ
ータラインに電流を向けるＨＳ＿Ｄｒｉｖｅ＿Ｅｎａｂｌｅと呼ばれる別のもの
を示している）。この方法の不利益は、システム内のあらゆるイネーブルされた
送受信器について１７．７８ｍＡの定在電流があることである。好適な設計は、
送受信器が伝送していないときには電流源を完全にオフにすることである。
【００２４】
ＨＳモードで動作する送受信器の静止状態において、ＬＳ／ＦＳドライバは（
必要な終端を提供するために）シングルエンドの“０”状態に保持される。ＨＳ
電流源は、アクティブな状態にあるが、データ伝送のために使用される電流ステ
アリングスイッチを通るのではなく装置接地に電流が向けられる。電流を接地に
ステアリングすることは、ＨＳ＿Ｄｒｉｖｅ＿Ｅｎａｂｌｅをロー（ｌｏｗ）に
設定することにより達成される。ＨＳモードで動作している送受信器が伝送し始
めると、伝送電流は、装置接地から電流ステアリングスイッチに向け直される。
このスイッチは、電流を、Ｄａｔａ＋又はＤａｔａ−データラインに向ける。電
流をＤａｔａ＋ラインに向けることによりＪがアサートされ、それをＤａｔａ−
ラインに向けることによりＫがアサートされる。各データラインが、装置接地の
４５オームのレジスタを用いて終端されるとき、有効負荷抵抗は、各側部で２２
．５オームである。従って、駆動電流が向けられているラインは、１７．７８ミ
リアンペア＊２２．５Oオーム、すなわち４００ｍＶ（公称）まで上昇する。他
のラインは、装置接地電圧のままである。電流が反対のラインに向けられるとき
、これらの電圧は逆になる。
必要な終端を提供するために）シングルエンドの“０”状態に保持される。ＨＳ
電流源は、アクティブな状態にあるが、データ伝送のために使用される電流ステ
アリングスイッチを通るのではなく装置接地に電流が向けられる。電流を接地に
ステアリングすることは、ＨＳ＿Ｄｒｉｖｅ＿Ｅｎａｂｌｅをロー（ｌｏｗ）に
設定することにより達成される。ＨＳモードで動作している送受信器が伝送し始
めると、伝送電流は、装置接地から電流ステアリングスイッチに向け直される。
このスイッチは、電流を、Ｄａｔａ＋又はＤａｔａ−データラインに向ける。電
流をＤａｔａ＋ラインに向けることによりＪがアサートされ、それをＤａｔａ−
ラインに向けることによりＫがアサートされる。各データラインが、装置接地の
４５オームのレジスタを用いて終端されるとき、有効負荷抵抗は、各側部で２２
．５オームである。従って、駆動電流が向けられているラインは、１７．７８ミ
リアンペア＊２２．５Oオーム、すなわち４００ｍＶ（公称）まで上昇する。他
のラインは、装置接地電圧のままである。電流が反対のラインに向けられるとき
、これらの電圧は逆になる。
【００２５】
ＬＳ／ＦＳ差分受信器４５０は、ＵＳＢ１．０／１．１仕様に従ってＬＳ及び
ＦＳデータを受信するために使用される。シングルエンド形受信器４７０も、こ
れらの仕様に従う。
ＦＳデータを受信するために使用される。シングルエンド形受信器４７０も、こ
れらの仕様に従う。
【００２６】
ＨＳ差分データ受信器４３０は、＋／−４００ｍＶの公称差分振幅をもつＨＳ
データを受信するために使用される。図４に示すように、この受信器は、伝送エ
ンベロープ検出器４４０によりディスエーブルされるための能力をもたなければ
ならない。これが必要であるのは、ＨＳリンクの静止状態において、受信器が各
端部においてアクティブであり、データラインが接地に保持されるからである。
この条件において、受信器は、ノイズ又はスプリアス信号に影響されやすく、「
スケルチ」手段が必要とされる。送受信器の設計者には、図４に示すように、個
々のＨＳ及びＬＳ／ＦＳ受信器を組み入れることと、両方の機能を組み合わせて
１つの受信器にすることとの選択が残される。差分信号の振幅がデータ受信に必
要な最小レベルを下回ると、伝送エンベロープ検出器４４０が、ＨＳ受信器４４
０をディスエーブルするために使用される。それは、受信器がパケットのすべて
の最初の４つのシンボルを回復することができるに十分な応答時間をもたなけれ
ばならない。差分信号振幅が、１００ｍＶないし１５０ｍＶの範囲の閾値を下回
るとき、受信器は、受信をディスエーブルしなければならない。（これは、１０
０ｍＶ以下の差分振幅をもつ信号はディスエーブルされる必要があり、１５０ｍ
Ｖ以上の振幅をもつ信号はイネーブルされる必要があることを意味する。）
データを受信するために使用される。図４に示すように、この受信器は、伝送エ
ンベロープ検出器４４０によりディスエーブルされるための能力をもたなければ
ならない。これが必要であるのは、ＨＳリンクの静止状態において、受信器が各
端部においてアクティブであり、データラインが接地に保持されるからである。
この条件において、受信器は、ノイズ又はスプリアス信号に影響されやすく、「
スケルチ」手段が必要とされる。送受信器の設計者には、図４に示すように、個
々のＨＳ及びＬＳ／ＦＳ受信器を組み入れることと、両方の機能を組み合わせて
１つの受信器にすることとの選択が残される。差分信号の振幅がデータ受信に必
要な最小レベルを下回ると、伝送エンベロープ検出器４４０が、ＨＳ受信器４４
０をディスエーブルするために使用される。それは、受信器がパケットのすべて
の最初の４つのシンボルを回復することができるに十分な応答時間をもたなけれ
ばならない。差分信号振幅が、１００ｍＶないし１５０ｍＶの範囲の閾値を下回
るとき、受信器は、受信をディスエーブルしなければならない。（これは、１０
０ｍＶ以下の差分振幅をもつ信号はディスエーブルされる必要があり、１５０ｍ
Ｖ以上の振幅をもつ信号はイネーブルされる必要があることを意味する。）
【００２７】
プルアップ抵抗（Ｒｐｕ）４８０は、上流に面する送受信器においてのみ必要
とされ、伝送速度能力を示すために使用される。下流に面するポートにおいて使
用されるときには、ＨＳ能力をもつ送受信器が、ＬＳ、ＦＳ又はＨＳ伝送モード
で動作することが可能でなければならない。上流に面するポートにおいて使用さ
れるとき、送受信器は、ＦＳ又はＨＳモードで動作することが可能でなければな
らない。ＵＳＢ２．０の仕様によれば、上流に面するＨＳ能力をもつ送受信器は
、ＬＳ伝送モードで動作することができない。従って、Ｄａｔａ−ライン上の１
．５ｋのプルアップ抵抗４８０は、ＨＳ能力をもつ送受信器において可能ではな
い。ＨＳ能力をもつ装置は、ＵＳＢ１．１仕様において記述される技法を使用し
て、まずＦＳ装置として取り付ける必要がある。これは、ＨＳ能力をもつ上流に
面するポートについて、Ｒｐｕ（１．５ｋ＋／−５％）は、ＳＷ制御下に開くこ
とができるスイッチを通して、Ｄａｔａ＋から３．３Ｖの電源に接続されなけれ
ばならないことを意味する。最初の取り付けの後、ＨＳ能力をもつ送受信器は、
ＨＳリンクを確立し、適当なポートステータスレジスタにおいてＨＳ動作を示す
ために、低レベルのプロトコルにはいる。このプロトコルは、回路から１．５ｋ
オームのレジスタ４８０を電気的に取り外すことを含む。図４において、Ｒｐｕ
＿Ｅｎａｂｌｅと呼ばれる制御ラインが、この目的のために示されている。上記
のレジスタは、Ｒｐｕ＿Ｅｎａｂｌｅをローに設定する（スイッチ４８５を開く
）ことにより取り外される。プロトコルは、更に、Ａｓｓｅｒｔ＿Ｓｉｎｇｌｅ
＿Ｅｎｄｅｄ＿Ｚｅｒｏ及びＬＳ／ＦＳ＿Ｄｒｉｖｅｒ＿Ｏｕｔｐｕｔ＿Ｅｎａ
ｂｌｅビットをハイ（ｈｉｇｈ）に設定することにより、Ｄａｔａ＋及びＤａｔ
ａ−の接地終端を与える。好適な実施例において、プルアップ抵抗は、上流に面
するＨＳ能力をもつ送受信器のＤａｔａ−ライン上では決して使用されないが、
ラインの寄生のバランスを保つために、整合スイッチング装置がＤａｔａ＋及び
Ｄａｔａ−ラインの双方に取り付けられる。プルダウン抵抗（ＲｐＤ）４９５（
１５ｋ＋／−５％）は、下流に面する送受信器においてのみＤａｔａ＋及びＤａ
ｔａ−から接地され、ＵＳＢ１．１仕様に従うものとなる。
とされ、伝送速度能力を示すために使用される。下流に面するポートにおいて使
用されるときには、ＨＳ能力をもつ送受信器が、ＬＳ、ＦＳ又はＨＳ伝送モード
で動作することが可能でなければならない。上流に面するポートにおいて使用さ
れるとき、送受信器は、ＦＳ又はＨＳモードで動作することが可能でなければな
らない。ＵＳＢ２．０の仕様によれば、上流に面するＨＳ能力をもつ送受信器は
、ＬＳ伝送モードで動作することができない。従って、Ｄａｔａ−ライン上の１
．５ｋのプルアップ抵抗４８０は、ＨＳ能力をもつ送受信器において可能ではな
い。ＨＳ能力をもつ装置は、ＵＳＢ１．１仕様において記述される技法を使用し
て、まずＦＳ装置として取り付ける必要がある。これは、ＨＳ能力をもつ上流に
面するポートについて、Ｒｐｕ（１．５ｋ＋／−５％）は、ＳＷ制御下に開くこ
とができるスイッチを通して、Ｄａｔａ＋から３．３Ｖの電源に接続されなけれ
ばならないことを意味する。最初の取り付けの後、ＨＳ能力をもつ送受信器は、
ＨＳリンクを確立し、適当なポートステータスレジスタにおいてＨＳ動作を示す
ために、低レベルのプロトコルにはいる。このプロトコルは、回路から１．５ｋ
オームのレジスタ４８０を電気的に取り外すことを含む。図４において、Ｒｐｕ
＿Ｅｎａｂｌｅと呼ばれる制御ラインが、この目的のために示されている。上記
のレジスタは、Ｒｐｕ＿Ｅｎａｂｌｅをローに設定する（スイッチ４８５を開く
）ことにより取り外される。プロトコルは、更に、Ａｓｓｅｒｔ＿Ｓｉｎｇｌｅ
＿Ｅｎｄｅｄ＿Ｚｅｒｏ及びＬＳ／ＦＳ＿Ｄｒｉｖｅｒ＿Ｏｕｔｐｕｔ＿Ｅｎａ
ｂｌｅビットをハイ（ｈｉｇｈ）に設定することにより、Ｄａｔａ＋及びＤａｔ
ａ−の接地終端を与える。好適な実施例において、プルアップ抵抗は、上流に面
するＨＳ能力をもつ送受信器のＤａｔａ−ライン上では決して使用されないが、
ラインの寄生のバランスを保つために、整合スイッチング装置がＤａｔａ＋及び
Ｄａｔａ−ラインの双方に取り付けられる。プルダウン抵抗（ＲｐＤ）４９５（
１５ｋ＋／−５％）は、下流に面する送受信器においてのみＤａｔａ＋及びＤａ
ｔａ−から接地され、ＵＳＢ１．１仕様に従うものとなる。
【００２８】
切断エンベロープ検出器４６０は、差分信号の振幅が、最大許容データ伝送レ
ベルを超えるときを検出するために使用される。これが生じるのは、下流に面す
る送受信器がケーブルの往復時間よりも長くＪ又はＫの連続ストリングを伝送し
、装置の終端抵抗が存在しないときである。これは、装置切断を示すものとして
使用される。最遠終端がない場合、往復遅延を超える期間の間、電流が切り替え
られないとき、差分電圧が、名目上（ＨＳ装置が存在するときと比べて）２倍に
なる。このようなＪ又はＫのストリングは、ＵＳＯＦ ＥＯＰの一部として必
要とされるので、以下に詳しく規定するようにＨＳ装置の切断を検出するために
切断エンベロープ検出器が使用される。データライン上の信号振幅が、５００ｍ
Ｖないし６００ｍＶまでの範囲の差分電圧閾値を超える場合、下流に面するポー
トのＨＳ能力をもつ送受信器は、装置切断を示さなければならない。（これは、
５００ｍＶ以下の差分振幅をもつ信号が、切断を示してはならないこと、及び６
００ｍＶ以上の差分振幅をもつ信号が、切断を示すために必要とされることを意
味する。）下流の装置が取り付けられていないとき、下流に面する送受信器にお
ける切断検出回路は、１つのＵＳＯＦ ＥＯＰデリミタに応じて過電圧条件を検
出しなければならない。
ベルを超えるときを検出するために使用される。これが生じるのは、下流に面す
る送受信器がケーブルの往復時間よりも長くＪ又はＫの連続ストリングを伝送し
、装置の終端抵抗が存在しないときである。これは、装置切断を示すものとして
使用される。最遠終端がない場合、往復遅延を超える期間の間、電流が切り替え
られないとき、差分電圧が、名目上（ＨＳ装置が存在するときと比べて）２倍に
なる。このようなＪ又はＫのストリングは、ＵＳＯＦ ＥＯＰの一部として必
要とされるので、以下に詳しく規定するようにＨＳ装置の切断を検出するために
切断エンベロープ検出器が使用される。データライン上の信号振幅が、５００ｍ
Ｖないし６００ｍＶまでの範囲の差分電圧閾値を超える場合、下流に面するポー
トのＨＳ能力をもつ送受信器は、装置切断を示さなければならない。（これは、
５００ｍＶ以下の差分振幅をもつ信号が、切断を示してはならないこと、及び６
００ｍＶ以上の差分振幅をもつ信号が、切断を示すために必要とされることを意
味する。）下流の装置が取り付けられていないとき、下流に面する送受信器にお
ける切断検出回路は、１つのＵＳＯＦ ＥＯＰデリミタに応じて過電圧条件を検
出しなければならない。
【００２９】
信号電圧の一覧
【表１】
【００３０】
データ伝送
パケット内のＨＳデータ伝送は、差分信号を用いて行われる。パケット間のデ
ータラインの静止状態では、双方のラインがＧＮＤにある。ＨＳモードにおける
パケットの開始（ＳＯＰ）は、Ｄａｔａ＋及びＤａｔａ−ラインをＨＳ静止状態
からＫ状態にすることにより知らされる。このＫは、ＨＳ ＳＹＮＣパターンの
第１のシンボルである（ＮＲＺＩシーケンスＫＪＫＪＫＪＫＪ ＫＪＫＪＫＪＫ
Ｊ ＫＪＫＪＫＪＫＪ ＫＪＫＪＫＪＫＫ）。ＨＳ ＥＯＰ（パケット終了）デリ
ミタ内の第１のシンボルは、ＥＯＰより前の最後のシンボルからの遷移である。
この反対のシンボルが、ＥＯＰパターン内の第１のシンボルになる（ディスエー
ブルされたビットスタッフィングを伴うＮＲＺ ０１ １ １ １ １ １ １ １）。
ＥＯＰパターンの完了時、送信器は静止状態に戻る。ＥＯＰパターン内の第１の
シンボルが遷移をもたらすことは、ＥＯＰデリミタより前のパケット内の最後の
ビットがどれであるかを正確に決定するプロセスを単純化する。
ータラインの静止状態では、双方のラインがＧＮＤにある。ＨＳモードにおける
パケットの開始（ＳＯＰ）は、Ｄａｔａ＋及びＤａｔａ−ラインをＨＳ静止状態
からＫ状態にすることにより知らされる。このＫは、ＨＳ ＳＹＮＣパターンの
第１のシンボルである（ＮＲＺＩシーケンスＫＪＫＪＫＪＫＪ ＫＪＫＪＫＪＫ
Ｊ ＫＪＫＪＫＪＫＪ ＫＪＫＪＫＪＫＫ）。ＨＳ ＥＯＰ（パケット終了）デリ
ミタ内の第１のシンボルは、ＥＯＰより前の最後のシンボルからの遷移である。
この反対のシンボルが、ＥＯＰパターン内の第１のシンボルになる（ディスエー
ブルされたビットスタッフィングを伴うＮＲＺ ０１ １ １ １ １ １ １ １）。
ＥＯＰパターンの完了時、送信器は静止状態に戻る。ＥＯＰパターン内の第１の
シンボルが遷移をもたらすことは、ＥＯＰデリミタより前のパケット内の最後の
ビットがどれであるかを正確に決定するプロセスを単純化する。
【００３１】
接続及び切断の伝達
機能の接続及び切断の伝達は、ロースピード及びフルスピード装置の場合は以
下の通りである。機能が、ホスト又はハブの下流ポートに取り付けられないとき
、そこに存在するプルダウン抵抗は、ポートがハブにより駆動されていないとき
、Ｄ＋及びＤ−の双方がホスト又はハブポートのシングルエンドの低い閾値を下
回るようにする。これは、下流ポート上にＳＥ０状態を生成する。ホスト又はハ
ブがデータラインを駆動しておらず、ＳＥ０が２．５ｓ以上、下流ポート上に持
続する場合、切断条件（ＴＤＤＩＳ）が示される。データラインの１つが２．５
ｓ以上ＶＩＨ閾値より高く引き上げられていることをハブが検出すると、接続条
件（ＴＤＣＮＮ）が検出される。
下の通りである。機能が、ホスト又はハブの下流ポートに取り付けられないとき
、そこに存在するプルダウン抵抗は、ポートがハブにより駆動されていないとき
、Ｄ＋及びＤ−の双方がホスト又はハブポートのシングルエンドの低い閾値を下
回るようにする。これは、下流ポート上にＳＥ０状態を生成する。ホスト又はハ
ブがデータラインを駆動しておらず、ＳＥ０が２．５ｓ以上、下流ポート上に持
続する場合、切断条件（ＴＤＤＩＳ）が示される。データラインの１つが２．５
ｓ以上ＶＩＨ閾値より高く引き上げられていることをハブが検出すると、接続条
件（ＴＤＣＮＮ）が検出される。
【００３２】
機能の接続及び切断の伝送は、ハイスピード装置の場合は以下の通りである。
ＨＳモードで動作する下流に面するポートは、装置終端が取り外されるときに生
じるＤａｔａ＋及びＤａｔａ−ラインの間の差分信号振幅の増加を検知すること
により切断を検出する。図４に示すように、「下流に面する送受信器が伝送し、
開放ラインからの正の反射が、送受信器ドライバ信号に付加的なフェーズにおい
て到着するとき、切断エンベロープ検出器」の出力信号はハイになる。この付加
的な効果が信頼性をもって生じ、検出されるべき十分な持続時間があることを保
証するため、ＵＳＯＦ ＥＯＰデリミタは、フルスピード及びロースピードモー
ドと比較して長くされる。６００ｍＶ以上の差分振幅をもつ信号は、信頼性をも
って切断エンベロープ検出器をアクティブにしなければならない。５００ｍＶ以
下の差分振幅をもつ信号は、切断エンベロープ検出器を決してアクティブにして
はならない。ハブは、ＵＳＯＦ ＥＯＰパターンの４０番目のビットの伝送に一
致する時点で切断エンベロープ検出器の出力信号をサンプリングしなければなら
ない。検出器の出力信号は、すべての他の時点においては無視されなければなら
ない。
ＨＳモードで動作する下流に面するポートは、装置終端が取り外されるときに生
じるＤａｔａ＋及びＤａｔａ−ラインの間の差分信号振幅の増加を検知すること
により切断を検出する。図４に示すように、「下流に面する送受信器が伝送し、
開放ラインからの正の反射が、送受信器ドライバ信号に付加的なフェーズにおい
て到着するとき、切断エンベロープ検出器」の出力信号はハイになる。この付加
的な効果が信頼性をもって生じ、検出されるべき十分な持続時間があることを保
証するため、ＵＳＯＦ ＥＯＰデリミタは、フルスピード及びロースピードモー
ドと比較して長くされる。６００ｍＶ以上の差分振幅をもつ信号は、信頼性をも
って切断エンベロープ検出器をアクティブにしなければならない。５００ｍＶ以
下の差分振幅をもつ信号は、切断エンベロープ検出器を決してアクティブにして
はならない。ハブは、ＵＳＯＦ ＥＯＰパターンの４０番目のビットの伝送に一
致する時点で切断エンベロープ検出器の出力信号をサンプリングしなければなら
ない。検出器の出力信号は、すべての他の時点においては無視されなければなら
ない。
【００３３】
ＵＳＢ装置が、ハブのポートのうちの１つから取り外されたとき、ハブは、ポ
ートをディスエーブルし、ホストに装置の取り外しを示す。適当なＵＳＢシステ
ムソフトウェアが、取り外しを示す処理を行う。取り外されたＵＳＢ装置がハブ
である場合、ＵＳＢシステムソフトウェアは、ハブと、そのハブを通して以前に
システムに取り付けられていたすべてのＵＳＢ装置と、の双方の取り外しを処理
しなければならない。
ートをディスエーブルし、ホストに装置の取り外しを示す。適当なＵＳＢシステ
ムソフトウェアが、取り外しを示す処理を行う。取り外されたＵＳＢ装置がハブ
である場合、ＵＳＢシステムソフトウェアは、ハブと、そのハブを通して以前に
システムに取り付けられていたすべてのＵＳＢ装置と、の双方の取り外しを処理
しなければならない。
【００３４】
リセット伝達
ＨＳ能力をもつハブは、（装置が存在し、ＬＳを示しているかどうか決定する
ために）ラインの状態を調べ、ＳＥ０を駆動することによりリセットプロセスを
始める（後に続くハブ動作は、ＨＳ能力をもたない装置によって長いＳＥ０とし
て知覚され、これらの動作は、ＵＳＢ１．１ハブがリセットするのと同様に上記
の装置をリセットすることに注意されたい）。ＳＥ０がアサートされる時間は、
Ｔ０として以下の表に示されている。装置がＬＳ能力を示す場合、ハブは、Ｔ９
が後に続く「リッスン」挙動を実施しなくなるまで、単にＳＥ０のアサートを保
持し、ポート速度をＬＳとしてを報告する。ハブポートは、ＬＳ装置を検出しな
い場合、それは、ＦＳ装置、ＦＳモードで動作するＨＳ能力をもつ装置、ＨＳモ
ードで動作するＨＳ能力をもつ装置に取り付けられており、又はどの装置にも取
り付けられていない。これらの可能性を区別するため、Ｔ３から始まり、ハブは
、装置から、ＨＳの「チャープ」を聞き始める。連続するＳＥ０のアサートに応
じて、ＨＳ能力をもつ装置は、最初に、ハブがリセットするように又はサスペン
ドするように指示しているかを決定しなければならない。Ｔ１において、装置は
、そのＨＳ終端を切断し、Ｄ＋プルアップ抵抗を再接続することにより（既にＦ
Ｓモードでなければ）ＦＳモードに戻る。Ｔ２において、２．５μｓ後、装置は
、ＳＥ０又はＦＳ Ｊが存在するかどうか決定するためにラインを調べる。ライ
ンがＦＳ Ｊにある場合、装置は、ハブがサスペンドを示していることを知り、
装置は、サスペンドプロセスを続ける。これについてここでは詳しく説明しない
。ラインがＳＥ０にある場合、装置は、ハブがラインをＳＥ０に駆動しているこ
とを知り、リセットプロセスを続けることができる。Ｔ４になるとすぐに、ＨＳ
能力をもつ装置は、そのＤａｔａ＋プルアップ抵抗をオフに切り替え、そのＨＳ
終端を回復させ、「チャープ」を伝送する。このチャープは、Ｔ５までに終了す
る。このチャープは、少なくとも８μｓの持続時間をもつ連続するＨＳ Ｋであ
るように規定される。ハブが、Ｔ６より前にＨＳ「チャープ」を検出し、ＨＳ不
可でない場合、それは、Ｔ７までにＨＳ動作を開始する。ハブは、それが少なく
とも２μｓの間その入力部で連続するＨＳ Ｋを認識する場合、チャープを検出
する。（８μｓのアサート及び２μｓの検出の要求は、マイクロ秒以下の持続時
間の時折のノイズイベントが存在する場合にＨＳ検出を信頼できるものにする。
）リンクの速度は、ＨＳとして報告される。ハブは、それが「チャープ」を検出
することに失敗する場合、又はＨＳ不可である場合、少なくともＴ９までＳＥ０
のままでなければならない。リンクの速度は、ＦＳとして報告される。装置は、
それがＴ８より前にＨＳ μＳＯＦを受信し始める場合、ＨＳモードで動作し続
けなければならない。装置は、それがＴ８までにＨＳ μＳＯＦを受信し始めな
い場合、ＦＳ動作に戻らなければならない。このプロセスにより、何も取り付け
られていないポートをリセットするＵＳＢ２．０のハブは、取り付けられている
ＦＳ装置があることを最初に報告し、その後直ちに切断を検出することに注意さ
れたい。
ために）ラインの状態を調べ、ＳＥ０を駆動することによりリセットプロセスを
始める（後に続くハブ動作は、ＨＳ能力をもたない装置によって長いＳＥ０とし
て知覚され、これらの動作は、ＵＳＢ１．１ハブがリセットするのと同様に上記
の装置をリセットすることに注意されたい）。ＳＥ０がアサートされる時間は、
Ｔ０として以下の表に示されている。装置がＬＳ能力を示す場合、ハブは、Ｔ９
が後に続く「リッスン」挙動を実施しなくなるまで、単にＳＥ０のアサートを保
持し、ポート速度をＬＳとしてを報告する。ハブポートは、ＬＳ装置を検出しな
い場合、それは、ＦＳ装置、ＦＳモードで動作するＨＳ能力をもつ装置、ＨＳモ
ードで動作するＨＳ能力をもつ装置に取り付けられており、又はどの装置にも取
り付けられていない。これらの可能性を区別するため、Ｔ３から始まり、ハブは
、装置から、ＨＳの「チャープ」を聞き始める。連続するＳＥ０のアサートに応
じて、ＨＳ能力をもつ装置は、最初に、ハブがリセットするように又はサスペン
ドするように指示しているかを決定しなければならない。Ｔ１において、装置は
、そのＨＳ終端を切断し、Ｄ＋プルアップ抵抗を再接続することにより（既にＦ
Ｓモードでなければ）ＦＳモードに戻る。Ｔ２において、２．５μｓ後、装置は
、ＳＥ０又はＦＳ Ｊが存在するかどうか決定するためにラインを調べる。ライ
ンがＦＳ Ｊにある場合、装置は、ハブがサスペンドを示していることを知り、
装置は、サスペンドプロセスを続ける。これについてここでは詳しく説明しない
。ラインがＳＥ０にある場合、装置は、ハブがラインをＳＥ０に駆動しているこ
とを知り、リセットプロセスを続けることができる。Ｔ４になるとすぐに、ＨＳ
能力をもつ装置は、そのＤａｔａ＋プルアップ抵抗をオフに切り替え、そのＨＳ
終端を回復させ、「チャープ」を伝送する。このチャープは、Ｔ５までに終了す
る。このチャープは、少なくとも８μｓの持続時間をもつ連続するＨＳ Ｋであ
るように規定される。ハブが、Ｔ６より前にＨＳ「チャープ」を検出し、ＨＳ不
可でない場合、それは、Ｔ７までにＨＳ動作を開始する。ハブは、それが少なく
とも２μｓの間その入力部で連続するＨＳ Ｋを認識する場合、チャープを検出
する。（８μｓのアサート及び２μｓの検出の要求は、マイクロ秒以下の持続時
間の時折のノイズイベントが存在する場合にＨＳ検出を信頼できるものにする。
）リンクの速度は、ＨＳとして報告される。ハブは、それが「チャープ」を検出
することに失敗する場合、又はＨＳ不可である場合、少なくともＴ９までＳＥ０
のままでなければならない。リンクの速度は、ＦＳとして報告される。装置は、
それがＴ８より前にＨＳ μＳＯＦを受信し始める場合、ＨＳモードで動作し続
けなければならない。装置は、それがＴ８までにＨＳ μＳＯＦを受信し始めな
い場合、ＦＳ動作に戻らなければならない。このプロセスにより、何も取り付け
られていないポートをリセットするＵＳＢ２．０のハブは、取り付けられている
ＦＳ装置があることを最初に報告し、その後直ちに切断を検出することに注意さ
れたい。
【表２】
【００３５】
本発明によると、後に続くファームウェア制御されるハイスピード装置の接続
及び切断は、装置が、ホストのエニュメレーションプロセスをトリガすることが
できるように規定される。これは、ファームウェア制御を通して、ＨＳ並列終端
からＦＳ終端とすることにより行なわれる。第１のステップは、可能で有ればＨ
Ｓ終端に加えて、ＦＳ終端をイネーブルすることである。図４に示す好適な具体
例を参照して、これは、ファームウェアが、例えばＲｐｕ＿Ｅｎａｂｌｅをハイ
に設定することによって、Ｄ＋ライン上のプルアップ抵抗Ｒｐｕ４８０をオンに
切り替えるより達成される。次に、ＨＳ終端が取り外される。これは、例えばＬ
Ｓ／ＦＳ＿Ｄｒｉｖｅｒ＿Ｏｕｔｐｕｔ＿Ｅｎａｂｌｅ信号をローに設定するこ
とによって、ＬＳ／ＦＳドライバ４２０をディスエーブルすることにより達成さ
れる。好適には、ＳＥ０駆動が更に、（例えばＬＳ／ＦＳドライバ４２０のＡｓ
ｓｅｒｔ＿Ｓｉｎｇｌｅ＿Ｅｎｄｅｄ＿Ｚｅｒｏ信号をローに設定することによ
り）オフに切り替えられる。プルアップ抵抗の切り替えは、切断エンベロープ検
出器４６０が切断を知らせる程度に、終端インピーダンスがＨＳ終端要求を超え
ることを確実にする。従って、ハブの下流に面するポートにおける検出機構は、
ハブから装置に伝搬される次のμＳＯＦパケットの終了時に切断を検出する。実
際に、並列終端がオフであるので、ハブの受信器は、最大許容データ信号レベル
を超える差分信号振幅を認識する。また、Ｄ＋プルアップＲｐｕ４８０は、実際
に開放端と同等である。ＨＳ終端を取り外すことは、残りのＦＳ終端がＦＳモー
ドで始まる接続プロセスに適したものであることを確実にする。ハブが、切断を
検出すると、これをホストに報告する。直ちに、ポートは、新しい接続について
調べ始め、Ｄ＋プルアップによる新しい接続を検出する。ハブ及びホストは、他
の新しい接続と同様にこの新しい接続を処理する。新しく接続された装置は、リ
セットされる。リセットプロセスにおいて、装置は、（チャーププロセスを用い
る）規定されたアルゴリズムにより切り替わりＨＳ動作に戻ることができる。
及び切断は、装置が、ホストのエニュメレーションプロセスをトリガすることが
できるように規定される。これは、ファームウェア制御を通して、ＨＳ並列終端
からＦＳ終端とすることにより行なわれる。第１のステップは、可能で有ればＨ
Ｓ終端に加えて、ＦＳ終端をイネーブルすることである。図４に示す好適な具体
例を参照して、これは、ファームウェアが、例えばＲｐｕ＿Ｅｎａｂｌｅをハイ
に設定することによって、Ｄ＋ライン上のプルアップ抵抗Ｒｐｕ４８０をオンに
切り替えるより達成される。次に、ＨＳ終端が取り外される。これは、例えばＬ
Ｓ／ＦＳ＿Ｄｒｉｖｅｒ＿Ｏｕｔｐｕｔ＿Ｅｎａｂｌｅ信号をローに設定するこ
とによって、ＬＳ／ＦＳドライバ４２０をディスエーブルすることにより達成さ
れる。好適には、ＳＥ０駆動が更に、（例えばＬＳ／ＦＳドライバ４２０のＡｓ
ｓｅｒｔ＿Ｓｉｎｇｌｅ＿Ｅｎｄｅｄ＿Ｚｅｒｏ信号をローに設定することによ
り）オフに切り替えられる。プルアップ抵抗の切り替えは、切断エンベロープ検
出器４６０が切断を知らせる程度に、終端インピーダンスがＨＳ終端要求を超え
ることを確実にする。従って、ハブの下流に面するポートにおける検出機構は、
ハブから装置に伝搬される次のμＳＯＦパケットの終了時に切断を検出する。実
際に、並列終端がオフであるので、ハブの受信器は、最大許容データ信号レベル
を超える差分信号振幅を認識する。また、Ｄ＋プルアップＲｐｕ４８０は、実際
に開放端と同等である。ＨＳ終端を取り外すことは、残りのＦＳ終端がＦＳモー
ドで始まる接続プロセスに適したものであることを確実にする。ハブが、切断を
検出すると、これをホストに報告する。直ちに、ポートは、新しい接続について
調べ始め、Ｄ＋プルアップによる新しい接続を検出する。ハブ及びホストは、他
の新しい接続と同様にこの新しい接続を処理する。新しく接続された装置は、リ
セットされる。リセットプロセスにおいて、装置は、（チャーププロセスを用い
る）規定されたアルゴリズムにより切り替わりＨＳ動作に戻ることができる。
【００３６】
通常、本発明による装置切断エミュレーションは、コンピュータ周辺機器にお
いて実現される。このような周辺装置は、通常、図４に示すように、通信ドライ
バを制御する埋め込み型のマイクロコントローラ（又は他の適切なプロセッサ）
を有する。従って、切断及び再接続のエミュレーションは、本発明によるステッ
プを実施するための適切なプログラム（ファームウェア）の制御下においてマイ
クロコントローラにより実施される。このコンピュータプログラム製品は、通常
、ハードディスク又はＲＯＭのようなバックグラウンドの記憶装置からロードさ
れる。コンピュータプログラム製品は、ＣＤ−ＲＯＭのような記憶媒体上に、又
は公共的なインターネットのようなネットワークを介して分散された後、最初に
バックグラウンドの記憶装置に記憶することができる。
いて実現される。このような周辺装置は、通常、図４に示すように、通信ドライ
バを制御する埋め込み型のマイクロコントローラ（又は他の適切なプロセッサ）
を有する。従って、切断及び再接続のエミュレーションは、本発明によるステッ
プを実施するための適切なプログラム（ファームウェア）の制御下においてマイ
クロコントローラにより実施される。このコンピュータプログラム製品は、通常
、ハードディスク又はＲＯＭのようなバックグラウンドの記憶装置からロードさ
れる。コンピュータプログラム製品は、ＣＤ−ＲＯＭのような記憶媒体上に、又
は公共的なインターネットのようなネットワークを介して分散された後、最初に
バックグラウンドの記憶装置に記憶することができる。
【図１】階層スタートポロジの通信システムを示す図。
【図２】伝送ワイヤの例を示す図。
【図３Ａ】フルスピード及びロースピード受信器に関するプルアップ抵抗の
位置を示す図。
位置を示す図。
【図３Ｂ】フルスピード及びロースピード受信器に関するプルアップ抵抗の
位置を示す図。
位置を示す図。
【図４】ハイスピード受信器のブロック図。
Claims (11)
- 【請求項１】ワイヤセグメントを介して他の装置／ハブに接続される装置を
有するプラグアンドプレイ通信システムであって、前記システムが、少なくとも
第１の速度モード及び第２のより高い速度モードにおける通信を支援し、前記装
置が、前記速度モードのそれぞれのものについて、前記ワイヤセグメントを終端
する個々の第１及び第２の手段を有し、前記装置が、前記ワイヤセグメントを終
端する前記第１の手段をアクティブにすることにより、前記第２の速度モードで
動作する一方で、前記装置の切断をエミュレートするように動作する、システム
。 - 【請求項２】前記他の装置／ハブが、前記第２のモードで動作する一方で、
前記ワイヤセグメントの終端が前記第２のモードに関するあらかじめ決められた
限度を超えることを検出するための手段と、前記検出に応じて、前記セグメント
への装置の再接続を決定するための再接続プロトコルを開始するための手段と、
を有する、請求項１に記載のシステム。 - 【請求項３】前記装置が、前記ワイヤセグメントを終端する前記第２の手段
をディスエーブルすることにより前記切断をエミュレートするように動作する、
請求項２に記載のシステム。 - 【請求項４】前記セグメントが、差分データ伝送のために２本の信号ワイヤ
を有し、前記ワイヤセグメントを終端する前記第１の手段が、前記信号ワイヤの
うちの１本と、供給電圧との間に結合された終端インピーダンスを有する、請求
項１に記載のシステム。 - 【請求項５】前記終端インピーダンスがレジスタを有する、請求項４に記載
のシステム。 - 【請求項６】前記ワイヤセグメントを終端する前記第２の手段が、整合イン
ピーダンスを介して双方の信号ワイヤに結合されるドライバを有する、請求項４
に記載のシステム。 - 【請求項７】前記ワイヤセグメントを終端する前記第２の手段をディスエー
ブルすることは、前記ドライバをディスエーブルすることを含む、請求項３又は
請求項６に記載のシステム。 - 【請求項８】前記システムが、ユニバーサルシリアルバス仕様に基づいてお
り、前記第１のモードが、ＵＳＢフルスピードモードに対応し、前記第２のモー
ドが、ＵＳＢハイスピードモードに対応する、請求項１に記載のシステム。 - 【請求項９】プラグアンドプレイ通信システム用の装置であって、前記装置
が、ワイヤセグメントを介して他の装置／ハブに接続可能であり、前記システム
が、少なくとも第１の速度モード及び第２のより高い速度モードにおける通信を
支援し、前記装置が、前記速度モードのそれぞれのものについて、前記ワイヤセ
グメントを終端する個々の第１及び第２の手段を有し、前記装置が、前記ワイヤ
セグメントを終端する前記第１の手段をアクティブにすることにより、前記第２
の速度モードで動作する一方で、前記装置の切断をエミュレートするように動作
する、装置。 - 【請求項１０】プラグアンドプレイ通信システムにおいて装置の切断をエミ
ュレートする方法であって、前記装置が、ワイヤセグメントを介して他の装置／
ハブに接続されており、前記システムが、少なくとも第１の速度モード及び第２
のより高い速度モードにおける通信を支援し、前記装置が、前記速度モードのそ
れぞれのものについて、前記ワイヤセグメントを終端する個々の第１及び第２の
手段を有し、前記方法が、前記ワイヤセグメントを終端する前記第１の手段をア
クティブにすることにより、前記第２の速度モードで動作する一方で、前記装置
の切断をエミュレートすることを含む、方法。 - 【請求項１１】請求項１０に記載の方法をプロセッサに実施させるように動
作するコンピュータプログラム製品。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP99204536 | 1999-12-24 | ||
| EP99204536.9 | 1999-12-24 | ||
| PCT/EP2000/012619 WO2001048613A2 (en) | 1999-12-24 | 2000-12-13 | Emulation of a disconnect of a device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003518892A true JP2003518892A (ja) | 2003-06-10 |
Family
ID=8241093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001549199A Pending JP2003518892A (ja) | 1999-12-24 | 2000-12-13 | 装置の切断のエミュレーション |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6791950B2 (ja) |
| EP (1) | EP1183611B1 (ja) |
| JP (1) | JP2003518892A (ja) |
| CN (1) | CN1222891C (ja) |
| DE (1) | DE60033930T2 (ja) |
| ES (1) | ES2283345T3 (ja) |
| WO (1) | WO2001048613A2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073036A (ja) * | 2005-08-08 | 2007-03-22 | Seiko Epson Corp | ホストコントローラ |
| JP2007172574A (ja) * | 2005-11-25 | 2007-07-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
| JP2007242027A (ja) * | 2005-11-25 | 2007-09-20 | Seiko Epson Corp | 集積回路装置及び電子機器 |
| US7539808B2 (en) | 2005-04-27 | 2009-05-26 | Nec Infrontia Corporation | Information processing apparatus, information processing system, and program |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6901471B2 (en) * | 2001-03-01 | 2005-05-31 | Synopsys, Inc. | Transceiver macrocell architecture allowing upstream and downstream operation |
| US6950960B2 (en) * | 2001-07-17 | 2005-09-27 | Synopsys, Inc. | Disabling a clock signal to a peripheral interface engine block during peripheral operation in a selected operational mode |
| EP1425674A1 (en) * | 2001-09-10 | 2004-06-09 | Axiohm Transaction Solutions, Inc. | Method for automatically recovering from a suspend state in a usb interface |
| KR100421050B1 (ko) * | 2001-10-12 | 2004-03-04 | 삼성전자주식회사 | 범용직렬버스 호스트가 즉각적으로 리셋동작을 수행토록범용직렬버스의 신호 상태를 구현하는 로직 회로를구비하는 범용직렬버스 장치 |
| US7464016B2 (en) * | 2001-11-09 | 2008-12-09 | Sun Microsystems, Inc. | Hot plug and hot pull system simulation |
| CN1296798C (zh) * | 2002-02-05 | 2007-01-24 | 劲永科技（苏州）有限公司 | 用于usb介面的低厚度连接装置及其储存器储存装置 |
| US7299264B2 (en) * | 2002-05-07 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | System and method for monitoring a connection between a server and a passive client device |
| US7194638B1 (en) * | 2002-09-27 | 2007-03-20 | Cypress Semiconductor Corporation | Device and method for managing power consumed by a USB device |
| EP1986103A3 (en) * | 2002-12-27 | 2008-12-03 | Fujitsu Limited | USB device and method for controlling USB device |
| JP2005071273A (ja) * | 2003-08-27 | 2005-03-17 | Canon Inc | 電子機器及びそのインターフェース制御方法 |
| JP4750379B2 (ja) | 2004-05-31 | 2011-08-17 | キヤノン株式会社 | 電子機器 |
| DE102004031278B4 (de) * | 2004-06-28 | 2008-06-12 | Infineon Technologies Ag | Vorrichtung zum Detektieren des Anschlusses von Peripheriegeräten an ein Hostsystem |
| US7281069B2 (en) * | 2004-08-31 | 2007-10-09 | Broadcom Corporation | Method and system for extending the functionality of an embedded USB transceiver interface to handle threshold shift of a USB 2.0 bus during high-speed chirp |
| US7685328B2 (en) * | 2004-09-09 | 2010-03-23 | Stmicroelectronics, Inc. | Generic universal serial bus device operable at low and full speed and adapted for use in a smart card device |
| KR100672987B1 (ko) * | 2004-12-20 | 2007-01-24 | 삼성전자주식회사 | 고속 아날로그 인벨롭 디텍터 |
| JP4366323B2 (ja) | 2005-03-15 | 2009-11-18 | キヤノン株式会社 | 通信装置およびその制御方法 |
| JP4356997B2 (ja) | 2005-03-15 | 2009-11-04 | キヤノン株式会社 | 通信装置及びその通信方法 |
| JP4502389B2 (ja) | 2005-03-15 | 2010-07-14 | キヤノン株式会社 | 通信装置及びその制御方法 |
| JP2006268306A (ja) * | 2005-03-23 | 2006-10-05 | Toshiba Corp | 半導体装置及びその接続処理方法 |
| JP5076351B2 (ja) * | 2006-04-18 | 2012-11-21 | 富士通株式会社 | 電子機器、そのデータ転送制御方法、そのデータ転送制御プログラム及びデータ転送システム |
| US7562159B2 (en) * | 2006-04-28 | 2009-07-14 | Mediatek Inc. | Systems and methods for selectively activating functions provided by a mobile phone |
| US7752029B2 (en) * | 2006-06-23 | 2010-07-06 | Kyocera Mita Corporation | Method to change USB device descriptors from host to emulate a new device |
| WO2008065515A2 (en) * | 2006-11-28 | 2008-06-05 | Nokia Corporation | Control method for fast and slow data transmission for serial interface |
| US8898363B2 (en) | 2006-12-08 | 2014-11-25 | Nokia Corporation | Multiple connections to a single serial interface |
| US7721016B2 (en) * | 2007-02-12 | 2010-05-18 | Seagate Technology Llc | Method for using host controller to solicit a command failure from target device in order to initiate re-enumeration of the target device |
| US7631126B2 (en) * | 2007-05-24 | 2009-12-08 | Research In Motion Limited | System and method for interfacing an electronic device with a host system |
| EP2107469B1 (en) * | 2007-05-24 | 2013-04-03 | Research In Motion Limited | System and method for interfacing an electronic device with a host system |
| US7769940B2 (en) * | 2008-02-13 | 2010-08-03 | Belkin International, Inc. | Switching device configured to couple a first computer to a first peripheral device and one or more second peripheral devices and method of manufacturing same |
| US20090282276A1 (en) * | 2008-05-12 | 2009-11-12 | Iain Thomas Learmonth | Peripheral device |
| US20090307451A1 (en) * | 2008-06-10 | 2009-12-10 | Microsoft Corporation | Dynamic logical unit number creation and protection for a transient storage device |
| DE102008045707A1 (de) * | 2008-09-04 | 2010-03-11 | Micronas Gmbh | Leiterplatine mit Terminierung einer T-förmigen Signalleitung |
| US20100082846A1 (en) * | 2008-10-01 | 2010-04-01 | Kyung Hwan Kim | Usb device and method for connecting the usb device with usb host |
| US8020049B2 (en) * | 2008-12-18 | 2011-09-13 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Detection of and recovery from an electrical fast transient/burst (EFT/B) on a universal serial bus (USB) device |
| CN101561794B (zh) * | 2009-06-05 | 2012-07-04 | 威盛电子股份有限公司 | 通用串行总线装置 |
| DE102009033360A1 (de) * | 2009-07-16 | 2011-01-20 | Giesecke & Devrient Gmbh | Verfahren zum Bekanntgeben einer Speicherkonfiguration |
| WO2011052141A1 (ja) * | 2009-10-29 | 2011-05-05 | パナソニック株式会社 | データ伝送システム |
| US20110150137A1 (en) * | 2009-12-17 | 2011-06-23 | Industrial Technology Research Institute | Architecture of multi-power mode serial interface |
| US8380905B2 (en) * | 2010-05-21 | 2013-02-19 | National Semiconductor Corporation | Isolated communication bus and related protocol |
| US8996747B2 (en) | 2011-09-29 | 2015-03-31 | Cypress Semiconductor Corporation | Methods and physical computer-readable storage media for initiating re-enumeration of USB 3.0 compatible devices |
| US8843664B2 (en) | 2011-09-29 | 2014-09-23 | Cypress Semiconductor Corporation | Re-enumeration of USB 3.0 compatible devices |
| FR2984641B1 (fr) * | 2011-12-15 | 2014-06-13 | Eutelsat Sa | Installation d'emission/reception de signaux radioelectriques |
| US8850097B2 (en) * | 2012-07-16 | 2014-09-30 | Verifone, Inc. | USB apparatus and embedded system incorporating same |
| US9740643B2 (en) | 2013-06-20 | 2017-08-22 | Apple Inc. | Systems and methods for recovering higher speed communication between devices |
| CN103885868B (zh) * | 2014-04-16 | 2015-08-26 | 福州瑞芯微电子有限公司 | 模拟usb热插拔过程的测试系统及装置 |
| US9852097B2 (en) | 2014-04-29 | 2017-12-26 | Microchip Technology Incorporated | Flexconnect disconnect detection |
| TWI567633B (zh) * | 2015-07-07 | 2017-01-21 | 鈺群科技股份有限公司 | 通用序列匯流排相容的隨身碟的啟動方法及其相關隨身碟 |
| US20170063700A1 (en) * | 2015-08-26 | 2017-03-02 | Qualcomm Incorporated | Systems and methods for rate detection for soundwire extension (soundwire-xl) cables |
| TWI580968B (zh) * | 2015-12-09 | 2017-05-01 | 英業達股份有限公司 | 測試治具及c類型通用序列匯流排連接埠的測試方法 |
| JP6897307B2 (ja) | 2017-05-19 | 2021-06-30 | セイコーエプソン株式会社 | 回路装置、電子機器、ケーブルハーネス及びデータ転送方法 |
| CN109787299A (zh) * | 2017-11-10 | 2019-05-21 | 升鼎科技股份有限公司 | 通用串行总线装置的快速充电模式触发方法及系统 |
| JP2020160488A (ja) * | 2019-03-25 | 2020-10-01 | セイコーエプソン株式会社 | 回路装置、回路装置の判定方法および電子機器 |
| JP2020177435A (ja) * | 2019-04-18 | 2020-10-29 | セイコーエプソン株式会社 | 回路装置、回路装置の判定方法および電子機器 |
| US11378600B2 (en) * | 2020-07-20 | 2022-07-05 | Nxp B.V. | Squelch and disconnect detector |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10301899A (ja) * | 1997-04-23 | 1998-11-13 | Casio Comput Co Ltd | 電子機器及びインタフェース回路 |
| WO1999008196A1 (en) * | 1997-08-12 | 1999-02-18 | Atmel Corporation | A universal serial bus device controller |
| JP2000293479A (ja) * | 1999-04-07 | 2000-10-20 | Sony Corp | 周辺装置及びそれを用いた信号伝送装置 |
| JP2000330926A (ja) * | 1999-05-17 | 2000-11-30 | Sony Corp | 電子機器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6061754A (en) * | 1997-06-25 | 2000-05-09 | Compaq Computer Corporation | Data bus having switch for selectively connecting and disconnecting devices to or from the bus |
| US6012103A (en) * | 1997-07-02 | 2000-01-04 | Cypress Semiconductor Corp. | Bus interface system and method |
| US6611552B2 (en) * | 1999-01-28 | 2003-08-26 | Intel Corporation | Universal serial bus transceiver and associated methods |
| US6593768B1 (en) * | 1999-11-18 | 2003-07-15 | Intel Corporation | Dual termination serial data bus with pull-up current source |
-
2000
- 2000-12-13 JP JP2001549199A patent/JP2003518892A/ja active Pending
- 2000-12-13 EP EP00990726A patent/EP1183611B1/en not_active Expired - Lifetime
- 2000-12-13 ES ES00990726T patent/ES2283345T3/es not_active Expired - Lifetime
- 2000-12-13 WO PCT/EP2000/012619 patent/WO2001048613A2/en active IP Right Grant
- 2000-12-13 DE DE60033930T patent/DE60033930T2/de not_active Expired - Lifetime
- 2000-12-13 CN CNB008067163A patent/CN1222891C/zh not_active Expired - Fee Related
- 2000-12-22 US US09/745,856 patent/US6791950B2/en not_active Expired - Lifetime
-
2004
- 2004-08-17 US US10/919,756 patent/US7500027B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10301899A (ja) * | 1997-04-23 | 1998-11-13 | Casio Comput Co Ltd | 電子機器及びインタフェース回路 |
| WO1999008196A1 (en) * | 1997-08-12 | 1999-02-18 | Atmel Corporation | A universal serial bus device controller |
| JP2000293479A (ja) * | 1999-04-07 | 2000-10-20 | Sony Corp | 周辺装置及びそれを用いた信号伝送装置 |
| JP2000330926A (ja) * | 1999-05-17 | 2000-11-30 | Sony Corp | 電子機器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7539808B2 (en) | 2005-04-27 | 2009-05-26 | Nec Infrontia Corporation | Information processing apparatus, information processing system, and program |
| JP2007073036A (ja) * | 2005-08-08 | 2007-03-22 | Seiko Epson Corp | ホストコントローラ |
| JP2007172574A (ja) * | 2005-11-25 | 2007-07-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
| JP2007242027A (ja) * | 2005-11-25 | 2007-09-20 | Seiko Epson Corp | 集積回路装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050066087A1 (en) | 2005-03-24 |
| DE60033930T2 (de) | 2008-01-24 |
| DE60033930D1 (de) | 2007-04-26 |
| WO2001048613A3 (en) | 2001-12-13 |
| ES2283345T3 (es) | 2007-11-01 |
| US6791950B2 (en) | 2004-09-14 |
| CN1364265A (zh) | 2002-08-14 |
| CN1222891C (zh) | 2005-10-12 |
| EP1183611B1 (en) | 2007-03-14 |
| EP1183611A2 (en) | 2002-03-06 |
| US20010017846A1 (en) | 2001-08-30 |
| US7500027B2 (en) | 2009-03-03 |
| WO2001048613A2 (en) | 2001-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003518892A (ja) | 装置の切断のエミュレーション | |
| JP4008174B2 (ja) | シリアル信号を並列バス上に多重化する装置 | |
| JP5055489B2 (ja) | 通信バス用双方向単線式割り込みライン | |
| JP4126178B2 (ja) | 周辺装置が接続されているインターフェースのタイプを検出するための方法および装置 | |
| US20020169915A1 (en) | USB connection-detection circuitry and operation methods of the same | |
| US7502878B1 (en) | Method and apparatus for switching USB devices between multiple USB hosts | |
| TW552780B (en) | USB communication control apparatus, USB communication system and USB communication control method | |
| US7567886B2 (en) | Method to validate system configuration in a data storage and retrieval system | |
| JPH07271718A (ja) | コンピュータ・システム | |
| US20050027889A1 (en) | USB extender | |
| EP1139226A1 (en) | Method of emulating an attachment and detachment of a USB device | |
| JPH10301899A (ja) | 電子機器及びインタフェース回路 | |
| EP1834247A1 (en) | Universal serial bus adaptive signal rate | |
| US20130254440A1 (en) | Devices and methods for transmitting usb termination signals over extension media | |
| JPH10301898A (ja) | 電子機器及びインタフェース回路 | |
| US6665763B1 (en) | Hot-plug storage drive | |
| US5983296A (en) | Method and apparatus for terminating busses having different widths | |
| JP2003186584A (ja) | インターフェース装置 | |
| TWI741417B (zh) | 積體電路匯流排即時偵測連接狀態的裝置及方法 | |
| JP2006227867A (ja) | Ｕｓｂデバイスおよびｕｓｂホスト | |
| JP2001177543A (ja) | バス接続機器および機器接続システム | |
| EP2936760B1 (en) | Devices and methods for transmitting usb termination signals over extension media | |
| KR101592591B1 (ko) | Ｕｓｂ 호스트 및 ｕｓｂ 디바이스 간의 전환이 가능한 멀티미디어 시스템 | |
| CN220105684U (zh) | Usb数据传输电路及终端设备 | |
| JP2002190848A (ja) | インターフェース適合化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070323 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071211 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |