CN101561794B - 通用串行总线装置 - Google Patents
通用串行总线装置 Download PDFInfo
- Publication number
- CN101561794B CN101561794B CN2009101469665A CN200910146966A CN101561794B CN 101561794 B CN101561794 B CN 101561794B CN 2009101469665 A CN2009101469665 A CN 2009101469665A CN 200910146966 A CN200910146966 A CN 200910146966A CN 101561794 B CN101561794 B CN 101561794B
- Authority
- CN
- China
- Prior art keywords
- universal serial
- serial bus
- transmission line
- module
- cue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明公开一种通用串行总线装置。通用串行总线装置包括电子物理层模块、逻辑物理层模块以及连结层模块。电子物理层模块负责判读通用串行总线缆线中一第一传输线与一第二传输线的电压以产生恢复时脉与数据。逻辑物理层模块侦测上述恢复时脉与上述数据以产生一提示信号，且在侦测不到该恢复时脉时设定该提示信号为一特定值。连结层模块判断该提示信号是否为该特定值，并计数该提示信号维持在该特定值的时间长度。若该提示信号维持在该特定值一特定时间长度，连结层模块令所持有的一状态机离开一正常操作状态。本发明所述的通用串行总线装置，在主机的通用串行总线传输去能后，可迅速地进入连结去能状态，从而避免无谓的电力消耗。
Description
技术领域
本发明有关于一种通用串行总线(universal serial bus，USB)技术，特别有关于USB 3.0技术。
背景技术
图1为一种通用串行总线(USB)系统，包括一主机102、一USB装置104以及连接两者的一USB缆线106。本说明书特别以USB 3.0技术为例。
在正常操作下，主机102与USB装置104皆处于一正常操作状态U0，以正常收发数据包。使用者可自由去能该主机102的USB传输。例如，利用主机102的操作系统所提供的一种操作“安全移除USB装置”，即可将主机102的USB传输去能。
然而，在传统技术中，主机102去能USB传输时并不通知USB装置104，导致USB装置104持续维持在正常操作状态U0，消耗大量电力。
发明内容
本发明公开一种通用串行总线装置。
USB系统包括一主机、一USB装置以及连结该主机与该USB装置的一USB缆线。
USB装置包括一电子物理层(electrical physical layer，EPHY)模块、一逻辑物理层(logical physical layer，LPHY)模块、一连结层(link layer)模块以及一协议层(protocol layer)模块。本发明特别对其中逻辑物理层模块以及连结层模块作特别设计。
此段以一种实施方式为例。上述电子物理层模块负责判读该USB缆线中一第一传输线与一第二传输线的电压，以产生恢复时脉与数据。逻辑物理层模块将侦测上述恢复时脉与数据以产生一提示信号；此外，逻辑物理层模块在侦测不到该参考信号时设定该提示信号为一特定值。上述连结层模块具有一状态机。该连结层模块将判断该提示信号是否等于该特定值，并于该提示信号维持在该特定值一特定时间长度后令该状态机离开一正常操作状态。
上述第一传输线与第二传输线可为USB缆线内的一TX+传输线与一TX-传输线。
本发明所述的通用串行总线装置，在主机的通用串行总线传输去能后，可迅速地进入连结去能状态，从而避免无谓的电力消耗。
附图说明
图1图解一种通用串行总线(USB)系统；
图2为本发明USB系统的一种实施方式；
图3示意USB缆线中TX+传输线与TX-传输线的操作电压；
图4以状态图举例说明主机202的一种状态切换与USB装置204的一种状态切换；
图5以另一状态图举例说明主机202的一种状态切换与USB装置204的一种状态切换。
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
图2为本发明通用串行总线(universal serial bus，USB)系统的一种实施方式，所采用的传输技术为USB 3.0。此USB系统包括一主机202、一USB装置204以及沟通该主机202与该USB装置204的一USB缆线。USB缆线由多条传输线组合而成。为了说明方便，图2中仅标示出该条USB缆线中的TX+传输线与TX-传输线。
USB装置204包括：一电子物理层(electrical physical layer，EPHY)模块206、一逻辑物理层(logical physical layer，LPHY)模块208、一连结层(link layer)模块210以及一协议层(protocollayer)模块212。连结层模块210包括一状态机(statemachine)214，例如，USB 3.0传输协议的链路训练与状态机(linktraining and status state machine，LTSSM)，用以定义连接状态(link connectivity)与电源状态(link power management)。本发明针对TX+传输线与TX-传输线的特性设计该逻辑物理层模块208与该连结层模块210，使状态机214得以更灵活的切换，达到省电效果。
图3示意上述TX+传输线与上述TX-传输线的操作电压，其中包括一差动信号工作高电压Vtxh、一差动信号工作低电压Vtxl以及一共模电压VCM。差动信号工作高电压Vtxh、差动信号工作低电压Vtxl以及共模电压VCM在USB3.0技术的规格书中皆有详细定义其电压范围。在正常操作状态(U0)时，TX+传输线与TX-传输线的电压(以5Gb/s的速率)在差动信号工作高电压Vtxh、差动信号工作低电压Vtxl间变换(toggle)。
再参阅图2，电子物理层模块206前端有一接收电路(Rx)(图未显示)用以接收TX+传输线与TX-传输线的电压，再传送给电子物理层模块206。电子物理层模块206判读TX+传输线与TX-传输线的电压，其中电子物理层模块206包括一时脉数据恢复电路(Clock Data Recovery，CDR)(未显示)，用以将TX+传输线与TX-传输线的电压恢复为恢复时脉与数据供后级电路使用。举例说明，耦接于电子物理层模块206的逻辑物理层模块208可根据该恢复时脉的上升缘撷取上述数据。
逻辑物理层模块208包括多个逻辑电路(未图示)，用以根据TX+传输线与TX-传输线的电压的判读结果(上述恢复时脉与数据)产生一提示信号216。然而，主机202的USB传输为连结去能状态(SS.Disabled)时，TX+传输线与TX-传输线的电压无法被电子物理层模块206的时脉数据恢复电路恢复为恢复时脉与数据供后级电路使用，导致逻辑物理层模块208无法侦测到上述恢复时脉，亦无法根据该恢复时脉的上升缘撷取上述数据。关于此状况，逻辑物理层模块208会设定提示信号216为一特定值(specific pattern)以标示。
连结层模块210耦接于逻辑物理层模块208。连结层模块210将提示信号216与该特定值比较，并且于提示信号216维持在该特定值一特定时间长度后，令状态机214离开一正常操作状态。
相较于传统技术，本发明USB装置204会随着主机202动作，在主机的USB传输去能后也相应地离开正常操作状态，不会困在正常操作状态中。此设计有助于减少能量消耗。
参阅图2所示的实施方式，其中连结层模块210还包括一比较器218以及一计数器220。比较器218将提示信号216与上述特定值比较。计数器220耦接该比较器218，用以估算该提示信号216维持在该特定值的时间长度。若计数器220显示该提示信号216维持在该特定值达到上述特定时间长度，则状态机214离开正常操作状态。
在一实施例中，上述特定时间长度可为1024T(1T为8ns)或其他合适的数值。此外，提示信号216可有多种设计。
举例说明，提示信号216可分为两部分，分别为一第一总线信号(可命名为PHYLS_RXD)以及一第二总线信号(可命名为PHYLS_RXDISK)，其中，第一总线信号PHYLS_RXD包括32位，第二总线信号PHYLS_RXDISK包括4位。逻辑物理层模块208于无法侦测到恢复时脉时，令第一总线信号PHYLS_RXD传送一第一值，且令第二总线信号PHYLS_RXDISK传送一第二值。上述第一值与上述第二值组合成前述的特定值。本发明一种实施方式令该第一值为32位的0，且令该第二值为4位的1111b。
在某些实施方式中，连结层模块210于提示信号216维持在上述特定值上述特定时间长度后，不仅令状态机214离开正常操作状态，还令状态机214进入一连结重建状态(Recovery.Active)。在连结重建状态下，USB装置204发出一调训序列(trainingsequence 1，TS1)待主机202回应。在图4会更加详细地说明其中细节。
本发明设计有利于节省耗电量。图4以状态图举例说明，其中包括主机202的一种状态切换与USB装置204的一种状态切换。主机202原本处于一正常操作状态402，接着，使用者将主机202的USB传输去能，使主机202切换至一连结去能状态404，令TX+传输线与TX-传输线的电压不存在恢复时脉与数据信息。由于电子物理层模块206的时脉数据恢复电路无法将所接收的TX+传输线与TX-传输线的电压转换为恢复时脉与数据，逻辑物理层模块208将侦测不到恢复时脉，故逻辑物理层模块208设定提示信号216为一特定值。连结层模块210在侦测到提示信号216维持在上述特定值上述特定时间长度后，切换原本为正常操作状态406的状态机214至连结重建状态408，使USB装置204发出调训序列TS1待主机202回应。由于主机202处于连结去能状态404，故不回应调训序列(TS1)。USB装置204转而切换至一连结失效状态(SS.Inactive)410，以确认主机202是否存在。由于主机202处于连结去能状态404，故USB装置204侦测不到主机202，进而切换USB装置204的状态至连结去能状态412。利用本发明所提供的机制，主机202的USB传输去能后，USB装置204将迅速地进入连结去能状态412，可避免无谓的电力消耗。
图5以另一状态图举例说明主机202的一种状态切换与USB装置204的一种状态切换。与图4相较，主机202后来又重新启动其USB传输功能，自连结去能状态404切换至一侦测连结状态(RxDetect.Active)502。在侦测连结状态502下，主机202将侦测USB装置204是否存在。由于USB装置204已被切换至连结去能状态412，故主机202自侦测连结状态502切换至一连结侦测去能状态(RxDetect.Quiet)504，避免浪费能量在USB装置侦测上。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
102、202：主机 104、204：USB装置
106：USB缆线
206：电子物理层模块 208：逻辑物理层模块
210：连结层模块 212：协议层模块
214：状态机 216：提示信号
218：比较器 220：计数器
402、406：正常操作状态(U0)
404、412：连结去能状态(SS.Disabled)
408：连结重建状态(Recovery.Active)
410：连结失效状态(SS.Inactive)
502：侦测连结状态(RxDetect.Active)
504：连结侦测去能状态(RxDetect.Quiet)
TX+、TX-：USB缆线中的两条传输线
Vtxh、VCM、Vtxl：TX+、TX-传输线的操作电压。
Claims (8)
1.一种通用串行总线装置，其特征在于，包括：
一电子物理层模块，判读一第一传输线与一第二传输线的电压以产生恢复时脉与数据；
一逻辑物理层模块，侦测上述恢复时脉与上述数据以产生一提示信号，且在无法侦测到该恢复时脉时设定该提示信号为一特定值；以及
一连结层模块，具有一状态机，该状态机用以定义该通用串行总线装置的连接状态与电源状态；
其中，上述连结层模块将该提示信号与该特定值比较，于该提示信号维持在该特定值一特定时间长度后，令该状态机离开一正常操作状态。
2.根据权利要求1所述的通用串行总线装置，其特征在于，上述第一传输线与上述第二传输线分别为一通用串行传输缆线中的TX+传输线与TX-传输线。
3.根据权利要求1所述的通用串行总线装置，其特征在于，该连结层模块于该提示信号维持在该特定值该特定时间长度后，还令该状态机进入一连结重建状态，使该通用串行总线装置发出一调训序列待一主机回应。
4.根据权利要求3所述的通用串行总线装置，其特征在于，该连结层模块于该主机不回应该调训序列时，切换该状态机至一连结失效状态，以侦测该主机是否存在。
5.根据权利要求4所述的通用串行总线装置，其特征在于，该连结层模块于侦测主机动作失败时，切换该状态机至一连结去能状态。
6.根据权利要求1所述的通用串行总线装置，其特征在于，该连结层模块还包括：
一比较器，将该提示信号与该特定值比较；以及
一计数器，耦接该比较器，用以估算该提示信号维持在该特定值的时间长度，以供控制该状态机使用。
7.根据权利要求1所述的通用串行总线装置，其特征在于，该提示信号包括一第一总线信号以及一第二总线信号，该第一总线信号包括32位，该第二总线信号包括4位。
8.根据权利要求7所述的通用串行总线装置，其特征在于，上述特定值包括对应该第一总线信号的一第一值以及对应该第二总线信号的一第二值，该第一值为32位的0、且该第二值为4位的1111b。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101469665A CN101561794B (zh) | 2009-06-05 | 2009-06-05 | 通用串行总线装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101469665A CN101561794B (zh) | 2009-06-05 | 2009-06-05 | 通用串行总线装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101561794A CN101561794A (zh) | 2009-10-21 |
| CN101561794B true CN101561794B (zh) | 2012-07-04 |
Family
ID=41220602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101469665A Active CN101561794B (zh) | 2009-06-05 | 2009-06-05 | 通用串行总线装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101561794B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9600431B2 (en) | 2012-10-22 | 2017-03-21 | Intel Corporation | High performance interconnect physical layer |
| KR101815180B1 (ko) * | 2012-10-22 | 2018-01-04 | 인텔 코포레이션 | 고성능 인터커넥트 코히어런스 프로토콜 |
| CN105550134B (zh) * | 2015-12-07 | 2018-04-03 | 上海兆芯集成电路有限公司 | 高速数据接口主机端控制器 |
| CN105512071B (zh) * | 2015-12-07 | 2018-04-03 | 上海兆芯集成电路有限公司 | 高速数据接口主机端控制器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1310402A (zh) * | 2000-01-14 | 2001-08-29 | 密克罗奇普技术公司 | 模拟通用串行总线设备连接和分离的方法 |
| CN1222891C (zh) * | 1999-12-24 | 2005-10-12 | 皇家菲利浦电子有限公司 | 模拟将设备从有线段断开连接的方法和系统 |
-
2009
- 2009-06-05 CN CN2009101469665A patent/CN101561794B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1222891C (zh) * | 1999-12-24 | 2005-10-12 | 皇家菲利浦电子有限公司 | 模拟将设备从有线段断开连接的方法和系统 |
| CN1310402A (zh) * | 2000-01-14 | 2001-08-29 | 密克罗奇普技术公司 | 模拟通用串行总线设备连接和分离的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101561794A (zh) | 2009-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9160451B2 (en) | Active optical cable connector plug and active optical cable using same | |
| CN101782884B (zh) | 高速信号电路的热插拔实现方法、系统及热插拔电路板卡 | |
| CN101561794B (zh) | 通用串行总线装置 | |
| CN102130669B (zh) | 一种热插拔模块状态检测方法、系统、装置及网络设备 | |
| CN102591826B (zh) | Usb隔离设备中检测与断言总线速度条件的方法与系统 | |
| CN100470523C (zh) | 一种热插拔控制装置及方法 | |
| CN104781754A (zh) | 通信端口中的空闲功率的减小 | |
| WO2008145011A1 (fr) | Procédé de transmission de signal parallèle d'une alimentation ininterrompue | |
| CN101916959A (zh) | 一种激光器关断装置及其关断方法 | |
| CN105763033A (zh) | 电源系统及其控制方法 | |
| CN110032533A (zh) | C型通用序列汇流排接口电路及其接脚旁路方法 | |
| CN201758349U (zh) | 一种利用电路启动电阻作为泄放电阻的低功耗电路 | |
| CN102402272B (zh) | 具有网络连接功能的电子装置及应用于该电子装置的方法 | |
| CN202649997U (zh) | 一种usb通信端口检测恢复装置、通讯设备 | |
| CN201707675U (zh) | 一种计算机隔离卡 | |
| TWI474184B (zh) | 通用序列匯流排裝置與系統 | |
| CN101814823A (zh) | 一种利用电路启动电阻作为泄放电阻的低功耗电路 | |
| CN102156528A (zh) | 一种数据处理设备及其驱动usb外设的方法 | |
| CN201629756U (zh) | 网卡上电检测供电装置和智能开关机设备 | |
| CN205016791U (zh) | USB Type-C连接器模块 | |
| CN101453336A (zh) | 一种降低数字用户线功耗的方法、装置和系统 | |
| CN104301145B (zh) | 网络设备及用于网络设备的控制串口配置方法 | |
| CN101291230B (zh) | 具有省电功能的传收装置及其方法 | |
| CN100452005C (zh) | 中断信号控制系统与控制方法 | |
| CN102566453A (zh) | PXIe零槽控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200624 Address after: 7th Floor, 529 Zhongzheng Road, Xindian District, Xinbei City, Taiwan, China Patentee after: VIA LABS Inc. Address before: Taiwan County, Taipei, China Patentee before: Via Technologies, Inc. |
|
| TR01 | Transfer of patent right |