CN110032533A - C型通用序列汇流排接口电路及其接脚旁路方法 - Google Patents

C型通用序列汇流排接口电路及其接脚旁路方法 Download PDF

Info

Publication number
CN110032533A
CN110032533A CN201810122331.0A CN201810122331A CN110032533A CN 110032533 A CN110032533 A CN 110032533A CN 201810122331 A CN201810122331 A CN 201810122331A CN 110032533 A CN110032533 A CN 110032533A
Authority
CN
China
Prior art keywords
setting channel
channel pin
pin
signal
signal end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810122331.0A
Other languages
English (en)
Other versions
CN110032533B (zh
Inventor
许櫂瑔
蔡连成
颜士轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN110032533A publication Critical patent/CN110032533A/zh
Application granted granted Critical
Publication of CN110032533B publication Critical patent/CN110032533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38Universal adapter
    • G06F2213/3812USB port controller
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种C型通用序列汇流排接口电路及其接脚旁路方法。接口电路包括第一设置通道接脚、第二设置通道接脚、连接端口管理器及连接端口控制器。连接端口管理器具有第一信号端及第二信号端。连接端口控制器,包括多工电路及控制逻辑电路。多工电路耦接第一设置通道接脚、第二设置通道接脚、第一信号端及第二信号端。控制逻辑电路耦接多工电路,且响应于切换请求提供多工控制信号至多工电路。多工电路依据多工控制信号将第一设置通道接脚及第二设置通道接脚分别耦接至第一信号端及第二信号端。

Description

C型通用序列汇流排接口电路及其接脚旁路方法
技术领域
本发明是有关于一种接口电路,且特别是有关于一种C型通用序列汇流排接口电路及其接脚旁路方法。
背景技术
C型通用序列汇流排(UNIVERSAL SERIAL BUS type-C,USB type-C)为近年来推出的USB新接口,虽然C型通用序列汇流排定义有侦错(Debug Accessory)模式,但仍需要加入由多个切换信号控制的外部开关,来完成信号的切换。依据上述,相对于C型通用序列汇流排的检测,仍需要外部的电路来支援,导致C型通用序列汇流排检测的不便。
发明内容
本发明提供一种C型通用序列汇流排接口电路及其接脚旁路方法,以提高检测的便利性。
本发明的C型通用序列汇流排(USB)接口电路,包括第一设置通道接脚、第二设置通道接脚、连接端口管理器及连接端口控制器。连接端口管理器具有第一信号端及第二信号端。连接端口控制器,包括多工电路及控制逻辑电路。多工电路耦接第一设置通道接脚、第二设置通道接脚、第一信号端及第二信号端。控制逻辑电路耦接多工电路,且响应于切换请求提供多工控制信号至多工电路。多工电路依据多工控制信号将第一设置通道接脚及第二设置通道接脚分别耦接至第一信号端及第二信号端。
本发明的C型通用序列汇流排接口电路的接脚旁路方法,包括下列步骤。判断控制逻辑电路是否接收切换请求。当控制逻辑电路接收切换请求时,响应于切换请求将第一设置通道接脚及第二设置通道接脚分别耦接至连接端口管理器的第一信号端及第二信号端。当控制逻辑电路未接收切换请求时,断开第一设置通道接脚及第二设置通道接脚与第一信号端及第二信号端的连接。
基于上述,本发明实施例的C型通用序列汇流排接口电路及其接脚旁路方法,多工电路可响应切换请求将第一设置通道接脚及第二设置通道接脚分别耦接至第一信号端及第二信号端。藉此,外部检测装置可不用通过额外的开关电路就可以直接与连接端口管理器沟通,以取得检测C型通用序列汇流排接口电路所需的参数,进而提高检测的便利性。
附图说明
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
图1是依据本发明一实施例的C型通用序列汇流排接口电路的系统示意图。
图2是依据本发明另一实施例的C型通用序列汇流排接口电路的系统示意图。
图3是依据本发明一实施例的C型通用序列汇流排接口电路的接脚旁路方法的流程图。
图4是依据本发明另一实施例的C型通用序列汇流排接口电路的接脚旁路方法的流程图。
附图标号:
100、200:C型通用序列汇流排接口电路
110、210:连接端口控制器
111、211:控制逻辑电路
120、220:连接端口管理器
121、221:第一信号端
123、223:第二信号端
213:检测信号解码电路
215:设置通道逻辑电路
217:设置通道传输电路
225:中断信号端
CC1:第一设置通道接脚
CC2:第二设置通道接脚
cmd_S:系统指令
INT_i:中断信号
MX1:多工电路
QSW、QSW1~QSW3:切换请求
RSW:切换暂存器
SCL_i:时脉信号
SCMX:多工控制信号
SDA_i:数据信号
SMD:模式信号
URRX:接收信号
URTX:传送信号
Vbus:电源接脚
VDM1:厂商定义信息
VP1:电源电压
S310、S320、S330、S410、S420、S430、S440、S450、S460、S470:步骤
具体实施方式
图1为依据本发明一实施例的C型通用序列汇流排接口电路的系统示意图。请参照图1,在本实施例中,C型通用序列汇流排(USB)接口电路100包括第一设置通道接脚CC1、第二设置通道接脚CC2、连接端口控制器110及连接端口管理器120。连接端口管理器120具有第一信号端121及第二信号端123。
连接端口控制器110包括多工电路MX1及控制逻辑电路111。多工电路MX1耦接第一设置通道接脚CC1、第二设置通道接脚CC2及连接端口管理器120的第一信号端121及第二信号端123。控制逻辑电路111耦接多工电路MX1且接收切换请求QSW,以响应于切换请求QSW提供多工控制信号SCMX至多工电路MX1。进一步来说,控制逻辑电路111配置有切换暂存器RSW,而控制逻辑电路111依据切换请求QSW设置切换暂存器RSW,以依据切换暂存器RSW的状态设定多工控制信号SCMX。
多工电路MX1依据多工控制信号SCMX将第一设置通道接脚CC1及第二设置通道接脚CC2分别耦接至第一信号端121及第二信号端123。换言之,多工电路MX1依据多工控制信号SCMX将第一设置通道接脚CC1耦接至第一信号端121及第二信号端123的其中之一,并且将第二设置通道接脚CC2耦接至第一信号端121及第二信号端123的其中另一。其中,多工控制信号SCMX可以是多个位的信号,以决定多工电路MX1是否导通及输入端点与输出端点之间是否要交叉耦接。
依据上述,当多工电路MX1响应切换请求QSW将第一设置通道接脚CC1及第二设置通道接脚CC2分别耦接至第一信号端121及第二信号端123时,耦接至第一设置通道接脚CC1及第二设置通道接脚CC2的外部检测装置可以直接耦接至连接端口管理器120,以直接与连接端口管理器120沟通。藉此,外部检测装置不用通过额外的开关电路就可以直接与连接端口管理器120沟通,以取得检测C型通用序列汇流排接口电路100所需的参数,进而提高检测的便利性。
图2为依据本发明另一实施例的C型通用序列汇流排接口电路的系统示意图。请参照图1及图2,在本实施例中,C型通用序列汇流排(USB)接口电路200包括第一设置通道接脚CC1、第二设置通道接脚CC2、电源接脚Vbus、连接端口控制器210及连接端口管理器220,其中相同或相似器件使用相同或相似标号。
连接端口管理器220具有第一信号端221、第二信号端223及中断信号端225,其中第一信号端221及第二信号端223用以传送内部整合电路(Inter-Integrated Circuit,I2C)信号及通用异步收发器(Universal Asynchronous Receiver/Transmitter,UART)信号。
连接端口控制器110包括多工电路MX1、控制逻辑电路211、检测信号解码电路213、设置通道逻辑电路215及设置通道传输电路217。控制逻辑电路211耦接至连接端口管理器120的第一信号端221、第二信号端223及中断信号端225,其中中断信号端225用以接收控制逻辑电路211所提供的与内部整合电路信号相关的中断信号INT_i。
检测信号解码电路213耦接第一设置通道接脚CC1、第二设置通道接脚CC2及控制逻辑电路211。设置通道逻辑电路215耦接第一设置通道接脚CC1、第二设置通道接脚CC2及控制逻辑电路211。耦接设置通道逻辑电路215及控制逻辑电路211,以通过设置通道逻辑电路215耦接至第一设置通道接脚CC1及第二设置通道接脚CC2。
第一设置通道接脚CC1及第二设置通道接脚CC2用以耦接至外部电子装置(未绘示)的外部C型通用序列汇流排接口电路10。当外部电子装置(未绘示)为一般的通用序列汇流排装置时,第一设置通道接脚CC1及第二设置通道接脚CC2的其中之一会接收到特定电压电平或者双相标记编码(Bi-phase Mark Coding,BMC)信号;当外部电子装置(未绘示)为检测装置时,第一设置通道接脚CC1及第二设置通道接脚CC2会接收到检测信号,其中检测信号的类型包括内部整合电路信号及通用异步收发器信号。
依据上述,当外部电子装置(未绘示)耦接至第一设置通道接脚CC1及第二设置通道接脚CC2时,检测信号解码电路213会对第一设置通道接脚CC1及第二设置通道接脚CC2所接收的信号进行解码及类型判断,以判定第一设置通道接脚CC1及第二设置通道接脚CC2所接收的信号是否符合上述检测信号类型,亦即判定外部电子装置(未绘示)是否为检测装置。进一步来说,当检测信号解码电路213通过信号的通信协议及压差的至少其一判断第一设置通道接脚CC1及第二设置通道接脚CC2所接收的信号为内部整合电路信号及通用异步收发器信号时,则判定外部电子装置(未绘示)为检测装置;反之,当检测信号解码电路213通过信号的通信协议及压差的至少其一判断第一设置通道接脚CC1及第二设置通道接脚CC2所接收的信号不为内部整合电路信号及通用异步收发器信号时,则判定外部电子装置(未绘示)为通用序列汇流排装置。
当第一设置通道接脚CC1及第二设置通道接脚CC2所接收的信号符合检测信号类型时,亦即外部电子装置(未绘示)为检测装置,检测信号解码电路213提供切换请求QSW1至控制逻辑电路211,以设定切换暂存器RSW,进而控制多工器MX1的耦接状态。进一步来说,假设多工器MX1是预设耦接第一设置通道接脚CC1至第一信号端221,并且多工器MX1是预设耦接第二设置通道接脚CC2至第二信号端223。接着,当检测信号解码电路213检测到第一设置通道接脚CC1是接收到内部整合电路信号的时脉信号SCL_i或用以提供通用异步收发器信号的传送信号URTX时,切换请求QSW1会启动多工器MX1,但不改变多工器MX1的预设耦接状态;当检测信号解码电路213检测到第一设置通道接脚CC1是接收到内部整合电路信号的数据信号SDA_i或用以接收通用异步收发器信号的接收信号URRX时,切换请求QSW1会启动多工器MX1,但会交错(或颠倒)多工器MX1的耦接状态。
通道逻辑电路215依据第一设置通道接脚CC1及第二设置通道接脚CC2的电压电平、压差或信号协议判断外部C型通用序列汇流排接口电路10的操作模式,例如来源(source)模式或汲取器(sink)模式,且对应地提供模式信号SMD至控制逻辑电路111。设置通道传输电路217通过设置通道逻辑电路215接收第一设置通道接脚CC1及第二设置通道接脚CC2所接收的信号,并且对第一设置通道接脚CC1及第二设置通道接脚CC2所接收的信号进行解码。
依据上述,当外部C型通用序列汇流排接口电路传送双相标记编码信号时,设置通道传输电路217会解码双相标记编码信号。当双相标记编码信号中是记载对应切换请求QSW2的厂商定义信息VDM1时,设置通道传输电路217响应于厂商定义信息VDM1提供切换请求QSW2至控制逻辑电路211,以设定切换暂存器RSW,进而控制多工器MX1是否启动。而在多工器MX1启动之后,多工器MX1的耦接状态仍受控于检测信号解码电路213的检测结果。
控制逻辑电路211通过第一信号端221、第二信号端223及中断信号端225与连接端口管理器220以内部整合电路信号进行沟通。当连接端口管理器220有需求,则连接端口管理器220可通过内部整合电路信号的数据信号SDA_I与SCL_I来传送切换请求QSW3至控制逻辑电路211,以设定切换暂存器RSW,进而控制多工器MX1是否启动。而在多工器MX1启动之后,多工器MX1的耦接状态仍受控于检测信号解码电路213的检测结果。在本发明实施例中,连接端口管理器220可接收系统指令cmd_S,以响应于系统指令cmd_S提供切换请求QSW3。其中,系统指令cmd_S可由外部的控制电路所提供,例如主机板中的晶片组或电子装置中的微控制器。
电源接脚Vbus耦接于连接端口控制器210及外部C型通用序列汇流排接口电路10之间,用以传送电源电压VP1。换言之,当外部C型通用序列汇流排接口电路10为汲取器模式时,连接端口控制器210可将电源电压VP1通过电源接脚Vbus传送至外部C型通用序列汇流排接口电路10,其中电源电压VP1是由电源电路(未绘示)所提供;当外部C型通用序列汇流排接口电路10为来源模式时,连接端口控制器210可通过电源接脚Vbus接收外部C型通用序列汇流排接口电路10提供的电源电压VP1。
当第一设置通道接脚CC1及第二设置通道接脚CC2分别耦接至第一信号端221及第二信号端223,连接端口管理器120与检测装置(未绘示)可以进行沟通。当连接端口管理器120与检测装置(未绘示)是以内部整合电路信号进行沟通时,则控制逻辑电路211可通过目标位址来判别内部整合电路信号是否要接收;当连接端口管理器120与检测装置(未绘示)是以通用异步收发器信号进行沟通时,则控制逻辑电路211会因无法解码而直接忽略通用异步收发器信号。因此,当连接端口管理器120与检测装置(未绘示)沟通时,不会影响到控制逻辑电路211。
当多工电路MX1将第一设置通道接脚CC1及第二设置通道接脚CC2分别耦接至第一信号端221及第二信号端223时,连接端口控制器210检测外部C型通用序列汇流排接口电路10与第一设置通道接脚CC1及第二设置通道接脚CC2的耦接状态,以判断是否断开第一设置通道接脚CC1及第二设置通道接脚CC2与第一信号端221及第二信号端223的连接。
在本发明一实施例中,当多工电路MX1将第一设置通道接脚CC1及第二设置通道接脚CC2分别耦接至第一信号端221及第二信号端223且外部C型通用序列汇流排接口电路10操作为来源装置时,控制逻辑电路221检测电源接脚Vbus,以判断电源接脚Vbus,是否接收外部C型通用序列汇流排接口电路10提供的电源电压VP1。
当电源接脚Vbus接收到电源电压VP1时,代表外部C型通用序列汇流排接口电路10与第一设置通道接脚CC1及第二设置通道接脚CC2仍保持连接,因此控制逻辑电路211会保持第一设置通道接脚CC1及第二设置通道接脚CC2与第一信号端221及第二信号端223的连接。当电源接脚Vbus未接收到电源电压VP1时,代表外部C型通用序列汇流排接口电路10与第一设置通道接脚CC1及第二设置通道接脚CC2已断开连接,因此控制逻辑电路211会通过多工控制信号SCMX控制多工电路MX1断开第一设置通道接脚CC1及第二设置通道接脚CC2与第一信号端221及第二信号端223的连接。
在本发明一实施例中,当多工电路MX1将第一设置通道接脚CC1及第二设置通道接脚CC2分别耦接至第一信号端221及第二信号端223时,检测信号解码电路213可计数第一设置通道接脚CC1及第二设置通道接脚CC2未接收到信号的闲置时间。其中,检测信号解码电路213可包括计时器,以计数闲置时间。
当闲置时间未到达临界时间时,代表外部C型通用序列汇流排接口电路10与第一设置通道接脚CC1及第二设置通道接脚CC2可能仍保持连接,因此检测信号解码电路213不会发出任何通知给控制逻辑电路211,以致于控制逻辑电路211仍保持第一设置通道接脚CC1及第二设置通道接脚CC2与第一信号端221及第二信号端223的连接。
当闲置时间到达临界时间时,代表外部C型通用序列汇流排接口电路10与第一设置通道接脚CC1及第二设置通道接脚CC2可能已断开连接,因此检测信号解码电路213提供断开请求QCX至控制逻辑电路211。接着,控制逻辑电路211依据断开请求QCX重置切换暂存器RSW,以控制多工电路MX1断开第一设置通道接脚CC1及第二设置通道接脚CC2与第一信号端221及第二信号端的连接223。
在本发明一实施例中,当多工电路MX1将第一设置通道接脚CC1及第二设置通道接脚CC2分别耦接至第一信号端221及第二信号端223时,检测信号解码电路213可检测第一设置通道接脚CC1及第二设置通道接脚CC2所接收的信号的信号偏压。其中,检测信号解码电路213可包括电位检知器以检测上述信号偏压。
当信号偏压高于等于偏压临界值时,代表连接端口管理器120与检测装置(未绘示)仍以检测信号进行沟通,检测信号解码电路213不会发出任何通知给控制逻辑电路211,以致于控制逻辑电路211仍保持第一设置通道接脚CC1及第二设置通道接脚CC2与第一信号端221及第二信号端223的连接;当信号偏压低于偏压临界值的持续时间未到达预设时间时,连接端口管理器120与检测装置(未绘示)可能未完全断开,保险起见,检测信号解码电路213仍不会发出任何通知给控制逻辑电路211,以避免干扰连接端口管理器120与检测装置(未绘示)之间的沟通;当信号偏压低于偏压临界值且经过一预设时间后,代表外部C型通用序列汇流排接口电路10不是传送检测信号,亦即外部电子装置(未绘示)不用与连接端口管理器120连接,因此检测信号解码电路213提供断开请求QCX至控制逻辑电路211。接着,控制逻辑电路211依据断开请求QCX重置切换暂存器RSW,以控制多工电路MX1断开第一设置通道接脚CC1及第二设置通道接脚CC2与第一信号端221及第二信号端的连接223。
图3为依据本发明一实施例的C型通用序列汇流排接口电路的接脚旁路方法的流程图。请参照图3,在本实施例中,C型通用序列汇流排接口电路的接脚旁路方法包括下列步骤。在步骤S310中,会判断控制逻辑电路是否接收切换请求。当控制逻辑电路接收切换请求时,亦即步骤S310的判断结果为“是”,则执行步骤S320;当控制逻辑电路未接收切换请求时,亦即步骤S310的判断结果为“否”,则执行步骤S330。
在步骤S320中,会响应于切换请求将第一设置通道接脚及第二设置通道接脚分别耦接至连接端口管理器的第一信号端及第二信号端。在步骤S330中,会断开第一设置通道接脚及第二设置通道接脚与第一信号端及第二信号端的连接。
图4为依据本发明另一实施例的C型通用序列汇流排接口电路的接脚旁路方法的流程图。请参照图3及图4,在本实施例中,C型通用序列汇流排接口电路的接脚旁路方法还包括下列步骤,其中步骤S410是衔接图3的步骤S320。在步骤S410中,第一设置通道接脚及第二设置通道接脚分别耦接至连接端口管理器的第一信号端及第二信号端。在步骤S420中,会判断外部C型通用序列汇流排接口电路是否操作为来源装置。当外部C型通用序列汇流排接口电路操作为来源装置或类似的模式时,亦即步骤S420的判断结果为“是”,则执行步骤S460;当外部C型通用序列汇流排接口电路操作为汲取器装置时,亦即步骤S420的判断结果为“否”,则执行步骤S430。
在步骤S430中,会判断外部C型通用序列汇流排接口电路是传送内部整合电路信号及通用异步收发器信号。当外部C型通用序列汇流排接口电路是传送通用异步收发器信号,则同步执行步骤S440及S450;当外部C型通用序列汇流排接口电路是传送内部整合电路信号,则仅执行步骤S450。
在步骤S440中,会判断第一设置通道接脚及第二设置通道接脚所接收的信号的信号偏压是否低偏压临界值。当信号偏压高于或等于偏压临界值或信号偏压低于偏压临界值的持续时间未到达预设时间时,亦即步骤S440的判断结果为“否”,则回到步骤S440;当信号偏压低于偏压临界值且经过预设时间后,亦即步骤S440的判断结果为“是”,则执行步骤S470。
在步骤S450中,会判断第一设置通道接脚及第二设置通道接脚未接收到信号的闲置时间是否达到临界时间。当闲置时间未到达临界时间时,亦即步骤S450的判断结果为“否”,则回到步骤S450;当闲置时间到达临界时间时,亦即步骤S450的判断结果为“是”,则执行步骤S470。
在步骤S460中,会判断电源接脚是否接收外部C型通用序列汇流排接口电路提供的电源电压。当电源接脚接收到电源电压时,亦即步骤S460的判断结果为“是”,则回到步骤S460;当电源接脚未接收到电源电压时,亦即步骤S460的判断结果为“否”,则执行步骤S470。
在步骤S470中,会断开第一设置通道接脚及第二设置通道接脚与第一信号端及第二信号端的连接。其中,上述步骤S310、S320、S330、S410、S420、S430、S440、S450、S460及S470的顺序为用以说明,本发明实施例不以此为限。并且,上述步骤S310、S320、S330、S410、S420、S430、S440、S450、S460及S470的细节可参照图1及图2实施例所示,在此则不再赘述。
综上所述,本发明实施例的C型通用序列汇流排接口电路及其接脚旁路方法,多工电路可响应切换请求将第一设置通道接脚及第二设置通道接脚分别耦接至第一信号端及第二信号端。藉此,外部检测装置可不用通过额外的开关电路就可以直接与连接端口管理器沟通,以取得检测C型通用序列汇流排接口电路所需的参数,进而提高检测的便利性。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,本领域技术人员在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视所附的权利要求所界定者为准。

Claims (21)

1.一种C型通用序列汇流排接口电路,C型通用序列汇流排是USB接口,其特征在于,包括:
一第一设置通道接脚;
一第二设置通道接脚;
一连接端口管理器,具有一第一信号端及一第二信号端;以及
一连接端口控制器,包括:
一多工电路,耦接所述第一设置通道接脚、所述第二设置通道接脚、所述第一信号端及所述第二信号端;以及
一控制逻辑电路,耦接所述多工电路,且响应于一切换请求提供一多工控制信号至所述多工电路,其中所述多工电路依据所述多工控制信号将所述第一设置通道接脚及所述第二设置通道接脚分别耦接至所述第一信号端及所述第二信号端。
2.如权利要求1所述的C型通用序列汇流排接口电路,其特征在于,所述连接端口控制器还包括:
一设置通道逻辑电路,耦接所述第一设置通道接脚、所述第二设置通道接脚及所述控制逻辑电路,以依据所述第一设置通道接脚及所述第二设置通道接脚的电压电平、压差或信号协议判断耦接所述第一设置通道接脚及所述第二设置通道接脚的一外部C型通用序列汇流排接口电路的一操作模式,且对应地提供一模式信号至所述控制逻辑电路;
一设置通道传输电路,耦接所述设置通道逻辑电路及所述控制逻辑电路,以通过所述设置通道逻辑电路接收所述第一设置通道接脚及所述第二设置通道接脚所接收的信号,并且对所述第一设置通道接脚及所述第二设置通道接脚所接收的信号进行解码,当所述第一设置通道接脚及所述第二设置通道接脚接收对应所述切换请求的一厂商定义信息时,所述设置通道传输电路提供所述切换请求至所述控制逻辑电路。
3.如权利要求2所述的C型通用序列汇流排接口电路,其特征在于,当所述多工电路将所述第一设置通道接脚及所述第二设置通道接脚分别耦接至所述第一信号端及所述第二信号端且所述外部C型通用序列汇流排接口电路操作为一来源装置时,所述控制逻辑电路检测一电源接脚以判断所述电源接脚是否接收所述外部C型通用序列汇流排接口电路提供的一电源电压,当所述电源接脚未接收到所述电源电压时,所述控制逻辑电路通过所述多工控制信号控制所述多工电路断开所述第一设置通道接脚及所述第二设置通道接脚与所述第一信号端及所述第二信号端的连接。
4.如权利要求1所述的C型通用序列汇流排接口电路,其特征在于,所述控制逻辑电路耦接所述第一信号端及所述第二信号端,并且所述连接端口管理器通过所述第一信号端及所述第二信号端传送所述切换请求。
5.如权利要求4所述的C型通用序列汇流排接口电路,其特征在于,所述连接端口管理器接收一系统指令,以响应于所述系统指令提供所述切换请求。
6.如权利要求1所述的C型通用序列汇流排接口电路,其特征在于,所述连接端口控制器还包括一检测信号解码电路,耦接所述第一设置通道接脚、所述第二设置通道接脚及所述控制逻辑电路,用以对所述第一设置通道接脚及所述第二设置通道接脚所接收的信号进行解码及类型判断,当所述第一设置通道接脚及所述第二设置通道接脚所接收的信号符合一检测信号类型时,提供所述切换请求至所述控制逻辑电路。
7.如权利要求6所述的C型通用序列汇流排接口电路,其特征在于,所述检测信号类型包括一内部整合电路信号及一通用异步收发器信号。
8.如权利要求6所述的C型通用序列汇流排接口电路,其特征在于,当所述多工电路将所述第一设置通道接脚及所述第二设置通道接脚分别耦接至所述第一信号端及所述第二信号端时,所述检测信号解码电路计数所述第一设置通道接脚及所述第二设置通道接脚未接收到信号的一闲置时间,并且当所述闲置时间到达一临界时间时,所述检测信号解码电路提供一断开请求至所述控制逻辑电路,以控制所述多工电路断开所述第一设置通道接脚及所述第二设置通道接脚与所述第一信号端及所述第二信号端的连接。
9.如权利要求8所述的C型通用序列汇流排接口电路,其特征在于,所述检测信号解码电路包括一计时器以计数所述闲置时间。
10.如权利要求6所述的C型通用序列汇流排接口电路,其特征在于,当所述多工电路将所述第一设置通道接脚及所述第二设置通道接脚分别耦接至所述第一信号端及所述第二信号端时,所述检测信号解码电路检测所述第一设置通道接脚及所述第二设置通道接脚所接收的信号的一信号偏压,当所述信号偏压低于一偏压临界值时,所述检测信号解码电路提供一断开请求至所述控制逻辑电路,以控制所述多工电路断开所述第一设置通道接脚及所述第二设置通道接脚与所述第一信号端及所述第二信号端的连接。
11.如权利要求10所述的C型通用序列汇流排接口电路,其特征在于,所述检测信号解码电路包括一电位检知器以检测所述信号偏压。
12.如权利要求1所述的C型通用序列汇流排接口电路,其特征在于,所述控制逻辑电路配置一切换暂存器,所述控制逻辑电路依据所述切换请求设置所述切换暂存器,并且依据所述切换暂存器的状态设定所述多工控制信号。
13.一种C型通用序列汇流排接口电路的接脚旁路方法,其特征在于,包括:
判断一控制逻辑电路是否接收一切换请求;
当所述控制逻辑电路接收所述切换请求时,响应于所述切换请求将一第一设置通道接脚及一第二设置通道接脚分别耦接至一连接端口管理器的一第一信号端及一第二信号端;以及
当所述控制逻辑电路未接收所述切换请求时,断开所述第一设置通道接脚及所述第二设置通道接脚与所述第一信号端及所述第二信号端的连接。
14.如权利要求13所述的C型通用序列汇流排接口电路的接脚旁路方法,其特征在于,所述切换请求响应于所述第一设置通道接脚及所述第二设置通道接脚接收的一厂商定义信息。
15.如权利要求14所述的C型通用序列汇流排接口电路的接脚旁路方法,其特征在于,耦接所述第一设置通道接脚及所述第二设置通道接脚的一外部C型通用序列汇流排接口电路,所述接脚旁路方法还包括:
当所述第一设置通道接脚及所述第二设置通道接脚分别耦接至所述第一信号端及所述第二信号端且所述外部C型通用序列汇流排接口电路操作为一来源装置时,检测一电源接脚是否接收所述外部C型通用序列汇流排接口电路提供的一电源电压;
当所述电源接脚接收到所述电源电压时,保持所述第一设置通道接脚及所述第二设置通道接脚与所述第一信号端及所述第二信号端的连接;以及
当所述电源接脚未接收到所述电源电压时,断开所述第一设置通道接脚及所述第二设置通道接脚与所述第一信号端及所述第二信号端的连接。
16.如权利要求13所述的C型通用序列汇流排接口电路的接脚旁路方法,其特征在于,所述切换请求通过第一信号端及所述第二信号端传送。
17.如权利要求16所述的C型通用序列汇流排接口电路的接脚旁路方法,其特征在于,所述切换请求响应于一系统指令。
18.如权利要求13所述的C型通用序列汇流排接口电路的接脚旁路方法,其特征在于,所述切换请求响应于所述第一设置通道接脚及所述第二设置通道接脚接收的一检测信号。
19.如权利要求18所述的C型通用序列汇流排接口电路的接脚旁路方法,其特征在于,所述检测信号类型包括一内部整合电路信号及一通用异步收发器信号。
20.如权利要求18所述的C型通用序列汇流排接口电路的接脚旁路方法,其特征在于,还包括:
当所述第一设置通道接脚及所述第二设置通道接脚分别耦接至所述第一信号端及所述第二信号端时,计数所述第一设置通道接脚及所述第二设置通道接脚未接收到信号的一闲置时间;
当所述闲置时间未到达一临界时间时,保持所述第一设置通道接脚及所述第二设置通道接脚与所述第一信号端及所述第二信号端的连接;以及
当所述闲置时间到达所述临界时间时,断开所述第一设置通道接脚及所述第二设置通道接脚与所述第一信号端及所述第二信号端的连接。
21.如权利要求18所述的C型通用序列汇流排接口电路的接脚旁路方法,其特征在于,还包括:
当所述第一设置通道接脚及所述第二设置通道接脚分别耦接至所述第一信号端及所述第二信号端时,检测所述第一设置通道接脚及所述第二设置通道接脚所接收的信号的一信号偏压;
当所述信号偏压高于等于一偏压临界值或所述信号偏压低于所述偏压临界值但未到达一预设时间时,保持所述第一设置通道接脚及所述第二设置通道接脚与所述第一信号端及所述第二信号端的连接;以及
当所述信号偏压低于所述偏压临界值且经过所述预设时间时,断开所述第一设置通道接脚及所述第二设置通道接脚与所述第一信号端及所述第二信号端的连接。
CN201810122331.0A 2018-01-11 2018-02-07 C型通用序列汇流排接口电路及其接脚旁路方法 Active CN110032533B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107101121 2018-01-11
TW107101121A TWI666555B (zh) 2018-01-11 2018-01-11 C型通用序列匯流排介面電路及其接腳旁路方法

Publications (2)

Publication Number Publication Date
CN110032533A true CN110032533A (zh) 2019-07-19
CN110032533B CN110032533B (zh) 2023-03-31

Family

ID=67140798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810122331.0A Active CN110032533B (zh) 2018-01-11 2018-02-07 C型通用序列汇流排接口电路及其接脚旁路方法

Country Status (3)

Country Link
US (1) US10579569B2 (zh)
CN (1) CN110032533B (zh)
TW (1) TWI666555B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114297123A (zh) * 2021-12-27 2022-04-08 杭州海康威视数字技术股份有限公司 一种Type-C接口电路及电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7213755B2 (ja) * 2019-05-29 2023-01-27 ルネサスエレクトロニクス株式会社 半導体システム及び半導体装置
CN110377545B (zh) * 2019-06-12 2023-07-21 苏州佳世达电通有限公司 双重用途埠的判断方法及其系统
CN111176563B (zh) * 2019-12-24 2023-10-31 湖南国科微电子股份有限公司 旁路访问存储数据的方法、存储设备及旁路访问存储系统
CN112968332A (zh) * 2021-02-06 2021-06-15 读书郎教育科技有限公司 平板电脑主板type-c接口转接uart串口通信的兼容装置及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103064489A (zh) * 2011-10-21 2013-04-24 华为终端有限公司 一种根据usb接口状态进行内部电路选择的方法及终端
CN103106167A (zh) * 2013-01-22 2013-05-15 矽力杰半导体技术(杭州)有限公司 一种usb设备及其控制方法
CN103970248A (zh) * 2013-02-05 2014-08-06 新唐科技股份有限公司 电源管理电路与方法以及计算机系统
CN204883704U (zh) * 2015-08-21 2015-12-16 深圳市乐得瑞科技有限公司 C型usb接口控制电路
US20160117274A1 (en) * 2014-10-23 2016-04-28 Texas Instruments Incorporated Usb port controller with automatic transmit retries and receive acknowledgements
CN205281488U (zh) * 2015-12-14 2016-06-01 联想(北京)有限公司 C型通用串行总线模块和板卡组件
US20160342492A1 (en) * 2015-05-22 2016-11-24 Jianli Chen Usb interface detector
US20170052579A1 (en) * 2015-08-20 2017-02-23 Intel Corporation Apparatus and method for saving and restoring data for power saving in a processor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI310259B (en) * 2006-05-30 2009-05-21 Wistron Corp Usb mini-b power supply system for quickly charging usb mini-b devices
US9811135B2 (en) * 2015-06-19 2017-11-07 Cypress Semiconductor Corporation Low-power type-C receiver with high idle noise and DC-level rejection
EP3362905B1 (en) * 2015-10-15 2020-05-06 Hewlett-Packard Development Company, L.P. Utilizing pins on a universal serial bus (usb) type-c connector for a data signal
TWM526106U (zh) * 2016-03-02 2016-07-21 威盛電子股份有限公司 控制裝置
CN105867593B (zh) * 2016-05-17 2018-11-13 深圳慧能泰半导体科技有限公司 一种USB Type-C接口电路及其控制装置
TWM534844U (zh) * 2016-08-04 2017-01-01 新唐科技股份有限公司 通用序列匯流排裝置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103064489A (zh) * 2011-10-21 2013-04-24 华为终端有限公司 一种根据usb接口状态进行内部电路选择的方法及终端
CN103106167A (zh) * 2013-01-22 2013-05-15 矽力杰半导体技术(杭州)有限公司 一种usb设备及其控制方法
CN103970248A (zh) * 2013-02-05 2014-08-06 新唐科技股份有限公司 电源管理电路与方法以及计算机系统
US20160117274A1 (en) * 2014-10-23 2016-04-28 Texas Instruments Incorporated Usb port controller with automatic transmit retries and receive acknowledgements
US20160342492A1 (en) * 2015-05-22 2016-11-24 Jianli Chen Usb interface detector
US20170052579A1 (en) * 2015-08-20 2017-02-23 Intel Corporation Apparatus and method for saving and restoring data for power saving in a processor
CN204883704U (zh) * 2015-08-21 2015-12-16 深圳市乐得瑞科技有限公司 C型usb接口控制电路
CN205281488U (zh) * 2015-12-14 2016-06-01 联想(北京)有限公司 C型通用串行总线模块和板卡组件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114297123A (zh) * 2021-12-27 2022-04-08 杭州海康威视数字技术股份有限公司 一种Type-C接口电路及电子设备

Also Published As

Publication number Publication date
TW201931143A (zh) 2019-08-01
CN110032533B (zh) 2023-03-31
TWI666555B (zh) 2019-07-21
US20190213159A1 (en) 2019-07-11
US10579569B2 (en) 2020-03-03

Similar Documents

Publication Publication Date Title
CN110032533A (zh) C型通用序列汇流排接口电路及其接脚旁路方法
US11561920B2 (en) Interface for bridging out-of-band information from a downstream communication link to an upstream communication link
CN109714235B (zh) 一种无极性rs485通信接口及实现无极性rs485通信的方法
KR101575322B1 (ko) 제어 버스를 이용하는 커넥션의 발견
KR101374638B1 (ko) 모바일 디바이스 자동 검출 장치 및 방법
JP7481711B2 (ja) USB Type-Cインターフェース回路における状態通知方法、USB Type-Cインターフェース回路を有するデバイス、および情報処理システム
US20120290761A1 (en) USB Converter and Related Method
EP2534496B1 (en) Determination of physical connectivity status of devices based on electrical measurement
CN101989246A (zh) 可自动切换usb主从设备模式的电子装置
TW201413460A (zh) 低功率通用序列匯流排
US20150253842A1 (en) Semiconductor device, and power control method for usbotg
US9336176B2 (en) Remote access appliance with communication protocol autosensing feature
CN108563601A (zh) 串口超级适配系统
CN209659302U (zh) 一种接口选通电路及通信设备
KR102033112B1 (ko) Pci 익스프레스 스위치 장치 및 그의 접속 제어 방법
CN101894056A (zh) 总线工作节点隔离装置及其故障恢复系统和方法
CN210119772U (zh) 复用接口设备
KR102471007B1 (ko) 차량용 제어기 및 그 제어방법
US8285885B2 (en) Universal serial bus device and universal serial bus system
CN114661646A (zh) 串口转接控制电路
CN103514059A (zh) 应用于串行传输系统的芯片及相关的故障处理方法
TWI640870B (zh) 集線器
JPH1185666A (ja) 通信制御用集積回路
CN104375966A (zh) 处理器接口的隔离控制装置及方法
JP2012156956A (ja) 車載ネットワーク機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant