JP7213755B2 - 半導体システム及び半導体装置 - Google Patents

半導体システム及び半導体装置 Download PDF

Info

Publication number
JP7213755B2
JP7213755B2 JP2019099978A JP2019099978A JP7213755B2 JP 7213755 B2 JP7213755 B2 JP 7213755B2 JP 2019099978 A JP2019099978 A JP 2019099978A JP 2019099978 A JP2019099978 A JP 2019099978A JP 7213755 B2 JP7213755 B2 JP 7213755B2
Authority
JP
Japan
Prior art keywords
state
connection
control unit
port
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019099978A
Other languages
English (en)
Other versions
JP2020194384A (ja
Inventor
暖 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2019099978A priority Critical patent/JP7213755B2/ja
Priority to US16/860,915 priority patent/US11288224B2/en
Priority to CN202010469522.1A priority patent/CN112015682A/zh
Publication of JP2020194384A publication Critical patent/JP2020194384A/ja
Application granted granted Critical
Publication of JP7213755B2 publication Critical patent/JP7213755B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Description

本発明は半導体システム及び半導体装置に関し、例えばＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ポートを制御する半導体システム及び半導体装置に関する。
近年、ＵＳＢ Ｔｙｐｅ－Ｃ（登録商標）仕様（非特許文献１）に準拠したＵＳＢポートが採用されている。ここで、非特許文献１にかかる仕様では、電力供給のコントローラ（Ｐｏｗｅｒ Ｄｅｌｉｖｅｒｙ Ｃｏｎｔｒｏｌｌｅｒ）がポートごとに１つ必要である。
ここで、Ｔｙｐｅ－Ｃにかかるコントローラの仕様として、Ｔｙｐｅ－Ｃ Ｐｏｒｔ Ｃｏｎｔｒｏｌｌｅｒ Ｉｎｔｅｒｆａｃｅ（ＴＣＰＣＩ）仕様（非特許文献２）がある。非特許文献２にかかる仕様では、ポートマネージャ（Ｔｙｐｅ－Ｃ Ｐｏｒｔ Ｍａｎａｇｅｒ；ＴＣＰＭ）及びポートコントローラ（Ｔｙｐｅ－Ｃ Ｐｏｒｔ Ｃｏｎｔｒｏｌｌｅｒ；ＴＣＰＣ）が規定されている。そして、非特許文献２にかかる仕様では、１つのポートマネージャと、ポートごとに設けられた１つ以上のポートコントローラとによって、システムを構築できる。
「Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ Ｔｙｐｅ－Ｃ Ｃａｂｌｅ ａｎｄ Ｃｏｎｎｅｃｔｏｒ Ｓｐｅｃｉｆｉｃａｔｉｏｎ」、Ｒｅｌｅａｓｅ １．４、Ｍａｒｃｈ ２９， ２０１９ 「Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ Ｔｙｐｅ－ＣＴＭ Ｐｏｒｔ Ｃｏｎｔｒｏｌｌｅｒ Ｉｎｔｅｒｆａｃｅ Ｓｐｅｃｉｆｉｃａｔｉｏｎ」、Ｒｅｖｉｓｉｏｎ ２．０， Ｖｅｒｓｉｏｎ １．０、Ｏｃｔｏｂｅｒ ２０１７
しかし、非特許文献２にかかる技術では、以下に説明するように、ＵＳＢポートに対する接続処理における処理時間が増大するおそれがある。非特許文献２にかかる上述したシステムでは、ポートマネージャとポートコントローラとは、Ｉ２Ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）バスで接続されている。ここで、非特許文献２にかかるシステムでは、ＵＳＢポートに対する接続処理において、ポートマネージャとポートコントローラとが通信を行う。したがって、ＵＳＢポートに対する接続処理において、Ｉ２Ｃバスを介してポートマネージャとポートコントローラとの間で行われる通信の時間がボトルネックとなるおそれがある。したがって、ポート数が増加すると、通信時間が増大するおそれがある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体システムは、ＵＳＢポートを制御するポートコントローラと、前記ポートコントローラとＩ２Ｃバスを介して接続され前記ポートコントローラを制御するポートマネージャとを有し、前記ポートコントローラは、前記ＵＳＢポートにおける接続状態の遷移を実現するステートマシンと、前記ステートマシンにおける遷移を制御し、前記接続状態が電気的に安定して接続された状態である接続済み状態に遷移したときに接続済み状態遷移通知を出力する制御部とを有し、前記ポートマネージャは、前記接続済み状態遷移通知を受信して前記ＵＳＢポートの接続を検出する接続検出部を有し、前記ポートマネージャは、前記接続検出部によって検出された接続に応じた処理を行う半導体システムである。
また、一実施の形態によれば、半導体装置は、ＵＳＢポートにおける接続状態の遷移を実現するステートマシンと、前記ステートマシンにおける遷移を制御し、前記接続状態が電気的に安定して接続された状態である接続済み状態に遷移したときに接続済み状態遷移通知を出力する制御部とを有する半導体装置である。
また、一実施の形態によれば、半導体装置は、ＵＳＢポートを制御するポートコントローラとＩ２Ｃバスを介して接続されたインタフェースと、ポートコントローラから送信された通知を受信して、前記ＵＳＢポートの接続を検出する接続検出部とを有し、前記接続検出部によって検出された接続に応じた処理を行う半導体装置である。
前記一実施の形態によれば、ＵＳＢポートに対する接続処理における処理時間を削減することが可能な半導体システム及び半導体装置を提供できる。
実施の形態１にかかる半導体システムの構成を示す図である。 実施の形態１にかかる半導体システムで実現される状態遷移図を例示する図である。 実施の形態１にかかる半導体システムで実現される状態遷移図を例示する図である。 実施の形態１にかかる半導体システムによって実行される処理を示すシーケンス図である。 実施の形態１にかかる半導体システムによって実行される処理を示すシーケンス図である。 比較例にかかる半導体システムの構成を示す図である。 比較例にかかる半導体システムによって実行される処理を示すシーケンス図である。 比較例にかかる半導体システムによって実行される処理を示すシーケンス図である。 実施の形態１にかかる半導体システムで実現される状態遷移図の他の例を示す図である。 実施の形態１にかかる半導体システムで実現される状態遷移図の他の例を示す図である。 実施の形態１にかかる半導体システムで実現される状態遷移図の他の例を示す図である。 実施の形態１にかかる半導体システムで実現される状態遷移図の他の例を示す図である。 実施の形態２にかかる半導体システムの構成を示す図である。 実施の形態３にかかる半導体システムの構成を示す図である。 実施の形態３にかかる制御部によって実行される制御方法を示すフローチャートである。
以下、実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明する。しかしながら、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。つまり、要素の数は、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、その他の回路で構成することができる。また、上記の各要素は、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。
また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ－ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＣＤ－Ｒ、ＣＤ－Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
（実施の形態１）
図１は、実施の形態１にかかる半導体システム１の構成を示す図である。半導体システム１は、パーソナルコンピュータ及びスマートフォン等の、ＵＳＢポートを有するデバイスに搭載されている。実施の形態１にかかる半導体システム１は、ＴＣＰＭ１０（ポートマネージャ）と、ＴＣＰＣ１００（ポートコントローラ）とを有する。ＴＣＰＭ１０及びＴＣＰＣ１００は、Ｉ２Ｃバス２（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔバス）を介して通信可能に接続されている。ＴＣＰＭ１０は、例えばマイクロコンピュータで実現され得る。ＴＣＰＣ１００は、ＴＣＰＭ１０とは別のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に搭載され得る。つまり、ＴＣＰＭ１０及びＴＣＰＣ１００は、半導体装置である。ＴＣＰＣ１００は、ＵＳＢポートを制御する。ＴＣＰＭ１０は、ＴＣＰＣ１００を制御する。
ＴＣＰＣ１００は、図示しないＵＳＢポート（Ｔｙｐｅ－Ｃコネクタ）に接続されている。ここで、ＴＣＰＣ１００は、ＵＳＢポートごとに設けられている。したがって、例えば、ＵＳＢポートが２つある場合は、ＴＣＰＣ１００は、半導体システム１に２つ設けられ得る。つまり、図１では、半導体システム１は１つのＴＣＰＣ１００を有しているが、ＴＣＰＣ１００の数は１つに限られない。一方、ＴＣＰＭ１０は、半導体システム１に１つ設けられ得る。なお、デバイスが多数のＵＳＢポート（例えば１０ポート）を有する場合、デバイスの場合、ＴＣＰＭ１０は、２つ以上設けられてもよい
ＴＣＰＭ１０は、インタフェース１２と、接続検出部１４とを有する。ＴＣＰＣ１００は、ＣＣロジック１０２と、ＶＢＵＳ電圧検出器１０４と、インタフェース１０６と、制御部１１０とを有する。制御部１１０は、タイマ１１２を有する。なお、ＴＣＰＭ１０は、電源供給（Ｐｏｗｅｒ Ｄｅｌｉｖｅｒｙ；ＰＤ）に関する構成要素（例えばＰｏｌｉｃｙ Ｅｎｇｉｎｅ等）を有してもよい。同様に、ＴＣＰＣ１００は、電源供給に関する構成要素（例えばＰｈｙｓｉｃａｌ Ｌａｙｅｒ等）を有してもよい。また、本実施の形態にかかる半導体システム１において、インタフェース１２、ＣＣロジック１０２、ＶＢＵＳ電圧検出器１０４及びインタフェース１０６は、必須の構成要素ではない。
インタフェース１２は、Ｉ２Ｃマスタとして機能する。インタフェース１０６は、Ｉ２Ｃスレーブとして機能する。ＶＢＵＳ電圧検出器１０４は、対応するＵＳＢポートのＶＢＵＳライン（バス電圧ライン）の電圧を検出する。ＶＢＵＳ電圧検出器１０４は、ＶＢＵＳラインの電圧を検出すると、制御部１１０に対し、電圧検出信号を出力する。
ＣＣロジック１０２は、ＴＣＰＣＩ仕様（非特許文献２）におけるＴｙｐｅ－Ｃ ＣＣ ｌｏｇｉｃに対応する。ＣＣロジック１０２は、ステートマシンを実現する。ここで、ステートマシンは、ＵＳＢポートにおける状態（接続状態）の遷移を行う。具体的には、本実施の形態にかかるＣＣロジック１０２は、少なくとも、「未接続状態」、「接続確認状態」及び「接続済み状態」の遷移を行うための処理を行う。
ここで、「未接続状態」とは、ＵＳＢポートに対して対向機器との（Ｔｙｐｅ－Ｃケーブルを介した）接続がない状態である。「接続確認状態」とは、ＵＳＢポートに対して対向機器と電気的に安定した接続が確実になされたかの確認がなされている状態である。また、「接続済み状態」とは、ＵＳＢポートに対して電気的に安定した接続がなされた状態である。また、Ｔｙｐｅ－Ｃ仕様に示されているように、ＵＳＢポートは、対向機器に応じて、シンク（ｓｉｎｋ；ＳＮＫ）として機能するか、又は、ソース（ｓｏｕｒｃｅ；ＳＲＣ）として機能する。そして、各接続状態には、ＵＳＢポートがシンクとして機能するか、又はソースとして機能するかに応じて、別の状態がある。
なお、「未接続状態」は、Ｔｙｐｅ－Ｃ仕様（非特許文献１）における「Ｕｎａｔｔａｃｈｅｄ」ステート（「Ｕｎａｔｔａｃｈｅｄ．ＳＮＫ」ステート及び「Ｕｎａｔｔａｃｈｅｄ．ＳＲＣ」ステート）に対応し得る。また、「未接続状態」は、ＴＣＰＣＩ仕様における「Ａｐｐｌｙ Ｒｄ」ステート及び「Ａｐｐｌｙ Ｒｐ」ステートに対応し得る。なお、以後、「Ａｐｐｌｙ Ｒｄ」ステート及び「Ａｐｐｌｙ Ｒｐ」ステートを「Ａｐｐｌｙ」ステートと総称することがある。
また、「接続確認状態」は、Ｔｙｐｅ－Ｃ仕様における「ＡｔｔａｃｈＷａｉｔ」ステート（「ＡｔｔａｃｈＷａｉｔ．ＳＮＫ」）ステート及び「ＡｔｔａｃｈＷａｉｔ．ＳＲＣ」ステート）に対応し得る。また、「接続確認状態」は、ＴＣＰＣＩ仕様における「Ｐｏｔｅｎｔｉａｌ＿Ｃｏｎｎｅｃｔ＿Ａｓ＿Ｓｎｋ」ステート及び「Ｐｏｔｅｎｔｉａｌ＿Ｃｏｎｎｅｃｔ＿Ａｓ＿Ｓｒｃ」ステートに対応し得る。なお、以後、「Ｐｏｔｅｎｔｉａｌ＿Ｃｏｎｎｅｃｔ＿Ａｓ＿Ｓｎｋ」ステート及び「Ｐｏｔｅｎｔｉａｌ＿Ｃｏｎｎｅｃｔ＿Ａｓ＿Ｓｒｃ」ステートを「Ｐｏｔｅｎｔｉａｌ＿Ｃｏｎｎｅｃｔ」ステートと総称することがある。
また、「接続済み状態」は、Ｔｙｐｅ－Ｃ仕様における「Ａｔｔａｃｈｅｄ」ステート（「Ａｔｔａｃｈｅｄ．ＳＮＫ」ステート及び「Ａｔｔａｃｈｅｄ．ＳＲＣ」ステート）に対応し得る。また、「接続済み状態」は、ＴＣＰＣＩ仕様における「Ａｔｔａｃｈｅｄ」ステート（「Ａｔｔａｃｈｅｄ．Ｓｎｋ」ステート及び「Ａｔｔａｃｈｅｄ．Ｓｒｃ」ステート）に対応し得る。
さらに具体的には、ＣＣロジック１０２は、Ｔｙｐｅ－Ｃ仕様に準拠して、Ｔｙｐｅ－Ｃコネクタ（ＵＳＢポート）のＣＣ（Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｃｈａｎｎｅｌ）信号を制御する。そして、ＣＣロジック１０２は、ＵＳＢポートの状態（接続状態）を検出する。Ｔｙｐｅ－Ｃ仕様によれば、ＣＣロジック１０２は、２つのＣＣ信号（ＣＣ１信号及びＣＣ２信号）を、Ｒｐ（Ｐｕｌｌｕｐ抵抗）接続又はＲｄ（Ｐｕｌｌｄｏｗｎ抵抗）接続に制御する。
このとき、シンク機能を有する対向機器（コンシューマ）がＣＣ信号をＲｄ接続（つまりシンク側）に制御していたとする。この場合、ＣＣロジック１０２がＣＣ信号をＲｄ接続に制御すると、抵抗Ｒｄの電圧はグランドレベルに落ち、抵抗Ｒｐと抵抗Ｒｄとで分圧されていない状態となる。このとき、ＣＣロジック１０２は、対向機器が接続されたことを検出しない。一方、ＣＣロジック１０２がＣＣ信号をＲｐ接続に制御すると、ＣＣ信号における電位は抵抗Ｒｐと抵抗Ｒｄとで分圧された状態となる。このとき、ＣＣロジック１０２は、対向機器が接続されたことを検出する。つまり、ＵＳＢポートの接続状態は、「未接続状態」から「接続確認状態」に遷移する。そして、ＣＣロジック１０２は、対向機器が接続された状態であること、つまり「接続確認状態」を検出した旨を示す状態検出信号を、制御部１１０に出力する。
また、ソース機能を有する対向機器（プロバイダ）がＣＣ信号をＲｐ接続（つまりソース側）に制御していたとする。この場合、ＣＣロジック１０２がＣＣ信号をＲｐ接続に制御すると、抵抗Ｒｐの電圧は高い状態となり、抵抗Ｒｐと抵抗Ｒｄとで分圧されていない状態となる。このとき、ＣＣロジック１０２は、対向機器が接続されたことを検出しない。一方、ＣＣロジック１０２がＣＣ信号をＲｄ接続に制御すると、ＣＣ信号における電位は抵抗Ｒｐと抵抗Ｒｄで分圧された状態となる。このとき、ＣＣロジック１０２は、対向機器が接続されたことを検出する。つまり、ＵＳＢポートの接続状態は、「未接続状態」から「接続確認状態」に遷移する。そして、ＣＣロジック１０２は、対向機器が接続された状態であること、つまり「接続確認状態」を検出した旨を示す状態検出信号を、制御部１１０に出力する。
制御部１１０は、ＵＳＢポートにおける接続状態の遷移を制御する。つまり、制御部１１０は、ステートマシンにおける遷移を制御する。そして、制御部１１０は、この接続状態が接続済み状態（Ａｔｔａｃｈｅｄステート）に遷移したときに、接続済み状態遷移通知（Ａｔｔａｃｈｅｄステート遷移通知）を出力する。この接続済み状態遷移通知は、インタフェース１０６、Ｉ２Ｃバス２及びインタフェース１２を介して、接続検出部１４に送信される。なお、接続済み状態遷移通知は、ＵＳＢポートがシンクとして機能するか、ソースとして機能するかを示し得る。
具体的には、制御部１１０は、「接続確認状態」を検出した旨を示す状態検出信号をＣＣロジック１０２から受信すると、タイマ１１２を使用して、接続確認状態の継続時間を計測する。つまり、タイマ１１２は、接続状態が未接続状態から接続確認状態へ遷移したときからの時間を計測する。そして、制御部１１０は、接続確認状態の継続時間が予め定められた時間（第１の時間）を経過した場合に、接続状態を接続済み状態に遷移させる。このとき、制御部１１０は、接続済み状態遷移通知を出力する。なお、制御部１１０は、接続確認状態の継続時間が第１の時間を経過し、さらに、電圧検出信号を受信した場合、に、接続状態を接続済み状態に遷移させてもよい。一方、制御部１１０は、接続確認状態の継続時間が予め定められた時間（第１の時間）を経過する前にＵＳＢポートに対する接続が解除された場合に、接続状態を未接続状態に遷移させる。
接続検出部１４は、接続済み状態遷移通知を受信して、ＵＳＢポートの接続を検出する。つまり、接続検出部１４は、ＵＳＢポートと対向機器とが電気的に安定して接続された状態となったことを検出する。さらに、接続検出部１４は、ＵＳＢポートがシンクとして機能するのか、又はソースとして機能するのかを検出する。このとき、ＴＣＰＭ１０は、接続検出部１４によって検出された接続に応じた処理（例えば受電及び給電の少なくとも一方に関する処理）を行う。具体的には、ＴＣＰＭ１０は、電源回路を制御するか、又は、ＰＤ（Ｐｏｗｅｒ Ｄｅｌｉｖｅｒｙ）処理を行う。これにより、ＵＳＢポートがシンクとして機能する場合は、ＵＳＢポートを介して、半導体システム１が搭載されたデバイスに電力が供給される。また、ＵＳＢポートがソースとして機能する場合は、半導体システム１が搭載されたデバイスは、ＵＳＢポートに接続された対向機器に電力を供給する。
図２及び図３は、実施の形態１にかかる半導体システム１で実現される状態遷移図を例示する図である。図２及び図３は、ＴＣＰＣＩ仕様に準拠したＤＲＰ（Ｄｕａｌ Ｒｏｌｅ Ｐｏｗｅｒ）デバイスに関する状態遷移図を例示している。なお、図２及び図３に示した状態遷移図において、本実施の形態と関係のないステート及び遷移については、適宜、説明を省略する。
図２は、接続状態が接続済み状態に遷移するまでの状態遷移図を示している。まず、ステートマシン（接続状態）は、一定時間おきに、「Ａｐｐｌｙ Ｒｄ」ステートＳｔ１０１（未接続状態）と「Ａｐｐｌｙ Ｒｐ」ステートＳｔ１０２（未接続状態）との間で交互に遷移する。つまり、ステートマシンは、一定時間おきに、「Ａｐｐｌｙ Ｒｄ」ステートＳｔ１０１と「Ａｐｐｌｙ Ｒｐ」ステートＳｔ１０２との間で状態をトグルする。なお、「Ａｐｐｌｙ Ｒｄ」ステートＳｔ１０１は、自身のＣＣ信号がＲｄ接続に制御された状態である。また、「Ａｐｐｌｙ Ｒｐ」ステートＳｔ１０２は、自身のＣＣ信号がＲｐ接続に制御された状態である。
ステートマシンが「Ａｐｐｌｙ Ｒｄ」ステートＳｔ１０１であるときに、ソース機能を有する対向機器がＵＳＢポートに接続され、上述したようなＣＣ信号における電位が分圧された状態になるとする。この場合、上述したように、ステートマシンは、「Ｐｏｔｅｎｔｉａｌ＿Ｃｏｎｎｅｃｔ＿Ａｓ＿Ｓｎｋ」ステートＳｔ１１１に遷移する。この状態でソース機能を有する対向機器がＵＳＢポートから取り外されると、ステートマシンは、「Ａｐｐｌｙ Ｒｐ」ステートＳｔ１０２に遷移する。一方、ＣＣ信号における電位が分圧された状態が第１の時間（ｔＣＣＤｅｂｏｕｎｃｅ）継続し、ＶＢＵＳラインの電圧が検出されると、ステートマシンは、「Ａｔｔａｃｈｅｄ．Ｓｎｋ」ステートＳｔ１２１に遷移する。
一方、ステートマシンが「Ａｐｐｌｙ Ｒｐ」ステートＳｔ１０２であるときに、シンク機能を有する対向機器がＵＳＢポートに接続され、上述したようなＣＣ信号における電位が分圧された状態になるとする。この場合、上述したように、ステートマシンは、「Ｐｏｔｅｎｔｉａｌ＿Ｃｏｎｎｅｃｔ＿Ａｓ＿Ｓｒｃ」ステートＳｔ１１２に遷移する。この状態でシンク機能を有する対向機器がＵＳＢポートから取り外されると、ステートマシンは、「Ａｐｐｌｙ Ｒｄ」ステートＳｔ１０１に遷移する。一方、ＣＣ信号における電位が分圧された状態が第１の時間（ｔＣＣＤｅｂｏｕｎｃｅ）継続し、ＶＢＵＳラインの電圧がｖＳａｆｅ０Ｖであると、ステートマシンは、「Ａｔｔａｃｈｅｄ．Ｓｒｃ」ステートＳｔ１２２に遷移する。
図３は、接続状態が接続済み状態から未接続状態に遷移するまでの状態遷移図を示している。ステートマシンが「Ａｔｔａｃｈｅｄ．Ｓｎｋ」ステートＳｔ１２１であるときに、ＶＢＵＳラインの電圧が検出されなくなりソース機能を有する対向機器との接続の解除が検出されたとする。この場合、ステートマシンは、「Ｄｉｓｃｏｎｎｅｃｔｅｄ＿Ａｓ＿Ｓｎｋ」ステートＳｔ１３１に遷移する。そして、無条件に、ステートマシンは、「Ａｐｐｌｙ Ｒｄ」ステートＳｔ１０１に遷移する。
また、ステートマシンが「Ａｔｔａｃｈｅｄ．Ｓｒｃ」ステートＳｔ１２２であるときに、ＣＣ信号のステータスの変化が検出されてシンク機能を有する対向機器との接続の解除が検出されたとする。この場合、ステートマシンは、「Ｄｉｓｃｏｎｎｅｃｔｅｄ＿Ａｓ＿Ｓｒｃ」ステートＳｔ１３２に遷移する。そして、無条件に、ステートマシンは、「Ａｐｐｌｙ Ｒｄ」ステートＳｔ１０１に遷移する。
図４及び図５は、実施の形態１にかかる半導体システム１によって実行される処理を示すシーケンス図である。まず、ＴＣＰＭ１０が初期設定を行ってステートマシンが開始する（ステップＳ１０２）。これにより、ステートマシンは、「Ａｐｐｌｙ Ｒｐ」ステートと「Ａｐｐｌｙ Ｒｄ」ステートとの間でトグル状態となる。
そして、ＵＳＢポートに対向機器が接続すると、ステートマシンは、「Ｐｏｔｅｎｔｉａｌ＿Ｃｏｎｎｅｃｔ＿Ａｓ＿Ｓｎｋ」ステート又は「Ｐｏｔｅｎｔｉａｌ＿Ｃｏｎｎｅｃｔ＿Ａｓ＿Ｓｒｃ」ステートに遷移する。このとき、ＴＣＰＣ１００の制御部１１０は、この接続確認状態が第１の時間継続したか否かを判定する（ステップＳ１０４）。接続確認状態が第１の時間継続しなかった場合（Ｓ１０４のＮＯ）、制御部１１０は、「Ａｐｐｌｙ Ｒｐ」ステート又は「Ａｐｐｌｙ Ｒｄ」ステートへ遷移するように、ステートマシンを制御する（ステップＳ１０５）。
一方、接続確認状態が第１の時間継続した場合（Ｓ１０４のＹＥＳ）、制御部１１０は、接続済み状態へ遷移するように、ステートマシンを制御する。これにより、ステートマシンは、「Ａｔｔａｃｈｅｄ．Ｓｎｋ」ステート又は「Ａｔｔａｃｈｅｄ．Ｓｒｃ」ステートに遷移する。そして、制御部１１０は、ＴＣＰＭ１０に対し、接続状態が接続済み状態に遷移した旨の通知を送信する（ステップＳ１０６）。接続検出部１４がこの通知を受信すると、ＴＣＰＭ１０は、「Ａｔｔａｃｈｅｄ．Ｓｎｋ」ステート又は「Ａｔｔａｃｈｅｄ．Ｓｒｃ」ステートにおける処理を実行する（ステップＳ１０８）。
ステートマシンが「Ａｔｔａｃｈｅｄ．Ｓｎｋ」ステート又は「Ａｔｔａｃｈｅｄ．Ｓｒｃ」ステートである場合に、ＵＳＢポートと対向機器との接続が解除されたとする。この場合、ステートマシンは、「Ｄｉｓｃｏｎｎｅｃｔｅｄ＿Ａｓ＿Ｓｎｋ」ステート又は「Ｄｉｓｃｏｎｎｅｃｔｅｄ＿Ａｓ＿Ｓｒｃ」ステートに遷移する。このとき、ＴＣＰＣ１００は、ＶｂｕｓＳｉｎｋＤｉｓｃｏｎｎｅｃｔｅｄの検出又はＣＣ信号のステータスの変化を、ＴＣＰＭ１０に通知する（ステップＳ１１２）。そして、ＴＣＰＣ１００は、ＶＢＵＳのスイッチをオフし、ＶＢＵＳをディスチャージする（ステップＳ１１４）。そして、ステートマシンは、「Ａｐｐｌｙ Ｒｄ」ステートに遷移し、その後、「Ａｐｐｌｙ Ｒｐ」ステートと「Ａｐｐｌｙ Ｒｄ」ステートとの間でトグル状態となる。
（比較例）
以下、本実施の形態を比較例と比較することで、本実施の形態の効果を説明する。
図６は、比較例にかかる半導体システム８０の構成を示す図である。半導体システム８０は、ＴＣＰＭ９０（ポートマネージャ）と、ＴＣＰＣ８２（ポートコントローラ）とを有する。ＴＣＰＭ９０及びＴＣＰＣ８２は、Ｉ２Ｃバス２を介して通信可能に接続されている。なお、比較例は、ＴＣＰＣＩ仕様に準拠したシステムに対応している。
ＴＣＰＭ９０は、インタフェース１２と、ＴＣＰＣステート制御部９２とを有する。ＴＣＰＣ８２は、ＣＣロジック１０２と、ＶＢＵＳ電圧検出器１０４と、インタフェース１０６とを有する。比較例にかかるＴＣＰＣ８２は、制御部１１０を有しない点で、実施の形態１にかかるＴＣＰＣ１００と異なる。また、比較例にかかるＴＣＰＭ９０は、接続検出部１４を有さず、ＴＣＰＣステート制御部９２を有する点で、実施の形態１にかかるＴＣＰＭ１０と異なる。その他の構成要素については、実質的に、実施の形態１にかかる構成要素と同様である。
図７及び図８は、比較例にかかる半導体システム８０によって実行される処理を示すシーケンス図である。まず、ＴＣＰＭ９０が初期設定を行ってステートマシンが開始する（ステップＳ９０２）。これにより、ステートマシンは、「Ａｐｐｌｙ Ｒｐ」ステートと「Ａｐｐｌｙ Ｒｄ」ステートとの間でトグル状態となる。
そして、ＵＳＢポートに対向機器が接続すると、ステートマシンは、「Ｐｏｔｅｎｔｉａｌ＿Ｃｏｎｎｅｃｔ＿Ａｓ＿Ｓｎｋ」ステート又は「Ｐｏｔｅｎｔｉａｌ＿Ｃｏｎｎｅｃｔ＿Ａｓ＿Ｓｒｃ」ステートに遷移する。このとき、ＴＣＰＣ８２は、ＣＣ信号のステータス（ＣＣステータス）の変化を、ＴＣＰＭ９０に通知する（ステップＳ９０４）。このとき、ＴＣＰＭ９０のＴＣＰＣステート制御部９２は、Ｉ２Ｃバス２を介して、ｔＣＣＤｅｂｏｕｎｃｅ期間、ＣＣステータスをリードする（ステップＳ９０６）。具体的には、ＴＣＰＣステート制御部９２は、ＴＣＰＣ８２のＣＣステータスレジスタにアクセスして、ＣＣステータスを読み出す。
そして、ＴＣＰＣステート制御部９２は、接続確認状態がｔＣＣＤｅｂｏｕｎｃｅ期間継続したか否かを判定する（ステップＳ９０８）。接続確認状態がｔＣＣＤｅｂｏｕｎｃｅ期間継続しなかった場合（Ｓ９０８のＮＯ）、ＴＣＰＣステート制御部９２は、「Ａｐｐｌｙ Ｒｐ」ステート又は「Ａｐｐｌｙ Ｒｄ」ステートへ遷移する旨の指示を、ＴＣＰＣ８２に送信する（ステップＳ９０９）。これにより、ステートマシンは、「ＭＡＩＮＴＡＩＮ＿ＳＴＡＴＥ」（図３）を経由して、「Ａｐｐｌｙ Ｒｐ」ステート又は「Ａｐｐｌｙ Ｒｄ」ステートに遷移する。一方、接続確認状態がｔＣＣＤｅｂｏｕｎｃｅ期間継続した場合（Ｓ９０８のＹＥＳ）、ＴＣＰＣステート制御部９２は、接続済み状態へ遷移する旨の指示を、ＴＣＰＣ８２に送信する（ステップＳ９１０）。具体的には、ＴＣＰＣステート制御部９２は、ＴＣＰＣ８２のＣＣステータスレジスタにアクセスして、制御内容を書き込む。これにより、ステートマシンは、「ＭＡＩＮＴＡＩＮ＿ＳＴＡＴＥ」（図３）を経由して、「Ａｔｔａｃｈｅｄ．Ｓｎｋ」ステート又は「Ａｔｔａｃｈｅｄ．Ｓｒｃ」ステートに遷移する。ＴＣＰＭ９０は、「Ａｔｔａｃｈｅｄ．Ｓｎｋ」ステート又は「Ａｔｔａｃｈｅｄ．Ｓｒｃ」ステートにおける処理を実行する（ステップＳ９１２）。
ステートマシンが「Ａｔｔａｃｈｅｄ．Ｓｎｋ」ステート又は「Ａｔｔａｃｈｅｄ．Ｓｒｃ」ステートである場合に、ＵＳＢポートと対向機器との接続が解除されたとする。この場合、ステートマシンは、「Ｄｉｓｃｏｎｎｅｃｔｅｄ＿Ａｓ＿Ｓｎｋ」ステート又は「Ｄｉｓｃｏｎｎｅｃｔｅｄ＿Ａｓ＿Ｓｒｃ」ステートに遷移する。このとき、ＴＣＰＣ８２は、ＶｂｕｓＳｉｎｋＤｉｓｃｏｎｎｅｃｔｅｄの検出又はＣＣ信号のステータスの変化を、ＴＣＰＭ９０に通知する（ステップＳ９１４）。そして、ＴＣＰＣ８２は、ＶＢＵＳのスイッチをオフし、ＶＢＵＳをディスチャージする（ステップＳ９１６）。通知を受けたＴＣＰＭ９０（ＴＣＰＣステート制御部９２）は、「Ａｐｐｌｙ Ｒｄ」ステートに遷移する旨の指示を、ＴＣＰＣ８２に送信する（ステップＳ９１８）。これにより、ステートマシンは、「ＭＡＩＮＴＡＩＮ＿ＳＴＡＴＥ」（図３）を経由して、「Ａｐｐｌｙ Ｒｄ」ステートに遷移する。その後、ステートマシンは、「Ａｐｐｌｙ Ｒｐ」ステートと「Ａｐｐｌｙ Ｒｄ」ステートとの間でトグル状態となる。
上述した比較例のように、ＴＣＰＣＩ仕様では、ＴＣＰＭ９０（ＴＣＰＣステート制御部９２）が、Ｉ２Ｃバス２を介してＴＣＰＣ８２のレジスタにアクセスすることで、ステートマシンを接続済み状態に遷移させる。このとき、Ｉ２Ｃバス２を介してＴＣＰＣ８２とＴＣＰＭ９０とが通信を行うことにより、通信時間が増大するおそれがある。したがって、ポート数が増加すると通信時間がさらに増大するため、比較例にかかるシステムでは、ポート数を増加させることは困難である。一方で、Ｔｙｐｅ－ＡコネクタにかかるＡＣアダプタでは、４ポート超の製品も多数存在する。したがって、Ｔｙｐｅ－Ｃ製品においても、ポート数を増加させることが望まれる。
これに対し、本実施の形態では、上記のように構成されていることで、ＵＳＢポートにおける接続処理において、ＴＣＰＣ１００が、ステートマシンを接続済み状態に遷移させることが可能である。言い換えると、本実施の形態では、ＵＳＢポートにおける接続処理において、ＴＣＰＭ１０が関与することなく、ステートマシンを接続済み状態に遷移させることが可能である。これにより、Ｉ２Ｃバス２を介した通信時間を削減させることができる。したがって、本実施の形態では、ＵＳＢポートに対する接続処理において、ＵＳＢポートに対する接続処理における処理時間を削減することが可能である。これにより、ポート数を増加させても、処理時間が増大することを抑制できる。
また、実施の形態１にかかる制御部１１０は、タイマ１１２を使用して、ＵＳＢポートに対する接続がなされた接続確認状態の継続時間を計測する。そして、制御部１１０は、継続時間が予め定められた第１の時間（ｔＣＣＤｅｂｏｕｎｃｅ期間）を経過した場合に、接続状態を接続済み状態に遷移させる。これにより、ＴＣＰＣ１００が、ＴＣＰＭ１０の関与なしに、効率的にステートマシンを接続済み状態に遷移させることが可能となる。
また、実施の形態１にかかる制御部１１０は、接続確認状態の継続時間が第１の時間を経過する前にＵＳＢポートに対する接続が解除された場合に、接続状態を未接続状態に遷移させる。これにより、ＴＣＰＭ１０の関与なしに、ステートマシンを未接続状態に遷移させることが可能である。したがって、ステートマシンを未接続状態に遷移させる場合においても、Ｉ２Ｃバス２を介した通信時間を削減させることができる。
（本実施の形態にかかるステートマシンの他の例）
図９～図１２は、実施の形態１にかかる半導体システム１で実現される状態遷移図の他の例を示す図である。なお、図９～図１２に例示する状態遷移図について、本実施の形態と関係のないステート及び遷移については、適宜、説明を省略する。
図９は、Ｔｙｐｅ－Ｃ仕様に準拠したＤＲＰデバイスに関する状態遷移図を例示している。ステートマシン（接続状態）は、一定時間おきに、「Ｕｎａｔｔａｃｈｅｄ．ＳＮＫ」ステートＳｔ２０１と「Ｕｎａｔｔａｃｈｅｄ．ＳＲＣ」ステートＳｔ２０２との間で交互に遷移する。つまり、ステートマシンは、一定時間おきに、「Ｕｎａｔｔａｃｈｅｄ．ＳＮＫ」ステートＳｔ２０１と「Ｕｎａｔｔａｃｈｅｄ．ＳＲＣ」ステートＳｔ２０２との間で状態をトグルする。なお、「Ｕｎａｔｔａｃｈｅｄ．ＳＮＫ」ステート及び「Ｕｎａｔｔａｃｈｅｄ．ＳＲＣ」ステートは、上述した「未接続状態」に対応する。また、「Ｕｎａｔｔａｃｈｅｄ．ＳＮＫ」ステートＳｔ２０１は、自身のＣＣ信号がＲｄ接続に制御された状態である。また、「Ｕｎａｔｔａｃｈｅｄ．ＳＲＣ」ステートＳｔ２０２は、自身のＣＣ信号がＲｐ接続に制御された状態である。
ステートマシンが「Ｕｎａｔｔａｃｈｅｄ．ＳＮＫ」ステートＳｔ２０１であるときに、ソース機能を有する対向機器がＵＳＢポートに接続され、上述したようなＣＣ信号における電位が分圧された状態になるとする。この場合、上述したように、ステートマシンは、「ＡｔｔａｃｈＷａｉｔ．ＳＮＫ」ステートＳｔ２１１に遷移する。なお、「ＡｔｔａｃｈＷａｉｔ．ＳＮＫ」ステートは、上述した「接続確認状態」に対応する。このとき、上述したように、制御部１１０は、タイマ１１２を用いて、「ＡｔｔａｃｈＷａｉｔ．ＳＮＫ」ステートＳｔ２１１に遷移してからの時間を計測する。この状態でソース機能を有する対向機器がＵＳＢポートから取り外されると、制御部１１０による制御によって、ステートマシンは、「Ｕｎａｔｔａｃｈｅｄ．ＳＲＣ」ステートＳｔ２０２に遷移する。一方、ＣＣ信号における電位が分圧された状態が第１の時間（ｔＣＣＤｅｂｏｕｎｃｅ）継続し、ＶＢＵＳラインの電圧が検出されたとする。この場合、制御部１１０による制御によって、ステートマシンは、「Ａｔｔａｃｈｅｄ．ＳＮＫ」ステートＳｔ２２１に遷移する。なお、「Ａｔｔａｃｈｅｄ．ＳＮＫ」ステートは、上述した「接続済み状態」に対応する。また、この状態で、ＶＢＵＳラインの電圧が検出されなくなりソース機能を有する対向機器との接続の解除が検出されると、ステートマシンは、「Ｕｎａｔｔａｃｈｅｄ．ＳＮＫ」ステートＳｔ２０１に遷移する。
一方、ステートマシンが「Ｕｎａｔｔａｃｈｅｄ．ＳＲＣ」ステートＳｔ２０２であるときに、シンク機能を有する対向機器がＵＳＢポートに接続され、上述したようなＣＣ信号における電位が分圧された状態になるとする。この場合、上述したように、ステートマシンは、「ＡｔｔａｃｈＷａｉｔ．ＳＲＣ」ステートＳｔ２１２に遷移する。なお、「ＡｔｔａｃｈＷａｉｔ．ＳＲＣ」ステートは、上述した「接続確認状態」に対応する。このとき、上述したように、制御部１１０は、タイマ１１２を用いて、「ＡｔｔａｃｈＷａｉｔ．ＳＮＫ」ステートＳｔ２１１に遷移してからの時間を計測する。この状態でシンク機能を有する対向機器がＵＳＢポートから取り外されると、制御部１１０による制御によって、ステートマシンは、「Ｕｎａｔｔａｃｈｅｄ．ＳＮＫ」ステートＳｔ２０１に遷移する。一方、ＣＣ信号における電位が分圧された状態が第１の時間（ｔＣＣＤｅｂｏｕｎｃｅ）継続し、ＶＢＵＳラインの電圧がｖＳａｆｅ０Ｖであったとする。この場合、制御部１１０による制御によって、ステートマシンは、「Ａｔｔａｃｈｅｄ．ＳＲＣ」ステートＳｔ２２２に遷移する。なお、「Ａｔｔａｃｈｅｄ．ＳＲＣ」ステートは、上述した「接続済み状態」に対応する。また、この状態で、シンク機能を有する対向機器との接続の解除が検出されると、ステートマシンは、「Ｕｎａｔｔａｃｈｅｄ．ＳＮＫ」ステートＳｔ２０１に遷移する。
図１０及び図１１は、ＴＣＰＣＩ仕様に対応したＴｒｙ．ＳＲＣデバイスに関する状態遷移図を例示している。図１０は、接続状態が接続済み状態に遷移するまでの状態遷移図を示している。ここで、Ｔｒｙ．ＳＲＣデバイスは、他のＤＲＰデバイスと接続するときに、ソースとして機能するＤＲＰデバイスである。なお、図１０及び図１１には、Ｔｒｙ．ＳＲＣデバイスについての例を示したが、Ｔｒｙ．ＳＮＫデバイスについても同様である。ここで、Ｔｒｙ．ＳＮＫデバイスは、他のＤＲＰデバイスと接続するときに、シンクとして機能するＤＲＰデバイスである。
なお、図１０に示した「Ａｐｐｌｙ Ｒｄ」ステートＳｔ３０１及び「Ａｐｐｌｙ Ｒｐ」ステートＳｔ３０２は、それぞれ、図２に示したＳｔ１０１及びＳｔ１０２と実質的に同様である。また、図１０に示した「Ｐｏｔｅｎｔｉａｌ＿Ｃｏｎｎｅｃｔ＿Ａｓ＿Ｓｎｋ」ステートＳｔ３１１は、図２に示したＳｔ１１１と実質的に同様である。また、図１０に示した「Ｐｏｔｅｎｔｉａｌ＿Ｃｏｎｎｅｃｔ＿Ａｓ＿Ｓｒｃ」ステートＳｔ３１２は、図２に示したＳｔ１１２と実質的に同様である。また、図１０に示した「Ａｔｔａｃｈｅｄ．Ｓｎｋ」ステートＳｔ３２１は、図２に示したＳｔ１２１と実質的に同様である。また、図１０に示した「Ａｔｔａｃｈｅｄ．Ｓｒｃ」ステートＳｔ３２２は、図２に示したＳｔ１２２と実質的に同様である。
また、図１０に示したＳｔ３０１とＳｔ３０２との間の遷移は、図２に示したＳｔ１０１とＳｔ１０２との間の遷移と実質的に同様である。また、図１０に示したＳｔ３０１からＳｔ３１１への遷移は、図２に示したＳｔ１０１からＳｔ１１１への遷移と実質的に同様である。また、図１０に示したＳｔ３０２からＳｔ３１２への遷移は、図２に示したＳｔ１０２からＳｔ１１２への遷移と実質的に同様である。
また、図１０に示したＳｔ３１１からＳｔ３０２への遷移は、図２に示したＳｔ１１１からＳｔ１０２への遷移と実質的に同様である。また、図１０に示したＳｔ３１２からＳｔ３０１への遷移は、図２に示したＳｔ１１２からＳｔ１０１への遷移と実質的に同様である。また、図１０に示したＳｔ３１２からＳｔ３２２への遷移は、図２に示したＳｔ１１２からＳｔ１２２への遷移と実質的に同様である。
ステートマシンが「Ｐｏｔｅｎｔｉａｌ＿Ｃｏｎｎｅｃｔ＿Ａｓ＿Ｓｎｋ」ステートＳｔ３１１であるときに、ＣＣ信号における電位が分圧された状態がｔＣＣＤｅｂｏｕｎｃｅ期間継続し、ＶＢＵＳラインの電圧が検出されたとする。このとき、制御部１１０による制御によって、ステートマシンは、「Ｔｒｙ．ＳＲＣ」ステートＳｔ３１６に遷移する。このＳｔ３１６で、ＴＣＰＣ１００は、ＵＳＢポートに接続された対向機器がシンク機能を有しているか否かを確認する。また、このＳｔ３１６のとき、デバイスは、ＣＣ信号に抵抗Ｒｐを接続し、ステートマシンは、対抗機器がＲｄ接続を行うか否かを確認する。つまり、制御部１１０は、Ｓｔ３１１である場合に、ＣＣ信号における電位が分圧された状態がｔＣＣＤｅｂｏｕｎｃｅ期間継続し、ＶＢＵＳラインの電圧が検出されたか否かを判定する。そして、ＣＣ信号における電位が分圧された状態がｔＣＣＤｅｂｏｕｎｃｅ期間継続し、ＶＢＵＳラインの電圧が検出されたときに、制御部１１０は、接続状態を「対向機器確認状態」（Ｓｔ３１６）に遷移させる。
ステートマシンが「Ｔｒｙ．ＳＲＣ」ステートＳｔ３１６であるときに、ｔＴｒｙＣＣＤｅｂｏｕｎｃｅ期間で対向機器側のＣＣ信号がＲｄ接続されて電位が分圧され、シンクが検出されたとする。このとき、制御部１１０による制御によって、ステートマシンは、「Ａｔｔａｃｈｅｄ．Ｓｒｃ」ステートＳｔ３２２に遷移する。つまり、制御部１１０は、Ｓｔ３１６である場合に、対向機器が受電機能（特定機能；第１の機能）を有していることを検出している状態がｔＴｒｙＣＣＤｅｂｏｕｎｃｅ期間（第２の時間）継続したときに、接続状態を接続済み状態に遷移させる。
一方、ステートマシンが「Ｔｒｙ．ＳＲＣ」ステートＳｔ３１６であるときに、ｔＤＲＰＴｒｙ時間経過後にシンクが検出されず、ＶＢＵＳラインの電圧がｖＳａｆｅ０Ｖであるとする。このとき、制御部１１０による制御によって、ステートマシンは、「ＴｒｙＷａｉｔ．ＳＮＫ」ステートＳｔ３１８に遷移する。このＳｔ３１８で、ステートマシンは、ＵＳＢポートがシンクとして接続されるように待機する。つまり、制御部１１０は、Ｓｔ３１６である場合に、ｔＤＲＰＴｒｙ時間（第３の時間）経過後に対向機器側が受電機能を有していることが検出されないときに、接続状態を「ＴｒｙＷａｉｔ．ＳＮＫ」に遷移させる。言い換えると、制御部１１０は、Ｓｔ３１６である場合に、第３の時間経過後に、対向機器側が特定機能を有していることを検出していないときに、接続状態を「特定機能待機状態」に遷移させる。「特定機能待機状態」は、ＵＳＢポートが特定機能を有するように待機している状態である。
また、このＳｔ３１８のとき、デバイスは、ＣＣ信号を抵抗Ｒｄに接続し、ステートマシンは、対抗機器がＲｐ接続を行うか否かを確認する。このＳｔ３１８において、ｔＣＣＤｅｂｏｕｎｃｅ期間で、対向機器側のＣＣ信号がＲｐ接続されて電位が分圧された状態が継続してソースが検出され、ＶＢＵＳラインの電圧が検出されたとする。このとき、制御部１１０による制御によって、ステートマシンは、「Ａｔｔａｃｈｅｄ．Ｓｎｋ」ステートＳｔ３２１に遷移する。一方、Ｓｔ３１８において、ｔＰＤＤｅｂｏｕｎｃｅ期間で、ソースが検出されなかった場合、制御部１１０による制御によって、ステートマシンは、「Ａｐｐｌｙ Ｒｄ」ステートＳｔ３０１に遷移する。つまり、制御部１１０は、Ｓｔ３１８である場合に、対向機器側が給電機能を有していることを検出している状態がｔＣＣＤｅｂｏｕｎｃｅ期間継続したときに、接続状態を「接続済み状態」に遷移させる。一方、制御部１１０は、Ｓｔ３１８である場合に、対向機器側が給電機能を有していることを検出していない状態がｔＰＤＤｅｂｏｕｎｃｅ期間（第４の時間）継続したときに、接続状態を「未接続状態」に遷移させる。
図１１は、接続状態が接続済み状態から未接続状態に遷移するまでの状態遷移図を示している。図１１に示した「Ｄｉｓｃｏｎｎｅｃｔｅｄ＿Ａｓ＿Ｓｎｋ」ステートＳｔ３３１は、図３に示したＳｔ１３１と実質的に同様である。図１１に示した「Ｄｉｓｃｏｎｎｅｃｔｅｄ＿Ａｓ＿Ｓｒｃ」ステートＳｔ３３２は、図３に示したＳｔ１３２と実質的に同様である。
また、図１１に示したＳｔ３２１からＳｔ３３１への遷移は、図２に示したＳｔ１２１からＳｔ１３１への遷移と実質的に同様である。また、図１１に示したＳｔ３２２からＳｔ３３２への遷移は、図２に示したＳｔ１２２からＳｔ１３２への遷移と実質的に同様である。また、図１１に示したＳｔ３３１からＳｔ３０１への遷移は、図２に示したＳｔ１３１からＳｔ１０１への遷移と実質的に同様である。なお、ステートマシンは、「Ｄｉｓｃｏｎｎｅｃｔｅｄ＿Ａｓ＿Ｓｒｃ」ステートＳｔ３３２に遷移すると、無条件に、ＴｒｙＷａｉｔ．ＳＮＫ」ステートＳｔ３１８に遷移する。
図１２は、Ｔｙｐｅ－Ｃ仕様に対応するＴｒｙ．ＳＲＣデバイスに関する状態遷移図を例示している。なお、図１２に示した「Ｕｎａｔｔａｃｈｅｄ．ＳＮＫ」ステートＳｔ４０１及び「Ｕｎａｔｔａｃｈｅｄ．ＳＲＣ」ステートＳｔ４０２は、それぞれ、図９に示したＳｔ２０１及びＳｔ２０２と実質的に同様である。また、図１２に示した「ＡｔｔａｃｈＷａｉｔ．ＳＮＫ」ステートＳｔ４１１は、図９に示したＳｔ２１１と実質的に同様である。また、図１２に示した「ＡｔｔａｃｈＷａｉｔ．ＳＲＣ」ステートＳｔ４１２は、図９に示したＳｔ２１２と実質的に同様である。また、図１２に示した「Ａｔｔａｃｈｅｄ．ＳＮＫ」ステートＳｔ４２１は、図９に示したＳｔ２２１と実質的に同様である。また、図１２に示した「Ａｔｔａｃｈｅｄ．ＳＲＣ」ステートＳｔ４２２は、図９に示したＳｔ２２２と実質的に同様である。
また、図１２に示したＳｔ４０１とＳｔ４０２との間の遷移は、図９に示したＳｔ２１０１とＳｔ２０２との間の遷移と実質的に同様である。また、図１２に示したＳｔ４０１からＳｔ４１１への遷移は、図９に示したＳｔ２０１からＳｔ２１１への遷移と実質的に同様である。また、図１２に示したＳｔ４０２からＳｔ４１２への遷移は、図９に示したＳｔ２０２からＳｔ２１２への遷移と実質的に同様である。
また、図１２に示したＳｔ４１１からＳｔ４０２への遷移は、図９に示したＳｔ２１１からＳｔ２０２への遷移と実質的に同様である。また、図１２に示したＳｔ４１２からＳｔ４０１への遷移は、図９に示したＳｔ２１２からＳｔ２０１への遷移と実質的に同様である。また、図１２に示したＳｔ４１２からＳｔ４２２への遷移は、図９に示したＳｔ２１２からＳｔ２２２への遷移と実質的に同様である。また、図１２に示したＳｔ４２１からＳｔ４０１への遷移は、図９に示したＳｔ２２１からＳｔ２０１への遷移と実質的に同様である。
ステートマシンが「ＡｔｔａｃｈＷａｉｔ．ＳＮＫ」ステートＳｔ４１１であるときに、ＣＣ信号における電位が分圧された状態がｔＣＣＤｅｂｏｕｎｃｅ期間継続し、ＶＢＵＳラインの電圧が検出されたとする。このとき、制御部１１０による制御によって、ステートマシンは、「Ｔｒｙ．ＳＲＣ」ステートＳｔ４１６に遷移する。このＳｔ４１６で、ＴＣＰＣ１００は、ＵＳＢポートに接続された対向機器がシンク機能を有しているか否かを確認する。
ステートマシンが「Ｔｒｙ．ＳＲＣ」ステートＳｔ４１６であるときに、ｔＴｒｙＣＣＤｅｂｏｕｎｃｅ期間で対向機器側のＣＣ信号がＲｄ接続されて電位が分圧され、シンクが検出されたとする。このとき、制御部１１０による制御によって、ステートマシンは、「Ａｔｔａｃｈｅｄ．ＳＲＣ」ステートＳｔ４２２に遷移する。
一方、ステートマシンが「Ｔｒｙ．ＳＲＣ」ステートＳｔ４１６であるときに、ｔＤＲＰＴｒｙ期間でシンクが検出されず、ＶＢＵＳラインの電圧がｖＳａｆｅ０Ｖであるとする。このとき、制御部１１０による制御によって、ステートマシンは、「ＴｒｙＷａｉｔ．ＳＮＫ」ステートＳｔ４１８に遷移する。このＳｔ４１８で、ステートマシンは、ＵＳＢポートがシンクとして接続されるように待機する。
このＳｔ４１８において、ｔＣＣＤｅｂｏｕｎｃｅ期間で、対向機器側のＣＣ信号がＲｐ接続されて電位が分圧された状態が継続してソースが検出され、ＶＢＵＳラインの電圧が検出されたとする。このとき、制御部１１０による制御によって、ステートマシンは、「Ａｔｔａｃｈｅｄ．ＳＮＫ」ステートＳｔ４２１に遷移する。一方、Ｓｔ４１８において、ｔＰＤＤｅｂｏｕｎｃｅ期間で、ソースが検出されなかった場合、制御部１１０による制御によって、ステートマシンは、「Ｕｎａｔｔａｃｈｅｄ．ＳＮＫ」ステートＳｔ４０１に遷移する。
このように、ＴＣＰＣ１００に制御部１１０を設けることによって、任意のステートマシンにおける状態遷移を、ＴＣＰＭ１０の関与なしに、ＴＣＰＣ１００によって実行することが可能となる。これにより、Ｉ２Ｃバス２を介した通信時間を削減させることができる。したがって、本実施の形態では、任意のステートマシンに関する半導体システム１について、ＵＳＢポートに対する接続処理において、ＵＳＢポートに対する接続処理における処理時間を削減することが可能である。これにより、ポート数を増加させても、処理時間が像対することを抑制できる。
なお、Ｔｒｙ．ＳＮＫデバイスの場合、上述した特定機能（第１の機能）は、給電機能であり得る。そして、制御部１１０は、上述した「Ｔｒｙ．ＳＲＣ」ステートについての処理の代わりに、「Ｔｒｙ．ＳＮＫ」ステートについての処理を行う。同様に、制御部１１０は、上述した「ＴｒｙＷａｉｔ．ＳＮＫ」ステートについての処理の代わりに、「ＴｒｙＷａｉｔ．ＳＲＣ」ステートについての処理を行う。
（実施の形態２）
次に、実施の形態２について説明する。実施の形態２にかかる半導体システムは、ＴＣＰＣ１００が電源回路を制御する点で、実施の形態１にかかる半導体システムと異なる。その他の構成については、実施の形態１にかかる構成と実質的に同様である。
図１３は、実施の形態２にかかる半導体システム１の構成を示す図である。実施の形態２にかかる半導体システム１は、ＴＣＰＭ１０と、ポートＩＣ２０とを有する。ＴＣＰＭ１０及びポートＩＣ２０は、Ｉ２Ｃバス２を介して通信可能に接続されている。実施の形態２にかかるＴＣＰＭ１０の構成は、実施の形態１にかかるＴＣＰＭ１０の構成と実質的に同様である。ポートＩＣ２０は、ＵＳＢポートごとに設けられている。ポートＩＣ２０は、対応するＵＳＢポートに関する処理を行う。
ポートＩＣ２０は、ＴＣＰＣ１００と、電源回路２２とを有する。実施の形態２にかかるＴＣＰＣ１００の構成は、実施の形態１にかかるＴＣＰＣ１００の構成と実質的に同様である。電源回路２２は、受電及び給電の少なくとも一方を行う。ＴＣＰＣ１００の制御部１１０は、接続状態が接続済み状態に遷移したときに、電源回路２２を制御する。つまり、本実施の形態では、制御部１１０が接続状態を接続済み状態に遷移させるので、ＴＣＰＭ１０ではなく、制御部１１０が、直接、電源回路２２を制御することができる。
具体的には、接続状態が「Ａｔｔａｃｈｅｄ．ＳＮＫ」ステートに遷移した場合、制御部１１０は、電源回路２２に受電処理をさせるように、電源回路２２を制御する。この場合、制御部１１０の制御によって、電源回路２２は、ＶＢＵＳ受電回路のスイッチをオンして、ＶＢＵＳ受電回路を有効にする。これにより、半導体システム１が搭載されたデバイスに、対向機器から電力が供給される。
また、接続状態が「Ａｔｔａｃｈｅｄ．ＳＲＣ」ステートに遷移した場合、制御部１１０は、電源回路２２に給電処理をさせるように、電源回路２２を制御する。この場合、制御部１１０の制御によって、電源回路２２は、対向機器に対してＶＢＵＳを出力する。さらに、ＶＣＯＮＮがサポートされているときは、電源回路２２は、ケーブルに対してＶＣＯＮＮを出力する。
なお、図１３には、ポートＩＣ２０に電源回路２２が内蔵されている例が示されているが、本実施の形態は、このような構成に限らない。電源回路２２は、ポートＩＣ２０に内蔵されていなくてもよく、ポートＩＣ２０の外部にあってもよい。この場合、電源回路２２は、ポートＩＣ２０（ＴＣＰＣ１００）と、ゲート制御信号線等を介して接続され得る。制御部１１０は、接続状態が接続済み状態に遷移したときに、バスを介して、電源回路２２に制御信号を送信する。電源回路２２は、制御信号を受信して、その制御信号に応じた受電処理又は給電処理を行う。
実施の形態２にかかる半導体システム１は、実施の形態１にかかる半導体システム１と同様に、ＵＳＢポートにおける接続処理において、ＴＣＰＭ１０が関与することなく、ステートマシンを接続済み状態に遷移させることが可能である。これにより、Ｉ２Ｃバス２を介した通信時間を削減させることができる。したがって、実施の形態２にかかる半導体システム１は、実施の形態１にかかる効果と実質的に同様の効果を奏しうる。
また、実施の形態２にかかる半導体システム１は、上述したように、ＴＣＰＣ１００に設けられた制御部１１０が、電源回路２２を制御する。つまり、実施の形態２にかかる半導体システム１は、ＴＣＰＭ１０の関与なしに、ＴＣＰＣ１００が、直接、電源回路２２を制御することができる。したがって、ＴＣＰＭ１０が電源回路２２を制御する場合と比較して、効率的に、電源回路２２を制御することができる。言い換えると、ＴＣＰＭ１０が電源回路２２を制御する場合と比較して、効率的に、受電処理又は給電処理を行うことが可能となる。
（実施の形態３）
次に、実施の形態３について説明する。実施の形態３は、Ｔｙｐｅ－Ｃ仕様又はＴＣＰＣＩ仕様（以下、「Ｔｙｐｅ－Ｃ仕様等」）が更新されることが考慮されている点で、他の実施の形態と異なる。すなわち、本実施の形態にかかる半導体システム１がデバイスに実装された後で、Ｔｙｐｅ－Ｃ仕様等が更新されることがあり得る。この場合、ステートマシンにおけるステート追加及び遷移条件の変更等がなされ得る。実施の形態３にかかる半導体システム１は、このようなケースに対応可能に構成されている。
図１４は、実施の形態３にかかる半導体システム１の構成を示す図である。実施の形態１にかかる半導体システム１と同様に、実施の形態３にかかる半導体システム１は、ＴＣＰＭ１０と、ＴＣＰＣ１００とを有する。ＴＣＰＭ１０は、インタフェース１２と、接続検出部１４と、ステート制御部１６とを有する。実施の形態３にかかるＴＣＰＭ１０は、ステート制御部１６を有する点で、他の実施の形態にかかるＴＣＰＭ１０と異なる。実施の形態３にかかるＴＣＰＭ１０のその他の構成については、他の実施の形態にかかるＴＣＰＭ１０の構成と実質的に同様である。ステート制御部１６は、ＴＣＰＣ１００からの通知を受信した場合に、ＴＣＰＣステート制御部９２と実質的に同様の処理を行う。詳しくは後述する。
ＴＣＰＣ１００は、ＣＣロジック１０２と、ＶＢＵＳ電圧検出器１０４と、インタフェース１０６と、制御部１１０とを有する。制御部１１０は、タイマ１１２と、レジスタ１１４とを有する。実施の形態３にかかるＴＣＰＣ１００は、制御部１１０がレジスタ１１４を有する点で、他の実施の形態にかかるＴＣＰＣ１００と異なる。実施の形態３にかかるＴＣＰＣ１００のその他の構成については、他の実施の形態にかかるＴＣＰＣ１００の構成と実質的に同様である。レジスタ１１４は、ステートマシンにおける予め定められた状態（第１の状態）を設定する。このレジスタ１１４に設定された第１の状態（設定ステート）は、Ｔｙｐｅ－Ｃ仕様等が更新された場合に、ステートマシンにおいて変更されたステート又は遷移条件に関するステートに対応する。詳しくは後述する。
図１５は、実施の形態３にかかる制御部１１０によって実行される制御方法を示すフローチャートである。制御部１１０は、レジスタ１１４に、予め定められたステートを設定する（ステップＳ３００）。ここで、ステートマシンにおいて、あるステートが追加された場合、設定ステートは、その追加されたステートの遷移元となるステートであり得る。また、ステートマシンにおいて、あるステートから別のステートへの遷移条件が変更された場合、設定状態は、その変更された遷移条件の遷移元となるステートであり得る。
制御部１１０は、接続状態（ステートマシン）が設定ステートに遷移したか否かを判定する（ステップＳ３０２）。設定ステートに遷移した場合（Ｓ３０２のＹＥＳ）、制御部１１０は、ステートマシンを停止させる（ステップＳ３０４）。つまり、制御部１１０は、接続状態が設定ステート（第１の状態）に遷移したとき、ステートマシンを停止させる機能を有する。
そして、制御部１１０は、ステートマシンを停止させたことの通知を外部に送信する（ステップＳ３０６）。つまり、制御部１１０は、ステートマシンを停止させたことを外部に通知する機能を有する。ＴＣＰＭ１０がＩ２Ｃバス２を介してこの通知を受信すると、ＴＣＰＭ１０における処理が開始する。具体的には、ステート制御部１６は、更新されたＴｙｐｅ－Ｃ仕様等において変更されたステート又は遷移条件に関する制御を行う。
制御部１１０は、上述したＴＣＰＭ１０における処理が終了したか否かを判定する（ステップＳ３０８）。ＴＣＰＭ１０における処理が終了した場合（Ｓ３０８のＹＥＳ）、制御部１１０は、ステート制御部１６によって制御されたステート又は遷移条件の遷移先のステートからステートマシンを再開する（ステップＳ３１０）。これにより、制御部１１０は、変更がなされていないステート又は遷移条件に関する制御を、上述した実施の形態と同様に行うことができる。
具体例を挙げて説明する。例えば、図１０に示した状態遷移図（ステートマシン）で、「Ｔｒｙ．ＳＲＣ」ステートＳｔ３１６と「ＴｒｙＷａｉｔ．ＳＮＫ」ステートＳｔ３１８との間にステートが新たに追加されたとする。この場合、制御部１１０は、設定ステートとして、「Ｔｒｙ．ＳＲＣ」ステートＳｔ３１６をレジスタ１１４に設定する（Ｓ３００）。そして、接続状態が「Ｔｒｙ．ＳＲＣ」ステートＳｔ３１６に遷移した場合（Ｓ３０２のＹＥＳ）、制御部１１０は、ステートマシンを停止させる（Ｓ３０４）。この場合、Ｓ３０６において制御部１１０から送信された通知をＴＣＰＭ１０が受信すると、ステート制御部１６は、新たに追加されたステートに関する制御を行う。そして、ＴＣＰＭ１０における処理が終了した場合（Ｓ３０８のＹＥＳ）、制御部１１０は、追加されたステートの遷移先のステートからステートマシンを再開する（Ｓ３１０）。つまり、制御部１１０は、「ＴｒｙＷａｉｔ．ＳＮＫ」ステートＳｔ３１８からステートマシンを再開する。
また、例えば、図１０に示した状態遷移図（ステートマシン）で、「ＴｒｙＷａｉｔ．ＳＮＫ」ステートＳｔ３１８から「Ａｐｐｌｙ Ｒｄ」ステートＳｔ３０１に遷移する遷移条件が変更されたとする。この場合、制御部１１０は、設定ステートとして、「ＴｒｙＷａｉｔ．ＳＮＫ」ステートＳｔ３１８をレジスタ１１４に設定する（Ｓ３００）。そして、接続状態が「ＴｒｙＷａｉｔ．ＳＮＫ」ステートＳｔ３１８に遷移した場合（Ｓ３０２のＹＥＳ）、制御部１１０は、ステートマシンを停止させる（Ｓ３０４）。この場合、Ｓ３０６において制御部１１０から送信された通知をＴＣＰＭ１０が受信すると、ステート制御部１６は、変更された遷移条件の判定処理を行う。そして、ＴＣＰＭ１０における処理が終了した場合（Ｓ３０８のＹＥＳ）、制御部１１０は、変更された遷移条件の遷移先のステートからステートマシンを再開する（Ｓ３１０）。つまり、制御部１１０は、「Ａｐｐｌｙ Ｒｄ」ステートＳｔ３０１からステートマシンを再開する。
実施の形態３にかかる半導体システム１は、実施の形態１にかかる半導体システム１と同様に、ＵＳＢポートにおける接続処理において、ＴＣＰＭ１０が関与することなく、ステートマシンを接続済み状態に遷移させることが可能である。これにより、Ｉ２Ｃバス２を介した通信時間を削減させることができる。したがって、実施の形態３にかかる半導体システム１は、実施の形態１にかかる効果と実質的に同様の効果を奏しうる。
また、上述したように、実施の形態３では、接続状態が設定ステート（第１の状態）に遷移したとき、制御部１１０が、ステートマシンを停止させ、ステートマシンを停止させたことの通知を外部に送信する。これにより、Ｔｙｐｅ－Ｃ仕様等が更新された場合に、変更されたステート又は遷移条件に関する制御をＴＣＰＭ１０が行うことができる。これにより、Ｔｙｐｅ－Ｃ仕様等が更新された場合であっても、ＴＣＰＣ１００に実装されたハードウェアの制御部１１０を実装し直すことが不要となる。
また、上述したように、実施の形態３では、ＴＣＰＭ１０における処理が終了した場合、制御部１１０は、ステート制御部１６によって制御されたステート（接続状態）又は遷移条件の遷移先のステートからステートマシンを再開する。これにより、変更されていないステート又は遷移条件については、ＴＣＰＣ１００側で処理を継続することができる。したがって、実施の形態３にかかる半導体システム１は、Ｔｙｐｅ－Ｃ仕様等が更新された場合であっても、実施の形態１にかかる効果を奏することができる。
また、上述したように、実施の形態３にかかる制御部１１０は、設定ステート（第１の状態）を設定するレジスタ１１４を有する。これにより、Ｔｙｐｅ－Ｃ仕様等が更新された場合に、変更された箇所の遷移元のステートを任意に設定できる。したがって、Ｔｙｐｅ－Ｃ仕様等の任意の更新に対して、本実施の形態にかかる半導体システム１を柔軟に適用できる。
（変形例）
なお、本実施の形態は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、本実施の形態にかかるＴＣＰＣ１００で実現されるステートマシンの例を、図２，図３，図９～図１２に記載した。しかしながら、本実施の形態にかかるＴＣＰＣ１００で実現されるステートマシンは、図２，図３，図９～図１２に例示したステートマシンに限られない。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
１ 半導体システム
２ Ｉ２Ｃバス
１０ ＴＣＰＭ
１２ インタフェース
１４ 接続検出部
１６ ステート制御部
２０ ポートＩＣ
２２ 電源回路
８０ 半導体システム
８２ ＴＣＰＣ
９０ ＴＣＰＭ
９２ ＴＣＰＣステート制御部
１００ ＴＣＰＣ
１０２ ＣＣロジック
１０４ ＶＢＵＳ電圧検出器
１０６ インタフェース
１１０ 制御部
１１２ タイマ
１１４ レジスタ

Claims (17)

  1. ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ポートを制御するポートコントローラと、
    前記ポートコントローラとＩ２Ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）バスを介して接続され前記ポートコントローラを制御するポートマネージャと
    を有し、
    前記ポートコントローラは、
    前記ポートマネージャが関与することなく前記ＵＳＢポートにおける接続状態の遷移を実現することが可能なステートマシンと、
    前記ステートマシンにおける遷移を制御し、前記接続状態が電気的に安定して接続された状態である接続済み状態に遷移したときに接続済み状態遷移通知を出力する制御部と
    を有し、
    前記ポートマネージャは、前記接続済み状態遷移通知を受信して前記ＵＳＢポートの接続を検出する接続検出部を有し、
    前記ポートマネージャは、前記接続検出部によって検出された接続に応じた処理を行う
    半導体システム。
  2. 前記制御部は、タイマを有し、
    前記制御部は、前記タイマを使用して、前記ＵＳＢポートに対する接続がなされた状態である接続確認状態の継続時間を計測し、前記継続時間が予め定められた第１の時間を経過した場合に、前記接続状態を接続済み状態に遷移させる
    請求項１に記載の半導体システム。
  3. 前記制御部は、前記接続確認状態の継続時間が前記第１の時間を経過する前に前記ＵＳＢポートに対する接続が解除された場合に、前記接続状態を、前記ＵＳＢポートに対する接続がなされていない状態である未接続状態に遷移させる
    請求項２に記載の半導体システム。
  4. 前記制御部は、
    前記接続確認状態の継続時間を計測し、前記継続時間が前記第１の時間を経過した場合に、前記接続状態を、前記ＵＳＢポートに対して接続がなされた対向機器が予め定められた第１の機能を有するか否かを確認する対向機器確認状態に遷移させ、
    前記対向機器確認状態が予め定められた第２の時間継続したときに、前記接続状態を前記接続済み状態に遷移させる
    請求項２に記載の半導体システム。
  5. 前記制御部は、前記接続状態が接続済み状態に遷移したときに、受電及び給電の少なくとも一方を行う電源回路を制御する
    請求項１に記載の半導体システム。
  6. 前記制御部は、
    前記接続状態が予め設定された第１の状態に遷移したときに、前記ステートマシンを停止させ、
    前記ステートマシンを停止させたことの通知を外部に送信する
    請求項１に記載の半導体システム。
  7. 前記制御部は、前記通知を外部に送信した後、前記ポートマネージャによって制御された接続状態の遷移先の接続状態、又は前記ポートマネージャによって制御された遷移条件の遷移先の接続状態から、前記ステートマシンを再開させる
    請求項６に記載の半導体システム。
  8. 前記制御部は、前記第１の状態を設定するレジスタをさらに有する
    請求項６に記載の半導体システム。
  9. ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ポートにおける接続状態の遷移を実現するステートマシンと、
    前記ステートマシンにおける遷移を制御し、前記接続状態が電気的に安定して接続された状態である接続済み状態に遷移したときに接続済み状態遷移通知を出力する制御部と
    を有し、
    前記ステートマシンは、Ｉ２Ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）バスを介して接続されるポートマネージャが関与することなく、前記ＵＳＢポートにおける接続状態の遷移を実現することが可能であり、
    前記制御部は、前記Ｉ２Ｃバスを介して接続されＵＳＢポートの接続を検出する接続検出部に対して、前記接続済み状態遷移通知を送信可能に構成されている
    半導体装置。
  10. 前記制御部は、タイマを有し、
    前記制御部は、前記タイマを使用して、前記ＵＳＢポートに対する接続がなされた状態である接続確認状態の継続時間を計測し、前記継続時間が予め定められた第１の時間を経過した場合に、前記接続状態を接続済み状態に遷移させる
    請求項９に記載の半導体装置。
  11. 前記制御部は、前記接続確認状態の継続時間が前記第１の時間を経過する前に前記ＵＳＢポートに対する接続が解除された場合に、前記接続状態を、前記ＵＳＢポートに対する接続がなされていない状態である未接続状態に遷移させる
    請求項１０に記載の半導体装置。
  12. 前記制御部は、
    前記接続確認状態の継続時間を計測し、前記継続時間が前記第１の時間を経過した場合に、前記接続状態を、前記ＵＳＢポートに対して接続がなされた対向機器が予め定められた第１の機能を有するか否かを確認する対向機器確認状態に遷移させ、
    前記対向機器確認状態が予め定められた第２の時間継続したときに、前記接続状態を前記接続済み状態に遷移させる
    請求項１０に記載の半導体装置。
  13. 前記制御部は、前記接続状態が接続済み状態に遷移したときに、受電及び給電の少なくとも一方を行う電源回路を制御する
    請求項９に記載の半導体装置。
  14. 前記制御部は、
    前記接続状態が予め設定された第１の状態に遷移したときに、前記ステートマシンを停止させ、
    前記ステートマシンを停止させたことの通知を外部に送信する
    請求項９に記載の半導体装置。
  15. 前記制御部は、前記通知を外部に送信した後、当該半導体装置とＩ２Ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）バスを介して接続されたポートマネージャによって制御された接続状態の遷移先の接続状態、又は前記ポートマネージャによって制御された遷移条件の遷移先の状態から、前記ステートマシンを再開させる
    請求項１４に記載の半導体装置。
  16. 前記制御部は、前記第１の状態を設定するレジスタをさらに有する
    請求項１４に記載の半導体装置。
  17. ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ポートを制御するポートコントローラとＩ２Ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）バスを介して接続されたインタフェースと、
    前記ポートコントローラから送信された通知を受信して、前記ＵＳＢポートの接続を検出する接続検出部と
    を有し、
    前記接続検出部は、自身が関与することなく前記ＵＳＢポートにおける接続状態の遷移を実現することが可能なステートマシンと、前記ステートマシンにおける遷移を制御し、前記接続状態が電気的に安定して接続された状態である接続済み状態に遷移したときに接続済み状態遷移通知を出力する制御部とを備えた前記ポートコントローラからの前記接続済み状態遷移通知を受信し、
    前記接続検出部によって検出された接続に応じた処理を行う
    半導体装置。
JP2019099978A 2019-05-29 2019-05-29 半導体システム及び半導体装置 Active JP7213755B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019099978A JP7213755B2 (ja) 2019-05-29 2019-05-29 半導体システム及び半導体装置
US16/860,915 US11288224B2 (en) 2019-05-29 2020-04-28 Semiconductor system and semiconductor device
CN202010469522.1A CN112015682A (zh) 2019-05-29 2020-05-28 半导体系统和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019099978A JP7213755B2 (ja) 2019-05-29 2019-05-29 半導体システム及び半導体装置

Publications (2)

Publication Number Publication Date
JP2020194384A JP2020194384A (ja) 2020-12-03
JP7213755B2 true JP7213755B2 (ja) 2023-01-27

Family

ID=73507086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019099978A Active JP7213755B2 (ja) 2019-05-29 2019-05-29 半導体システム及び半導体装置

Country Status (3)

Country Link
US (1) US11288224B2 (ja)
JP (1) JP7213755B2 (ja)
CN (1) CN112015682A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220276687A1 (en) * 2019-10-15 2022-09-01 Hewlett-Packard Development Company, L.P. Port role assignments

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018535493A (ja) 2015-11-13 2018-11-29 日本テキサス・インスツルメンツ株式会社 Ｕｓｂインターフェース回路および低電力動作のための方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835737A (en) * 1986-07-21 1989-05-30 American Telephone And Telegraph Company, At&T Bell Laboratories Method and apparatus for controlled removal and insertion of circuit modules
JPH0821015B2 (ja) * 1992-01-20 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータならびにそのシステム再構成化装置および方法
US5721836A (en) * 1994-01-27 1998-02-24 Compaq Computer Corporation Method and apparatus for sensing and changing the state of a computer before connecting the computer to or disconnecting the computer from an expansion unit
US5664118A (en) * 1994-03-28 1997-09-02 Kabushiki Kaisha Toshiba Computer system having detachable expansion unit
US5787261A (en) * 1994-11-28 1998-07-28 Hitachi, Ltd Data transfer system, computer system and active-line inserted/withdrawn functional circuit board
US5644731A (en) * 1995-07-07 1997-07-01 Sun Microsystems, Inc. Method and apparatus for hot plugging/unplugging a sub-system to an electrically powered system
US5790958A (en) * 1995-10-16 1998-08-04 Mmgt Enterprises, Inc. Radio reception system for general purpose computer
US6073196A (en) * 1996-06-05 2000-06-06 Compaq Computer Corporation Using communication cycles for connecting and disconnecting devices in a computer system
US6662119B1 (en) * 2002-08-02 2003-12-09 3Com Corporation Method and apparatus for monitoring connector degradation
US7414335B2 (en) * 2004-04-15 2008-08-19 Seagate Technology Inrush current controller
JP4588395B2 (ja) * 2004-09-24 2010-12-01 富士通株式会社 情報処理端末
US7447874B1 (en) * 2005-10-18 2008-11-04 Qlogic, Corporation Method and system for designing a flexible hardware state machine
US8190698B2 (en) * 2006-06-30 2012-05-29 Microsoft Corporation Efficiently polling to determine completion of a DMA copy operation
KR20110059202A (ko) * 2009-11-27 2011-06-02 삼성전자주식회사 단말 장치 및 그의 ｕｓｂ 기기 제어 방법
US8832503B2 (en) * 2011-03-25 2014-09-09 Adc Telecommunications, Inc. Dynamically detecting a defective connector at a port
US20140208134A1 (en) * 2013-01-21 2014-07-24 Texas Instruments Incorporated Host controller interface for universal serial bus (usb) power delivery
US9811488B2 (en) * 2014-04-29 2017-11-07 Mcci Corporation Apparatus and methods for dynamic role switching among USB hosts and devices
US11181966B2 (en) * 2015-11-13 2021-11-23 Texas Instruments Incorporated USB interface circuit and method for low power operation
JP2017187933A (ja) * 2016-04-06 2017-10-12 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の制御方法および給電システム
KR102561024B1 (ko) * 2016-11-30 2023-07-28 주식회사 에이치엘클레무브 제어장치를 구비한 운전보조시스템 및 그의 제어방법
US10241954B2 (en) * 2016-12-31 2019-03-26 Intel Corporation Universal serial bus type-C power delivery
TWI666555B (zh) * 2018-01-11 2019-07-21 新唐科技股份有限公司 C型通用序列匯流排介面電路及其接腳旁路方法
TWI683198B (zh) * 2018-09-14 2020-01-21 威鋒電子股份有限公司 多埠電力供應裝置及其電力供應方法
US11545824B2 (en) * 2018-10-11 2023-01-03 Texas Instruments Incorporated USB short circuit protection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018535493A (ja) 2015-11-13 2018-11-29 日本テキサス・インスツルメンツ株式会社 Ｕｓｂインターフェース回路および低電力動作のための方法

Also Published As

Publication number Publication date
CN112015682A (zh) 2020-12-01
JP2020194384A (ja) 2020-12-03
US11288224B2 (en) 2022-03-29
US20200379937A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
CN107111588B (zh) 经由USB端口使用PCIe协议的数据传输
US9747237B2 (en) Methods and apparatus for reliable detection and enumeration of devices
JP6845132B2 (ja) 動的エニュマレーションバスのための事前定義された静的エニュマレーション
TWI782919B (zh) 通用串列匯流排多主機端點反射器集線器
US8135944B2 (en) Selectively powered data interfaces
US10235312B2 (en) Memory system and host device that maintain compatibility with memory devices under previous standards and/or versions of standards
CN110046117B (zh) 外来物质检测电路和包括外来物质检测电路的电子设备
US10754412B2 (en) Electronic device and controlling method for the same
JP7213755B2 (ja) 半導体システム及び半導体装置
US10862246B2 (en) Foreign substance detecting circuit and electronic device including the same
KR101736196B1 (ko) 전기 계측에 기초한 디바이스들의 물리적 연결 상태의 결정
US10802560B2 (en) Multi-power input port power control
JP2015103256A (ja) ユニバーサルシリアルバス装置の検知システム及び検知方法
US10282345B2 (en) Combo chip for USB connector
JP6752675B2 (ja) 半導体装置、半導体装置の制御方法および半導体システム
CN112041827A (zh) 自动usb主机检测和端口配置
US20080162954A1 (en) Selectively powered data interfaces
US20080162957A1 (en) Selectively powering data interfaces
US9886075B2 (en) Three-way handshaking method and computer readable media
JP7256105B2 (ja) 電子装置およびその受電制御方法
KR20170017382A (ko) 클럭 관리 유닛과 이를 적용하는 집적 회로 및 시스템 온 칩 및 그 동작 방법
US20080177991A1 (en) Method and device for improving debug time of a display apparatus
US10795421B2 (en) Power transfer synchronization for information handling system and external device
US20180113829A1 (en) Electronic apparatus and coupling method
US9378074B2 (en) Server system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230117

R150 Certificate of patent or registration of utility model

Ref document number: 7213755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150