CN220105684U - Usb数据传输电路及终端设备 - Google Patents
Usb数据传输电路及终端设备 Download PDFInfo
- Publication number
- CN220105684U CN220105684U CN202321618093.5U CN202321618093U CN220105684U CN 220105684 U CN220105684 U CN 220105684U CN 202321618093 U CN202321618093 U CN 202321618093U CN 220105684 U CN220105684 U CN 220105684U
- Authority
- CN
- China
- Prior art keywords
- switch
- data transmission
- usb
- protection circuit
- transmission circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 51
- 238000001514 detection method Methods 0.000 claims abstract description 61
- 238000012546 transfer Methods 0.000 claims description 7
- 230000006854 communication Effects 0.000 abstract description 64
- 238000004891 communication Methods 0.000 abstract description 63
- 230000006978 adaptation Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 9
- 230000001960 triggered effect Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
本公开是关于一种USB数据传输电路及终端设备,USB数据传输电路包括:芯片、保护电路以及检测电路,芯片设置有数据接收端;保护电路的一端与芯片连接,保护电路的另一端与数据接收端连接;检测电路的一端与芯片连接,检测电路的另一端与保护电路连接;其中,保护电路配置为在检测电路检测到第一信号电平的情况下,保护电路与数据接收端接通,保护电路配置为在检测电路检测到第二信号电平的情况下,保护电路与数据接收端断开。本公开提高了设备之间通信的成功率和兼容性,解决了高速通信模式下信号电压超过阈值门限的断连问题,对多样的通信场景进行广泛性的适配,改善了用户体验。
Description
技术领域
本公开涉及USB通信技术领域,尤其涉及一种USB数据传输电路及终端设备。
背景技术
随着多媒体技术的发展,对外设与主机之间的数据传输率有了更高的需求,因此,通用串行总线(Universal Serial Bus,USB)总线技术应运而生。
目前诸如手机等终端设备所使用的接口为Type-C接口,支持USB2.0协议,其中高速通信模式下的USB数据传输即手机等终端设备On-The-Go(OTG)识别U盘、手机间互联等应用场景逐渐增多,通信过程的稳定性和有效性具有很大的提升需求。其中,不同的终端设备型号和连接线材的材质种类繁多,固定的断连阈值门限难以应对复杂多变的通信环境。由于信号反射、干扰、输出幅度差异造成的信号电平异常有概率突破断连阈值上限而导致通信失败,不能解决高速通信模式下信号电压超过断连阈值的问题,给用户带来不佳的体验。
因此,需要提出一种降低异常信号带来的误断连问题的USB数据传输电路。
实用新型内容
为克服相关技术中存在的问题,本公开提供一种USB数据传输电路及终端设备。
根据本公开实施例的第一方面,提供一种USB数据传输电路,包括:
芯片,芯片设置有数据接收端;
保护电路,保护电路的一端与芯片连接,保护电路的另一端与数据接收端连接;以及
检测电路,检测电路的一端与芯片连接,检测电路的另一端与保护电路连接;
其中,保护电路配置为在检测电路检测到第一信号电平的情况下,保护电路与数据接收端接通,保护电路配置为在检测电路检测到第二信号电平的情况下,保护电路与数据接收端断开。
在一些实施例中,芯片还设置有参考电平脚,
保护电路包括:第一开关和第二开关,第一开关的第一端与数据接收端连接,第一开关的第二端与第二开关的一端连接,第二开关的另一端与参考电平脚连接。
在一些实施例中,芯片具有断连阈值电压,保护电路具有钳位电压,钳位电压小于断连阈值电压,
在保护电路与数据接收端接通的情况下,
其中,在第一信号电平小于或等于钳位电压的情况下,第二开关处于断开状态;在第一信号电平大于钳位电压且小于断连阈值电压的情况下,第二开关处于接通状态。
在一些实施例中,保护电路还包括:第一分压电阻和第二分压电阻,
第一分压电阻的一端与第二开关的另一端连接,第一分压电阻的另一端与参考电平脚连接;
第二分压电阻的一端与第二开关的另一端连接,第二分压电阻的另一端接地。
在一些实施例中,第一开关为MOS管,第二开关为二极管。
在一些实施例中,芯片还设置有多个检测脚,
检测电路包括:逻辑门,逻辑门的一端与多个检测脚连接,逻辑门的一端与第一开关的第三端连接。
在一些实施例中,检测脚包括:第一检测脚和第二检测脚;
逻辑门为与门,与门的第一个输入端与第一检测脚连接,与门的第一个输入端与第二检测脚连接,与门的输出端与第一开关的第三端连接。
在一些实施例中,在第二开关处于接通状态且检测电路检测到第二检测脚的结束信号的情况下,第二开关断开。
在一些实施例中,芯片还设置有数据脚,数据脚通过数据线与保护电路的另一端连接,数据线与保护电路的连接处为数据接收端。
根据本公开实施例的第二方面,提供一种终端设备,包括:如上述第一方面中任一的USB数据传输电路。
本公开的实施例提供的技术方案可以包括以下有益效果:本公开提供一种USB数据传输电路,芯片设置有数据接收端;保护电路的一端与芯片连接,保护电路的另一端与数据接收端连接;检测电路的一端与检测脚连接,检测电路的另一端与保护电路连接;其中,保护电路配置为在检测电路检测到第一信号电平的情况下,保护电路与数据接收端接通,保护电路配置为在检测电路检测到第二信号电平的情况下,保护电路与数据接收端断开。通过设置保护电路和检测电路,提高了设备之间通信的成功率和兼容性,解决了因信号反射、干扰、输出幅度差异造成的信号电平异常突破断连阈值上限导致通信失败带来的误断连问题,同时解决了高速通信模式下信号电压超过阈值门限的断连问题,对多样的通信场景进行广泛性的适配,改善了用户体验。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。
图1是现有技术中USB2.0协议高速通信模式枚举数据传输波形示意图。
图2是现有技术中高速通信模式下数据线连接示意图。
图3是现有技术中高速设备互联的典型数据通路示意图。
图4是现有技术中嵌入式LCD工业液晶显示器通用程序下载电路示意图。
图5是根据一示例性实施例示出的一种USB数据传输电路的结构示意图。
图6是根据一示例性实施例示出的一种USB数据传输电路高速通信模式枚举数据传输波形示意图。
图7是根据一示例性实施例示出的一种终端设备的使用场景图。
图8是根据一示例性实施例示出的另一种终端设备的使用场景图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
USB1.1主要用于低速传输要求的场合,支持1.5Mbps和12Mbps两种传输速率;而USB2.0规范则提供支持3种传输速率:低速1.5Mbps、全速12Mbps和高速480Mbps,可满足不同外设的需求。USB 3.0利用了双向数据传输模式取代USB 2.0时代的半双工模式,在原有4线结构(电源,地线,2条数据线DP/DM)的基础上,USB 3.0再增加了一对线路,用于接收和传输信号,达到了5.0Gbps的理论传输速度,同时正式发布支持正、反插防呆设计的Type-c接口。USB4.0采用Type C外观形态,并且向下兼容USB3.2/3.1/3.0等,其最大传输速度提升到40Gbps,相比上一代的USB 3.2Gen 2×2提高了一倍。
USB2.0协议枚举数据传输波形,如图1所示,波形主要可以分为以下主要部分,包括:
Idle:当主机检测到有设备插入即Vbus拉高时,DP信号线变为高电平,进入初始IDLE状态1;
Reset:主机发送复位RESET请求让新插入的设备维持复位状态SE0至少10us;
Chirp:设备收到复位信号后,通过内部的电流源向DM信号线灌注17.78mA电流,产生约800mV的Chirp K信号2;
Host KJ:高速设备发送的Chirp K信号结束后100us内,主机回复三对连续的KJ序列3,向高速设备表明支持USB2.0高速通信模式,每个K或J的持续时间在40us~60us之间;
Serial KJ:高速设备检测到主机发出的三对KJ序列后,在500us内切换到高速通信模式4,即移除上拉电阻,主机和高速设备在D+和D-信号线同时挂载45Ω的下拉电阻,如图2所示的进入高速通信模式后数据线连接示意图,KJ序列电平降为400mV。
经过以上步骤之后,主机和从机即插入的高速设备正式进入高速数据传输模式,以不超过断连阈值的信号摆幅进行设备的配置以及数据包的发送,当设备物理断开或需要模式切换时,DP/DM信号线5上连接的下拉电阻6(电阻为45Ω)断开,信号线上的电平升高,当电平大于断连阈值时,即认定USB高速设备已经断开。
目前,诸如手机等终端设备与其他高速设备互联的典型数据通路如图3所示,接收到的差分数据信号DP和DM通过线缆7、Type-C座8、Audio switch9即音频设备切换器后到达eUSB芯片10,传输路径存在阻抗不匹配及被干扰的风险,反射的信号与数据信号叠加后幅度可能超过断连阈值,导致识别失败无法通信的情况,同时,不同设备之间不匹配的信号幅度和断连阈值标准也会导致通信失败。目前eUSB芯片中的断连阈值、信号幅度等参数在终端设备出厂之后即固定不变,难以对多样的通信场景进行广泛性的适配,造成误触发断连阈值导致识别失败的风险。
相关技术中,如图4所示,通过利用二极管挂载于USB数据线进行钳位保护,公开了输入保护电路包括钳位保护电路,采用TVS瞬态抑制二极管做USB钳位保护,使得USB输入信号保持在正常的电压范围内。
虽然上述相关技术中解决了传输信号因信道反射、环境干扰、设备间传输控制参数不匹配导致的传输电压超过断联阈值致使通信提前中断的问题;但是,采用的钳位方法是作为保护用途,一直连接在数据线上,设置的钳位上限较大,对数据传输过程并无影响,因此并不能解决高速通信模式下信号电压超过阈值门限的断连问题。
为了解决上述技术问题,本公开提供一种USB数据传输电路,如图5所示,USB数据传输电路包括:芯片10、保护电路以及检测电路。
芯片10设置有数据接收端101;保护电路的一端与芯片10连接,保护电路的另一端与数据接收端101连接;检测电路的一端与芯片10连接,检测电路的另一端与保护电路连接;保护电路配置为在检测电路检测到第一信号电平的情况下,保护电路与数据接收端101接通,保护电路配置为在检测电路检测到第二信号电平的情况下,保护电路与数据接收端101断开。
需要说明的是,第一信号电平和第二信号电平均为USB数据传输电路的传输电压,第一信号电平可以作为USB数据传输电路的触发信号,通过协议区分低速通信、全速通信和高速通信。
其中,检测电路用来检测并判断保护电路与数据接收端101是否需要接通。在检测电路检测到第一信号电平的情况下,保护电路与数据接收端101接通,如图5所示的路径A进行高速通信模式;在检测电路检测到第二信号电平的情况下,保护电路与数据接收端101断开,如图5所示的路径B进行低速通信模式和全速通信模式。
本公开使用时,当主机检测到有从设备插入即Vbus拉高时,DP信号线变为高电平,进入初始IDLE状态1,主机发送复位RESET请求让从设备维持复位状态,经过主、从设备插入检测和复位后,主、从设备通过Chirp K信号2和3个连续K-J序列3握手确认进入高速通信模式,此时,保护电路与数据接收端101接通,否则会进入低速通信模式和全速通信模式。
在本公开中,通过设置保护电路和检测电路,提高了设备之间通信的成功率和兼容性,解决了因信号反射、干扰、输出幅度差异造成的信号电平异常突破断连阈值上限导致通信失败带来的误断连问题,同时解决了高速通信模式下信号电压超过阈值门限的断连问题,对多样的通信场景进行广泛性的适配,改善了用户体验。
在一些实施例中,如图5所示,芯片10还设置有参考电平脚102,
保护电路包括:第一开关21和第二开关22,第一开关21的第一端与数据接收端101连接,第一开关21的第二端与第二开关22的一端连接,第二开关22的另一端与参考电平脚102连接。
其中,第一开关21和第二开关22串联设置。
第一开关21和第二开关22的数量可以为一个也可以为多个,本公开实施例对此不做具体限定。
芯片具有断连阈值电压,保护电路具有钳位电压,钳位电压小于断连阈值电压,
在保护电路与数据接收端101接通的情况下,
其中,在第一信号电平小于或等于钳位电压的情况下,第二开关处于断开状态;在第一信号电平大于钳位电压且小于断连阈值电压的情况下,第二开关处于接通状态。
需要说明的是,第一开关21用于控制保护电路与数据接收端101的导通和断开;第二开关22为钳位开关。
第二开关22在第一信号电平小于或等于钳位电压的情况下,第二开关22处于非导通状态,第二开关22在第一信号电平大于钳位电压且小于断连阈值电压的情况下,电流就会通过第二开关22回流至芯片10,保证不误触发断连机制。
在一些实施例中,如图5所示,保护电路还包括:第一分压电阻23和第二分压电阻24,
第一分压电阻23的一端与第二开关22的另一端连接,第一分压电阻23的另一端与参考电平脚102连接;
第二分压电阻24的一端与第二开关22的另一端连接,第二分压电阻24的另一端接地。
其中,第一分压电阻23的阻值和第二分压电阻24的阻值可以相同,也可以不相同,本公开实施例对此不做具体限定。
在本公开实施例,通过第一分压电阻23和第二分压电阻24,将钳位电压设置为小于断连阈值电压。
示例性地,通过第一分压电阻23和第二分压电阻24将钳位电压设置为3/4倍的断连阈值电压,即可实现在USB枚举后的高速通信模式以0~3/4的断连阈值电压的信号幅度范围正常通信,由于USB通信传输信道阻抗不连续导致反射,使得反射电压和信号叠加形成过冲超过钳位电压时,通过第二开关22回流至芯片10,保证不误触发断连机制。
示例性地,通过第一分压电阻23和第二分压电阻24将钳位电压设置为3/4倍的断连阈值电压,即可实现在USB枚举后的高速通信模式以0~3/4的断连阈值电压的信号幅度范围正常通信,由于芯片10的输出电压和断连阈值电压存在公差重合,传输数据时有概率超过钳位电压,通过第二开关22回流至芯片10,保证不误触发断连机制。
示例性地,通过第一分压电阻23和第二分压电阻24将钳位电压设置为3/4倍的断连阈值电压,即可实现在USB枚举后的高速通信模式以0~3/4的断连阈值电压的信号幅度范围正常通信,由于USB数据线受到邻近走线干扰或环境电磁场干扰导致信号电压超过钳位电压,通过第二开关22回流至芯片10,保证不误触发断连机制。
在一些实施例中,如图5所示,第一开关21为MOS管,第二开关22为二极管。
其中,MOS管是MOSFET的缩写。MOSFET金属-氧化物半导体场效应晶体管,简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。
示例性地,MOS管可以为增强型NMOS管,NMOS管栅极为低电平,断开二极管与数据接收端101的连接,当检测电路输出高电平使NMOS管导通,连接二极管至数据接收端101并通过第一分压电阻23和第二分压电阻24将钳位电压设置为3/4倍断连阈值电压,即可实现在USB枚举后的高速通信模式以0~3/4Vth的信号幅度范围正常通信,当超过钳位电压时通过二极管回流至芯片10,保证不误触发断连机制。
示例性地,MOS管可以为PMOS管,PMOS管栅极为高电平,断开二极管与数据接收端101的连接,当检测电路输出低电平使PMOS管导通,连接二极管至数据接收端101并通过第一分压电阻23和第二分压电阻24将钳位电压设置为3/4倍断连阈值电压,即可实现在USB枚举后的高速通信模式以0~3/4Vth的信号幅度范围正常通信,当超过钳位电压时通过二极管回流至芯片10,保证不误触发断连机制。
在一些实施例中,如图5所示,芯片10还设置有多个检测脚,
检测电路包括:逻辑门25,逻辑门25的一端与多个检测脚连接,逻辑门25的一端与第一开关21的第三端连接。
示例性地,检测脚包括:第一检测脚103和第二检测脚104;
逻辑门25为与门,与门的第一个输入端与第一检测脚103连接,与门的第一个输入端与第二检测脚104连接,与门的输出端与第一开关21的第三端连接。
其中,第一检测脚103用于输出为HS(High Speed)电平信号,第二检测脚104用于输出结束包EOP(End of Package)电平信号,第一开关21的第三端为栅极。
在本公开实施例中,默认MOS管栅极为低电平,断开二极管与数据接收端101的连接,当检测电路检测到第一检测脚103的HS电平信号不为高电平且第二检测脚104的EOP包电平信号不为高电平时,与门输出高电平使MOS管导通,连接二极管至数据接收端101并通过第一分压电阻23和第二分压电阻24将钳位电压设置为3/4倍断连阈值电压,即可实现在USB枚举后的高速通信模式以0~3/4Vth的信号幅度范围正常通信,当超过钳位电压时通过二极管回流至芯片10,保证不误触发断连机制。
在第二开关22处于接通状态且检测电路检测到第二检测脚104的结束信号的情况下,第二开关22断开。
在本公开实施例中,钳位的作用范围如图6中的C,当主机检测到有从设备插入即Vbus拉高时,DP信号线变为高电平,进入初始IDLE状态1,主机发送复位RESET请求让从设备维持复位状态,经过主、从设备插入检测和复位后,主、从设备通过Chirp K信号2和3个连续K-J序列3握手确认进入高速通信模式,此时,双方均在DP/DM信号线挂载45Ω电阻,主设备在信号线灌注约17.78mA电流,信号线电平降低至400mV附近,此时芯片10内部的连接状态寄存器更新为Active HS状态,检测电路检测到第一检测脚103的HS电平信号,此时进入钳位,直至数据传输完毕出现EOP包,检测电路检测到第二检测脚104的EOP包电平信号,结束钳位,后续断连高电平信号可正常生效。
需要说明的是,在数据传输过程中出现突发的设备移除引起的断连不会检测到EOP包,设备仍处于钳位,但可通过芯片10的Vbus拔插检测识别到设备断开,不会因为处于钳位而失去断连识别功能。即当高速通信模式需要断连进行模式切换时,二极管会在检测到EOP包之后断开,解除钳位。而在低速通信模式和全速通信模式等其他无断连阈值场景不受影响。
在一些实施例中,如图5所示,芯片10还设置有数据脚105,数据脚105通过数据线与保护电路的另一端连接,数据线与保护电路的连接处为数据接收端101。
使用时,在保护电路与数据接收端101接通的情况下,即保护电路与数据脚105接通的情况下,进入高速通信模式,第二开关22与数据接收端101连接并通过第一分压电阻23和第二分压电阻24将钳位电压设置为3/4倍断连阈值电压。
当第一信号电平小于或等于钳位电压时,第二开关22处于非导通状态,可实现在USB枚举后的高速通信模式以0~3/4Vth的信号幅度范围正常通信;
当第一信号电平超过钳位电压时,第二开关22导通,通过第二开关22、第一分压电阻23回流至芯片10,保证不误触发断连机制。
基于相同的发明构思,本公开还提供一种终端设备,包括:如上述任一实施例中的USB数据传输电路。
其中,终端设备可以为手机、U盘等。
终端设备应用于如图7-8所示的两种应用场景:
一种是手机互联场景:通过双Type-C口连接线将两台手机终端设备连接,一台终端设备100使用USB2.0高速通信模式获取另一台终端设备200的文件;
另一种是手机OTG连接场景:通过OTG数据线作为主机300与U盘400连接,使用USB2.0高速模式获取U盘400上的文件。
本公开提供一种终端设备,通过设置保护电路和检测电路,可以避免信号传输反射超过断连阈值导致USB高速设备通信失败;还可以避免不匹配的传输控制参数导致USB高速设备通信失败;又可以避免一定程度的电磁干扰导致USB高速设备通信失败;提高了设备之间通信的成功率和兼容性,解决了因信号反射、干扰、输出幅度差异造成的信号电平异常突破断连阈值上限导致通信失败带来的误断连问题,同时解决了高速通信模式下信号电压超过阈值门限的断连问题,对多样的通信场景进行广泛性的适配,改善了用户体验。
可以理解的是,本公开中“多个”是指两个或两个以上,其它量词与之类似。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。单数形式的“一种”、“”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。
进一步可以理解的是,术语“第一”、“第二”等用于描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开,并不表示特定的顺序或者重要程度。实际上,“第一”、“第二”等表述完全可以互换使用。例如,在不脱离本公开范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。
进一步可以理解的是,术语“中心”、“纵向”、“横向”、“前”、“后”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实施例和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作。
进一步可以理解的是,除非有特殊说明,“连接”包括两者之间不存在其他构件的直接连接,也包括两者之间存在其他元件的间接连接。
进一步可以理解的是,本公开实施例中尽管在附图中以特定的顺序描述操作,但是不应将其理解为要求按照所示的特定顺序或是串行顺序来执行这些操作,或是要求执行全部所示的操作以得到期望的结果。在特定环境中,多任务和并行处理可能是有利的。
本领域技术人员在考虑说明书及实践这里公开的实用新型后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由下面的权利范围指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利范围来限制。
Claims (10)
1.一种USB数据传输电路,其特征在于,包括:
芯片,芯片设置有数据接收端;
保护电路,保护电路的一端与芯片连接,保护电路的另一端与数据接收端连接;以及
检测电路,检测电路的一端与芯片连接,检测电路的另一端与保护电路连接;
其中,保护电路配置为在检测电路检测到第一信号电平的情况下,保护电路与数据接收端接通,保护电路配置为在检测电路检测到第二信号电平的情况下,保护电路与数据接收端断开。
2.根据权利要求1所述的USB数据传输电路,其特征在于,
芯片还设置有参考电平脚,
保护电路包括:第一开关和第二开关,第一开关的第一端与数据接收端连接,第一开关的第二端与第二开关的一端连接,第二开关的另一端与参考电平脚连接。
3.根据权利要求2所述的USB数据传输电路,其特征在于,
芯片具有断连阈值电压,保护电路具有钳位电压,钳位电压小于断连阈值电压,
在保护电路与数据接收端接通的情况下,
其中,在第一信号电平小于或等于钳位电压的情况下,第二开关处于断开状态;在第一信号电平大于钳位电压且小于断连阈值电压的情况下,第二开关处于接通状态。
4.根据权利要求3所述的USB数据传输电路,其特征在于,
保护电路还包括:第一分压电阻和第二分压电阻,
第一分压电阻的一端与第二开关的另一端连接,第一分压电阻的另一端与参考电平脚连接;
第二分压电阻的一端与第二开关的另一端连接,第二分压电阻的另一端接地。
5.根据权利要求4所述的USB数据传输电路,其特征在于,
第一开关为MOS管,第二开关为二极管。
6.根据权利要求2所述的USB数据传输电路,其特征在于,
芯片还设置有多个检测脚,
检测电路包括:逻辑门,逻辑门的一端与多个检测脚连接,逻辑门的一端与第一开关的第三端连接。
7.根据权利要求6所述的USB数据传输电路,其特征在于,
检测脚包括:第一检测脚和第二检测脚;
逻辑门为与门,与门的第一个输入端与第一检测脚连接,与门的第一个输入端与第二检测脚连接,与门的输出端与第一开关的第三端连接。
8.根据权利要求7所述的USB数据传输电路,其特征在于,
在第二开关处于接通状态且检测电路检测到第二检测脚的结束信号的情况下,第二开关断开。
9.根据权利要求1所述的USB数据传输电路,其特征在于,
芯片还设置有数据脚,数据脚通过数据线与保护电路的另一端连接,数据线与保护电路的连接处为数据接收端。
10.一种终端设备,其特征在于,包括:权利要求1-9任一项所述的USB数据传输电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321618093.5U CN220105684U (zh) | 2023-06-25 | 2023-06-25 | Usb数据传输电路及终端设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321618093.5U CN220105684U (zh) | 2023-06-25 | 2023-06-25 | Usb数据传输电路及终端设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220105684U true CN220105684U (zh) | 2023-11-28 |
Family
ID=88845618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321618093.5U Active CN220105684U (zh) | 2023-06-25 | 2023-06-25 | Usb数据传输电路及终端设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220105684U (zh) |
-
2023
- 2023-06-25 CN CN202321618093.5U patent/CN220105684U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10078616B2 (en) | System, USB Type-C connector and method to transmit encoded data | |
US6308215B1 (en) | Extender apparatus for USB connection of computer units | |
US11210255B2 (en) | Detection of displayport alternate mode communication and connector plug orientation without use of a power distribution controller | |
US11416054B2 (en) | USB type-C signal interface circuit | |
CN103095855B (zh) | I2c通信接口装置 | |
CN107301148B (zh) | USB Type-C接口转换模块、系统及连接方法 | |
US6119183A (en) | Multi-port switching system and method for a computer bus | |
CN107807892B (zh) | 一种usb type-c转usb3.0的方法及转接头 | |
CN108513688B (zh) | 一种转接装置以及设备识别方法和设备识别装置 | |
CN108134599B (zh) | 一种i3c总线控制接口电路 | |
US20160267044A1 (en) | Methods and apparatus for equalization of a high speed serial bus | |
CN204576500U (zh) | 一种兼容i2c通信的usb通信电路和系统 | |
JP2004507834A (ja) | Usbにおけるデバイスの接続状態の認識 | |
CN220105684U (zh) | Usb数据传输电路及终端设备 | |
US10958454B1 (en) | System and method for cable link establishment | |
JP2008065364A (ja) | 拡張システム、アドインカード及び外部装置 | |
CN110413552B (zh) | 双TypeC接口盲插识别方法、装置、设备及存储介质 | |
CN108536633A (zh) | 一种即插即用otg设备的接口电路及终端 | |
US20140247720A1 (en) | Signal path isolation for conductive circuit paths and multipurpose interfaces | |
CN115168253A (zh) | 一种usb工作模式的切换方法与电子设备 | |
CN111131087B (zh) | 一种以太网物理层信号的传输系统及信号传输方法 | |
TWI709851B (zh) | Usb連接埠測試系統及動態測試usb連接埠之方法 | |
WO2010108551A1 (en) | Power management | |
CN214586453U (zh) | 一种兼容usb和i2c的电路及装置 | |
WO2017182001A1 (zh) | 一种接口配置的方法、装置和计算机存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |