JP2003504774A - 集積化オーディオミキサ - Google Patents

Abstract

(57)【要約】 集積化された、多数入力オーディオミキサ（８０）は複数のアナログ入力信号（Ａｉｎ１−ＡｉｎＮ）を受取り、内部でアナログ入力信号をデジタル化し、デジタル化された入力信号をデジタル的に処理および混合し、混合された入力のデジタルおよびアナログ表現の両方を生成する。すべてのアナログ入力（Ａｉｎ１−ＡｉｎＮ）は完全なデルタ−シグマ・アナログ−デジタル変換器の半分に与えられる。すなわち、入力の各々はそれぞれのデルタ−シグマ変調器に与えられるが、すべてのデルタ−シグマ変調器は単一のデシメーションフィルタ（８９）を共有する。デルタ−シグマ変調器の各々の出力は、それぞれマルチプレクサ（Ｍｘ１−ＭｘＮ）を制御し、これはそれぞれのデルタ−シグマ変調器の量子化レベルごとに、別々の入力チャネルを有する。マルチプレクサの出力は、選択的に加算回路（８５）に与えられる。加算回路（８５）からの出力はＤ／Ａ変換器（８７）に与えられ、アナログ出力を生成し、かつ単一のシグマ−デシメーションフィルタ（８９）にも与えられ、これはデルタ−シグマ変調器から混合されたデータを回復する。

Description

【発明の詳細な説明】

【０００１】

【発明の分野】

この発明は、多数のアナログ入力信号をデジタル的に混合するための集積化オ
ーディオミキサに関する。

【０００２】

【発明の背景】

電子技術分野には、２つの基本的な種類の混合回路がある。第１のものはヘテ
ロダイン混合回路であって、これは２つの入力信号の瞬間電圧を乗算して該２つ
の入力信号のエネルギを組合わせることにより、新しい周波数成分を有する出力
信号を生成する。第２の種類はしばしばオーディオミキサと呼ばれるものであっ
て、多数の入力信号の線形和を生成する。しばしばオーディオミキサを用いて多
数の音声および音楽の音源を組合わせる。

【０００３】 図１を参照すると、基本オーディオミキサ９は、それぞれ別のゲインステージ
１１−１５に与えられる多数のアナログ入力Ａｉｎ１−Ａｉｎ３を有する。ゲイ
ンステージ１１−１５は、入力の各々の重みを調整し、典型的には固定または可
変アナログ増幅器として実現化される。ゲインステージ１１−１５からの出力は
、アナログ加算器１７に与えられ、これはアナログ入力Ａｉｎ１−Ａｉｎ３の重
み付けされた線形和を生成する。さらなるオーディオミキサの説明は、ＡＲＲＬ
ハンドブック、第７４版、１９９７年、１５．１頁−１５．３頁に見られる。所
望であれば、アナログ出力Ａｏｕｔはアナログ−デジタル変換器Ａ／Ｄ２１に与
えられてデジタル出力Ｄｏｕｔを生成してもよい。同様のオーディオミキサは、
リンツ（Linz）らの米国特許第５，５８９，８３０号にも見られる。

【０００４】 図２の構造は図１の構造に基づき構築され、および図１の要素と同様の図２の
すべての要素は、同様の参照符号を有する。オーディオミキサ９への入力がＤｉ
ｎ１−Ｄｉｎ３などのデジタルであれば、入力は従来にはそれぞれのデジタル−
アナログ変換器Ｄ／Ａ２５−２９に与えられ、その後でアナログオーディオミキ
サ９に与えられる。そのようなオーディオミキサの例は、ファランギ（Farhangi
）らの米国特許第５，６４７，００８号に提示される。デジタル入力Ｄｉｎ１−
Ｄｉｎ３をアナログ領域に変換した後で混合することにより、多数の独立してデ
ジタル化された入力Ｄｉｎ１−Ｄｉｎ３を有することに関連する複雑性のいくら
かを回避することができる。これらの複雑性は、デジタル入力を同期しなければ
ならないことからもたらされるか、またはデジタル入力が同様のサンプリングレ
ート、量子化レベル、共通のシステムクロックなどを有さないなどの、何らかの
特別な状況によってもたらされる。

【０００５】 しかしながら、デジタル領域での稼動は、整合性および処理柔軟性の見地にお
いて利点をもたらす。デジタル処理は符号またはデジタル回路で実現し得る一連
の処理アルゴリズムを通して設計されるために、デジタル処理はアナログ回路の
場合では必要とされるような、環境の変化または老朽化による構成要素のチュー
ニングを必要としない。さらに、処理アルゴリズムへの変更は、デジタル回路へ
の最小限の変更をもって、または変更なしで実現し得る。よって、デジタル領域
を用いてアナログ入力信号を処理しかつ混合することが望ましい。

【０００６】 図３に、アナログ入力をデジタル領域において処理するオーディオミキサの例
を示す。図１の構成要素と同様の図３の構成要素のすべてを、同様の参照符号で
識別し、上に定義する。アナログ入力Ａｉｎ１−Ａｉｎ３は、オーディオミキサ
９の制御下で第１にそれぞれのアナログ−デジタル変換器Ａ／Ｄ３１−３５に与
えられる。Ａ／Ｄ３１−３５の各々から結果として生じるマルチビット出力ワー
ドは、それぞれの重みをそれぞれの乗算器３７−４１およびそれぞれのゲインフ
ァクタＧ１−Ｇ３によって、デジタル的に調整されることができる。たとえば、
乗算器３７はマルチビットワードをＡ／Ｄ３１から受取り、受取ったワードをそ
のマルチビットゲインファクタＧ１によって乗算する。乗算器３７−４１の各々
からの乗算された出力ワードは、直接それぞれのデジタル−アナログ変換器４３
−４７に与えられてもよいし、または任意で第１に付加的なそれぞれの処理ステ
ップ５１−５５を通って、その後でそれぞれのＤ／Ａ４３−４７に与えられても
よい。Ｄ／Ａ４３−４７の各々からの出力は、アナログ加算器１７に与えられ、
図１のアナログミキサ９の出力段と同じものに続く。

【０００７】 図２に関して上述の、独立してデジタル化された入力信号の混合に関連する困
難は、図３において回避される。これは、図３のすべてのアナログ入力Ａｉｎ１
−Ａｉｎ３がオーディオミキサ９の制御下で量子化されかつデジタル化されるこ
とにより、結果として生じるデジタル化された信号が、未知の特徴を有さないた
めである。それでも、図３の構造はまだ、乗算されて処理されたデジタル信号を
変換してアナログ領域に戻し、その後でそれらを加算器１７内で混合する。これ
は（回路寸法が問題ではない場合）技術分野における典型であり、アナログ加算
器の構造が比較的簡単で強固であるという利点を有する。同様のオーディオミキ
サは、ビゴールト（Begault）による米国特許第５，４３８，６２３号に見られ
る。

【０００８】 この発明と厳密には関連しないが、オーディオミキサのより完全な概要を提示
するために、図４に多数の独立してデジタル化された入力を混合するためのデジ
タルオーディオミキサ４９の例を示す。この例では、第１のデジタル入力Ｄ１は
第２のデジタル入力Ｄ２よりも低いサンプリング周波数を有することを示す。デ
ジタルオーディオミキサ４９はまたアナログ入力Ａｉｎ１をも受取る。独立して
デジタル化された入力Ｄ１およびＤ２の各々に関連の未知のデジタル化ファクタ
を補償するために、デジタル入力を同期した後で処理しかつ混合しなければなら
ない。この例では、Ｄ１の低いサンプリング周波数は選択された共通のファクタ
周波数に補間、すなわちアップコンバートされる。同様にＤ２の高い周波数は同
じ選択された共通のファクタ周波数にデシメート、すなわちダウンコンバートさ
れる。

【０００９】 デジタル信号を補間およびデシメートするさまざまな方法があるが、典型的な
方法を図４に示す。第１に、Ａ／Ｄ６１のサンプリングクロックＣＬＫ１がＤ１
およびＤ２を同期するための共通のファクタ周波数として選択される。ＣＬＫ１
はＤ１を受取る補間器５７に与えられ、かつＤ２を受取るデシメータ５９に与え
られる。補間器５７は新しいサンプル値を入来するＤ１サンプルの間に加え、そ
れによりＣＬＫ１によって命令される周波数で線５６上に出力サンプルレートを
生成する。新しいサンプル値を選択するためのさまざまなアルゴリズムが存在す
るが、この説明においては重要ではない。デシメータ５９は同様に、ＣＬＫ１に
よって決定される周波数で線５８上に出力サンプルレートを生成する。この例で
は、デシメータ５９はこれを他の入来するＤ２サンプルを１つおきに無視する、
すなわち捨てることにより達成する。デシメータおよび補間器のさらなる説明は
、ＡＲＲＬハンドブック、第７４版、１９９７年、１８．１頁−１８．１８頁に
見られる。

【００１０】 第１のデジタル入力Ｄ１、第２のデジタルＤ２、およびアナログ入力Ａｉｎ１
のデジタル化表現は、こうして同期され処理の準備ができる。Ｄ１、Ｄ２および
Ａ／Ｄ６１の出力は、それらの重みを別個にそれぞれの乗算器回路６３−６７お
よびそれぞれのゲインファクタＧ１−Ｇ３によって調整され、その後でデジタル
加算器６９に与えられる。デジタル加算器６９は混合したオーディオ出力をＣＬ
Ｋ１の周波数で生成する。もしこの混合オーディオ出力周波数ＣＬＫ１が後の処
理段に対して高すぎれば、第２のデシメータ７０によって加算器６９の出力周波
数をダウンコンバートすることが必要となるであろう。多数の独立してデジタル
化された入力をデジタル的に混合するこの方法および他の方法は、さらにファラ
ンギらの米国特許第５，６４７，００８号およびレジアス（Ledzius）の米国特
許第５，７２９，２２５号に説明される。

【００１１】 図５では再びこの本願の焦点、すなわち多数のアナログ入力のデジタル混合に
もどる。図３の要素と同様の図５の要素のすべては、同様の参照符号を有し上に
定義される。図３のように、図５の構造はアナログ入力Ａｉｎ１−Ａｉｎ３がそ
れぞれのＡ／Ｄ変換器３１−３５に与えられ、Ａ／Ｄ変換器３１−３５の各々の
出力はそれぞれの乗算器回路３７−４１に与えられるのを示す。しかしながら図
３とは異なって、図５での乗算器３７−４１からの結果として生じる出力は、デ
ジタル加算器７１（累算器）に与えられてデジタル領域内で混合される。デジタ
ル化された入力を同期するために特別な回路は必要ではないが、これは未知のデ
ジタル化ファクタがないためである。これはアナログ入力Ａｉｎ１−Ａｉｎ３が
、オーディオミキサ９の制御下で直接量子化されデジタル化されるためである。
図３のような乗算された信号の加算前のＤ／Ａ変換を行わないことは、後の段に
おいてさらなるデジタル処理が必要となる場合に特に有利である。これは信号が
Ｄ／ＡおよびＡ／Ｄ変換を行なうごとに劣化するためである。しかしながら任意
で、ＤｏｕｔをＤ／Ａ変換器７３に与えてアナログ出力Ａｏｕｔをも生成しても
よい。同様の構造は、クリステンセン（Christensen）の米国特許第５，４８３
，５２８号に示される。

【００１２】 図５の構造は従来、集積アナログサブ回路の複雑性と広領域要件のために回路
基板レベルに限定されてきた。さらに、デジタル乗算器３７−４１は同様に広い
ＩＣチップ領域を必要とする大きなデジタル回路である。こうして、入力Ａｉｎ
１−Ａｉｎ３ごとに別々のＡ／Ｄ３１−３５および別々の乗算器３７−４１を設
けると、図５の構造を単一のＩＣチップに集積することができなくなる。

【００１３】 Ａ／Ｄ変換器をＩＣに集積化することを容易にするためのアプローチは、アナ
ログ回路段の数を制限することである。これを行なうための１つの方法は、集積
デジタル回路の高周波能力と引き換えに、より少ない量子化レベルと、すなわち
より少ないアナログサブ回路と交換する、オーバーサンプリング技術を通して行
なわれる。

【００１４】 ＩＣ集積化に好適である効果的なオーバーサンプリング・アナログ−デジタル
変換器は、図５に示すデルタ−シグマ、Δ／Σ 、アナログ−デジタル変換器で
ある。Δ／Σ Ａ／Ｄ３１−３５の各々は、シグマ−デシメーションフィルタ７
４が後に続くデルタ−シグマ変調器７２を含む。デルタ−シグマ変調器７２は、
入力信号のナイキスト周波数の何倍もの周波数で入力信号をサンプリングする。
サンプリング周波数が増大するにつれ、量子化レベルが、よってビット解像度が
減じられるであろう。典型的なΔ／Σ変調器７２は１ビット解像度を有する。結
果として生じる１ビットデータストリームはシグマ−デシメーションフィルタ７
４によって集められるが、これはローパスフィルタおよびリサンプラを含み、典
型的にはＩＩＲまたはＦＩＲ構造に基づく。シグマ−デシメーションフィルタ７
４は帯域外量子化ノイズを除去し、次いでナイキスト周波数でリサンプルしてレ
ートの減少またはデシメーションを得る。結果として、シグマ−デシメーション
フィルタ７４はデルタ−シグマ変調器７２から入来する１ビットデータストリー
ムを１ビットサンプルの大きな群に複分割し、次いで１ビットサンプルの大きな
群の各々を再整形して組合わせて、１０ビットより大きな典型的な解像度で複合
マルチビット出力を生成する。アナログ−デジタル変換器の構造内のデルタ−シ
グマ変調器およびシグマ−デシメーションフィルタのさらなる詳細な説明は、イ
スメイル（Ismail）らの「アナログＶＬＳＩ：信号および情報処理（Analog VLS
I:Signal and Information Processing）」、１９９４年、４６７頁−５０５頁
に見られる。

【００１５】 当該技術分野において、用語「デシメーション」が図４の従来のデシメーショ
ンフィルタ５９と図５のシグマ−デシメーションフィルタ７４との両方を指して
用いられるのは不適切である。２つのデシメートフィルタ回路５９および７４は
、実際には目的、機能および設計において非常に異なるものである。２つのデシ
メーションフィルタ５９および７４の詳細な比較は本明細書の範囲を超える。し
かしながら、従来のデシメーションフィルタ５９の目的は、典型的には入来する
信号の非常に多数のサンプルを捨てることにより、特定の周波数応答指定を満た
すことであることに留意されたい。対照的に、シグマ−デシメーションフィルタ
７４の目的は、帯域外量子化ノイズを抑圧し、入来する信号より高いビット解像
度を有するデータワードを再構築することである。

【００１６】 しかしながら、デルタ−シグマ・アナログ−デジタル変換器の集積性にもかか
わらず、これらはまだ非常に大きく複雑な回路である。これはアナログ入力ごと
の別々のデルタ−シグマ・アナログ−デジタル変換器をＩＣ内に含める概念を、
領域と費用との両方の見地から実行不可能にする。

【００１７】 入力ごとのデルタ−シグマ・アナログ−デジタル変換器の数を減じるための１
つのアプローチを、図６に示す。ここでは、多数のアナログ入力Ａｉｎ１−Ａｉ
ｎ３は単一のデルタ−シグマ・アナログ−デジタル変換器７７を時分割する。入
力信号Ａｉｎ１−Ａｉｎ３はマルチプレクサ７５に与えられ、これは単一のΔ／
Σ Ａ／Ｄ７７へのアクセスを交互させる。Δ／Σ Ａ／Ｄ７７からの出力は、
次いでデマルチプレクサ７９を通りデジタル出力信号Ｄｏｕｔ１−Ｄｏｕｔ３の
選択された１つに与えられる。しかしながらこの構造は入力信号Ａｉｎ１−Ａｉ
ｎ３の周波数を制限するが、これはそれらが単一のΔ／ΣＡ／Ｄ７７を逐次的に
共有するのに十分に遅くなくてはならないためである。これはそのオーディオ用
途における使用を厳しく制限し、従来は制御システムに用いられて温度変化など
のゆっくりと変動する可変値を監視してきた。さらに、出力Ｄｏｕｔ１−Ｄｏｕ
ｔ３が徐々に逐次的に生成されるので、この構造はその入力信号が合せて混合さ
れるように同時に与えられることを必要とするオーディオ混合回路には適さない
。この種類の多数入力のデルタ−シグマ・アナログ−デジタル変換器についての
情報は、スラメック・ジュニア（Sramek Jr.）の米国特許第５，３４５，２３６
号およびサーセン（Therssen）の米国特許第５，５６１，４２５号に見られる。

【００１８】 この発明の目的は、単一のＩＣへの集積に好適であり、多数のアナログ入力を
デジタル的に混合可能なオーディオミキサ構造を提供することである。

【００１９】 この発明の別の目的は、デルタ−シグマタイプのアナログ−デジタル変換器を
用いるが、従来のデルタ−シグマＡ／Ｄ構造の広領域要件を被らない、集積化オ
ーディオミキサを提供することである。

【００２０】 この発明の第３の目的は、入力信号にいかなる付加的な周波数制限をも課すこ
となく、多数の異なったアナログ入力がデルタ−シグマ・アナログ−デジタル変
換器の副構成要素を共有することを可能にする構造を提供することである。

【００２１】

【発明の概要】

上述の目的は、複数のアナログ入力信号を受取って、内部でアナログ入力信号
をデジタル化し、デジタル化された入力信号をデジタル的に処理および混合し、
混合された入力のデジタルおよびアナログ表現の両方を生成する、多数入力オー
ディオミキサにおいて達成される。すべてのアナログ入力は、完全なデルタ−シ
グマ・アナログ−デジタル変換器の半分に与えられる。すなわち、すべてのアナ
ログ入力はそれぞれのデルタ−シグマ変調器に与えられることにより初期に量子
化されるが、デルタ−シグマ変調器の後にシグマ−デシメーションフィルタが続
かないので、Ａ／Ｄ変換はこの段では完了しない。デルタ−シグマ変調器の各々
が好ましくは１ビットの２値データストリームを生成する。

【００２２】 ＩＣ領域要件を減じるために、乗算器を使用せずに入力信号のゲインを調整す
る。入力信号の各々の重み係数は、デルタ−シグマ変調器の各々のロジック状態
出力に数を割当てることにより調整される。言い換えると、１ビットデータスト
リームの各々のロジックハイ状態およびロジックロー状態は、別個に絶対値を割
当てられる。ロジックロー絶対値は負であり、２の補数表記法でさらに表現され
る。これを達成するために、１ビットデータストリームの各々が１対の係数レジ
スタと関連づけられ、該係数レジスタ内に２値ハイ状態および２値ロー状態のそ
れぞれの絶対値または重みがストアされる。係数レジスタ対の各々は、それぞれ
の１ビット２値データストリームによって制御される対応の２対１マルチプレク
サに結合される。２つの係数レジスタのうちの１つの内容は、それぞれの１ビッ
トデータストリームのロジック状態に応答して、選択的に加算（混合）装置に転
送される。

【００２３】 ＩＣ領域要件はさらに減じられるが、これはこの発明のデルタ−シグマ・アナ
ログ−デジタル変換器が上述のように個々のデシメーションフィルタを有さない
ためである。そうではなく、すべてのデルタ−シグマ変調器は単一のデシメーシ
ョンフィルタを共有する。すべての入力チャネルが加算装置によって混合された
後で、結果として生じるマルチビットの混合された信号は、マルチビットの出力
データワードを生成する単一のデシメーションフィルタに与えられる。加算装置
からのマルチビットの混合された信号はまた、デジタル−アナログ変換器にも与
えられ、アナログ出力を生成する。

【００２４】

【最良の発明実施形態】

図７を参照して、単一のＩＣチップへの集積化に好適である、この発明に従っ
たデジタル・アナログミキサ８０を示す。オーディオミキサ８０は、従来のデル
タ−シグマ・アナログ−デジタル変換器をその構成部品に分解し、次いでその構
成部品を別々に使用する。上述のように、従来の、完全なデルタ−シグマ・アナ
ログ−デジタル変換器は２つの副構成要素からなる。すなわち、第１の副構成要
素であるデルタ／シグマ変調器の後には、第２の構成要素であるシグマ−デシメ
ーションフィルタが続く。この完全なデルタ／シグマ・アナログ−デジタル変換
器構造は、比較的大きく、広いＩＣ領域を必要とする。出願人は、ＩＣチップ領
域と複雑性との両方の見地から、完全なデルタ／シグマ・アナログ−デジタル変
換器の最も高価な構成要素は、シグマ−デシメーションフィルタであることを発
見した。こうしてこの発明は、必要なシグマ−デシメーションフィルタの数を最
小化することにより、多数のデルタ／シグマ・アナログ−デジタル変換器の複雑
性とサイズとを減じる。この発明はさらに、乗算器の必要をなくすことにより集
積化オーディオミキサの領域要件を減じるが、該乗算器は、従来大きなデジタル
サブ回路であって集積化オーディオミキサへの入力の数を制限する。

【００２５】 すべてのアナログ入力が別個の完全なデルタ／シグマ・アナログ−デジタル変
換器に与えられることを必要とする先行技術とは異なって、この発明はアナログ
入力Ａｉｎ１−ＡｉｎＮの各々を、従来の完全なデルタ／シグマ・アナログ−デ
ジタル変換器の第１の副構成要素、すなわちデルタ／シグマ変調器Δ／Σ１−Δ
／ΣＮにのみ与える。言い換えると、アナログ入力Ａｉｎ１−ＡｉｎＮの各々は
、それぞれのデルタ／シグマ変調器Δ／Σ１−Δ／ΣＮに与えられるが、その後
にはそれぞれのシグマ−デシメーションフィルタは続かない。デルタ／シグマ変
調器Δ／Σ１−Δ／ΣＮの各々は、それぞれのアナログ入力Ａｉｎ１−ＡｉｎＮ
を、それぞれの出力線ＭＤ １からＭＤ Ｎ上でロジックハイおよびロジックロ
ーの間で交代する好ましくは１ビットデータストリームに変換する。この発明に
好適である１ビットのデルタ／シグマ変調器の多くの例が、当該技術分野におい
て公知である。

【００２６】 例示の目的で、図８にイスメイルらの「アナログＶＬＳＩ 信号および情報処
理」、１９９４年、第１０章に記載の、基本的な１ビットデルタ／シグマ変調器
のブロック図を示す。イスメイルらによって説明されるとおり、デルタ／シグマ
変調器Δ／Σ１は、内部の量子化器を備えたノイズ整形オーバーサンプル変調器
である。典型的なデルタ／シグマ変調器は、内部の加算ノード８２と、積分器８
４と、１ビットＡ／Ｄ変換器８６と、フィードバックループ内の１ビットＤ／Ａ
変換器８８とからなる。積分器８４はｄｃにおいて無限ゲインを有するので、ル
ープゲインはｄｃにおいて無限であり、したがって誤差信号の平均のｄｃ成分は
０である。したがって、ｄｃ成分またはＤ／Ａ８８からの出力の平均は入力信号
Ａｉｎ１のｄｃ成分と同一になる。これは、２つのレベルのみを備えた量子化器
が使用されることによりサンプルごとの量子化誤差が大きくても、量子化された
信号の平均は、したがって線Ｄ １上の変調器出力は、アナログ入力信号Ａｉｎ
１を追跡することを意味する。この平均は典型的には、完全なデルタ／シグマ・
アナログ−デジタル変換器内のデルタ／シグマ変調器の後に通常は続くであろう
シグマ−デシメーションフィルタによって計算されるであろう。

【００２７】 一般的には、積分器８４の出力はＤ／Ａ８８の値に従って一定の比率で増減す
る。したがって、１ビットＡ／Ｄ８６は、入力ｄｃ値のパルス密度変調された表
現である、１および０のビットストリームを出力する。たとえば、もし入力Ａｉ
ｎ１が１／７Ｖであり、積分器８４の初期状態が０であれば、最初の２０サイク
ルに対する線Ｄ １上の出力シーケンスは、０，０，０，０，１，０，０，０，
０，０，０，１，０，０，０，０，０，０，１，０となるであろう。この出力シ
ーケンスの平均値は１／７に接近する。変換器の解像度は、より多くのサンプル
が平均化処理に含まれるときに増大するか、またはナイキストレートまでサンプ
リング周波数の比率を増大させるにつれて、増大する。

【００２８】 図８内のＭＤ １−ＭＤ ２の出力は、数値的等価性の回復のためにそれぞれ
のシグマ−デシメーションフィルタには与えられず、それらは１ビット幅のビッ
トストリームであるために、それらの重み、すなわちゲインは、当該技術分野に
おいて典型的に行なわれるような乗算器での調整は不可能である。この制約を克
服するために、この発明はマルチプレクサＭＸ １−ＭＸ Ｎを用いて１ビット
データストリームＭＤ １−ＭＤ Ｎの各々の重みを変更し、その後でこれらは
シグマ−デシメーションフィルタによって等価性マルチビットワード内に収集さ
れ、回復される。これに代えて、もしデータストリームＭＤ １−ＭＤ Ｎの重
みを調整することが所望でなければ、データストリームを直接加算回路８５に接
続してもよい。

【００２９】 しかしながら、この好ましい実施例においては、変調出力線ＭＤ １−ＭＤ Ｎの各々は、それぞれのマルチプレクサＭＸ １−ＭＸ Ｎを制御する。マルチ
プレクサＭＸ １−ＭＸ Ｎの各々は、２つのマルチビット入力ＩＮ Ｌおよび
ＩＮ Ｈの１つをそれぞれの出力バスＢ１ Ａ−ＢＮ Ａに選択的に転送するこ
とにより、それぞれのＭＤ １−ＭＤ Ｎ制御線上のロジックハイまたはロジッ
クローに応答する。マルチビット入力ＩＮ ＬおよびＩＮ Ｈの値を調整するこ
とにより、線ＭＤ １−ＭＤ Ｎ上のそれぞれの１ビットデータストリームの重
みを調整することができる。

【００３０】 線ＭＤ １−ＭＤ Ｎの各々の上のロジックロー信号の重みは、それぞれの第
１のレジスタＲｅｇ Ｌにストアされる。レジスタＲｅｇ Ｌは、それぞれのマ
ルチプレクサＭＸ １−ＭＸ Ｎの入力ＩＮ Ｌに結合される。同様に、線ＭＤ
１−ＭＤ Ｎの各々の上のロジックハイ信号の重みは、それぞれの第２のレジ
スタＲｅｇ Ｈにストアされる。レジスタＲｅｇ Ｈは同様に、それぞれのマル
チプレクサＭＸ １−ＭＸ Ｎの入力ＩＮ Ｈに結合される。レジスタＲｅｇ ＨおよびＲｅｇ Ｌの値は、レジスタバス８１によって更新され得る。

【００３１】 マルチプレクサの各々の出力バスＢ１ Ａ−ＢＮ Ａは、それぞれのアクティ
ブスイッチバンクＳ１−ＳＮによって対応の加算バスＢ１ Ｂ−ＢＮ Ｂに選択
的に転送される。アクティブスイッチバンクＳ１−ＳＮの各々は、チャネルセレ
クタ８３によって別個に制御される。たとえば、もしチャネル選択出力Ｃ１がロ
ジックハイを有していれば、これは対応のアクティブスイッチバンクＳ１を起動
し、マルチプレクサ出力バスＢ１ Ａを加算バスＢ１ Ｂに結合する。同様に、
もしチャネルバス選択出力Ｃ３がロジックローを有していれば、これはスイッチ
バンクＳ３にマルチプレクサ出力バスＢ３ Ａを加算バスＢ３ Ｂから切断させ
るだけでなく、加算バスＢ３ Ｂのすべての線を接地させる。

【００３２】 これを図９および図１０により良く示す。図９は、バス対Ｂ１ Ａ／Ｂ１ Ｂ
およびバス対ＢＮ Ａ／ＢＮ Ｂを制御するチャネルセレクタ８３の拡大図を示
す。１からＭの多数のモジュールからなるスイッチバンクＳ１を示す。スイッチ
バンクＳ１−ＳＮのバスサイズは、重みレジスタＲｅｇ ＬおよびＲｅｇ Ｈか
らのマルチビットワードのサイズと等しく、よってマルチプレクサ出力バスＢ１
ＡからＢＮ Ａに等しい。モジュール１−Ｍの各々は、バスＢ１ Ａからバス
Ｂ１ Ｂにそれぞれの線を個々に転送する。スイッチバンクＳ１内のすべてのモ
ジュールは、対応のチャネル選択線Ｃ１によって同時に制御される。同様に、チ
ャネル選択線ＣＮはスイッチバンクＳＮを制御し、これによりバスＢＮ Ａおよ
びＢＮ Ｂを制御する。もしＣ１などのチャネル選択線がロジックハイを有して
いれば、スイッチバンクＳ１内の１からＭのすべてのモジュールは、それぞれの
Ｂ１ Ａ線とそれぞれのＢ１ Ｂ線とを結合する。逆に、もしＣ１がロジックロ
ーを有していれば、スイッチバンクＳ１内の１からＭのすべてのモジュールは、
それぞれのＢ１ Ａ線を、それぞれのＢ１ Ｂ線から分離し、さらにそれらのＢ
１ Ｂ線を接地する。

【００３３】 図１０は、スイッチバンクＳ１−ＳＮ内のスイッチモジュールＭの１実現化例
を示す。バスＢ１ Ａからの入力線がトランジスタＱ１およびＱ２の一端に結合
されるのが示される。トランジスタＱ１／Ｑ２は、インバータＱ３／Ｑ４ととも
にトランスミッションゲートを構成する。チャネル選択線Ｃ１はトランスミッシ
ョンゲートを制御する。Ｃ１は、ＮＭＯＳトランジスタＱ１とインバータＱ３／
Ｑ４の入力とに接続される。インバータＱ３／Ｑ４の出力は、ＰＭＯＳトランジ
スタＱ２とＮＭＯＳプルダウントランジスタＱ５との制御ゲートに結合される。
トランジスタＱ１／Ｑ２からの出力は、バスＢ１ Ｂの１つの線に結合され、ト
ランジスタＱ５はバスＢ１ Ｂの同じ線を選択的に接地する。もしＣ１がロジッ
クハイを有していれば、これは直接ＮＭＯＳトランジスタＱ１をオンにする一方
、インバータＱ３／Ｑ４がＰＭＯＳトランジスタＱ２およびＮＭＯＳトランジス
タＱ５にロジックローを与えるようにする。これはまたＰＭＯＳトランジスタＱ
２をオンにさせるが、ＮＭＯＳトランジスタＱ５をオフにさせる。こうして、Ｑ
１およびＱ２は併せてバスＢ１ Ａからの線をバスＢ１ Ｂの対応の線に結合す
る。もしＣ１がロジックローを有していれば、これは直接Ｑ１をオフにし、イン
バータＱ３／Ｑ４がＰＭＯＳトランジスタＱ２およびＮＭＯＳトランジスタＱ５
にロジックハイを与えるようにする。これはまたＰＭＯＳトランジスタＱ２をオ
フにさせるが、ＮＭＯＳプルダウントランジスタＱ５をオンにさせる。こうして
、Ｑ１およびＱ２は併せてバスＢ１ Ａの線をバスＢ１ Ｂの対応の線から分離
する一方、Ｑ５は同じバスＢ１ Ｂの対応の線を接地する。

【００３４】 再び図７を参照すると、バスＢ１ ＢからＢＮ Ｂのすべての加算バスは、デ
ジタル加算器回路８５に与えられる。上述のように、それぞれの加算バスＢ１ Ｂ−ＢＮ Ｂから切断されたＡｉｎ１−ＡｉｎＮのいずれの入力も、それぞれの
加算バス線を接地され、それにより数値０を加算回路に与える。こうして、いか
なる入力も、適切なチャネル選択線Ｃ１−ＣＮにロジックローを与えるだけで、
加算回路８５から素早く除去することができる。加算器８５の出力は、混合され
た、高周波数の、マルチビットの、重み付けされた入力Ａｉｎ１−ＡｉｎＮの表
現を含む。

【００３５】 上述のように、アナログ入力Ａｉｎ１−ＡｉｎＮは完全なデルタ／シグマ・ア
ナログ−デジタル変換器には与えられない。それらは完全なデルタ／シグマ・ア
ナログ−デジタル変換器の第１の段であるデルタ／シグマ変調器Δ／Σ１−Δ／
ΣＮにのみ与えられる。こうして、加算バスＢ１ Ｂ−ＢＮ Ｂ上のビットスト
リームは混合、すなわち加算され、その後でシグマ−デシメーションフィルタに
与えられる。しかしながら出願人らは、混合回路８０内のそれぞれのデルタ／シ
グマ変調器ＭＸ １−ＭＸ Ｎに与えられる多数のアナログ入力Ａｉｎ１−Ａｉ
ｎＮの和が、データの損失なしに単一のシグマ−デシメーションフィルタ８９を
共有することが可能であることを発見した。加算回路８５からの出力はまた、平
滑化フィルタ８７であるデジタル−アナログ変換器にも与えられ、デジタル的に
混合されたアナログ入力Ａｉｎ１−ＡｉｎＮのアナログ表現を提供する。好まし
くは、オーディオミキサ８０は単一の集積回路チップ上に集積される。

【００３６】 デルタ／シグマ変調器Δ／Σ１−Δ／ΣＮの各々からの１ビットデータストリ
ームは、それぞれのマルチプレクサＭＸ １−ＭＸ Ｎによって重み付けされた
マルチビットのデータストリームに変換されることから、結果として生じる混合
データを受取るシグマ−デシメーションフィルタ８９は、マルチビットのデータ
ワードの処理が可能であるべきである。そのようなマルチビットのシグマ−デシ
メーションフィルタは当該技術分野で公知であり、先行技術のマルチビットの完
全なΔ／Σアナログ−デジタル変換器内の単一のマルチビットΔ／Σ変調器のす
ぐ後に典型的には実現化される。しかしながらこの場合では、出願人らは多数の
１ビットΔ／Σ変調器の後にマルチビットのシグマ−デシメーションフィルタを
用いる。

【００３７】 原則として、マルチビットのシグマ−デシメーションフィルタ８９は、これが
ローパスフィルタとリサンプラからなるという点において、基本的な１ビットの
シグマ−デシメーションフィルタに類似する。フィルタ処理において、信号はナ
イキスト周波数でリサンプルされる。フィルタの目的は、帯域外量子化ノイズの
除去とスプリアス帯域外信号を抑圧する一方で、多数のサンプルからなる組から
マルチビットワードを再構築することである。レート減少、またはデシメーショ
ンは通常は２つまたはそれ以上のステップにおいて行なわれ、フィルタの遷移帯
域の幅の、サンプリングレートに対する比率を増大し、それにより別個のフィル
タのオーダを減少させる。上述のように、シグマ−デシメーションフィルタの設
計は、その所望の目的が、特定の周波数応答指定を満たすことに反する帯域外量
子化ノイズを抑圧することであるという点において、従来のデシメーションフィ
ルタ設計からは異なる。

【００３８】 その量子化ノイズのパワースペクトル密度が正弦応答を有するシグマ−デルタ
変調器の場合には、コムフィルタのカスケードを用いてシグマ−デシメーション
フィルタを効率的に実現し得る。このタイプのデシメーションフィルタは、同期
型周波数応答を示す。そのようなフィルタの一般的なブロック図を図１１に示す
。量子化された入力は、積分器９１−９３のカスケードに与えられる。積分器９
１−９３の各々は、フィードバック遅延要素９２と加算器９４とを含む。結果と
して生じる出力は次いでリサンプルユニット９５に与えられ、これは入来するビ
ットストリームをデシメートする。リサンプルユニット９５からのデシメートさ
れた出力は、微分器９７−９９のカスケードに与えられる。微分器の各々は、フ
ィードフォワード遅延９６と加算器９８とを含む。

【００３９】 図１１に示すシグマ−デシメーションフィルタの一般的な構造は、図７のフィ
ルタ８９などのマルチビットのシグマ−デシメーションフィルタに同様に適用可
能である。そのようなマルチビットのシグマ−デシメーションフィルタの多くの
例が技術分野において公知である。マルチビットのシグマ−デシメーションフィ
ルタの例は、ブラウン（Brown）の米国特許第５，７５１，６１５号に示され、
ここに引用により援用する。

【図面の簡単な説明】

【図１】 典型的なアナログオーディオミキサの図である。

【図２】 デジタル入力を混合するための、先行技術のアナログオーディオ
ミキサの図である。

【図３】 典型的なデジタルとアナログとが混合された技術のオーディオミ
キサの図である。

【図４】 独立してデジタル化された入力のための、先行技術のデジタルオ
ーディオミキサの図である。

【図５】 デジタルオーディオミキサ自体がそのアナログ入力をデジタル化
する、先行技術のデジタルオーディオミキサの図である。

【図６】 多数の入力を受取ることが可能な従来のデルタ−シグマ・アナロ
グ−デジタル変換器の図である。

【図７】 多数のアナログ入力を混合するための、この発明に従ったデジタ
ルオーディオミキサの図である。

【図８】 デルタ／シグマ変調器のブロック図である。

【図９】 図７からのスイッチバンクの拡大図である。

【図１０】 図９のスイッチバンクの回路実現化例の図である。

【図１１】 シグマ−デシメーションフィルタのブロック図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダ・フランカ，ホセ・エピファニオ ポルトガル、ピィ−1900 リズボア、12・ デー、ルア・アメリコ・ドゥラオ、18 Ｆターム(参考） 5J064 AA04 BA03 BB04 BC06 BC07 BC08 BC09 BC12 BC25 【要約の続き】 復する。

Claims (13)

【特許請求の範囲】
1. 【請求項１】 オーディオ信号ミキサであって、 多数の量子化レベルを有するデルタ／シグマ変調器を含み、前記デルタ／シグ
   マ変調器はアナログ信号を受取るための入力ノードを有し、かつ前記アナログ入
   力ノードに応答して前記量子化レベルの１つを生成する量子化された出力を有し
   、さらに 前記量子化された出力に応答する制御入力を有するマルチプレクサを含み、前
   記マルチプレクサは多数の入力チャネルと１つの出力チャネルとを有し、前記入
   力チャネルの各々は前記デルタ／シグマ変調器の前記量子化されたレベルの１つ
   に対応し、前記マルチプレクサは、前記量子化された出力に応答して前記入力チ
   ャネルの対応する１つを前記出力チャネルに選択的に結合するために有効であり
   、さらに 入力バスと出力バスとを有する加算器回路を含み、前記入力バスは前記マルチ
   プレクサの前記出力チャネルに結合される、オーディオ信号ミキサ。
2. 【請求項２】 シグマ−デシメーションフィルタをさらに含み、前記加算回
   路の前記出力バスは前記シグマ−デシメーションフィルタの入力に結合される、
   請求項１に記載のオーディオ信号ミキサ。
3. 【請求項３】 前記デルタ／シグマ変調器は、１ビットの解像度を有し、前
   記デルタ／シグマ変調器の出力は、第１の量子化レベルと第２の量子化レベルと
   の間でのみ交代する、請求項１に記載のオーディオ信号ミキサ。
4. 【請求項４】 前記第１の量子化レベルに対応するマルチプレクサの入力チ
   ャネルは、正の数を受取り、前記第２の量子化レベルに対応する前記マルチプレ
   クサの入力チャネルは、負の数を受取る、請求項３に記載のオーディオ信号ミキ
   サ。
5. 【請求項５】 前記マルチプレクサの前記入力チャネルは、別々のデータレ
   ジスタによって与えられる、請求項４に記載のオーディオ信号ミキサ。
6. 【請求項６】 前記負の数は、２の補数表記法によって実現化される、請求
   項５に記載のオーディオ信号ミキサ。
7. 【請求項７】 複数のデータレジスタをさらに含み、前記データレジスタの
   各々はその内容を前記マルチプレクサの前記多数の入力チャネルの対応する１つ
   に結合される、請求項１に記載のオーディオ信号ミキサ。
8. 【請求項８】 前記マルチプレクサの前記出力チャネルは、スイッチング手
   段によって前記加算器回路の前記入力バスに選択的に結合される、請求項１に記
   載のオーディオ信号ミキサ。
9. 【請求項９】 前記スイッチング手段は、前記スイッチング手段が前記デー
   タ出力チャネルを前記入力バスに結合しないときにはいつでも、予め定められた
   量子化レベルを前記加算器回路の前記入力バスに与えるためにさらに有効である
   、請求項８に記載のオーディオ信号ミキサ。
10. 【請求項１０】 前記スイッチング手段はチャネルセレクタに応答する、請
    求項８に記載のオーディオ信号ミキサ。
11. 【請求項１１】 前記加算器回路の前記出力バスを受取り、かつ前記出力バ
    ス上の内容のアナログ表現を生成するデジタル−アナログ変換器をさらに含む、
    請求項１に記載のアナログ信号ミキサ。
12. 【請求項１２】 さらに単一の集積回路の一部である、請求項１に記載のオ
    ーディオ信号ミキサ。
13. 【請求項１３】 多数の前記デルタ／シグマ変調器をさらに有し、前記多数
    のデルタ／シグマ変調器の各々はその出力を直接別々のそれぞれのマルチプレク
    サに接続され、前記デルタ／シグマ変調器の各々は他のものから独立した別々の
    入力ノードを有する、請求項１に記載のオーディオ信号ミキサ。