JP2011530256A - 復調回路 - Google Patents

復調回路 Download PDF

Info

Publication number
JP2011530256A
JP2011530256A JP2011521611A JP2011521611A JP2011530256A JP 2011530256 A JP2011530256 A JP 2011530256A JP 2011521611 A JP2011521611 A JP 2011521611A JP 2011521611 A JP2011521611 A JP 2011521611A JP 2011530256 A JP2011530256 A JP 2011530256A
Authority
JP
Japan
Prior art keywords
circuit
weighting
input
components
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011521611A
Other languages
English (en)
Inventor
ウヤール,ベルナール
マブロー,カイ
Original Assignee
グループ デ エコール デ テレコムニカシオン−エコール ナシオナル スペリオール デ テレコムニカシオン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by グループ デ エコール デ テレコムニカシオン−エコール ナシオナル スペリオール デ テレコムニカシオン filed Critical グループ デ エコール デ テレコムニカシオン−エコール ナシオナル スペリオール デ テレコムニカシオン
Publication of JP2011530256A publication Critical patent/JP2011530256A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

直交復調の2成分を提供するために、ベースバンド信号の位相が相互にシフトしている3つの成分の復調回路。該復調回路は、次の回路を有している。
・前記3成分をそれぞれ受信するための、3つの回路入力(4,5,6)、
・第1および第2加算回路(77,78)、
・3つの回路入力(4,5,6)に接続し、出力では、加算器の入力に、所定の重みを以って、前記3成分の特定の1つを、第1及び第2加算回路(77,78)に接続する重み付け回路(71,72,73,74,75,76)のバンク(70:banc)。但し、重みづけは、第1および第2の加算回路(77,78)が、直交復調の2つの成分(I,Q)を供給するように選択されている。
【選択図】図4

Description

本発明は、相互に位相がずれている3成分を、受信変調信号から、送出信号の変調に対応する2つの直交変調の成分に変換する変換装置に関する。
変調信号を受信したときに、復調は複数の原理を使うことができる。
例えば、復調器は、5つのポート(acces)を持つ相関器を有している。2つの入力と3つの出力である。
複数入力部(以下、入力ともいう)は、それぞれ、復調器の信号を、受信信号のキャリア周波数に実質的にキャリブレートされた局部発振器からの信号を受信する。これら2つの信号の内の1つは、3つのペアを形成するために、3つのチャネル上で、パラレルに、相互に約120度位相シフトした3つの信号に、"分割"されている。各ペアの信号は、加算され、和信号は、ベースバンドを保持するローパスフィルタに続いて、特定の直交検出器(detecteur quadratique)に出力される。位相シフトした3成分(composantes)により、2つの入力信号は、対角(diagonale)を使うことのできる(即ち、同一ランクの交差点、位相シフトにホモロジックな)3×3のグリッド、又は、マトリックスを定義することができると考えられる。
別のケースでは、復調器のアーキテクチャは、“3相(triphasee)”と呼ばれ、上記の3つの加算器は、ローパスフィルタに直接続く3つの乗算器によって置き換えられる。
このような変調器は、そのキャリブレーション手順を実行する必要がある。これは、従来、デジタル処理やアナログ回路によって実行されてきた。このキャリブレーションは、所定の3つの負荷(短絡、開回路、50オーム)の連続的接続の後、リフレクトメータ(reflectometer)を使用して実行することができる。しかし、手動による介入が必要である。
キャリブレーションには、ブラインド キャリブレーション等の自動方法、正規直交化(ortho-normalisation)及び等化(egalisation)プロセス、又は、デュアルトーン法を使うことができる。
論文「Calibrating an industrial microwave six-port instrument using the artificial neural network technique, IEEE Transactions on Instrumentation and Measurements, 45(2):651-655, 1996」において、Yi Liuによって提案されたブラインド特性は、学習シーケンスの後で、形成されるニューラルネットワークを使っている。しかし、学習に必要な時間は、比較的長くできる、つまり、伝播条件が急激に変化することがある移動体通信ネットワークにおいて、許容できる適応遅延に関して禁止的(prohibitif)である。
正規直交化及び等化のプロセスについて、キャリブレーションは、5ポートを持つ復調器において使用される信号ミキシング技術を用いて行われる。例えば、仮に、電力直交検出器(detecteurs quadratiques de puissance)と呼ばれる、ノンリニア回路を使い、2入力信号をミックスする場合、相互変調(intermodulation)の積に対応するノイズ電圧、特に第2次のIMD2を除去しなければならない。
このようなプロセスについて、IEEE MTT-S International Topical Symposium on technologies for wireless applications, pages 169-173において、Xinping Huang, Dan Hindson, Michel de Leseleuc, Mario Caronにより、「1/q-channel regeneration in 5-port junction based direct receivers 」という表題の論文で 1999年2月に発表された。
そこには、各時間シンボルの時に検出器の出力電圧を測定する技術が示されており、電圧の共分散行列(une matrice de covariance des tensions)が生成され、固有値が計算されている。固有ベクトルがキャリブレーション定数を決めている。
デュアルトーン技術は、2つの入力信号がわずかにずれた周波数であることを規定する。それは、確かに操作数を減らすことができるが、それら全部をなくすことはできない。それにより、成分の温度ドリフトを修正することは、できない。
これら全ての技術は、デジタル化後の信号に関する。なぜなら、2つの入力信号のミキシングは、直交回路(circuits quadratiques)と呼ばれるものを使って行われるからである。前記回路により誘導されるノイズ電圧は、受信機ダイナミックレンジを大幅に減少させる。
直流レベルのオフセット(DC-offset)を大きく減少させるという別の問題が発生する。
従って、R. Sun et Coll. は、2007年4月5日の米国特許US 2006 038534 "DC offset cancellation circuit for receiver", QUALCOMM Inc.において、アンテナから受信機を一時的に切断し、局部発振器のリークに起因するDCレベルのオフセット電圧を記憶するためのスイッチを紹介している。
しかし、このような回路は、この特定の問題に対する専用の追加的回路である。つまり、装置の数が増加するが、これらのリークを扱うものではない。
2次の相互変調成分の除去は、また別の問題を呈する。従って、特許出願WO 2008/021815 Alの公報は、相関のデジタル計算による相互変調の検出回路、及び、入力信号から差し引かれたアナログ信号への変換について説明されている。しかし、この手法には、デジタル - アナログ変換器(DAC)、及び、歪み計算装置が必要である。Mike Faulknerの "DC Offset and IM2 Removal in Direct Conversion Receivers" IEE Electronics Letters, vol. 149, n[deg.] 3, 179-184頁, 2002年6月には、相互変調と直流レベルのオフセットを低減する装置が紹介されている。
電力の二乗の測定により、同様にして、歪みのノイズ信号のコピーが生成され、有効信号からその信号が引き算される。しかし、この手法は、各出力チャネル上で、電力検出器、フィルタ、可変利得アンプを具備する必要があるので、それは、装置数が大幅に増加させる。
米国特許US 2006 038534 WO 2008/021815 Al
Yi Liu :Calibrating an industrial microwave six-port instrument using the artificial neural network technique, IEEE Transactions on Instrumentation and Measurements, 45(2):651-655, 1996, Xinping Huang, Dan Hindson, Michel de Leseleuc, Mario Caron :IEEE MTT-S International Topical Symposium on technologies for wireless applications, pages 169-173 Mike Faulknerの "DC Offset and IM2 Removal in Direct Conversion Receivers" IEE Electronics Letters, vol. 149, n[deg.] 3, 179-184頁, 2002年6月
本発明は、受信信号の、相互に位相シフトしている3成分から、受信された変調信号の2つの直交成分I、Qを出力する回路を提案する。この回路を使うと、上記問題の少なくとも一つを解決することができ、回路に関して大きな節約を実現できる。
この目的のために、本発明は、構成を特徴とする直交復調(demodulation en quadrature)の2成分を出力するための、ベースバンド信号の位相が相互に位相シフトしている3成分の復調回路に関係し、次のものを有する特徴をもつ。
・前記3成分をそれぞれ受信するための、3つの回路入力、
・第1および第2加算回路、
・3つの回路入力に接続し、出力では、加算器の入力に、所定の重みを以って、前記3成分の特定の1つを、第1及び第2加算回路に接続する重み付け回路バンク(banc)。但し、重みは、第1および第2の加算回路が、直交復調の2つの成分を供給するように選択される。
従って、第1及び第2の加算回路の各々は、複数のパラメータに対し良好な、バランスの取れた信号になるような重みを持つ複数の入力信号を受信する。
本発明の構造を使うと、重み付けによって得られるバランスのおかげで、直流オフセットレベルをキャンセルすることができる。即ち、3つの入力信号の直流レベルは、ベクトル成分により相殺される。出力I、Qの直流の差の残留レベルは、入力に存在する従来のレベル(但し、1より大きい係数により割り算される)を表す。従って、ダイナミックレンジの飽和が"遅延"されるだけ、ダイナミックレンジが大きくなる。
また、このバランスにより、使用周波数バンドにおける不要な位相回転を補償することができる。つまり、比較的広い周波数バンドに亘り、2つの加算回路に対する入力のクロスカップリングにより、所望の約90度の比較的狭い範囲の位相変動幅内に、それらの位相シフトを維持するように、2つの信号I,Qを相互に制御することができる。
上記のクロスカップリングにより、隣接、又は、近接チャネル(例えば、最も厄介な2次の相互変調信号(signaux d'intermodulation d'ordre 2))の間のノイズ信号を中和することにより、良好に除去する(rejection)ことが確保される。
1つの実施形態では、第1及び第2の加算回路の内の少なくとも1つは、入力側で、3つの重み回路に接続されている。
特に、第1及び第2の加算回路は、入力側において、3つの重み回路に接続することができる。
一般的な実施例では、前記バンクは、6つの重み付け回路を有している。
重み付け回路は、各所定の重み係数(facteur)を持つことができる。
動作中に、ほとんど適応プロセスを実行する必要がないことは、興味深い特性である。従って、重みを調整する回路は必要ない。しかし、重みが、プログラマブルメモリポイントにより調整できることについて、十分理解しなければならない。それを使うと、それに特有の周波数範囲において、各信号を処理する種々の復調器において、本発明による同一タイプの変換器回路を使用することができる。また、前記周波数範囲は、特定のアプリケーションのために最適化された1組の重み付けパラメータを選択する必要がある。
1つの実施例では、第1の加算回路は、第1及び第2の入力をもつ(それぞれ反転、非反転の)第1のアンプを有している。それぞれ、重み付け回路の第1と第5回路を介して、2つの前記回路入力に接続されている。
このように、この実施例は、特別に構成されている。なぜなら、1つのオペアンプが、任意の増幅度で(即ち、任意の重み付けで)、信号の和/差の演算のために設けられているからである。
更に、第1増幅器の前記入力の1つは、重み付けの第3の回路を介して、前記回路の入力の第2入力に接続している。
増幅器、例えば、オペアンプは、任意の重み付けで3信号の合成を実行することができる。
第2加算回路は、第2増幅器(例えばオペアンプ)を含むことができる。その加算入力は、第2と第6重み付け回路を介して、回路の2つの入力に接続している。次に、第3増幅器(例えばオペアンプ)は一つの入力を持ち、第4重み付け回路を介して、回路の第2入力に接続し、第7重み付け回路を介して、更に、第2オペアンプの出力に接続している。
第4重み付け回路は、実質的に、第7重み付け回路の重み係数の2倍の重み係数をもってもよい。
本発明は、また、本発明の回路を有する出力段を持つ復調器に関するものである。
本発明は、直交復調の2成分を出力するための、ベースバンド信号の、相互に位相シフトのある3成分の復調方法に関するもので、次の特徴がある。
・ 相互に位相シフトした3成分を受信するステップ、これらの重み付けが行われる、
・ 直交復調の前記2成分をそれぞれ出力するために、重み付け信号の第1及び第2の加算が行われる。
本発明は、図面を参照しながら、“本発明による、復調とノイズ成分の除去処理回路並びに上記回路を持つ復調回路および対応する方法の実施例に関する説明によって”、よりよく理解されるであろう。
5ポートタイプ又は3相タイプの復調器における、本発明による回路の使用を説明する概略図である。 5ポート相関器を持つ従来の復調器である。 従来の3相の復調器である。 本発明による回路を説明する機能ブロック図である。 本発明による回路を構成するアナログ回路アセンブリの詳細図である。 虚数成分Qを得るための、図5の回路の信号成分のベクトル ダイアグラムを示す。 実数成分Iを得るための、図5の回路の信号成分のベクトル ダイアグラムを示す。 図5の回路の信号と直流オフセット信号の成分のベクトル ダイアグラムである。 図5の回路の3入力電圧と2成分I,Qを表す出力である。 図7の3入力電圧のうちの1つの電力スペクトラムを表す。 図7の3入力電圧のうちの1つの電力スペクトラムを表す。 図7の3入力電圧のうちの1つの電力スペクトラムを表す。 図5の回路の2出力成分Qの電力スペクトラムを表す。 図5の回路の2出力成分Iの電力スペクトラムを表す。 局所発振電力(puissance d'oscillateur local)の関数として、図5の回路の3入力と2出力のDCオフセットレベルの変化を示す。 局所発振周波数の関数として、図5の回路の3入力と2出力のDCオフセットレベルの変化を示す。 隣接バイトーン(bi-ton)チャネルの電力の関数として、図5の回路の混合器アップストリームに基づく第2次相互変調ベースバンド積(produit)を示す。 1.6−2.8GHzの周波数レンジに亘る出力成分I,Qの間の位相シフトを示す。 図5の回路の出力から復調されたQPSKコンステレーションを示す。 図17のコンステレーションにおけるEVM(error vector magnitude)の結果を示す。
図1は、2つの機能ブロックが直列に接続されている復調器100を表す。即ち、ミキサー段3の後段に変換回路7が接続されている。この復調器は、受信された変調信号の3成分から、変調信号の2つの直交成分I,Qを出力する。ミキサー段3において、位相シフトされ、処理される。
ミキサー段3は、第1回路入力1に入力するギガヘルツ帯の高周波数で変調された信号(RF信号)を第2回路入力2に入力する局部発振器信号と混合する。ミキサー段3は、第1の3チャネルの組に対して、信号RFを3つの信号に分割する。回路の第2入力2の局部発振器信号は3チャネルに分割される。第1チャネルは、第2チャネルの方向に対し120度位相がシフトしている。また、第3チャネルは、第2チャネルと反対方向に120度位相がシフトしている。このように、局部発振器信号は、レギュラースターに変換される。
一種のグリッド3×3が定義され、同じ信号(同一チャネル番号)の3組の交差点(複数)はミキサー要素を有している。図2(相関器タイプのミキサー段3である)の場合、各ミキシングは、ブロック31において、加算器要素により行われる。下流の直交検出器は、ミキシング動作を終える。図3において、他方、ミキシング段3は、ブロック35において、乗算器要素を有している。
図2のブロック31の入力において、及び、図3の前段のシフトブロック器34の出力段において、AiとBi(i=3、4、5)はゲイン又は減衰量を意味し、複数タームeIφiは、位相回転を表す。ここでは全て同一である。即ち、3チャネルの間において、相互の位相シフトはない。
3つのローパスフィルターバンク33は、3つの信号v(t)に基づいて、“ベースバンドに変換され、復調器回路33の出力の、3つの接続4,5,6に伝送される3つのRF信号”をフィルターする。ここで、符号4,5,6は上記接続(liaison)と下流(変換回路7の第1,2、3の入力である)を表す。図2では、直交検出器のバンク(banc)32は、位相シフト、加算回路31の出力とフィルターのバンク33の間に置かれる。なぜなら、ミキシングは加算要素により実行されるからである。
図4を参照すると、変換回路7は、入力において、3つの接続4、5、6から信号が入力される。即ち、信号SO1、SO2、SO3(上記、v3(t)、v4(t)、v5(t))が入力される回路入力を有している。また、変換回路7は、Q,I成分を出力するための、2つの出力77S、78Sを有している。変換回路7は、重み付け回路バンク70を有し、3つの入力(liaisons:即ち入力4,5,6)に接続している。
これは、相互に位相シフトされた3成分SO1、SO2,SO3を受けとり、重み付けられた信号SP1,SP2の2つのサブセットを、それぞれ符号と共に、第1と第2の加算器77,78に出力するように構成されている。前記第1と第2の加算器77,78は、2つの直交復調成分Q,Iを、出力77S,78Sに出力する。3成分SO1,SO2,SO3の重み付け、ミキシングを行う。
重み付け回路バンク70は、6つの重み付け要素を備えている。これらは、重み付け要素の第1の組71-72、第2の組73-74、及び第3の組75-76にグループ化される。重み付け要素の第1の組71 -72は、第1および第2の加算回路77、78に対し、第1信号SO1の加重ミキシングをするために使用される。
第1と第2の重み付け要素71-72は、第1の組を形成しているが、これらは、入力において、第1入力4に接続されている。重み付け要素71は、第1の加算回路77の第1入力に接続されており、重み付け要素72は、第2加算回路の第1入力に接続されている。
同様に、第3と第4の重み付け要素73-74は第2組を形成するが、これらは、それぞれ、第2入力5に接続されている。第3の重み付け要素73は、第1加算回路77の第2入力に接続されている。第4の重み付け要素74は、第2加算回路78の第2入力に接続されている。
同様に、第5と第6の重み付け要素75-76は第3組を形成するが、これらは、それぞれ、第3入力6に接続されている。第5の重み付け要素75は、第1加算回路77の第1入力に接続されている。第6の重み付け要素76は、第2加算回路78の第3入力に接続されている。
図5は、変換回路7の機能を遂行するアセンブリの一実施形態の概略図である。処理のシンプル化、高速化のため、アセンブリは、オペアンプと抵抗から構成されている。即ち、処理は、アナログ信号で実行される。第1サブセット(サブ集合)SP1の、重み要素71、 73、75は、それぞれの相対利得-1、0、1、とする。第2サブセットのSP2の重み要素72、74、76は、それぞれの相対利得+1、-2、+1とする。これらゲインのセット(集合)は、全ての係数(正または負、1よりより大きいまたは小さい)で乗算される。なぜなら、重要なのは、これらゲインの間の相対的な増幅度であるからである。それは3相のアセンブリであるから、上記2つのサブセットSP1,SP2のそれぞれの上記3つのゲインを円置換(permutation circulaire)することができる。つまり、例えば、第2行のゲイン0は、第1又は第3行を占めることができる。同様に、例えば、第2行のゲイン-2は、第1又は第3行を占めることができる。ゲインの符号の反転の可能性を考えると、図5の回路を使うと、6つのゲインの6つの組が可能になる。
図5のアセンブリは、第1オペアンプAO1を有している。該アンプには、信号SO1とSO3が入力され、虚数成分信号Qを出力する。このためには、オペアンプAO1の反転入力は、純粋な抵抗分である分圧ブリッジを形成する第1の2端子フィードバック網(dipole de retroaction)71、RR1の中央に接続される。
したがって、前記第1のフィードバック分圧ブリッジ(pont diviseur de retroaction)71、RR1の2つの端部は、それぞれ、第1入力4とオペアンプAO1の出力に接続されている。その中央点は、第1のオペアンプAO1の反転入力に接続されている。並列抵抗RR1は、フィードバック接続され、回路を安定させている。直列抵抗71の値は抵抗RR1の値の所定割合に選択され、ゲインが設定されている。このため、厳密には、図4の重み要素71は、実際には第1の2端子網(dipole)71、RR1から構成されている。要するに、フィードバック抵抗RRlは、事前に、決められており、重み係数を決める直列抵抗71の値である。
入力分極(polarisation)を持つ、分圧ブリッジの両端75、RM1は、それぞれ第3入力6とアースに接続されている。中間点は、第1オペアンプOA1の直接入力(非反転入力)に接続している。
シャント抵抗RM1により、固定参照電圧に向かって分極リターンが確保される。その値は、所望の重みを設定する目的で直列抵抗75の値を選択するための、基準として使われる。
この例では、重み要素73が、点線によって表されていることに注意すべきである。重み係数(facteur)は0に等しいからである。それ以外の場合は、第2入力5を“分圧ブリッジ75、RM1の中間点(すなわち、直接入力)”に接続する抵抗が重要である。
復調信号のエンベロープの実信号成分Iが、直列に接続する第2オペアンプAO2と第3オペアンプAO3からなるアセンブリから、出力される。上記アンプは、ナショナルセミコンダクター社からレファレンス番号LM6142で販売されている。第1のフィードバックダイポール(dipole)71、RR1と同様に、第2オペアンプAO2は、第2のフィードバックダイポール72、RR2に接続されている。従って、説明は省略する。第1信号SO1が、第2オペアンプの反転入力に重み付けされて印加される。しかし、第2ダイポール72、RR2は、Y状に構成されている。つまり、その中間点は、第3信号SO3に対して、抵抗76を介して第3入力6に接続されている。第2オペアンプAO2の直接入力は、抵抗RM2を介してアースに接続されている。Y状構造は、第1信号SO1、第3信号SO3に対し、加算器を形成する。
同様に、第3オペアンプAO3は、反転入力に関して、第2入力5に接続する第3ダイポール74、RR3から、構成されている。ここでも又、第3ダイポール74、RR3は、Y状に構成されている。Y状構成は、第1信号SO1と第3信号SO3の重み付けされた部分和信号と、第2信号SO2に対する加算器を形成する。第3オペアンプAO3の直接入力は抵抗RM3を介してアースに接続されている。
この例では、フィードバック抵抗RR1、RR2,RR3は、同一の値をもっている。例えば、1から10kΩの範囲の値である。同様に、重み付け直列抵抗71,72,75,76は、この範囲の抵抗である。正確には、この例では、抵抗74を除いて、上記抵抗は同一の値を持つ。抵抗74の値は、その半分である。従って、第1と第2のオペアンプOA1,OA2のゲインは、第1信号SO1,第3信号SO3に対し、絶対値1である。しかし、第2信号SO2に対しては、ゲインの絶対値は2である、抵抗71〜76は、この順序で、-1、+1,0、-2、+1、+1のゲインの組を決めている。
しかし、原則的に、重み関数と加算関数が、3つのアナログ デジタル変換器の後で実行される点に問題はないことに留意すべきである。
同様に、オペアンプに能動部品を使うことができる。実際、低出力インピーダンス回路を介して、3入力信号SO1、SO2、SO3が与えられると、共通抵抗に電力を供給して3つの信号の重み付け加算を実行することができる。これは、その端部に収束するYの枝を形成する3抵抗(71,72,73又は74,75,76)をもち、加算回路77又は78のコアを形成している。他の端部は、基準電圧(例えば、アース)に接続されている。
前記の2つのY構造は、カスケードになっており、1つの構造に統合されている。この共通抵抗の両端電圧は、下流のトランジスタ(I、Q成分信号を増幅する)のベース又はゲートを制御する(これら信号を使う下流回路を介して使用されるレベルで)。また、オペアンプの上記トランジスタは、重み付け抵抗値71-76(kΩのオーダー)と比較して、低いインピーダンス(数Ωまたは十数Ω)下で、信号を再生する。インピーダンスを低下させるトランジスタの出力は、1つの電圧源を構成する。つまり、電圧は、下流回路の入力により与えられる電荷に無反応である。これは出力の電流範囲内である。
各入力信号に重み付けについては、前記抵抗分圧ブリッジは、この関数(function)の特定の実施例であると考えられる、しかし、抵抗が簡単に実現できるので、この実施例は極めてシンプルである。例えば、本発明による装置を構成する半導体チップにおける、接続回路上で半田付けされたチップ抵抗の、又は、IC回路の(即ち、抵抗インクトラック:例えば、厚い層)、又は、抵抗のディスクリート部品を使って実現できる。
別の実施形態では、分割ブリッジは、コンデンサや誘導性素子をベースにしている。また、所定の広範囲の周波数範囲における重み補正回路を設けることができる。該補正回路は、加算回路において、対象とする信号の振幅を増減させる回路である。一般的に、上記の重み付けは、分圧ブリッジを使用せずに行われる。また、例えば、ゲイン制御アンプ又は信号処理回路DSPを使って行われる。しかし、この最後の方法は実装が困難である。
受動素子しか使わない方法と比べて、オペアンプの一つの入力は3つの分枝の収束点を形成する共通抵抗の端部に接続しているので、オペアンプは、これら分枝間を断絶する。つまり、3つの信号S01、SO2、SO3の部分(fraction)が、回路4,5,6の別の2つの入力部に再入力することを妨げることが分かる。
確かに、オペアンプの一つの入力は、ほとんど変化しないので、擬似的アースを構成する。これにより、分岐枝の間のデカップリングが確保される。従って、回路入力を4,5,6を制御する回路の出力インピーダンス(即ち、数十オームを超える)は、比較的高くてもよい。
図6Aは、虚数成分Qの信号を表すベクトルV1-V3の決定の仕方を表す。図6Aは、3つの信号SO1、SO3、SO2のベクトルダイアグラムV1,V2,V3を表している。前記SO2は、高さ方向に垂直に向かっている。虚数成分の信号Qは、信号SO1、SO3との間の差ベクトルV1−V3で表されている。それら2つのベクトルは右に向かって、又は左に向かって30度下降している。水平に対して角度γ(約30度)だけ下降している。したがって、虚数成分信号Qは、入力信号SO1,SO3の振幅の√2に等しく、水平ベクトルV1-V3で表される。従って第2信号SO2のベクトルV2に垂直である。上記説明で、水平を定義するために基準方向として使うのは、ベクトルV2である。ベクトルV2は水平に対し垂直である。即ち、ベクトルV1,V2,V3が所定の回転を受ける場合、所望の転移(transposition)があっても、前記説明が成り立つ。
したがって、2ベクトルV1、V3が、同一の垂直成分を持っているという事実により、ベクトルV1-V3の水平性が存在する。即ち、その自由端が同じ高さである。この条件は、ここでは、水平方向または垂直方向(ベクトルV2)と比較してベクトルV1とV3の振幅が同じ値であること、水平、又は垂直に対して角度γの絶対値が同一であること(ベクトルV2)によって得られる。したがって、所望の水平性を得るためには、2つの振幅と角度のパラメータ値の組の適切な選択が必要である。即ち、ベクトルV1とV3の垂直成分の差分をキャンセルすることである。しかし、異なる下降角を選択する場合(l'effet d'un choix d'angles de descente differents)は、ベクトルV1とV3のいずれか一つの短縮又は延長により補償され、ベクトルV1とV3の水平性が復元されることが分かる。換言すれば、第1と第3のベクトルV1、V3の二つの自由端は、同一水平線を"スライド"することができる。
図6Bは、実数成分信号Iを表すベクトルV123の決定の仕方を表している。信号SO1とSO3を表す第1と第3ベクトルV1、V3(垂直に対して対称に傾斜している)の和は、約2×sin-30°(即ち、信号SO1とSO3のそれに等しい振幅)の値の下降垂直ベクトルV1−3を出力することが分かる。
第2オペアンプAO2による反転を考慮して、第3オペアンプAO3は、公式“2V2−V1−3”に基づいて、差を計算する。ベクトルV1-3とV2は共線(colineaires)で、反対方向であり、同一振幅をもっている。出力ベクトルV123は垂直で、上昇し、1の振幅である。即ち、実質的に信号SO1又はSO2又はSO3のそれに等しい。
ベクトルV123の垂直性(即ち、水平成分をキャンセルしたもの)は、ベクトルV1とV3の反対方向の水平成分は、同一振幅であるという事実に基づく。ベクトルV1とV3は、同一振幅で、符号は別として(au signe pres)、垂直に、水平に、同じ様に傾いている。これら2つのパラメータ(振幅、傾斜)のいずれかが、この例で、設定した条件に応じて変化する場合、別のパラメータを使って、水平成分の振幅を等しくするように復元するために、この変化の影響を補償できることが分かる。
2つの出力成分I及びQの間の相対位相の補正は、寄生的な位相シフトによって影響を受けていない出力成分IとQに、寄生的な位相シフトと同じ位相シフトの補正を行うことにより、2重に行うことができることに留意すべきである。このように、2つの出力成分I及びQの組は、ブロックになり、所望の位相シフトを保存する。
図5は、所望の振幅と、目標の90°に近い位相シフトを持つ2つの出力ベクトルV1-3とV123を得るための、簡単で効果的な実施形態を表している。完全な直交の条件を満たす変化範囲は、使用目的に依存しており、特に、このように送信されるシンボルの伝送レートを低減すると、この範囲を広げることができると考えられる。例えば、±30°のマージンを固定することができる。同様に、約70%以上の組における個別ゲインの分散を許容することができる。
ミキサ回路3の出力段として変換回路7を使った復調テストによって、DCオフセット、ダイナミックレンジ、相互変調(特に2次の)に関して、変換回路7が、高品質の利得を得ることを証明された。
DCオフセットに関しては、5ポートを持つミキサー回路3の出力4、5、6で測定されたDCオフセット電圧は、約100mVに上昇する。これに対し、変換回路7に印加されるこれら同一電圧は、実数成分信号Iに対して4mV、虚数成分信号Qに対して0.1mVより多少大きい電圧を生成する。即ち、1000より小さく、それぞれ、約25分の1の低減である。
図6Cは、第1オフセットベクトルDC1を持つDCオフセットを示す。DC1は、共線的に第1ベクトルV1に追加され、第1ベクトル和V1DCを形成する。同様に、ベクトルV2は、第2ベクトル(DCオフセットで上昇する、共線的である)により影響を受ける。その結果、第2ベクトル和V2DCが出力される。同様に、ベクトルV3は、第3ベクトル(DCオフセットで上昇する、共線的である)により影響を受ける。その結果、第3ベクトル和V3DCが出力される。3つのオフセットベクトルのベクトル和はそれらをキャンセルすることが分かる。
ダイナミックレンジに関しては、上記ノイズ変動のピーク値は、約10mV、10分の1に低減される。従って、ダイナミックレンジは、それだけ増加する。
回路3のミキシングに基因する、厄介な2次の相互変調に関しては、変換回路7は、約100分の1に低減し、改善する。
図16は、チャネルIとQの直交性の安定性を示す。確かに、1.6GHzから2.8 GHzまでの範囲の周波数帯域における位相シフトは、必要な90°の前後-15°から+6°の範囲内に収まっている。80°以下の下降は、2GHzから2.1GHzより僅かに大きい、狭い周波数範囲に限定されている。
上述したように、最大の位相シフト(ここでは-15°)におけるドリフトピークを補償することができる。重み付け要素71-76のいくつかが、実質的に周波数の影響を受けるからである。即ち、重み付け要素は、周波数の関数として多少変調される。
例えば、第1サブセットSP1の重み要素71,75の重みファクタを増大させることにより、又は、第2サブセットSP2の重み要素72,74,76の重みファクタを低減させることにより(例えば、直列インピーダンスを増加させ)、実数成分Iに対する虚数成分Qの比が大きくなる場合、虚数成分Qは優遇される。例えば、分枝における直列のL、C回路(circuit bouchon)、直列71又は75又はフィードバックRR1、“インピーダンスが周波数帯で増大する分割器ブリッジ”を組み合わせると、重みファクタは、変化する。直列回路L,Cを挿入して、周波数帯のインピーダンスを減少させることができる。
また、この感度(sensibilite)が、2つのサブセットSP1及びSP2の内の1つの信号の、小さい位相回転によって反映されるように、設計することができる。第1次のフィルタ(ローパス又はハイパス)機能を導入するために、容量性、誘導性素子が、直列または並列に、重み付け回路71−76の2つの分枝の1つに組み込まれる。当業者は、このようなフィルタ技術を熟知しているので、ここで説明しない。
従って、上記回転は、各サブセットSP1又はSP2に対し、入力信号SO1、SO2、SO3の1つ又は複数のフラクション(fraction)を考慮しなければならない。フラクションとは、対象となる入力信号SO1、SO2、SO3に対する位相シフトである。位相の補正は、各重み付け素子71-76において、個別に行われる。つまり、各入力信号SO1、SO2、SO3は重み付け素子71-76の1組に印加されるが、重み付け素子の1つの位相シフトは他の素子に影響を与えない。換言すれば、個々の位相シフトの調整は、相互に独立である。
一般的には、変換回路7は、入力段3をもつ復調器の出力段を構成することができる。
変換回路7は、1つの信号処理方法に対応している。従って、直交復調の2成分I,Qを出力するためには、復調方法、及び、ベースバンド信号の、相互に位相シフトのある3成分のノイズ成分除去が重要である。その方法において、次のステップがある。
・ 相互に位相シフトした3成分を受信し、それらの重み付けを行うステップ。
・ 上記直交復調の2成分I,Qをそれぞれ出力するために、上記重み付けされた信号の2つのサブセットについて、それぞれ、第1、第2加算を行うステップ。
以上にとらわれず、変換回路7の計算モデルを説明するために以下を提供する。しかしながら、不完全なケースにおいては、本発明を問題にしないような説明が重要であることに留意しなければならない。なぜならば、本発明は所望の結果をもたらすからである。
附属書1、附属書AとBにおいて、信号の式を使って、詳しい説明を行う。
付属書1
第1回路入力1における信号RFの搬送周波数及び第2回路入力2における局所発振器の周波数を値fcとし、そのバンドパスの表現を次のように表す。
Figure 2011530256
但し、VLOは局所発信器の信号の振幅、fRFは変調信号vRFの搬送周波数である。z(t)=a(t)ejθ(t)=I(t)+jQ(t)は、複素エンベロープであり、a(t)とθ(t)は、それぞれ、時間tの関数とするエンベロープの振幅と位相である。復調器Low-IFの場合、周波数fはfRFから少しずれている。復調器Zero-IFの場合、fRF=fである。次に、Zero-IFの計算を行うが、Low-IFの場合に対するのと同一の手法で行うことができる。
復調器で使用される5ポートを持つジャンクション3は、《5ポート》相関器(図2)又は《3相》相関器(図3)により実装される。前記2つの場合、入力1,2における信号は、(理論的にvRF(t)とvLO(t)と表される)、3チャネルに分割される。各チャネルは、Ai、Bi及びγi、φiで表されるゲインと位相シフトを導入する。それぞれ、回路に固有な複素定数のモジュールとアーギュメントである。《5ポート》回路の場合、第2入力2の3チャネルから来る各信号は、第1入力1のRF信号vRF(t)に加算され、直交検出器により検出される。
3相回路の場合、第2入力2の3つのチャネルから来る各信号は、第1入力1のRF信号vRF(t)により乗算される。
最後に、3つの出力信号は、低域通過フィルタ33によってフィルタリングされ、ベースバンドの3つの出力電圧を出力する。
pb(t)は、低域パスフィルタ33のインパルス応答を表し、*は、コンボルーションの積分演算子を表す。
図2の回路モデル3を使用すると、入力1、2を端子4,5,6(回路7のための第1と第2と第3入力を構成する出力の)に接続する関係式が、次式で表される。
Figure 2011530256
図3の回路3のモデルを使用し、2次の歪現象2(IMD2)を考慮すると、入力信号1、2を端子4,5,6に接続する関係式が、次式で表される。
Figure 2011530256
これらの最後の2つの関係式は、図2に示されている5ポートの場合、等価である。但し、IMD2の項が、図3に示される3相のそれらよりも高次である場合は等価ではない。
ローパスフィルタ33の周波数応答は次式で与えられるとしよう。
Figure 2011530256
但し、2Bpbは、z(t)Hzの通過帯域である。電圧vi(t)は、次式で表されるベースバンド成分だけを持つ。
Figure 2011530256
これら式において、全ての、信号のミキシング演算又は直交検出演算及びRF回路の不完全性が考慮されなければならない。
バンド信号に現れる項a(t)は、信号エンベロープの2乗である。ミキサーモデルの場合には、ミキサーの非線形性を考慮すると、この項は、隣接チャネルのエンベロープを表す。予想される信号が一定の包絡線を有する場合、a(t)=cteであり、従ってDC項に含まれる。そうでない場合は、次式で表現される。
(t)=Cte+a env(t)、
但し、Cteは、a(t)(DC)の平均である。又、a env(t)は、0平均のaの可変部分である。
次式が与えられる。
Figure 2011530256
式(5)、(6)、(7)は、次式のように表される。
Figure 2011530256
所望ベースバンド信号は、z(t)とz(t)である。重み係数を使うと、式(10)、(11)、(12)から、それらを決定することができる。
Figure 2011530256
定数μ、r、s、t、μ,r,s,tは、通常、公知の複数の手法で決められるキャリブレーション定数である。
μとμは、3つの電圧に付加される係数である。全ての復調器において通常実行される等化(egalisation)動作の時に、それらを後で推定することができる。
等化の際のデジタル処理を使って、行列Mは、送信ベースバンド項z” (t)とz”(t)を、受信バースバンド項z(t)とz(t)に関係付けるように決められる。
Figure 2011530256
但し、Mは2×2の行列であり、学習シーケンスを使って、従来のIQ復調器として、決められる行列で、チャネルデータと項μI、μQデータを含んでいる。これらはアナログ回路3では考慮されていない。
結論として、復調器の演算(13)、(14)を使って、データI,Q(z(t)とz(t)と表される)をリカバーすることができる。前記演算は回路7を使って、バンク70の複数の素子の重みr、s、t、r,s,tの実装により、実行される。乗法係数μIとμQは、無線伝播チャネル推定時に、等化係数に含まれる。
回路7の2つの出力成分の解析
近似せずに、モデルから推定される生の出力式(equations brutes de sortie)(10)-(12)を使うと、
Figure 2011530256
出力電圧は次のように表現される(回路7で実装される等価なキャリブレーション係数を適用して(詳細については付属書Aを参照))。
Figure 2011530256
但し、回路7の出力78Sと77Sにおいて、IMD2に基因するノイズ電圧の乗法項は、次のとおりである。
=r+s+t、及びR=r+s+t.(18)
また、DCオフセットに基因するものは、次のとおりである。
=r+s+t、K=r+s+t (19)
これらの最後の二式と付属書Bの記載を使って、項R、R、K、Kは、理想的なケースでは0になること、及び、それらは、アナログ回路7がない場合、回路3の出力で得られる値より小さいことが証明される。これにより、DCオフセットとIMD2に基因するノイズ電圧は、信号のデジタル化の前に低減されると結論することができる。これによりダイナミックレンジを増大することができる。2RFチャンネルを持つ従来のIQ復調器は、デジタル化の前に補償するために、DCオフセットと2つのアナログデジタル変換器を評価するアルゴリズムを必要とする。これにより、等価なハイパスフィルタと復調器の複雑性に由来する情報の損失が起る。更に、従来の2チャネルIQ復調器においてIMD2が低減するので、1チャネルと、デジタル処理を追加する必要がある。
マイクロ ストリップ技術を持った5ポートのプロトタイプにおける測定結果
有用な信号とDCオフセット
図7には、回路7をテストするために使用される5ポート回路3の出力端子4、5、6の3つの電圧V1,V2,V3、及び、回路7の2出力電圧I、Qが表されている。
テスト条件と測定条件は次のとおりである。
回路3は、マイクロストリップ技術を持つ5ポートリングである。回路3は、1.6 GHzから2.8 GHzの帯域で動作する。 回路7は、回路3に接続されており、完全なゼロ−IF復調器を形成している。
周波数184001GHz、グローバル電力レベル−25dBmの信号RF SSB(Single Side Band)が入力1に印加される。
dB測定は10スケールで表現される。電圧が直交検出器から得られるからである。
入力2は局所発振器源から電力を得ている。この発振器は、RF一定周波数1.84GHz、0dBの電力レベルの信号を出力する。5ポート4,5,6の出力端子の測定電圧は、それぞれDCオフセットレベルで105mV、108mV、102mVである。
これに対し、回路7に印加される、これら電圧は、出力I(78S)とQ(77S)において、4.1mV、0.12mVのDCオフセットレベルを出力する。即ち、チャネルIでは、約100mV、最小(14dB小さい)に比して25倍小さい。チャネルQでは、800倍小さい。即ち、30dB小さい。
図8、9、10,11,12は、出力4,5,6、及び、I(78S)とQ(77S)の電力スペクトルを表す。これらスペクトルは、±100kHzにおける有用な信号の線(raie)、並びに、周波数ゼロにおけるDCオフセット成分を表す。有用信号レベルは、DCオフセットレベルを大きく低減させて、回路7の出力部で保存されることに注意すべきである。このDCオフセット低減のゲインは、直接、ダイナミックレンジのゲインで表される。
ダイナミックレンジ
受信機において、デジタル信号処理は不可欠である。そのためには、2つ又は3つのアナログデジタル変換器が使用される。アナログデジタル変換器の特性は、サンプリング周波数(Fe)、ビット数(NB)、LSB(least significant bits)、フルスケール(FS)等の大きさで決定される。
端子4、5、6から直接信号を復調することを考えよう。このためには、まず、デジタル変換する前に増幅する必要がある。フルスケールがFS=±15Vであると仮定しよう。図7によれば、フルスケールFSのレベルの出力電圧をもたらす増幅に対して、3つの変換器が飽和される。この場合、次のことを仮定する。
端子4,5,6において3つのAGC(automatic gain control)アンプを使うとしよう。アナログデジタル変換器が飽和する前の各アンプの最大ゲインは、次の通りである。
AGC03=21dB
これに対して、回路7の出力に置かれる同一AGCは次の値をとる。
AGC07=31dB
この場合、これは、“ゲイン”又はダイナミックレンジの10dBの拡大を表す。入力1におけるRF電力が回路3の最低検出レベルであった場合、前記ゲインはより大きい。
回路7の出力部に残留するDCオフセット残留(residue)は、デジタルで容易に除去される。
図13は、局所発振器の電力変化に応じて、端子4,5,6とI(78S)、Q(77S)出力のDCオフセットの変化を表している。出力I、Qの局所発振器に基因するDCオフセットレベルは、端子4,5,6のレベルより、かなり小さい。これにより、局所発振器LOのリークに対抗する技術をもつことを可能にする。
図14は、局所発振器LOの周波数変化に応じて、端末4、5、6とI(78S)、Q(77S)出力のDCオフセットの変化を示す。同様に、出力I,QにおけるDCオフセットレベルは、局部発振器LOの周波数に関係なく、小さい。
2次の相互変調の削減
図15は、隣接のbi-toneチャネルの電力に応じた、ミキサーに起因する2次の相互変調のベースバンド積(product)を表す。図示されているように、rejection“ゲイン”、即ち、回路7による改善は大よそ20dBである。これにより、‘回路7を使った、3位相又は5ポートの回路3を持つZero−IF復調器’が、2次の相互変調レベル、IIP2、ミキサー32のそれの上の20dBを持つことが可能になる。
チャネルI,Q成分の位相シフト
チャンネル4、5、6の間の位相シフトが±γである限り、I、Qチャネルと間の位相は、一定であることが、理論的に、証明されている。図16は、等化前のアナログI、Qの間のアナログ位相シフトを示し、理論の有効性を実証している。位相シフトは、入力1におけるRF信号の異なる電力レベルの周波数の関数として測定される。図16によれば、位相シフトが、1.6GHzから2.8GHzの帯域で良好な安定を示すことを明かである。確かに、端子4、5、6のチャンネル間の位相シフトが、周波数の変化でわずかに変化しても、チャネルI,Qは、周波数変化があっても、信号の質を保持するために、十分位相シフトしている。この技法を使うと、2出力チャンネルを使って、極めて広帯域のゼロIF復調器を実現することができる。
復調品質
図17は、回路7の出力から復調したQPSK constellationを表している。図17を使うと、本発明の原理の有効性を確認することができる。受信信号の等化は、項μIとμQについて十分考慮されていた。その結果、constellationは極めてバランスがとれたものであった。座標±1、±1の4点の周りの領域は、決定時期(instant de decision)を示し、シンボル同期が良好に実行されたことを証明している。
EVM(Error Vector Magnitude)は、性能指数(figure de merit)として選択され、入力1における所定電力を持つRF信号の周波数の変化に対して、復調品質が判定される。図18は、constellation上で実行されたEVMの測定結果を示している。EVMは1.6GHz−2.8GHzの帯域で、良好な品質を保っている。
結論
測定結果によると、回路7を使って、5ポート、3相回路から信号を復調することができる。
回路7を使うと:
デジタルキャリブレーションステップを省略することができる。
演算ユニット(arithmetic unit)を使わずに、良好な係数を付与できる。
アナログデジタル変換を省略できる(3つの代わりに2つにできる)。
別の回路を使わずにDCオフセットを低減できる。
別の回路を使わずに、IMD2を低減できる。
ダイナミックレンジを改善できる。
周波数に応じて、I,Qチャネルの間で一定位相シフトを補償できる。
全ての帯域で、一定した復調品質を確保することができる。
回路7は、重み付け係数を制御する必要はない。
回路7は、入力1,2における信号に如何なる制限を課す必要はない。
回路7は、特定の、人間又はソフトウェアベースの操作を必要としない。
回路7は5ポート、3位相を使う回路に適用可能である。
回路7は、限定的な大きさを持つが、如何なる技術にも、容易に組み合わせられる。
付属書A
数学的に簡単化するために、式(10)、(11)、(12)から、端子4,5,6の電圧の平均をとると、Kの項が推定できる。次に電圧v(t)を除去し、最終的に次式が得られと仮定する。
Figure 2011530256
式(10)、(11)、(12)から次式が得られる。
Figure 2011530256
これら式を行列で表現すると、次のように表される。
Figure 2011530256
電圧viを使って、zとzを探す。行列式は次式で与えられる。
Figure 2011530256
n(t)は望ましくない信号である。重要なのは次式である。
Figure 2011530256
Figure 2011530256
Figure 2011530256
電力平衡を維持するために、回路3は、チャネル間の対称性を得るように設計される。図2、3のモデルで作成された項の関数として、これは次に等しい。
=A=A、および、B=B=B (A-17)
これらから、次式が得られる。
=R=R、および、S=S=S (A-18)
式(22)−(30)を考慮すると、
Figure 2011530256
《5ポート》又は《3相》回路3の受信機を使って、キャリブレーション演算では、既知の信号を回路1に入力し、“キャリブレーション定数r、s、t、r,s,tを推定するために、システムを解読する”操作を行う。但し、この操作後、“入力1に受信アンテナが存在する実システム(systeme reel)”において、それを使用する際に、チャネルによりもたらされる減衰及び位相シフトは、これら定数によって、考慮されない。その結果、等化と呼ばれる第2次キャリブレーションが全ての復調器で実行される。したがって、等化が次に実行されるから、回路3のキャリブレーション時には、振幅の訂正は必要ではない。なぜなら、それは等化のときに実行されるが、3相空間から2相空間への移行(transition)を可能にする関係式を決めることが重要であるからである。このように、式(A-20)から(A-25)における式において、変数Sはキャリブレーション ステップで除去される。したがって、
Figure 2011530256
Figure 2011530256
Figure 2011530256
Figure 2011530256
(31)と(51)から、
χ=sin(γ) (A-40)
Figure 2011530256
Figure 2011530256
Figure 2011530256
実証されているように、Cは、定数r、s、t、r,s,tにより形成される行列の回転に対応している。それは、等化プロセスにおいて考慮される。従って、C=0であることが正しいとされる。
′=−1 (A-54)
′=2 (A-55)
′=−1 (A-56)
注:γ、出力信号の位相シフトに関係なく、これら値は、決定される。
Figure 2011530256
注:これら値はtan(γ/2)の関数として線形である。
項tan(γ/2)は、3つの定数に現れるから、z(μQ(14)において考慮されている)に対する係数である。従って、等化プロセス時に、推定することができる。最終的に、γ、キャリブレーション定数に関係なく、最も単純で一般化された式を得ることができる。
′=−1 (A-60)
′=2 (A-61)
′=−1 (A-62)
Q′=−1 (A-63)
Q′=0 (A-64)
Q′=−1 (A-65)
Figure 2011530256
付属書B
これら最後の式による仮定を設けなければ、DCオフセット(KとK)のようなノイズ項(termes perturbateurs)及びIMD2(RとR)の項が、良好な場合(チャネルが対称的である)、除去される。そうでない場合(チャネルが非対称である場合)、それらは極めて小さい。図7から15の測定は、これが正しいことを実証している。30dBのオーダーのDCオフセットの除去(rejection)および20dBオーダーのIMD2の除去が得られる。
DCオフセットの除去はこの原理に基づく解法の1つであり、それにより、ダイナミックレンジを損なうことなく、復調器の出力においてビデオアンプを使うことができる。アルゴリズムの追加のないので、IMD2の削減は、この技術の利点である。
本発明の別の利点は、アナログデジタル変換器のユニット単位数の削減である。チャネルIとQの直交(90°)条件に対する別の利点がある。それを説明するためには、数学の演算を行う必要がある。
回路7の出力における有用な信号を考える。
I′(t)=zI″(t)+N、及び、z′(t)=z″(t)+N (B-1)
但し、
Figure 2011530256
I、はノイズ信号で、除去すべきものである。
ベクトル形式で、次のように表現される。
Figure 2011530256
Figure 2011530256
Figure 2011530256
Figure 2011530256
Figure 2011530256
Figure 2011530256
この最後の式で、チャネルIとQの直交性を確保するためには、(B-9)の条件に応えるだけで十分である。このためには、技術的に、5ポートが位相的に対称であり、チャネルi=3のゲインが、チャネルi=5のゲインと同一である必要がある。参考文献の多数の5ポートの構成はこの条件を満たしており、特に、リング状の5ポートはこの条件を満たす5ポートの例である。
従って、本発明の原理を使って、ベクトル基底の位相は、復調器の出力における周波数fcに応じて変化するけれども、位相の変化が次条件を満たす間は、チャネルIは、チャネルQに対して直交している。
|φ(fc)−φ(fc)|=|φ(fc)−φ(fc)| (B−10)
このことは、図16で示す測定結果により証明されている。

Claims (11)

  1. 直交復調の2成分を出力するために、ベースバンド信号の位相が相互に位相シフトしている3成分の復調回路であって、次を有することを特徴とする復調回路。
    ・前記3成分をそれぞれ受信するように構成されている、3つの回路入力(4,5,6)、
    ・第1および第2加算回路(77,78)、
    ・入力において、3つの回路入力(4,5,6)に接続し、出力では、第1及び第2加算回路(77,78)の入力に接続される、‘所定の重みを以って、加算器の各入力に、前記3成分の特定の1つを送信するための’重み付け回路(71,72,73,74,75,76)のバンク(70:banc)であって、前記重み付けは、第1および第2の加算回路(77,78)が、直交復調の2つの成分(I,Q)を出力するように選択されるバンク。
  2. 少なくとも第1及び第2の加算回路(77,78)が、3つの重み付け回路(74,75,76)の入力に接続されている請求項1に記載の回路。
  3. 第1及び第2の加算回路(77,78)が、3つの重み付け回路(71,72,73及び74,75,76)の入力に接続されている請求項2に記載の回路。
  4. 前記バンク(70)が、6つの重み付け回路を有している請求項1乃至3のいずれか1項に記載の回路。
  5. 前記重み付け回路が、各々予め決められた1つの重み付け係数を有する請求項1乃至4のいずれか1項に記載の回路。
  6. 第1加算回路(77)が、第1及び第5の重み付け回路(71,75)を介して前記2つの回路入力(4,6)に、それぞれ、反転して、及び直接に接続された第1及び第2入力を有する第1オペアンプ(AO1)を有する請求項1乃至5のいずれか1項に記載の回路。
  7. 更に、第1オペアンプ(AO1)の前記入力の1つが、第3の重み付け回路(73)を介して前記回路入力の第2入力(5)に接続している請求項6に記載の回路。
  8. 第2加算回路(78)が、加算器入力が第2と第6の重み付け回路(72,76)を介して2つの回路入力(4,6)に接続する第2オペアンプ(AO2)を有し、及び、
    第3オペアンプ(AO3)が、第4の重み付け回路(74)を介して第2回路入力(5)に接続し、更に、第7重み付け回路(79)を介して、第2オペアンプ(AO2)の出力に接続する加算器入力を有している請求項1乃至7のいずれか1項に記載の回路。
  9. 第4重み付け回路(74)が、実質的に、第7重み付け回路(79)の重み係数値の2倍の値の重み係数をもつ請求項8の回路。
  10. 請求項1ないし9のいずれか1項に記載の回路を有する出力段を持つ復調器。
  11. 直交する、2つの復調成分(I,Q)を出力するために、1つのベースバンド信号の、相互に位相シフトした3成分(SO1,SO2,SO3)を復調する復調方法であって、次の特徴を持つ復調方法。
    ・相互に位相シフトしている前記3成分(SO1,SO2,SO3)を受信するステップ。これらの一つの重み付けが行われる。
    ・直交する、前記2復調成分(I,Q)をそれぞれ出力するために、上記重み付けされた信号の第1及び第2加算を実行するステップ。
JP2011521611A 2008-08-05 2009-07-29 復調回路 Pending JP2011530256A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0804460 2008-08-05
FR0804460A FR2934934B1 (fr) 2008-08-05 2008-08-05 Circuit de demodulation
PCT/FR2009/000949 WO2010015739A2 (fr) 2008-08-05 2009-07-29 Circuit de démodulation

Publications (1)

Publication Number Publication Date
JP2011530256A true JP2011530256A (ja) 2011-12-15

Family

ID=40863544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011521611A Pending JP2011530256A (ja) 2008-08-05 2009-07-29 復調回路

Country Status (5)

Country Link
US (1) US8324963B2 (ja)
EP (1) EP2311183B1 (ja)
JP (1) JP2011530256A (ja)
FR (1) FR2934934B1 (ja)
WO (1) WO2010015739A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9203664B2 (en) * 2012-02-22 2015-12-01 Broadcom Corporation Measurement of intermodulation products of digital signals

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63123274A (ja) * 1986-11-12 1988-05-27 Matsushita Electric Ind Co Ltd 色調整装置
JPH02205987A (ja) * 1989-02-03 1990-08-15 Mitsubishi Electric Corp 演算処理システム
JPH05268086A (ja) * 1991-11-22 1993-10-15 Fr Telecom ニューロンアナログ・ディジタル変換器
JPH1041860A (ja) * 1996-07-22 1998-02-13 Kokusai Electric Co Ltd エコーキャンセラ
JP2002520977A (ja) * 1998-07-16 2002-07-09 アイエフアール・リミテッド Iq変調器における歪み補償装置及び方法
JP2003504774A (ja) * 1998-10-07 2003-02-04 アトメル・コーポレイション 集積化オーディオミキサ
JP2007043290A (ja) * 2005-08-01 2007-02-15 Toshiba Corp 乗算器及びこれを用いる無線通信装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095536A (en) * 1990-03-23 1992-03-10 Rockwell International Corporation Direct conversion receiver with tri-phase architecture
US6335952B1 (en) * 1998-07-24 2002-01-01 Gct Semiconductor, Inc. Single chip CMOS transmitter/receiver
JP2006510264A (ja) * 2002-12-11 2006-03-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 3相ミキサーシステム
JP2006513665A (ja) * 2003-01-28 2006-04-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 3相ミキサシステム
JP4030482B2 (ja) * 2003-08-18 2008-01-09 シャープ株式会社 I/q復調回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63123274A (ja) * 1986-11-12 1988-05-27 Matsushita Electric Ind Co Ltd 色調整装置
JPH02205987A (ja) * 1989-02-03 1990-08-15 Mitsubishi Electric Corp 演算処理システム
JPH05268086A (ja) * 1991-11-22 1993-10-15 Fr Telecom ニューロンアナログ・ディジタル変換器
JPH1041860A (ja) * 1996-07-22 1998-02-13 Kokusai Electric Co Ltd エコーキャンセラ
JP2002520977A (ja) * 1998-07-16 2002-07-09 アイエフアール・リミテッド Iq変調器における歪み補償装置及び方法
JP2003504774A (ja) * 1998-10-07 2003-02-04 アトメル・コーポレイション 集積化オーディオミキサ
JP2007043290A (ja) * 2005-08-01 2007-02-15 Toshiba Corp 乗算器及びこれを用いる無線通信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN5011011020; H PARK: 'UNIFIED DC OFFSET CANCELLATION AND I/Q REGENERATION WITH CARRIER PHASE RECOVERY 以下備考' PROCEEDINGS OF THE 37TH EUROPEAN MICROWAVE CONFERENCE , 20071001, P803-806 *

Also Published As

Publication number Publication date
WO2010015739A2 (fr) 2010-02-11
FR2934934B1 (fr) 2012-08-31
WO2010015739A3 (fr) 2010-12-16
US20110133830A1 (en) 2011-06-09
FR2934934A1 (fr) 2010-02-12
EP2311183A2 (fr) 2011-04-20
US8324963B2 (en) 2012-12-04
EP2311183B1 (fr) 2015-04-29

Similar Documents

Publication Publication Date Title
KR100466471B1 (ko) 집적수신기
US7856050B1 (en) Receiver and transmitter calibration to compensate for frequency dependent I/Q imbalance
EP1529338B1 (en) Improved mixers with a plurality of local oscillators and systems based thereon
US8649464B2 (en) Quadrature receiver and method of compensating for I/Q imbalance using a calibration signal
EP2896147B1 (en) Method and apparatus for providing an enhanced zero-if receiver architecture for a wireless communications system
US8406344B2 (en) Compensator unit and compensation method for I/Q imbalance errors
EP2605464A1 (en) Voltage supply for I-Q mismatch calibration
US8867596B2 (en) Methods and apparatuses of calibrating I/Q mismatch in communication circuit
US20150350000A1 (en) Calibration method and calibration apparatus for calibrating mismatch between first signal path and second signal path of transmitter/receiver
EP1786097A1 (en) Receiver using DC Offset Adjustment for optimal IP2
US7920832B2 (en) Electrical device comprising analog frequency conversion circuitry and method for deriving characteristics thereof
US10111280B2 (en) Multi-carrier base station receiver
EP2779435B1 (en) Circuit architecture for I/Q mismatch mitigation in direct conversion
CN114465632A (zh) 多信道接收机及多信道接收方法
JP3429395B2 (ja) アナログ光信号伝送用適応等化器
Zhang et al. Concurrent dual-band receiver based on the multi-port correlator for wireless applications
Zhang et al. Concurrent dual-band low intermediate frequency receiver based on the multiport correlator and single local oscillator
Shabardin et al. The development of quadrature modulators and demodulators 1800 MHz–6 GHz with digital correction of parameters
US11356136B2 (en) Harmonic rejection in multiphase signals
EP3324540B1 (en) Apparatus and method for varying amplitude and phase of signals along multiple parallel signal paths
Dao et al. I/Q imbalance calibration method for 5G ultra-wideband transceivers
JP2011530256A (ja) 復調回路
Nezami Performance assessment of baseband algorithms for direct conversion tactical software defined receivers: I/Q imbalance correction, image rejection, DC removal, and channelization
CN108702166A (zh) 通信接收器中的iq耦合的数字补偿
Gao et al. Transceiver II: Receiver Architectures

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150804