JPH1041860A - エコーキャンセラ - Google Patents
エコーキャンセラInfo
- Publication number
- JPH1041860A JPH1041860A JP8209396A JP20939696A JPH1041860A JP H1041860 A JPH1041860 A JP H1041860A JP 8209396 A JP8209396 A JP 8209396A JP 20939696 A JP20939696 A JP 20939696A JP H1041860 A JPH1041860 A JP H1041860A
- Authority
- JP
- Japan
- Prior art keywords
- echo
- signal
- analog
- pseudo
- tap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【課題】インパルス応答時間の長い音響エコーをキャン
セルするための演算処理量の多い擬似エコーを生成する
回路規模を小さくし処理時間を短縮して低消費電力化を
図る。 【解決手段】送話信号と受話信号をそれぞれＡ／Ｄ変換
器２５，２６でディジタル化し、残留エコーのインパル
スレスポンスを推定してタップ係数を算出するタップ係
数修正量演算処理器６と安定化処理器７のみをディジタ
ル処理する。そのタップ係数によって重み付けを施し合
成して擬似エコーｂを求めるトランスバーサルフィルタ
演算をアナログ処理で行うことにより処理速度を高め
た。
セルするための演算処理量の多い擬似エコーを生成する
回路規模を小さくし処理時間を短縮して低消費電力化を
図る。 【解決手段】送話信号と受話信号をそれぞれＡ／Ｄ変換
器２５，２６でディジタル化し、残留エコーのインパル
スレスポンスを推定してタップ係数を算出するタップ係
数修正量演算処理器６と安定化処理器７のみをディジタ
ル処理する。そのタップ係数によって重み付けを施し合
成して擬似エコーｂを求めるトランスバーサルフィルタ
演算をアナログ処理で行うことにより処理速度を高め
た。
Description
【０００１】
【発明の属する技術分野】本発明は、エコーキャンセラ
に関し、特に、電話を用いて通話を行う拡声通信におい
て室内の反響によって廻り込む音響エコーを除去するた
めのエコーキャンセラに関するものである。
に関し、特に、電話を用いて通話を行う拡声通信におい
て室内の反響によって廻り込む音響エコーを除去するた
めのエコーキャンセラに関するものである。
【０００２】
【従来の技術】図９は電話網における回線エコーの説明
図である。電話による音声通信系において、長距離回線
は、図９に示すように両端の加入者回線は２本の線路で
送受を行う２線式回線であり、それらを結ぶ長距離回線
は信号の増幅の必要性から送受各々に別の線路を用いる
４線式回線で構成されている。２線式回線と４線式回線
の接続にはハイブリッドコイルＨが用いられるが、接続
点におけるインピーダンス不整合により受話信号の一部
が送話路へ漏れ込む。この反射がエコーと呼ばれる。通
話者は遅延を伴った自分のエコーを聞きながら話すこと
になり、話しづらく通話がスムーズに進まなくなる。
図である。電話による音声通信系において、長距離回線
は、図９に示すように両端の加入者回線は２本の線路で
送受を行う２線式回線であり、それらを結ぶ長距離回線
は信号の増幅の必要性から送受各々に別の線路を用いる
４線式回線で構成されている。２線式回線と４線式回線
の接続にはハイブリッドコイルＨが用いられるが、接続
点におけるインピーダンス不整合により受話信号の一部
が送話路へ漏れ込む。この反射がエコーと呼ばれる。通
話者は遅延を伴った自分のエコーを聞きながら話すこと
になり、話しづらく通話がスムーズに進まなくなる。
【０００３】また、テレビ会議や自動車電話でのハンズ
フリー通話などの拡声通信系の場合も、上記回線エコー
と同様に、スピーカからマイクロホンに廻り込む音響エ
コーが問題となる。図１０は音響エコーの説明図であ
る。音響エコーは、図１０に示すように、スピーカから
マイクロホンへの直接波と、室内の壁面等での多重反射
からもたらされる間接波すなわち残響とを重ね合わせた
ものである。音響エコーは単にエコーにとどまらずハウ
リング発生の原因にもなる。
フリー通話などの拡声通信系の場合も、上記回線エコー
と同様に、スピーカからマイクロホンに廻り込む音響エ
コーが問題となる。図１０は音響エコーの説明図であ
る。音響エコーは、図１０に示すように、スピーカから
マイクロホンへの直接波と、室内の壁面等での多重反射
からもたらされる間接波すなわち残響とを重ね合わせた
ものである。音響エコーは単にエコーにとどまらずハウ
リング発生の原因にもなる。
【０００４】従来、これらエコーの問題に対し、エコー
サプレッサが用いられてきた。エコーサプレッサは、ス
イッチ動作によりエコーを抑圧しているため、相手の音
声の一部が途切れたり、エコーが漏れたりする場合があ
り通話品質の面で劣化は避けられない。そこで、これら
の欠点を原理的に解決するため、近年ではエコーキャン
セラが用いられている。
サプレッサが用いられてきた。エコーサプレッサは、ス
イッチ動作によりエコーを抑圧しているため、相手の音
声の一部が途切れたり、エコーが漏れたりする場合があ
り通話品質の面で劣化は避けられない。そこで、これら
の欠点を原理的に解決するため、近年ではエコーキャン
セラが用いられている。
【０００５】図１１はエコーキャンセラの原理説明図で
ある。エコーキャンセラは、４線区間に挿入されて設置
局から加入者側をみたエコー路の伝達特性を適応的に推
定して擬似エコー信号を出力する擬似エコー発生器と、
実際のエコー信号を含んだ送話信号から擬似エコーを差
し引く減算器とから構成されている。擬似エコー発生器
としてはＦＩＲフィルタすなわちトランスバーサルフィ
ルタが用いられ、そのフィルタ係数の修正アルゴリズム
として学習同定法を用いたものが多く報告されている。
ある。エコーキャンセラは、４線区間に挿入されて設置
局から加入者側をみたエコー路の伝達特性を適応的に推
定して擬似エコー信号を出力する擬似エコー発生器と、
実際のエコー信号を含んだ送話信号から擬似エコーを差
し引く減算器とから構成されている。擬似エコー発生器
としてはＦＩＲフィルタすなわちトランスバーサルフィ
ルタが用いられ、そのフィルタ係数の修正アルゴリズム
として学習同定法を用いたものが多く報告されている。
【０００６】ここで、学習同定法のアルゴリズムについ
て簡単に説明する。ある時刻ｊにおける受話信号を
ｘj 、エコー路のインパルス応答をｇi （ｉ＝０，１，
２，…Ｎ−１）、擬似エコー発生器でのインパルス応答
の推定値をｇi j （ｉ＝０，１，２，…Ｎ−１）、とす
ると、エコー信号を含む送話側入力信号ｙj 、擬似エコ
ー信号ｚj 、送話側出力信号（誤差信号）ｅj はそれぞ
れ次式で与えられる。
て簡単に説明する。ある時刻ｊにおける受話信号を
ｘj 、エコー路のインパルス応答をｇi （ｉ＝０，１，
２，…Ｎ−１）、擬似エコー発生器でのインパルス応答
の推定値をｇi j （ｉ＝０，１，２，…Ｎ−１）、とす
ると、エコー信号を含む送話側入力信号ｙj 、擬似エコ
ー信号ｚj 、送話側出力信号（誤差信号）ｅj はそれぞ
れ次式で与えられる。
【０００７】
【数１】 ここで、ｎj はエコー路で加わった雑音（や、近端話者
の音声）である。
の音声）である。
【０００８】擬似エコー路のインパルス応答ｈi j の推
定値は次のように逐次的に求められる。
定値は次のように逐次的に求められる。
【０００９】
【数２】 ここでＫは修正係数で、あり０＜Ｋ＜２が安定条件であ
る。Ｎはタップ数である。
る。Ｎはタップ数である。
【００１０】図１２は従来のエコーキャンセラの構成例
図であり、回線エコーを除去するために用いられている
エコーキャンセラである。図において、１，９は入力送
話信号ａ，入力受話信号ｄをディジタル変換するＡ／Ｄ
変換器、２はエコーを含んだディジタル送話信号ａ’か
ら擬似エコー信号ｂ’を減算する減算器、３は擬似エコ
ー発生器、４は係数レジスタ、５はトランスバーサルフ
ィルタ、６はタップ係数修正量演算処理器、７は安定化
処理器、８，１０はディジタル送話信号ｅ，ディジタル
受話信号ｆをアナログ変換して出力するＤ／Ａ変換器で
ある。この回路全体は、破線で囲ったようにＤＳＰ（デ
ィジタルシグナルプロセッサ：ディジタル信号処理器）
で処理されている。
図であり、回線エコーを除去するために用いられている
エコーキャンセラである。図において、１，９は入力送
話信号ａ，入力受話信号ｄをディジタル変換するＡ／Ｄ
変換器、２はエコーを含んだディジタル送話信号ａ’か
ら擬似エコー信号ｂ’を減算する減算器、３は擬似エコ
ー発生器、４は係数レジスタ、５はトランスバーサルフ
ィルタ、６はタップ係数修正量演算処理器、７は安定化
処理器、８，１０はディジタル送話信号ｅ，ディジタル
受話信号ｆをアナログ変換して出力するＤ／Ａ変換器で
ある。この回路全体は、破線で囲ったようにＤＳＰ（デ
ィジタルシグナルプロセッサ：ディジタル信号処理器）
で処理されている。
【００１１】エコーキャンセラをハードウェアの観点か
ら眺めると、エコー消去という目的は同一であっても、
適用目的によっては要求される性能が大きく異なる。電
話回線の２線４線変換点におけるインピーダンス不整合
によって生じる回線エコーは数十ｍｓ程度であるのに比
べ、音響エコーはスピーカとマイクロホン間の信号伝搬
速度が非常に遅い音響的廻り込み信号を対象としている
ため消去すべきエコー路のインパルス応答時間は２百数
十ｍｓにわたる場合もある。
ら眺めると、エコー消去という目的は同一であっても、
適用目的によっては要求される性能が大きく異なる。電
話回線の２線４線変換点におけるインピーダンス不整合
によって生じる回線エコーは数十ｍｓ程度であるのに比
べ、音響エコーはスピーカとマイクロホン間の信号伝搬
速度が非常に遅い音響的廻り込み信号を対象としている
ため消去すべきエコー路のインパルス応答時間は２百数
十ｍｓにわたる場合もある。
【００１２】従って、エコーキャンセラの設計におい
て、エコー消去の対象となるエコー路の最大インパルス
応答時間Ｄを推定する必要がある。そして、エコーキャ
ンセラの擬似エコー路の最大インパルス応答時間は、推
定されたエコー路の最大インパルス応答時間Ｄに等しい
か、またはそれをカバーするように設計しなければなら
ない。エコーキャンセラの擬似エコー路（発生器）３を
トランスバーサルフィルタ５で構成する場合において、
最大インパルス応答時間をＤに等しく選び、トランスバ
ーサルフィルタのタップ数をＮ，タップ時間間隔をＴと
した時、次式が成立する。
て、エコー消去の対象となるエコー路の最大インパルス
応答時間Ｄを推定する必要がある。そして、エコーキャ
ンセラの擬似エコー路の最大インパルス応答時間は、推
定されたエコー路の最大インパルス応答時間Ｄに等しい
か、またはそれをカバーするように設計しなければなら
ない。エコーキャンセラの擬似エコー路（発生器）３を
トランスバーサルフィルタ５で構成する場合において、
最大インパルス応答時間をＤに等しく選び、トランスバ
ーサルフィルタのタップ数をＮ，タップ時間間隔をＴと
した時、次式が成立する。
【００１３】
【数３】Ｄ＝Ｎ×Ｔ （６）
【００１４】
【発明が解決しようとする課題】従って、消去すべきエ
コー路の最大インパルス応答時間Ｄとタップ時間間隔Ｔ
が与えられると、エコーキャンセラのタップ数Ｎは
（６）式から求められる。回線エコーの場合の例とし
て、インパルス応答時間Ｄが４０ｍｓ、タップ時間間隔
Ｔが１２５μｓの時、タップ数Ｎは３２０タップとな
る。一方、音響エコーの場合の例として、インパルス応
答時間Ｄが２５０ｍｓ、タップ時間間隔Ｔが１２５μｓ
の時、タップ数Ｎは２０００タップとなる。これはハー
ドウェアの処理量で比較すると回線エコーの場合の４〜
５倍になる。すなわち、従来の回路において積和演算を
行うトランスバーサルフィルタは、タップ数に比例して
演算量が増加する。そのため音響エコーの場合は、従来
のトランスバーサルフィルタを実現しているＤＳＰの回
路規模が大きく、処理時間が長くかかり、消費電力も多
いという問題が生じている。
コー路の最大インパルス応答時間Ｄとタップ時間間隔Ｔ
が与えられると、エコーキャンセラのタップ数Ｎは
（６）式から求められる。回線エコーの場合の例とし
て、インパルス応答時間Ｄが４０ｍｓ、タップ時間間隔
Ｔが１２５μｓの時、タップ数Ｎは３２０タップとな
る。一方、音響エコーの場合の例として、インパルス応
答時間Ｄが２５０ｍｓ、タップ時間間隔Ｔが１２５μｓ
の時、タップ数Ｎは２０００タップとなる。これはハー
ドウェアの処理量で比較すると回線エコーの場合の４〜
５倍になる。すなわち、従来の回路において積和演算を
行うトランスバーサルフィルタは、タップ数に比例して
演算量が増加する。そのため音響エコーの場合は、従来
のトランスバーサルフィルタを実現しているＤＳＰの回
路規模が大きく、処理時間が長くかかり、消費電力も多
いという問題が生じている。
【００１５】本発明は、上記の事情に鑑みてなされたも
ので、インパルス応答時間の長い音響エコーのキャンセ
ルを対象とし、積和演算を高速に実行できるアナログ回
路をトランスバーサルフィルタ演算に用いることで、擬
似エコーの生成を高速に実行でき、回線規模が小さく消
費電力の少ないエコーキャンセラを提供することを目的
とする。
ので、インパルス応答時間の長い音響エコーのキャンセ
ルを対象とし、積和演算を高速に実行できるアナログ回
路をトランスバーサルフィルタ演算に用いることで、擬
似エコーの生成を高速に実行でき、回線規模が小さく消
費電力の少ないエコーキャンセラを提供することを目的
とする。
【００１６】
【課題を解決するための手段】本発明のエコーキャンセ
ラは、音響エコーが重畳されたアナログ入力送話信号か
ら擬似エコー信号を差し引いて送話信号を出力するアナ
ログ減算器と、該アナログ減算器の出力をディジタル変
換する第１のＡ／Ｄ変換器と、通話相手からのアナログ
入力受話信号をディジタル変換する第２のＡ／Ｄ変換器
と、該第１のＡ／Ｄ変換器と第２のＡ／Ｄ変換器のディ
ジタル出力から残留エコーのインパルスレスポンスを推
定しタップ係数を算出するタップ係数算出器と、前記ア
ナログ入力受話信号をシフトレジスタで遅延させて得ら
れる複数のタップ出力を前記タップ係数算出器から得ら
れるタップ係数によって重み付けした後加算した重み付
け合成出力を前記擬似エコーとして前記アナログ減算器
に入力する擬似エコー発生器とが備えられたことを特徴
とするものである。
ラは、音響エコーが重畳されたアナログ入力送話信号か
ら擬似エコー信号を差し引いて送話信号を出力するアナ
ログ減算器と、該アナログ減算器の出力をディジタル変
換する第１のＡ／Ｄ変換器と、通話相手からのアナログ
入力受話信号をディジタル変換する第２のＡ／Ｄ変換器
と、該第１のＡ／Ｄ変換器と第２のＡ／Ｄ変換器のディ
ジタル出力から残留エコーのインパルスレスポンスを推
定しタップ係数を算出するタップ係数算出器と、前記ア
ナログ入力受話信号をシフトレジスタで遅延させて得ら
れる複数のタップ出力を前記タップ係数算出器から得ら
れるタップ係数によって重み付けした後加算した重み付
け合成出力を前記擬似エコーとして前記アナログ減算器
に入力する擬似エコー発生器とが備えられたことを特徴
とするものである。
【００１７】
【発明の実施の形態】本発明では、上記課題を解決する
ために、従来トランスバーサルフィルタをＤＳＰ等のデ
ィジタル信号処理で実現していたものを、アナログ回路
で処理することによって高速に擬似エコーを生成できる
ようにしたので、回路規模も小さく済み、消費電力も抑
えられるようになった。
ために、従来トランスバーサルフィルタをＤＳＰ等のデ
ィジタル信号処理で実現していたものを、アナログ回路
で処理することによって高速に擬似エコーを生成できる
ようにしたので、回路規模も小さく済み、消費電力も抑
えられるようになった。
【００１８】すなわち、本発明は、アナログ送話信号か
らアナログ擬似エコーを減算するアナログ減算器と、擬
似エコーが減算された送話信号を出力するとともに、デ
ィジタル信号に変換した送話信号から残留エコーのイン
パルスレスポンスを推定しタップ係数を算出するタップ
係数算出手段と、アナログ受話信号を遅延させるシフト
レジスタの各タップから出力されるディジタル信号をタ
ップ係数で重み付けして合成演算を行い擬似エコーを生
成して減算器に与えるように構成したエコーキャンセラ
である。
らアナログ擬似エコーを減算するアナログ減算器と、擬
似エコーが減算された送話信号を出力するとともに、デ
ィジタル信号に変換した送話信号から残留エコーのイン
パルスレスポンスを推定しタップ係数を算出するタップ
係数算出手段と、アナログ受話信号を遅延させるシフト
レジスタの各タップから出力されるディジタル信号をタ
ップ係数で重み付けして合成演算を行い擬似エコーを生
成して減算器に与えるように構成したエコーキャンセラ
である。
【００１９】
【実施例】図１は本発明の実施例を示す回路構成例図で
あり、アナログ重み付け合成器２４とアナログ減算器２
１を用いたエコーキャンセラである。図において、本発
明では、タップ係数修正量演算処理器６と安定化処理器
７のみをディジタル信号処理器でディジタル処理し、減
算器２１と擬似エコー発生器２２の重み付け合成器２４
をアナログ処理するように構成したことを要旨とするも
のである。
あり、アナログ重み付け合成器２４とアナログ減算器２
１を用いたエコーキャンセラである。図において、本発
明では、タップ係数修正量演算処理器６と安定化処理器
７のみをディジタル信号処理器でディジタル処理し、減
算器２１と擬似エコー発生器２２の重み付け合成器２４
をアナログ処理するように構成したことを要旨とするも
のである。
【００２０】図１に示した本発明の実施例の動作を説明
する。本実施例の回路素子は８ｋＨｚのシステムクロッ
クＣＫで動作することとする。まず、送話信号ａは、減
算器２１によって擬似エコーｂが差し引かれて残留エコ
ーを含んだ送話信号ｃが出力される。動作開始直後は擬
似エコーｂが生成されていないため、エコーを含んだ送
話信号ａがそのまま出力ｃとして出力される。
する。本実施例の回路素子は８ｋＨｚのシステムクロッ
クＣＫで動作することとする。まず、送話信号ａは、減
算器２１によって擬似エコーｂが差し引かれて残留エコ
ーを含んだ送話信号ｃが出力される。動作開始直後は擬
似エコーｂが生成されていないため、エコーを含んだ送
話信号ａがそのまま出力ｃとして出力される。
【００２１】次に、減算器２１から出力される送話信号
ｃはＡ／Ｄ変換器２５によってＡ／Ｄ変換されタップ修
正量演算処理器６に入力される。同時に、受話信号入力
ｄもＡ／Ｄ変換器２６でディジタル変換されタップ修正
量演算処理器６に入力される。入力されたそれぞれの信
号ｅ，ｆから学習同定法などによってタップ係数、すな
わちエコー路のインパルスレスポンスが求められる。次
に、安定化処理器７によってタップ修正量演算処理器６
によって求められたタップ係数がエコー路からの外部雑
音などの影響によって生じる誤差を一方向に蓄積しない
ように制御する。
ｃはＡ／Ｄ変換器２５によってＡ／Ｄ変換されタップ修
正量演算処理器６に入力される。同時に、受話信号入力
ｄもＡ／Ｄ変換器２６でディジタル変換されタップ修正
量演算処理器６に入力される。入力されたそれぞれの信
号ｅ，ｆから学習同定法などによってタップ係数、すな
わちエコー路のインパルスレスポンスが求められる。次
に、安定化処理器７によってタップ修正量演算処理器６
によって求められたタップ係数がエコー路からの外部雑
音などの影響によって生じる誤差を一方向に蓄積しない
ように制御する。
【００２２】次に、タップ係数を係数レジスタ２３に入
力する。次に、受話信号ｄと係数レジスタ２３に格納さ
れているタップ係数を同時に重み付け合成器２４に入力
する。重み付け合成器２４はトランスバーサルフィルタ
演算を実行し、擬似エコーｂを生成する。次に、アナロ
グ減算器２１によって入力送話信号ａから擬似エコーｂ
を差し引く。この一連の処理を繰り返すことで、エコー
を含んだ送話信号からエコーを取り除くことができる。
力する。次に、受話信号ｄと係数レジスタ２３に格納さ
れているタップ係数を同時に重み付け合成器２４に入力
する。重み付け合成器２４はトランスバーサルフィルタ
演算を実行し、擬似エコーｂを生成する。次に、アナロ
グ減算器２１によって入力送話信号ａから擬似エコーｂ
を差し引く。この一連の処理を繰り返すことで、エコー
を含んだ送話信号からエコーを取り除くことができる。
【００２３】図２は、本発明の要部をなす図１に示した
アナログ回路で構成された重み付け合成器２４の回路例
図である。本回路は積和演算が高速に実行できる回路で
ある。図において、３１は複数の遅延器（シフトレジス
タ）からなる遅延回路、３２は重み付け器、３３は加算
器である。
アナログ回路で構成された重み付け合成器２４の回路例
図である。本回路は積和演算が高速に実行できる回路で
ある。図において、３１は複数の遅延器（シフトレジス
タ）からなる遅延回路、３２は重み付け器、３３は加算
器である。
【００２４】ここで、重み付け合成器２４について簡単
に説明する。まず遅延回路３１について説明する。遅延
回路３１はアナログシフトレジスタによって構成されて
いる。図３はアナログシフトレジスタの構成例図であ
る。アナログシフトレジスタはバッファ４０と、サンプ
ルホールド回路４１〜４３とで構成されており、ＴＰ1
〜ＴＰn はシフトした信号（タップ出力）の出力端子で
ある。受話信号ｄは、バッファ４０を経由して１段目の
サンプルホールド回路４１に入力される。１段目のサン
プルホールド回路４１ではクロックＣＫの立ち上がりに
同期して入力信号をサンプル保持しタップ出力端子ＴＰ
1 に出力する。２段目のサンプルホールド回路４２も同
様に前段のサンプルホールド回路４１の出力をサンプル
して、１クロック遅らせて次段とＴＰ2 に出力してい
る。３段目以降も同様に１段について１クロックずつ信
号をシフトさせｎ段のアナログシフトレジスタとして動
作し、ＴＰ3 〜ＴＰn に出力する。
に説明する。まず遅延回路３１について説明する。遅延
回路３１はアナログシフトレジスタによって構成されて
いる。図３はアナログシフトレジスタの構成例図であ
る。アナログシフトレジスタはバッファ４０と、サンプ
ルホールド回路４１〜４３とで構成されており、ＴＰ1
〜ＴＰn はシフトした信号（タップ出力）の出力端子で
ある。受話信号ｄは、バッファ４０を経由して１段目の
サンプルホールド回路４１に入力される。１段目のサン
プルホールド回路４１ではクロックＣＫの立ち上がりに
同期して入力信号をサンプル保持しタップ出力端子ＴＰ
1 に出力する。２段目のサンプルホールド回路４２も同
様に前段のサンプルホールド回路４１の出力をサンプル
して、１クロック遅らせて次段とＴＰ2 に出力してい
る。３段目以降も同様に１段について１クロックずつ信
号をシフトさせｎ段のアナログシフトレジスタとして動
作し、ＴＰ3 〜ＴＰn に出力する。
【００２５】図４は図３に示したサンプルホールド回路
とバッファの回路例図であり、（Ａ）はサンプルホール
ド回路の構成例を、（Ｂ），（Ｃ）はバッファの構成例
を示している。図４（Ａ）はバッファ２０１，２０４，
２０７とクロックＣＫがＬ（ロー）の時にＯＮになりＨ
（ハイ）の時にＯＦＦになるスイッチ２０２と、ＣＫが
Ｈの時にＯＮになりＬの時にＯＦＦになるスイッチ２０
５と、コンデンサ２０３，２０６とで構成されている。
とバッファの回路例図であり、（Ａ）はサンプルホール
ド回路の構成例を、（Ｂ），（Ｃ）はバッファの構成例
を示している。図４（Ａ）はバッファ２０１，２０４，
２０７とクロックＣＫがＬ（ロー）の時にＯＮになりＨ
（ハイ）の時にＯＦＦになるスイッチ２０２と、ＣＫが
Ｈの時にＯＮになりＬの時にＯＦＦになるスイッチ２０
５と、コンデンサ２０３，２０６とで構成されている。
【００２６】図５は、図４（Ａ）のサンプルホールド回
路の動作を説明する波形例図である。入力信号Ｓinはバ
ッファ２０１を経由し、クロックＣＫがＬでスイッチ２
０２がＯＮの時はコンデンサ２０３に信号が伝達され、
クロックＣＫがＨでスイッチ２０２がＯＦＦになるとコ
ンデンサ２０３に入力された信号は保持される。このと
きの入力信号Ｓinに対するコンデンサ２０３の動作をバ
ッファ２０４を経由した出力をＡ点としている。同様に
クロックＣＫがＨでスイッチ２０５がＯＮの時はコンデ
ンサ２０６に信号が伝達され、クロックＣＫがＬでスイ
ッチ２０５がＯＦＦになるとコンデンサ２０６に入力さ
れた信号は保持され、バッファ２０７を経由して出力信
号Ｓout となる。
路の動作を説明する波形例図である。入力信号Ｓinはバ
ッファ２０１を経由し、クロックＣＫがＬでスイッチ２
０２がＯＮの時はコンデンサ２０３に信号が伝達され、
クロックＣＫがＨでスイッチ２０２がＯＦＦになるとコ
ンデンサ２０３に入力された信号は保持される。このと
きの入力信号Ｓinに対するコンデンサ２０３の動作をバ
ッファ２０４を経由した出力をＡ点としている。同様に
クロックＣＫがＨでスイッチ２０５がＯＮの時はコンデ
ンサ２０６に信号が伝達され、クロックＣＫがＬでスイ
ッチ２０５がＯＦＦになるとコンデンサ２０６に入力さ
れた信号は保持され、バッファ２０７を経由して出力信
号Ｓout となる。
【００２７】図４（Ｂ），（Ｃ）はバッファ４０の構成
例であり、（Ｂ）はオペアンプ３０１を用いたボルテー
ジホロワ回路、（Ｃ）はインピーダンス素子４０１，４
０２とオペアンプ４０３で構成した反転バッファであ
る。これらバッファとサンプルホールド回路は、ともに
公知の技術として知られている。サンプルホールド回路
は、これら公知の技術を組み合わせることにより容易に
構成が可能である。
例であり、（Ｂ）はオペアンプ３０１を用いたボルテー
ジホロワ回路、（Ｃ）はインピーダンス素子４０１，４
０２とオペアンプ４０３で構成した反転バッファであ
る。これらバッファとサンプルホールド回路は、ともに
公知の技術として知られている。サンプルホールド回路
は、これら公知の技術を組み合わせることにより容易に
構成が可能である。
【００２８】図６は図２に示した複数の重み付け器３２
のそれぞれの回路例図である。図中の、Ｚi （ｉ＝１，
２，…，ｎ）は入力側のインピーダンスであり、（７）
式に示すようにコンデンサで構成される。
のそれぞれの回路例図である。図中の、Ｚi （ｉ＝１，
２，…，ｎ）は入力側のインピーダンスであり、（７）
式に示すようにコンデンサで構成される。
【００２９】
【数４】
【００３０】ここで、ｎはＡ／Ｄ変換器の量子化ビット
数に対応し、ｎ＝１６とする。各コンデンサＣi （ｉ＝
１，２，…，ｎ）の容量は重み付けデータのＭＳＢに近
いほど大きな値を持っている。１６ビットの重み付けデ
ータの各ビットの値によりスイッチをＯＮ／ＯＦＦす
る。これにより、Ｚｉ（ｉ＝１，２，…，ｎ）またはＣ
ｉ（ｉ＝１，２，…，ｎ）の総和の値を制御する。帰還
インピーダンスＺｆは（８）式で表現される。
数に対応し、ｎ＝１６とする。各コンデンサＣi （ｉ＝
１，２，…，ｎ）の容量は重み付けデータのＭＳＢに近
いほど大きな値を持っている。１６ビットの重み付けデ
ータの各ビットの値によりスイッチをＯＮ／ＯＦＦす
る。これにより、Ｚｉ（ｉ＝１，２，…，ｎ）またはＣ
ｉ（ｉ＝１，２，…，ｎ）の総和の値を制御する。帰還
インピーダンスＺｆは（８）式で表現される。
【００３１】
【数５】 この重み付け器３２の利得Ｇは（９）式で示される。
【００３２】
【数６】
【００３３】図７は図２の加算器３３の回路例図であ
り、重み付け器３２で重み付けされた出力は、図７の加
算器３２で合成され重み付け合成出力、すなわち擬似エ
コーｂを得る。
り、重み付け器３２で重み付けされた出力は、図７の加
算器３２で合成され重み付け合成出力、すなわち擬似エ
コーｂを得る。
【００３４】次に、図１の減算器２１について説明す
る。減算器２１はアナログ回路によって実現されてい
る。図８はアナログ減算器２１の構成例図である。アナ
ログ減算器２１はオペアンプで構成できる公知の技術と
して知られている。この回路の出力電圧ＶOUT （＝送話
信号ｃ）は（１０）式で表される。
る。減算器２１はアナログ回路によって実現されてい
る。図８はアナログ減算器２１の構成例図である。アナ
ログ減算器２１はオペアンプで構成できる公知の技術と
して知られている。この回路の出力電圧ＶOUT （＝送話
信号ｃ）は（１０）式で表される。
【００３５】
【数７】 となり減算器が構成できる。
【００３６】
【発明の効果】以上述べたように、本発明によれば、エ
コーを伴った送話信号ａからエコーを取り除くエコーキ
ャンセラを構成する場合において、アナログ回路を用い
ることで、残響時間が多く膨大なタップ長を要する音響
エコーをキャンセルする場合でも、タップ長に起因する
演算処理量の増加が少なく処理時間を短縮でき、消費電
力も抑えられるので実用上の効果は大きい。
コーを伴った送話信号ａからエコーを取り除くエコーキ
ャンセラを構成する場合において、アナログ回路を用い
ることで、残響時間が多く膨大なタップ長を要する音響
エコーをキャンセルする場合でも、タップ長に起因する
演算処理量の増加が少なく処理時間を短縮でき、消費電
力も抑えられるので実用上の効果は大きい。
【図１】本発明の実施例を示すブロック図である。
【図２】本発明の要部をなすアナログ重み付け合成器の
回路構成例図である。
回路構成例図である。
【図３】本発明のアナログ遅延回路の構成例図である。
【図４】本発明の遅延器の構成例及びバッファの構成例
図である。
図である。
【図５】図４の回路の動作波形例図である。
【図６】本発明の重み付け器の回路例図である。
【図７】本発明の重み付け器の出力加算器の回路例図で
ある。
ある。
【図８】本発明のアナログ減算器の回路例図である。
【図９】電話網における回線エコーの説明図である。
【図１０】拡声系通信における音響エコーの説明図であ
る。
る。
【図１１】エコーキャンセラの原理説明図である。
【図１２】従来の回線エコーキャンセラの回路構成例図
である。
である。
１，９ Ａ／Ｄ変換器 ２ 減算器 ３ 擬似エコー発生器 ４ 係数レジスタ ５ トランスバーサルフィルタ ６ タップ係数修正量演算処理器 ７ 安定化処理器 ８，１０ Ｄ／Ａ変換器 ２１ アナログ減算器 ２２ 擬似エコー発生器 ２３ 係数レジスタ ２４ 重み付け合成器 ２５ Ａ／Ｄ変換器 ２６ Ａ／Ｄ変換器 ３１ 遅延回路 ３２ 重み付け器 ３３ 加算器 ４０ バッファ ４１，４２，４３ サンプルホールド回路（遅延器）
Claims (1)
- 【請求項１】 音響エコーが重畳されたアナログ入力送
話信号から擬似エコー信号を差し引いて送話信号を出力
するアナログ減算器と、 該アナログ減算器の出力をディジタル変換する第１のＡ
／Ｄ変換器と、 通話相手からのアナログ入力受話信号をディジタル変換
する第２のＡ／Ｄ変換器と、 該第１のＡ／Ｄ変換器と第２のＡ／Ｄ変換器のディジタ
ル出力から残留エコーのインパルスレスポンスを推定し
タップ係数を算出するタップ係数算出器と、 前記アナログ入力受話信号をシフトレジスタで遅延させ
て得られる複数のタップ出力を前記タップ係数算出器か
ら得られるタップ係数によって重み付けした後加算した
重み付け合成出力を前記擬似エコーとして前記アナログ
減算器に入力する擬似エコー発生器とが備えられたこと
を特徴とするエコーキャンセラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8209396A JPH1041860A (ja) | 1996-07-22 | 1996-07-22 | エコーキャンセラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8209396A JPH1041860A (ja) | 1996-07-22 | 1996-07-22 | エコーキャンセラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041860A true JPH1041860A (ja) | 1998-02-13 |
Family
ID=16572211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8209396A Pending JPH1041860A (ja) | 1996-07-22 | 1996-07-22 | エコーキャンセラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041860A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011530256A (ja) * | 2008-08-05 | 2011-12-15 | グループ デ エコール デ テレコムニカシオン−エコール ナシオナル スペリオール デ テレコムニカシオン | 復調回路 |
| JP2016512401A (ja) * | 2013-03-01 | 2016-04-25 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 送信信号漏曳相殺のためのマルチタップ適応フィルタ |
-
1996
- 1996-07-22 JP JP8209396A patent/JPH1041860A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011530256A (ja) * | 2008-08-05 | 2011-12-15 | グループ デ エコール デ テレコムニカシオン−エコール ナシオナル スペリオール デ テレコムニカシオン | 復調回路 |
| JP2016512401A (ja) * | 2013-03-01 | 2016-04-25 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 送信信号漏曳相殺のためのマルチタップ適応フィルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100233077B1 (ko) | 반향소거장치 | |
| JP2503747B2 (ja) | Ｆｉｒ形エコ―キャンセラ | |
| US6404886B1 (en) | Method and apparatus for echo cancelling with multiple microphones | |
| US20020101982A1 (en) | Line echo canceller scalable to multiple voice channels/ports | |
| US6088445A (en) | Adaptive filter system having mixed fixed point or floating point and block scale floating point operators | |
| US6865270B1 (en) | Echo cancellation method and apparatus | |
| JP2003324372A (ja) | 改善された音響エコーキャンセレーション | |
| JP3385221B2 (ja) | エコーキャンセラ | |
| US6891948B2 (en) | Echo canceller | |
| JP2861888B2 (ja) | エコー・ノイズキャンセラおよびエコー・ノイズ消去方法 | |
| JP2891295B2 (ja) | 音響エコーキャンセラ | |
| JPH1041860A (ja) | エコーキャンセラ | |
| JP2000252891A (ja) | 信号処理装置 | |
| JPH0459812B2 (ja) | ||
| JP3403655B2 (ja) | サブバンド適応フィルタを用いた未知システムの同定方法および装置 | |
| JP3187715B2 (ja) | 反響消去装置 | |
| JP2850826B2 (ja) | 多チャネルエコー除去方法及び装置 | |
| JPH07303067A (ja) | エコーキャンセラ | |
| US20050243994A1 (en) | Echo canceller having a frequency domain active region location estimator | |
| JP6635211B1 (ja) | エコーキャンセラおよびｉｐ電話機 | |
| JP3180543B2 (ja) | 反響消去装置 | |
| JPH10210132A (ja) | 高品質拡声情報通信システム | |
| JP3293706B2 (ja) | 反響消去装置 | |
| JP3403891B2 (ja) | 反響消去装置 | |
| JP3152815B2 (ja) | 音響反響除去装置 |