JP2003348464A - 撮像信号処理方法、撮像信号処理装置、撮像装置 - Google Patents
撮像信号処理方法、撮像信号処理装置、撮像装置Info
- Publication number
- JP2003348464A JP2003348464A JP2002157055A JP2002157055A JP2003348464A JP 2003348464 A JP2003348464 A JP 2003348464A JP 2002157055 A JP2002157055 A JP 2002157055A JP 2002157055 A JP2002157055 A JP 2002157055A JP 2003348464 A JP2003348464 A JP 2003348464A
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal
- voltage
- level
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 133
- 238000012545 processing Methods 0.000 title claims description 73
- 238000003672 processing method Methods 0.000 title claims description 8
- 238000001514 detection method Methods 0.000 claims abstract description 60
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 238000005070 sampling Methods 0.000 abstract description 28
- 230000002596 correlated effect Effects 0.000 abstract description 2
- 239000013256 coordination polymer Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 28
- 239000003990 capacitor Substances 0.000 description 25
- 230000000875 corresponding effect Effects 0.000 description 22
- 230000006870 function Effects 0.000 description 20
- 238000000034 method Methods 0.000 description 18
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 17
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 17
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 14
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 14
- 230000008569 process Effects 0.000 description 13
- 230000004044 response Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 102100039397 Gap junction beta-3 protein Human genes 0.000 description 1
- 101100061841 Homo sapiens GJB3 gene Proteins 0.000 description 1
- 101000701286 Pseudomonas aeruginosa (strain ATCC 15692 / DSM 22644 / CIP 104116 / JCM 14847 / LMG 12228 / 1C / PRS 101 / PAO1) Alkanesulfonate monooxygenase Proteins 0.000 description 1
- 101150051106 SWEET11 gene Proteins 0.000 description 1
- 101000983349 Solanum commersonii Osmotin-like protein OSML13 Proteins 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/673—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 電流出力型の固体撮像素子との組合せにマッ
チしたクランプ回路を提供する。 【解決手段】 固体撮像素子３から出力される電流モー
ドの撮像信号を、電流信号検出部５にて電流モードでＣ
ＤＳ処理することでＦＰＮノイズを抑制した後、電流信
号検出部５から出力された撮像信号Ｓ０を可変利得増幅
器２００にて所定レベルに増幅した後、電流電圧変換部
２２０で電圧信号Ｓ３に変換する。電流出力型の差動増
幅器２５２と電流加算部２８０とを有するクランプ回路
２５０においては、差動増幅器２５２にて、電圧信号Ｓ
３と基準電圧源２９０からの基準電圧とを比較し、差電
圧が零となるようにクランプ電流Ｓcpを電流加算部２８
０に帰還する。全体として、電流型のクランプ回路が構
成されるので、電流加算部２８０は、信号電流Ｓ１とク
ランプ電流Ｓcpとを単純に加算する簡易な構成でよくな
る。
チしたクランプ回路を提供する。 【解決手段】 固体撮像素子３から出力される電流モー
ドの撮像信号を、電流信号検出部５にて電流モードでＣ
ＤＳ処理することでＦＰＮノイズを抑制した後、電流信
号検出部５から出力された撮像信号Ｓ０を可変利得増幅
器２００にて所定レベルに増幅した後、電流電圧変換部
２２０で電圧信号Ｓ３に変換する。電流出力型の差動増
幅器２５２と電流加算部２８０とを有するクランプ回路
２５０においては、差動増幅器２５２にて、電圧信号Ｓ
３と基準電圧源２９０からの基準電圧とを比較し、差電
圧が零となるようにクランプ電流Ｓcpを電流加算部２８
０に帰還する。全体として、電流型のクランプ回路が構
成されるので、電流加算部２８０は、信号電流Ｓ１とク
ランプ電流Ｓcpとを単純に加算する簡易な構成でよくな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像素子の撮
像信号処理方法および装置並びに撮像装置に関する。よ
り詳細には、ＣＭＯＳ型撮像素子や増幅型撮像素子な
ど、画素にて得た画素信号を電流信号として出力する電
流出力方式の固体撮像素子から出力された撮像信号の直
流レベルを一定値に保持するクランプ技術に関する。
像信号処理方法および装置並びに撮像装置に関する。よ
り詳細には、ＣＭＯＳ型撮像素子や増幅型撮像素子な
ど、画素にて得た画素信号を電流信号として出力する電
流出力方式の固体撮像素子から出力された撮像信号の直
流レベルを一定値に保持するクランプ技術に関する。
【０００２】
【従来の技術】一般に、固体撮像装置は、フォトダイオ
ードなどで構成された各受光素子で光電変換を行ない、
発生した電荷を検出回路によって検出し、その後増幅
し、順次出力する。この検出回路は、検出動作とリセッ
ト動作を交互に行なう場合が殆どで、リセットノイズと
いわれるノイズ信号を発生し、その影響で画素ごとにオ
フセット成分を生じる。また、この検出回路が受光素子
ごとに設けられている、いわゆる増幅型固体撮像素子の
場合には、この検出回路自体のばらつきが問題となり、
固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）
といわれるノイズ信号の発生原因となる。このＦＰＮ信
号は既知である相関２重サンプリング（Correlated Dou
ble Sampling：以下ＣＤＳという）といわれる信号処理
方式によって取り除くことができる。
ードなどで構成された各受光素子で光電変換を行ない、
発生した電荷を検出回路によって検出し、その後増幅
し、順次出力する。この検出回路は、検出動作とリセッ
ト動作を交互に行なう場合が殆どで、リセットノイズと
いわれるノイズ信号を発生し、その影響で画素ごとにオ
フセット成分を生じる。また、この検出回路が受光素子
ごとに設けられている、いわゆる増幅型固体撮像素子の
場合には、この検出回路自体のばらつきが問題となり、
固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）
といわれるノイズ信号の発生原因となる。このＦＰＮ信
号は既知である相関２重サンプリング（Correlated Dou
ble Sampling：以下ＣＤＳという）といわれる信号処理
方式によって取り除くことができる。
【０００３】一方、ＣＤＳ回路によってノイズ除去され
た信号は、ＰＧＡ（Programmable Gain Amp ：可変利得
増幅器）などの信号処理を通過した後、Ａ／Ｄ変換器
（アナログデジタル変換器）によってデジタル信号へと
変換され、デジタル信号処理によって映像信号が形成さ
れる。
た信号は、ＰＧＡ（Programmable Gain Amp ：可変利得
増幅器）などの信号処理を通過した後、Ａ／Ｄ変換器
（アナログデジタル変換器）によってデジタル信号へと
変換され、デジタル信号処理によって映像信号が形成さ
れる。
【０００４】また、一般には、固体撮像装置から出力さ
れる信号のＤＣレベル（直流レベル）は、電源電圧、温
度、あるいは半導体製造プロセスなどのバラ付きなどさ
まざまな要因で変動するため、画素信号がＣＤＳ回路、
ＰＧＡ、Ａ／Ｄ変換器と通過していく間に、クランプ回
路を用いて任意の時間に任意のＤＣレベルにクランプ
（保持）する。たとえば、固体撮像装置の場合、ＤＣレ
ベルは、撮像素子のＯＰＢ（OPtical Black ：光学的
黒）レベルを基準レベルに合わせることで行なわれるこ
とが多い。このクランプ回路の実現方法としては、従来
より様々な構成が提案されている。
れる信号のＤＣレベル（直流レベル）は、電源電圧、温
度、あるいは半導体製造プロセスなどのバラ付きなどさ
まざまな要因で変動するため、画素信号がＣＤＳ回路、
ＰＧＡ、Ａ／Ｄ変換器と通過していく間に、クランプ回
路を用いて任意の時間に任意のＤＣレベルにクランプ
（保持）する。たとえば、固体撮像装置の場合、ＤＣレ
ベルは、撮像素子のＯＰＢ（OPtical Black ：光学的
黒）レベルを基準レベルに合わせることで行なわれるこ
とが多い。このクランプ回路の実現方法としては、従来
より様々な構成が提案されている。
【０００５】図１２は、従来より用いられている固体撮
像装置の構成例を示す概略ブロック図である。ここで図
１２（Ａ）〜図１２（Ｄ）に示す構成では、電流出力型
の固体撮像素子を用いる場合を例に説明する。固体撮像
素子３から出力された電流モードの撮像信号は、Ｉ／Ｖ
（電流電圧）変換回路９０２で電圧信号に変換され、Ｃ
ＤＳ回路９０３、ＰＧＡ９０４、ＤＣシフト回路９０
５、Ａ／Ｄ変換器９０６と通過し、最終的にはデジタル
信号処理回路へと送出される。
像装置の構成例を示す概略ブロック図である。ここで図
１２（Ａ）〜図１２（Ｄ）に示す構成では、電流出力型
の固体撮像素子を用いる場合を例に説明する。固体撮像
素子３から出力された電流モードの撮像信号は、Ｉ／Ｖ
（電流電圧）変換回路９０２で電圧信号に変換され、Ｃ
ＤＳ回路９０３、ＰＧＡ９０４、ＤＣシフト回路９０
５、Ａ／Ｄ変換器９０６と通過し、最終的にはデジタル
信号処理回路へと送出される。
【０００６】クランプ回路９００としては、Ａ／Ｄ変換
器９０６の手前に配された差動増幅器９０７により、出
力信号レベルと基準電圧源９０８の基準電圧とを比較し
て、その差がなくなるようにＤＣシフト回路９０５に帰
還をかけてクランプをかける構成としている。
器９０６の手前に配された差動増幅器９０７により、出
力信号レベルと基準電圧源９０８の基準電圧とを比較し
て、その差がなくなるようにＤＣシフト回路９０５に帰
還をかけてクランプをかける構成としている。
【０００７】この構成では、クランプをかけるための帰
還信号をＰＧＡ９０４の後に帰還しているが、さらに手
前に帰還する構成とすることもできる。たとえばＰＧＡ
９０４の手前に帰還する場合は、ＰＧＡ９０４の入力信
号レベルが管理されるため、ＤＣレベルのバラツキによ
ってＰＧＡ９０４のダイナミックレンジが減少すること
を防ぐ効果も得られる。ただし、ＣＤＳ回路９０３の手
前に帰還することは現実的でない。ＣＤＳ回路９０３の
減算処理によって、一度ＤＣ成分が除去されてしまうか
らである。ＣＤＳ回路９０３の手前に帰還することは不
可能ではないが、前記事情により、ＣＤＳ後に再度ＤＣ
レベルを合わせることが必要になるので、事実上ＣＤＳ
回路９０３の手前に帰還する構成のクランプ回路が無駄
になる。
還信号をＰＧＡ９０４の後に帰還しているが、さらに手
前に帰還する構成とすることもできる。たとえばＰＧＡ
９０４の手前に帰還する場合は、ＰＧＡ９０４の入力信
号レベルが管理されるため、ＤＣレベルのバラツキによ
ってＰＧＡ９０４のダイナミックレンジが減少すること
を防ぐ効果も得られる。ただし、ＣＤＳ回路９０３の手
前に帰還することは現実的でない。ＣＤＳ回路９０３の
減算処理によって、一度ＤＣ成分が除去されてしまうか
らである。ＣＤＳ回路９０３の手前に帰還することは不
可能ではないが、前記事情により、ＣＤＳ後に再度ＤＣ
レベルを合わせることが必要になるので、事実上ＣＤＳ
回路９０３の手前に帰還する構成のクランプ回路が無駄
になる。
【０００８】これに対して図１２（Ｂ）は、ＣＤＳ回路
９０３のダイナミックレンジ確保のために、もう１つ独
立のクランプ回路９０１を備えた点に特徴を有する。図
示するように、ＣＤＳ回路９０３の手前にＤＣシフト回
路９０９を挿入し、ＣＤＳ回路９０３の入力レベルが任
意の基準電圧源９２２の直流電圧と等しくなるように差
動増幅器９１０によってモニタし、帰還をかける構成と
している。
９０３のダイナミックレンジ確保のために、もう１つ独
立のクランプ回路９０１を備えた点に特徴を有する。図
示するように、ＣＤＳ回路９０３の手前にＤＣシフト回
路９０９を挿入し、ＣＤＳ回路９０３の入力レベルが任
意の基準電圧源９２２の直流電圧と等しくなるように差
動増幅器９１０によってモニタし、帰還をかける構成と
している。
【０００９】このように、図１２（Ａ）や図１２（Ｂ）
で示した従来のクランプ回路は、信号のＤＣレベルの変
動を吸収することで、映像信号の黒浮きや黒沈みといっ
た問題を防ぐとともに、ＣＤＳ回路９０３やＰＧＡ９０
４といったアナログ回路のダイナミックレンジ確保とい
う観点からも必要とされている。
で示した従来のクランプ回路は、信号のＤＣレベルの変
動を吸収することで、映像信号の黒浮きや黒沈みといっ
た問題を防ぐとともに、ＣＤＳ回路９０３やＰＧＡ９０
４といったアナログ回路のダイナミックレンジ確保とい
う観点からも必要とされている。
【００１０】ここで問題となるのは、図１２（Ａ）や図
１２（Ｂ）に例示した従来の固体撮像装置においては、
クランプをかけるために必ずＤＣシフト回路が必要とさ
れ、システムがより複雑化していくということである。
一般的に、ＣＤＳ回路やＰＧＡといった信号処理回路
は、電圧で信号を処理するものであり、この場合、クラ
ンプ回路もやはり電圧信号に帰還をかけることで実現さ
れる。したがって、ＤＣシフト回路９０５，９０９は、
電圧加算器のようなものを用いて構成されるが、場合に
よっては大きめの容量素子を用いて一度信号のＤＣ成分
をカットしてしまうようなやり方もある。
１２（Ｂ）に例示した従来の固体撮像装置においては、
クランプをかけるために必ずＤＣシフト回路が必要とさ
れ、システムがより複雑化していくということである。
一般的に、ＣＤＳ回路やＰＧＡといった信号処理回路
は、電圧で信号を処理するものであり、この場合、クラ
ンプ回路もやはり電圧信号に帰還をかけることで実現さ
れる。したがって、ＤＣシフト回路９０５，９０９は、
電圧加算器のようなものを用いて構成されるが、場合に
よっては大きめの容量素子を用いて一度信号のＤＣ成分
をカットしてしまうようなやり方もある。
【００１１】図１２（Ｃ）は、図１２（Ａ）におけるＤ
Ｃシフト回路９０５を電圧加算器を用いて構成した場合
の例を示す。抵抗素子９１１，９１２，９１３、および
差動増幅器９１４、基準電圧源９１５から構成されるの
が電圧加算器で、可変利得増幅器９０４の出力電圧に、
差動増幅器９０７の出力電圧を足し合わせたものをＡ／
Ｄ変換器９０６へと出力する。Ａ／Ｄ変換器９０６の入
力電圧をバッファ９１６を介してスイッチ素子９１７の
入力端へ渡し、このスイッチ素子９１７をクランプパル
スで制御することによりクランプ電位をホールドコンデ
ンサ９１８に保持する。差動増幅器９０７は、スイッチ
素子９１７で制御される任意の時間において、Ａ／Ｄ変
換器９０６の入力電圧を監視し、それが基準電圧源９０
８と同じ電圧になるように適当な電圧を抵抗素子９１
２、すなわち電圧加算器の入力に対して帰還をかけるこ
とになる。
Ｃシフト回路９０５を電圧加算器を用いて構成した場合
の例を示す。抵抗素子９１１，９１２，９１３、および
差動増幅器９１４、基準電圧源９１５から構成されるの
が電圧加算器で、可変利得増幅器９０４の出力電圧に、
差動増幅器９０７の出力電圧を足し合わせたものをＡ／
Ｄ変換器９０６へと出力する。Ａ／Ｄ変換器９０６の入
力電圧をバッファ９１６を介してスイッチ素子９１７の
入力端へ渡し、このスイッチ素子９１７をクランプパル
スで制御することによりクランプ電位をホールドコンデ
ンサ９１８に保持する。差動増幅器９０７は、スイッチ
素子９１７で制御される任意の時間において、Ａ／Ｄ変
換器９０６の入力電圧を監視し、それが基準電圧源９０
８と同じ電圧になるように適当な電圧を抵抗素子９１
２、すなわち電圧加算器の入力に対して帰還をかけるこ
とになる。
【００１２】図１２（Ｄ）は、図１２（Ａ）におけるＤ
Ｃシフト回路９０５を容量素子を用いて構成した場合の
例を示す。可変利得増幅器９０４の出力信号を容量素子
９１７で受け取り、そのＤＣ成分をカットし、バッファ
９１８を介してＡ／Ｄ変換器９０６へと出力する。失っ
たＤＣ成分はスイッチ素子９１９で制御される任意の時
間に差動増幅器９０７によって与えられ、容量素子９１
７によって保持される。差動増幅器９０７はＡ／Ｄ変換
器９０６の入力信号電圧を監視し、それが基準電圧源９
０８と同じになるように容量素子９１７に対して帰還を
かけることになる。
Ｃシフト回路９０５を容量素子を用いて構成した場合の
例を示す。可変利得増幅器９０４の出力信号を容量素子
９１７で受け取り、そのＤＣ成分をカットし、バッファ
９１８を介してＡ／Ｄ変換器９０６へと出力する。失っ
たＤＣ成分はスイッチ素子９１９で制御される任意の時
間に差動増幅器９０７によって与えられ、容量素子９１
７によって保持される。差動増幅器９０７はＡ／Ｄ変換
器９０６の入力信号電圧を監視し、それが基準電圧源９
０８と同じになるように容量素子９１７に対して帰還を
かけることになる。
【００１３】このように、電圧信号に対してクランプを
かける場合に必要なＤＣシフト回路は、図１２（Ｃ）の
ような電圧加算器や、図１２（Ｄ）のように容量素子を
用いる必要があり、回路規模の増大やレイアウト面積増
大の原因となる。特に、大きめの容量素子を半導体基板
上に形成することはレイアウト面積の問題上難しく、か
といって半導体外部に出してしまう場合にはＰＡＤ（端
子）数増大といった新たな問題を引き起こす。
かける場合に必要なＤＣシフト回路は、図１２（Ｃ）の
ような電圧加算器や、図１２（Ｄ）のように容量素子を
用いる必要があり、回路規模の増大やレイアウト面積増
大の原因となる。特に、大きめの容量素子を半導体基板
上に形成することはレイアウト面積の問題上難しく、か
といって半導体外部に出してしまう場合にはＰＡＤ（端
子）数増大といった新たな問題を引き起こす。
【００１４】
【発明が解決しようとする課題】以上のように、従来の
固体撮像装置においては、電流電圧変換回路、ＣＤＳ回
路、ＰＧＡ、あるいはＡ／Ｄ変換器などの複雑なアナロ
グ信号処理回路を必要としてきた上に、システム上、撮
像信号のＤＣレベルを安定させるクランプ回路が必要で
あり、このため図１２（Ｃ）や図１２（Ｄ）に示すよう
に、ＤＣシフト回路が新たに必要となり、これが、シス
テムの更なる複雑化の原因となっていた。
固体撮像装置においては、電流電圧変換回路、ＣＤＳ回
路、ＰＧＡ、あるいはＡ／Ｄ変換器などの複雑なアナロ
グ信号処理回路を必要としてきた上に、システム上、撮
像信号のＤＣレベルを安定させるクランプ回路が必要で
あり、このため図１２（Ｃ）や図１２（Ｄ）に示すよう
に、ＤＣシフト回路が新たに必要となり、これが、シス
テムの更なる複雑化の原因となっていた。
【００１５】本発明は、上記事情に鑑みてなされたもの
であり、電圧加算器などを利用したＤＣシフト回路など
の特別な回路を用いることなくクランプ回路を構成する
ことのできる撮像信号処理方法および装置並びに撮像装
置を提供することを目的とする。
であり、電圧加算器などを利用したＤＣシフト回路など
の特別な回路を用いることなくクランプ回路を構成する
ことのできる撮像信号処理方法および装置並びに撮像装
置を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明に係る撮像信号処
理方法は、固体撮像素子から電流信号として出力される
撮像信号の直流レベルを一定値に保持する撮像信号処理
方法であって、撮像信号における所定期間の直流レベル
を検知し、この検知した直流レベルと予め定められてい
る基準値との差が略零となるように、撮像信号にクラン
プ電流を帰還することとした。
理方法は、固体撮像素子から電流信号として出力される
撮像信号の直流レベルを一定値に保持する撮像信号処理
方法であって、撮像信号における所定期間の直流レベル
を検知し、この検知した直流レベルと予め定められてい
る基準値との差が略零となるように、撮像信号にクラン
プ電流を帰還することとした。
【００１７】本発明に係る撮像信号処理装置は、前記本
発明に係る撮像信号処理方法を実施する装置であって、
撮像信号における所定期間の直流レベルを検知し、この
検知した直流レベルと予め定められている基準値とを比
較することで直流レベルと基準値との差を求める直流レ
ベル比較部と、直流レベル比較部が求めた直流レベルと
基準値との差が略零となるように撮像信号にクランプ電
流を帰還する電流帰還部とを備えた。
発明に係る撮像信号処理方法を実施する装置であって、
撮像信号における所定期間の直流レベルを検知し、この
検知した直流レベルと予め定められている基準値とを比
較することで直流レベルと基準値との差を求める直流レ
ベル比較部と、直流レベル比較部が求めた直流レベルと
基準値との差が略零となるように撮像信号にクランプ電
流を帰還する電流帰還部とを備えた。
【００１８】電流帰還部としては、たとえば、電圧信号
がゲート端子に印加されるＭＯＳトランジスタを含み、
このＭＯＳトランジスタの定電流特性を用いてクランプ
電流を生成するものとすればよい。
がゲート端子に印加されるＭＯＳトランジスタを含み、
このＭＯＳトランジスタの定電流特性を用いてクランプ
電流を生成するものとすればよい。
【００１９】前記直流レベル比較部は、電圧信号で前記
比較をするものであることが好ましい。このために、撮
像信号処理装置としては、固体撮像素子から出力される
撮像信号を電圧信号に変換する電流電圧変換部をさらに
備えた構成とする。そして、直流レベル比較部は、電流
電圧変換部により変換された電圧信号における所定期間
の直流レベルと予め定められている基準値としての基準
直流電圧とを比較する構成とする。
比較をするものであることが好ましい。このために、撮
像信号処理装置としては、固体撮像素子から出力される
撮像信号を電圧信号に変換する電流電圧変換部をさらに
備えた構成とする。そして、直流レベル比較部は、電流
電圧変換部により変換された電圧信号における所定期間
の直流レベルと予め定められている基準値としての基準
直流電圧とを比較する構成とする。
【００２０】また本発明に係る撮像信号処理装置は、固
体撮像素子の各画素から画素信号線を介して出力される
電流信号に含まれているオフセット成分を電流モードで
抑制する電流型ＣＤＳ機能を備えた電流信号検出部と組
み合わせるのが好ましい。
体撮像素子の各画素から画素信号線を介して出力される
電流信号に含まれているオフセット成分を電流モードで
抑制する電流型ＣＤＳ機能を備えた電流信号検出部と組
み合わせるのが好ましい。
【００２１】この電流型ＣＤＳ機能を備えた電流信号検
出部としては、リセット期間に対応する入力フェーズ時
に電流信号におけるリセット期間の電流成分を受けて保
持し、検出期間に対応する出力フェーズ時には入力フェ
ーズ時に保持した電流成分を出力するカレントコピアを
具備し、電流信号における検出期間には、この検出期間
の成分とカレントコピアの電流入出力端子から出力され
る成分との差を求めることで固定パターンノイズを抑制
する構成を取り得る。
出部としては、リセット期間に対応する入力フェーズ時
に電流信号におけるリセット期間の電流成分を受けて保
持し、検出期間に対応する出力フェーズ時には入力フェ
ーズ時に保持した電流成分を出力するカレントコピアを
具備し、電流信号における検出期間には、この検出期間
の成分とカレントコピアの電流入出力端子から出力され
る成分との差を求めることで固定パターンノイズを抑制
する構成を取り得る。
【００２２】また、電流信号をオンオフするスイッチ素
子と、リセット期間におけるスイッチ素子のオン時に電
流信号を受けて当該電流信号に応じた電圧を保持する容
量素子と、固体撮像素子側に接続された入力側の素子と
出力側の素子とがミラー接続されたカレントミラー回路
とを具備し、電流信号における検出期間には、カレント
ミラー回路の出力側の素子から出力される検出期間の成
分と容量素子が保持している電圧に応じた電流成分との
差を求めることで固定パターンノイズを抑制する構成と
してもよい。
子と、リセット期間におけるスイッチ素子のオン時に電
流信号を受けて当該電流信号に応じた電圧を保持する容
量素子と、固体撮像素子側に接続された入力側の素子と
出力側の素子とがミラー接続されたカレントミラー回路
とを具備し、電流信号における検出期間には、カレント
ミラー回路の出力側の素子から出力される検出期間の成
分と容量素子が保持している電圧に応じた電流成分との
差を求めることで固定パターンノイズを抑制する構成と
してもよい。
【００２３】あるいは、電流信号をオンオフするスイッ
チ素子と、リセット期間における記スイッチ素子のオン
時に電流信号を受けてこの電流信号に応じた電圧を保持
する容量素子と、容量素子の側に配された入力側の素子
と出力側の素子とがミラー接続されたカレントミラー回
路とを具備し、電流信号における検出期間には、この検
出期間の成分と容量素子が保持している電圧に応じた電
流成分であってカレントミラー回路の出力側の素子から
出力された電流成分との差を求めることで固定パターン
ノイズを抑制する構成とすることもできる。
チ素子と、リセット期間における記スイッチ素子のオン
時に電流信号を受けてこの電流信号に応じた電圧を保持
する容量素子と、容量素子の側に配された入力側の素子
と出力側の素子とがミラー接続されたカレントミラー回
路とを具備し、電流信号における検出期間には、この検
出期間の成分と容量素子が保持している電圧に応じた電
流成分であってカレントミラー回路の出力側の素子から
出力された電流成分との差を求めることで固定パターン
ノイズを抑制する構成とすることもできる。
【００２４】なお、カレントコピアを具備する構成の電
流信号検出部と組み合わせる場合には、電流帰還部は、
リセット期間には撮像信号へのクランプ電流の帰還を停
止する構成とすることが好ましい。さらには、リセット
期間に撮像信号への帰還を停止させたクランプ電流を、
たとえば電流電圧変換部の動作基準点を規定する基準電
圧源など、予め定められた基準電圧源に還流させる構成
とすると、より好ましい。
流信号検出部と組み合わせる場合には、電流帰還部は、
リセット期間には撮像信号へのクランプ電流の帰還を停
止する構成とすることが好ましい。さらには、リセット
期間に撮像信号への帰還を停止させたクランプ電流を、
たとえば電流電圧変換部の動作基準点を規定する基準電
圧源など、予め定められた基準電圧源に還流させる構成
とすると、より好ましい。
【００２５】本発明に係る撮像装置は、各画素からの電
流信号を画素信号線を介して出力する固体撮像素子と、
本発明に係る撮像信号処理装置とを具備したものであ
る。
流信号を画素信号線を介して出力する固体撮像素子と、
本発明に係る撮像信号処理装置とを具備したものであ
る。
【００２６】
【作用】上記構成においては、直流レベル比較部が、固
体撮像素子から出力される電流モードの撮像信号のま
ま、もしくはこの電流モードの撮像信号を電流電圧変換
した電圧信号で検知することで、撮像信号における所定
期間の直流レベルを検知する。そして、この検知した直
流レベルと予め定められている基準値とを比較すること
で撮像信号の直流レベルと基準値との差を求める。電流
帰還部は、直流レベル比較部が求めた直流レベルと基準
値との差が略零となるように、電流モードの撮像信号に
クランプ電流を帰還する。
体撮像素子から出力される電流モードの撮像信号のま
ま、もしくはこの電流モードの撮像信号を電流電圧変換
した電圧信号で検知することで、撮像信号における所定
期間の直流レベルを検知する。そして、この検知した直
流レベルと予め定められている基準値とを比較すること
で撮像信号の直流レベルと基準値との差を求める。電流
帰還部は、直流レベル比較部が求めた直流レベルと基準
値との差が略零となるように、電流モードの撮像信号に
クランプ電流を帰還する。
【００２７】つまり、上記構成においては、従来のよう
な電圧信号でフィードバックする構成のクランプとは異
なり、電流帰還型のクランプ構成を用いて信号電流に直
接クランプ電流を加えることで、撮像信号の直流レベル
を制御する。
な電圧信号でフィードバックする構成のクランプとは異
なり、電流帰還型のクランプ構成を用いて信号電流に直
接クランプ電流を加えることで、撮像信号の直流レベル
を制御する。
【００２８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。
施の形態について詳細に説明する。
【００２９】図１は、電流出力方式の固体撮像素子と本
発明に係る撮像信号処理装置とを備えた撮像装置の一実
施形態の構成例を示す図である。この撮像装置１は、固
体撮像素子３として、たとえばＣＭＯＳ型撮像素子を備
えている。また撮像装置１は、固体撮像素子３の後段
に、電圧動作点設定部７および電流サンプリング部９を
具備した電流信号検出部５と電流クランプ部２６とを備
えている。なお、固体撮像素子３と電流信号検出部５お
よび電流クランプ部２６とを１つの半導体基板上に形成
してもよい。
発明に係る撮像信号処理装置とを備えた撮像装置の一実
施形態の構成例を示す図である。この撮像装置１は、固
体撮像素子３として、たとえばＣＭＯＳ型撮像素子を備
えている。また撮像装置１は、固体撮像素子３の後段
に、電圧動作点設定部７および電流サンプリング部９を
具備した電流信号検出部５と電流クランプ部２６とを備
えている。なお、固体撮像素子３と電流信号検出部５お
よび電流クランプ部２６とを１つの半導体基板上に形成
してもよい。
【００３０】図１（Ａ）において、固体撮像素子３を構
成する感光部（センサアレイ）１０の単位画素１１は、
フォトダイオード１２、増幅用トランジスタ１３、垂直
選択用トランジスタ１４、およびリセット用トランジス
タ１５によって構成されている。これらトランジスタ１
３〜１５として、本例では、ＮchＭＯＳトランジスタが
用いられている。単位画素１１がＸ方向（列方向）およ
びＹ方向（行方向）に配列されて画素部を構成してい
る。なお、ここでは、図面の簡略化のために、ｍ行ｎ列
の画素のみを示している。
成する感光部（センサアレイ）１０の単位画素１１は、
フォトダイオード１２、増幅用トランジスタ１３、垂直
選択用トランジスタ１４、およびリセット用トランジス
タ１５によって構成されている。これらトランジスタ１
３〜１５として、本例では、ＮchＭＯＳトランジスタが
用いられている。単位画素１１がＸ方向（列方向）およ
びＹ方向（行方向）に配列されて画素部を構成してい
る。なお、ここでは、図面の簡略化のために、ｍ行ｎ列
の画素のみを示している。
【００３１】単位画素１１において、垂直選択用トラン
ジスタ１４のゲート電極には垂直走査回路１６から垂直
選択線１７を通して垂直走査パルスφＶｍが与えられ、
リセット用トランジスタ１５のゲート電極には垂直走査
回路１６から垂直リセット線１８を通して垂直リセット
パルスφＶR ｍが与えられる。また、フォトダイオード
１２で光電変換された信号電荷は増幅用トランジスタ１
３で信号電流に変換され、垂直選択用トランジスタ１４
を通して垂直信号線１９に出力される。
ジスタ１４のゲート電極には垂直走査回路１６から垂直
選択線１７を通して垂直走査パルスφＶｍが与えられ、
リセット用トランジスタ１５のゲート電極には垂直走査
回路１６から垂直リセット線１８を通して垂直リセット
パルスφＶR ｍが与えられる。また、フォトダイオード
１２で光電変換された信号電荷は増幅用トランジスタ１
３で信号電流に変換され、垂直選択用トランジスタ１４
を通して垂直信号線１９に出力される。
【００３２】垂直信号線１９と水平信号線２０との間に
は、水平選択用トランジスタ２１が接続されている。こ
の水平選択用トランジスタ２１のゲート電極には、水平
走査回路２２から水平走査パルスφＨｎが与えられる。
これにより、画素１１から垂直信号線１９に出力された
信号電流は、水平選択用トランジスタ２１を通して水平
信号線２０に流れる。
は、水平選択用トランジスタ２１が接続されている。こ
の水平選択用トランジスタ２１のゲート電極には、水平
走査回路２２から水平走査パルスφＨｎが与えられる。
これにより、画素１１から垂直信号線１９に出力された
信号電流は、水平選択用トランジスタ２１を通して水平
信号線２０に流れる。
【００３３】水平信号線２０の一方の端部には、電流信
号検出部５が接続され、その内部の電圧動作点設定部７
および電流サンプリング部９を介して、さらに電流クラ
ンプ部２６が接続されている。電流信号検出部５として
は、たとえば、本願出願人による特願２００２−１０２
１０８号に記載の、電流モードのＣＤＳ処理機能を備え
たものを使用するのが好ましい。
号検出部５が接続され、その内部の電圧動作点設定部７
および電流サンプリング部９を介して、さらに電流クラ
ンプ部２６が接続されている。電流信号検出部５として
は、たとえば、本願出願人による特願２００２−１０２
１０８号に記載の、電流モードのＣＤＳ処理機能を備え
たものを使用するのが好ましい。
【００３４】電圧動作点設定部７は、常に水平信号線２
０の電圧を略一定レベル（たとえばＧＮＤレベル付近）
に安定に保つ。電流サンプリング部９は、画素信号線の
一例である水平信号線２０を通じて画素信号を電流とし
て受け取り、その電流をサンプリングすることによっ
て、電流信号中に含まれているオフセット電流を取り除
き、純粋な信号だけを取り出す。これにより、画素信号
内に含まれるＦＰＮ（固定パターンノイズ）を抑圧す
る。
０の電圧を略一定レベル（たとえばＧＮＤレベル付近）
に安定に保つ。電流サンプリング部９は、画素信号線の
一例である水平信号線２０を通じて画素信号を電流とし
て受け取り、その電流をサンプリングすることによっ
て、電流信号中に含まれているオフセット電流を取り除
き、純粋な信号だけを取り出す。これにより、画素信号
内に含まれるＦＰＮ（固定パターンノイズ）を抑圧す
る。
【００３５】電流クランプ部２６は、水平信号線２０か
ら電流信号検出部５を通して入力される信号電流の所定
位置（具体的には光学的黒レベル；ＯＰＢ）をクランプ
することで、電流信号の基準レベルであるＯＰＢレベル
を一定値に保持する。この電流クランプ部２６の後段に
は、必要に応じて、電流クランプ部２６から入力される
信号電流を信号電圧に変換して出力する電流電圧変換回
路が設けられる。
ら電流信号検出部５を通して入力される信号電流の所定
位置（具体的には光学的黒レベル；ＯＰＢ）をクランプ
することで、電流信号の基準レベルであるＯＰＢレベル
を一定値に保持する。この電流クランプ部２６の後段に
は、必要に応じて、電流クランプ部２６から入力される
信号電流を信号電圧に変換して出力する電流電圧変換回
路が設けられる。
【００３６】固体撮像素子３は、感光部（センサアレ
イ）１０にフォトダイオード１１が縦横に並べられてい
る他（図１（Ｂ）を参照）、垂直および水平の各走査回
路などの出力制御回路や出力回路（ともに図示せず）な
どを備えている。必要に応じて、個々のフォトダイオー
ド１１上にマイクロレンズを配して撮像対象の画を集光
する構成としてもよい。
イ）１０にフォトダイオード１１が縦横に並べられてい
る他（図１（Ｂ）を参照）、垂直および水平の各走査回
路などの出力制御回路や出力回路（ともに図示せず）な
どを備えている。必要に応じて、個々のフォトダイオー
ド１１上にマイクロレンズを配して撮像対象の画を集光
する構成としてもよい。
【００３７】図１（Ｂ）に示すように、感光部１０の端
の一部には、フォトダイオード１１の上部を遮光したセ
ンサ列（遮光部）を並べてある。この部分の出力は常に
光の無い部分で黒のレベル（光学的黒レベル）となる
が、このような画素をＯＰＢ画素という。このＯＰＢ画
素は、垂直走査の開始側の数ライン（ライン；１水平走
査期間）分と、水平走査の開始側の数画素分だけ設けら
れるのが一般的である。
の一部には、フォトダイオード１１の上部を遮光したセ
ンサ列（遮光部）を並べてある。この部分の出力は常に
光の無い部分で黒のレベル（光学的黒レベル）となる
が、このような画素をＯＰＢ画素という。このＯＰＢ画
素は、垂直走査の開始側の数ライン（ライン；１水平走
査期間）分と、水平走査の開始側の数画素分だけ設けら
れるのが一般的である。
【００３８】電流クランプ部２６は、電流モードで電流
信号検出部５から出力された撮像信号における所定期間
の直流レベルを検知し、この検知した直流レベルと予め
定められている基準値との差が略零となるように、撮像
信号にクランプ電流を帰還する。具体的には、この電流
クランプ部２６は、出力回路２０２と、クランプ回路２
５０と、加算部２８０とを有している。この電流クラン
プ部２６は、ＯＰＢ画素の出力信号を検知し、その値と
予め設定した基準値との大小の比較を行なう。本実施形
態においては、電流信号検出部５から出力される電流信
号を出力回路２０２にて電圧信号に変換し、この電圧信
号中のＯＰＢレベルと電圧基準値とをクランプ回路２５
０にて比較する。
信号検出部５から出力された撮像信号における所定期間
の直流レベルを検知し、この検知した直流レベルと予め
定められている基準値との差が略零となるように、撮像
信号にクランプ電流を帰還する。具体的には、この電流
クランプ部２６は、出力回路２０２と、クランプ回路２
５０と、加算部２８０とを有している。この電流クラン
プ部２６は、ＯＰＢ画素の出力信号を検知し、その値と
予め設定した基準値との大小の比較を行なう。本実施形
態においては、電流信号検出部５から出力される電流信
号を出力回路２０２にて電圧信号に変換し、この電圧信
号中のＯＰＢレベルと電圧基準値とをクランプ回路２５
０にて比較する。
【００３９】そして、クランプ回路２５０は、ＯＰＢ画
素の出力が電圧基準値よりも大きければ小さくなるよう
に、比較結果に応じてクランプレベル（つまりＯＰＢレ
ベル）を変動させＯＰＢ画素の出力レベルを基準値に収
束させるよう負帰還制御を行なう。本構成例では、電流
信号検出部５によるＣＤＳ処理の後に電流クランプ部２
６からの帰還信号を電流（クランプ電流）で加算してお
り、これにより、その後の信号のＤＣレベルを希望する
値（予め設定した基準値）に変動させることが可能であ
る。
素の出力が電圧基準値よりも大きければ小さくなるよう
に、比較結果に応じてクランプレベル（つまりＯＰＢレ
ベル）を変動させＯＰＢ画素の出力レベルを基準値に収
束させるよう負帰還制御を行なう。本構成例では、電流
信号検出部５によるＣＤＳ処理の後に電流クランプ部２
６からの帰還信号を電流（クランプ電流）で加算してお
り、これにより、その後の信号のＤＣレベルを希望する
値（予め設定した基準値）に変動させることが可能であ
る。
【００４０】図２は、上記構成の撮像装置１における電
流クランプ部２６の機能構成を、撮像装置１の全体とと
もに示したブロック図である。図示するように、電流ク
ランプ部２６は、電流利得を制御する可変利得増幅器
（ＰＧＡ）２００と、電流信号を電圧信号に変換する出
力回路２０２の一例である電流電圧変換部（以下電流電
圧変換部２２０という）と、クランプ回路２５０とを備
える。
流クランプ部２６の機能構成を、撮像装置１の全体とと
もに示したブロック図である。図示するように、電流ク
ランプ部２６は、電流利得を制御する可変利得増幅器
（ＰＧＡ）２００と、電流信号を電圧信号に変換する出
力回路２０２の一例である電流電圧変換部（以下電流電
圧変換部２２０という）と、クランプ回路２５０とを備
える。
【００４１】クランプ回路２５０は、電流電圧変換部２
２０から出力された電圧信号Ｓ３を監視（モニタリン
グ）してその結果をクランプ電流Ｓcpとして出力する電
流出力型の差動増幅器２５２を有する。つまり、電流出
力型の差動増幅器２５２は、撮像信号における所定期間
の直流レベルを検知し、この検知した直流レベルと予め
定められている基準値とを比較することで直流レベルと
基準値との差を求める直流レベル比較部と、直流レベル
と基準値との差が略零となるように撮像信号にクランプ
電流を帰還する電流帰還部との、両機能を備える。
２０から出力された電圧信号Ｓ３を監視（モニタリン
グ）してその結果をクランプ電流Ｓcpとして出力する電
流出力型の差動増幅器２５２を有する。つまり、電流出
力型の差動増幅器２５２は、撮像信号における所定期間
の直流レベルを検知し、この検知した直流レベルと予め
定められている基準値とを比較することで直流レベルと
基準値との差を求める直流レベル比較部と、直流レベル
と基準値との差が略零となるように撮像信号にクランプ
電流を帰還する電流帰還部との、両機能を備える。
【００４２】たとえば、電流出力型の差動増幅器２５２
の所定位置（場所は回路構成により変わる）には、クラ
ンプのタイミングを規定するクランプパルスが入力され
る。具体的には、固体撮像素子３のＯＰＢ画素位置に応
じたパルスが入力されることで、ＯＰＢクランプが実現
される。
の所定位置（場所は回路構成により変わる）には、クラ
ンプのタイミングを規定するクランプパルスが入力され
る。具体的には、固体撮像素子３のＯＰＢ画素位置に応
じたパルスが入力されることで、ＯＰＢクランプが実現
される。
【００４３】また電流クランプ部２６は、可変利得増幅
器２００により所定レベルに電流増幅された電流信号Ｓ
１と差動増幅器２５２からのクランプ電流Ｓcpとを加算
して合成電流Ｓ２を出力する電流加算部２８０と、差動
増幅器２５２の動作基準点を設定する動作基準点設定部
の一例である基準電圧源２９０とを備える。電流クラン
プ部２６の後段には、アナログ信号をデジタル信号に変
換する信号処理系統用のＡ／Ｄ変換器２８が接続されて
いる。
器２００により所定レベルに電流増幅された電流信号Ｓ
１と差動増幅器２５２からのクランプ電流Ｓcpとを加算
して合成電流Ｓ２を出力する電流加算部２８０と、差動
増幅器２５２の動作基準点を設定する動作基準点設定部
の一例である基準電圧源２９０とを備える。電流クラン
プ部２６の後段には、アナログ信号をデジタル信号に変
換する信号処理系統用のＡ／Ｄ変換器２８が接続されて
いる。
【００４４】この構成において、電流信号検出部５は、
電流型の固体撮像素子３から出力された撮像信号を、電
流信号のままＣＤＳの減算処理をして電流信号Ｓ０とし
て検出し、この電流信号Ｓ０を可変利得増幅器２００に
供給する。可変利得増幅器２００は、電流信号検出部５
にてＣＤＳ処理された電流信号Ｓ０を所定レベルに増幅
し電流加算部２８０の一方の端子に供給する。電流電圧
変換部２２０は、電流加算部２８０から供給される電流
信号Ｓ２を電圧信号Ｓ３に変換する。この電圧信号Ｓ３
は、信号処理系用の多ビット（たとえば８〜１１ビッ
ト）のＡ／Ｄ変換器２８によりデジタル信号に変換され
る。
電流型の固体撮像素子３から出力された撮像信号を、電
流信号のままＣＤＳの減算処理をして電流信号Ｓ０とし
て検出し、この電流信号Ｓ０を可変利得増幅器２００に
供給する。可変利得増幅器２００は、電流信号検出部５
にてＣＤＳ処理された電流信号Ｓ０を所定レベルに増幅
し電流加算部２８０の一方の端子に供給する。電流電圧
変換部２２０は、電流加算部２８０から供給される電流
信号Ｓ２を電圧信号Ｓ３に変換する。この電圧信号Ｓ３
は、信号処理系用の多ビット（たとえば８〜１１ビッ
ト）のＡ／Ｄ変換器２８によりデジタル信号に変換され
る。
【００４５】クランプ回路２５０を構成する差動増幅器
２５２は、電流電圧変換部２２０から出力される電圧信
号Ｓ３の光学的黒レベルの電圧値を監視し、その結果を
クランプ電流Ｓcpとして電流加算部２８０に供給して、
電流モードで電流電圧変換部２２０の入力に帰還をかけ
る。つまり、固体撮像素子３、電流信号検出部５、可変
利得増幅器２００、電流電圧変換部２２０などが純粋な
信号成分以外にオフセット成分を出力してしまうので、
出力信号にはＤＣレベル変動が起こってしまう。これを
クランプ電流Ｓcpにより吸収するために、クランプ回路
２５０が設けられている。
２５２は、電流電圧変換部２２０から出力される電圧信
号Ｓ３の光学的黒レベルの電圧値を監視し、その結果を
クランプ電流Ｓcpとして電流加算部２８０に供給して、
電流モードで電流電圧変換部２２０の入力に帰還をかけ
る。つまり、固体撮像素子３、電流信号検出部５、可変
利得増幅器２００、電流電圧変換部２２０などが純粋な
信号成分以外にオフセット成分を出力してしまうので、
出力信号にはＤＣレベル変動が起こってしまう。これを
クランプ電流Ｓcpにより吸収するために、クランプ回路
２５０が設けられている。
【００４６】この構成例のクランプ機能は、電流電圧変
換部２２０から出力される電圧信号Ｓ３のＯＰＢ画素の
出力レベルを差動増幅器２５２で任意の基準電圧源２９
０の基準電圧Ｖ１と比較し、その差がなくなるように電
流の形で可変利得増幅器２００の後に帰還をかけること
で実現している。すでに電流信号検出部５にてＣＤＳの
減算処理が終了しているため、この位置でクランプをか
けることができる。
換部２２０から出力される電圧信号Ｓ３のＯＰＢ画素の
出力レベルを差動増幅器２５２で任意の基準電圧源２９
０の基準電圧Ｖ１と比較し、その差がなくなるように電
流の形で可変利得増幅器２００の後に帰還をかけること
で実現している。すでに電流信号検出部５にてＣＤＳの
減算処理が終了しているため、この位置でクランプをか
けることができる。
【００４７】また、電流で帰還をかけるため、抵抗など
を利用した電圧加算器のような特別な回路が不要であ
り、単純に可変利得増幅器２００からの信号電流Ｓ１に
クランプ電流Ｓcpを加えるだけで、ＯＰＢ画素の信号成
分のＤＣレベルを制御することができるという利点があ
る。このため、システムを単純化することができ、部品
点数も削減することができる。
を利用した電圧加算器のような特別な回路が不要であ
り、単純に可変利得増幅器２００からの信号電流Ｓ１に
クランプ電流Ｓcpを加えるだけで、ＯＰＢ画素の信号成
分のＤＣレベルを制御することができるという利点があ
る。このため、システムを単純化することができ、部品
点数も削減することができる。
【００４８】また、ＣＤＳ機能を有する電流信号検出部
５や可変利得増幅器２００は、電流信号で信号処理を行
なうため、限られた電源電圧のなかで信号を処理する場
合において、電圧信号で処理するよりも回路のダイナミ
ックレンジを確保しやすいという利点もある。このた
め、従来技術の図１２で例示したような、ＣＤＳ回路９
０３のダイナミックレンジ確保のための独立したＤＣシ
フト回路９０９のようなものは特に必要とせず、電流電
圧変換部２２０で電圧信号に変換する手前に一度電流ク
ランプ部２６で帰還をかけるだけで、アナログ回路のダ
イナミックレンジ確保という目的も達成することができ
る。
５や可変利得増幅器２００は、電流信号で信号処理を行
なうため、限られた電源電圧のなかで信号を処理する場
合において、電圧信号で処理するよりも回路のダイナミ
ックレンジを確保しやすいという利点もある。このた
め、従来技術の図１２で例示したような、ＣＤＳ回路９
０３のダイナミックレンジ確保のための独立したＤＣシ
フト回路９０９のようなものは特に必要とせず、電流電
圧変換部２２０で電圧信号に変換する手前に一度電流ク
ランプ部２６で帰還をかけるだけで、アナログ回路のダ
イナミックレンジ確保という目的も達成することができ
る。
【００４９】また、この例では、電流信号検出部５の後
に可変利得増幅器２００を入れているが、ＣＤＳ機能を
有する電流信号検出部５の手前に可変利得増幅器２００
を入れることもでき、特に必要ない場合は可変利得増幅
器２００を省略することもできる。また、可変利得増幅
器２００に限らず、電流型のサンプルホールド回路な
ど、他の回路ブロックが挿入されてもよい。
に可変利得増幅器２００を入れているが、ＣＤＳ機能を
有する電流信号検出部５の手前に可変利得増幅器２００
を入れることもでき、特に必要ない場合は可変利得増幅
器２００を省略することもできる。また、可変利得増幅
器２００に限らず、電流型のサンプルホールド回路な
ど、他の回路ブロックが挿入されてもよい。
【００５０】なお、この例では、クランプ電流を可変利
得増幅器２００の後段に帰還しているが、電流信号検出
部５の直後に帰還することもできる。この場合、可変利
得増幅器２００のゲインを変えたときに、固体撮像素子
３および電流信号検出部５の出すオフセット成分と、そ
れを除去するためのクランプ電流に同じようにゲインが
掛かるため、可変利得増幅器２００のゲインを変えたと
きにクランプが外れにくいという利点がある。ただし、
クランプ電流のノイズ成分も一緒にゲイン制御されてし
まい、ゲインアップされたときにはＳ／Ｎ上不利になる
虞れがある。
得増幅器２００の後段に帰還しているが、電流信号検出
部５の直後に帰還することもできる。この場合、可変利
得増幅器２００のゲインを変えたときに、固体撮像素子
３および電流信号検出部５の出すオフセット成分と、そ
れを除去するためのクランプ電流に同じようにゲインが
掛かるため、可変利得増幅器２００のゲインを変えたと
きにクランプが外れにくいという利点がある。ただし、
クランプ電流のノイズ成分も一緒にゲイン制御されてし
まい、ゲインアップされたときにはＳ／Ｎ上不利になる
虞れがある。
【００５１】図３は、電流信号検出部５の一実施形態の
構成例を示す図である。ここで図３（Ａ）は、その回路
図、図３（Ｂ）は動作を説明するためのタイミングチャ
ートである。図示する構成は、電圧動作点設定部７とし
てカレントミラー７０を使用し、電流サンプリング部９
としてカレントコピア（電流記憶セル）９０を使用した
点に特徴を有する。なお、この構成は、本願出願人によ
る特願２００２−１０２１０８号に記載の電流信号検出
部の一実施形態の構成と同じである。
構成例を示す図である。ここで図３（Ａ）は、その回路
図、図３（Ｂ）は動作を説明するためのタイミングチャ
ートである。図示する構成は、電圧動作点設定部７とし
てカレントミラー７０を使用し、電流サンプリング部９
としてカレントコピア（電流記憶セル）９０を使用した
点に特徴を有する。なお、この構成は、本願出願人によ
る特願２００２−１０２１０８号に記載の電流信号検出
部の一実施形態の構成と同じである。
【００５２】カレントミラー７０は、固体撮像素子３の
画素信号線の一例である水平信号線２０を介して出力さ
れる電流信号を受け取り、この受け取った電流信号の大
きさに対応する大きさの電流信号を出力する電流／電流
変換部の一例である。
画素信号線の一例である水平信号線２０を介して出力さ
れる電流信号を受け取り、この受け取った電流信号の大
きさに対応する大きさの電流信号を出力する電流／電流
変換部の一例である。
【００５３】このカレントミラー７０は、図３（Ａ）に
示すように、ドレインおよびゲートが水平信号線２０に
共通に接続され、かつソースが電位の基準であるグラン
ドに接続された入力側の素子としてのＮchＭＯＳトラン
ジスタＱ７１と、このＮchＭＯＳトランジスタＱ７１と
ゲートが共通に接続され、かつソースがグランド（ＧＮ
Ｄ）に接続された出力側の素子としてのＮchＭＯＳトラ
ンジスタＱ７２とから構成されている。すなわち、固体
撮像素子３から信号が流れてくる画素信号線２０をＮch
ＭＯＳトランジスタＱ７１，Ｑ７２からなるカレントミ
ラー７０に接続する。両ＮchＭＯＳトランジスタＱ７
１，Ｑ７２としては同じ特性のものが用いられる。
示すように、ドレインおよびゲートが水平信号線２０に
共通に接続され、かつソースが電位の基準であるグラン
ドに接続された入力側の素子としてのＮchＭＯＳトラン
ジスタＱ７１と、このＮchＭＯＳトランジスタＱ７１と
ゲートが共通に接続され、かつソースがグランド（ＧＮ
Ｄ）に接続された出力側の素子としてのＮchＭＯＳトラ
ンジスタＱ７２とから構成されている。すなわち、固体
撮像素子３から信号が流れてくる画素信号線２０をＮch
ＭＯＳトランジスタＱ７１，Ｑ７２からなるカレントミ
ラー７０に接続する。両ＮchＭＯＳトランジスタＱ７
１，Ｑ７２としては同じ特性のものが用いられる。
【００５４】また、図３（Ａ）に示すように、カレント
コピア９０は、入出力端子としてのドレインがＮchＭＯ
ＳトランジスタＱ７２のドレインと接続され、ソースが
電源線ＶＤＤに接続されたＰchＭＯＳトランジスタＱ９
１と、このＰchＭＯＳトランジスタＱ９１のゲートと電
源線ＶＤＤとの間に接続されたサンプリング用の容量素
子Ｃ９１と、ＰchＭＯＳトランジスタＱ９１のゲートと
ドレイン間に接続されたスイッチ素子ＳＷ９１と、Ｐch
ＭＯＳトランジスタＱ９１のドレインと電流出力端子Io
utとの間に接続されたスイッチ素子ＳＷ９２とから構成
されている。
コピア９０は、入出力端子としてのドレインがＮchＭＯ
ＳトランジスタＱ７２のドレインと接続され、ソースが
電源線ＶＤＤに接続されたＰchＭＯＳトランジスタＱ９
１と、このＰchＭＯＳトランジスタＱ９１のゲートと電
源線ＶＤＤとの間に接続されたサンプリング用の容量素
子Ｃ９１と、ＰchＭＯＳトランジスタＱ９１のゲートと
ドレイン間に接続されたスイッチ素子ＳＷ９１と、Ｐch
ＭＯＳトランジスタＱ９１のドレインと電流出力端子Io
utとの間に接続されたスイッチ素子ＳＷ９２とから構成
されている。
【００５５】すなわち、先ず、カレントミラー７０の出
力、つまりＮchＭＯＳトランジスタＱ７２のドレイン端
子を、ＰchＭＯＳトランジスタＱ９１のドレイン端子に
接続する。ＰchＭＯＳトランジスタＱ９１のゲートに
は、サンプリング用の容量素子Ｃ９１が電源電圧ＶＤＤ
との間に接続され、また、ゲートとドレインの間にスイ
ッチ素子ＳＷ９１が挿入され、カレントコピア９０とし
て構成される。
力、つまりＮchＭＯＳトランジスタＱ７２のドレイン端
子を、ＰchＭＯＳトランジスタＱ９１のドレイン端子に
接続する。ＰchＭＯＳトランジスタＱ９１のゲートに
は、サンプリング用の容量素子Ｃ９１が電源電圧ＶＤＤ
との間に接続され、また、ゲートとドレインの間にスイ
ッチ素子ＳＷ９１が挿入され、カレントコピア９０とし
て構成される。
【００５６】ＮchＭＯＳトランジスタＱ７２とＰchＭＯ
ＳトランジスタＱ９１のドレイン端子同士をつないだノ
ードの先には、スイッチ素子ＳＷ９２が接続され、出力
端子Ioutに接続される。
ＳトランジスタＱ９１のドレイン端子同士をつないだノ
ードの先には、スイッチ素子ＳＷ９２が接続され、出力
端子Ioutに接続される。
【００５７】ここで、図３（Ａ１）に示すように、スイ
ッチ素子ＳＷ９１を導通状態、スイッチ素子ＳＷ９２を
非導通状態に制御するとカレントコピア９０は入力フェ
ーズとなり、図３（Ａ２）に示すように、スイッチ素子
ＳＷ９１を非導通状態、スイッチ素子ＳＷ９２を導通状
態に制御するとカレントコピア９０は出力フェーズとな
る。
ッチ素子ＳＷ９１を導通状態、スイッチ素子ＳＷ９２を
非導通状態に制御するとカレントコピア９０は入力フェ
ーズとなり、図３（Ａ２）に示すように、スイッチ素子
ＳＷ９１を非導通状態、スイッチ素子ＳＷ９２を導通状
態に制御するとカレントコピア９０は出力フェーズとな
る。
【００５８】なお、この図３（Ａ）の例では、固体撮像
素子３が増幅トランジスタ１３としてＮchＭＯＳトラン
ジスタを備えているので、これに応じて、カレントミラ
ー７０としてＮchＭＯＳトランジスタを、カレントコピ
ア９０としてＰchＭＯＳトランジスタをそれぞれ使用し
ているが、固体撮像素子３が、増幅トランジスタ１３と
してＰchＭＯＳトランジスタを備えている場合には、カ
レントミラー７０およびカレントコピア９０の形態も、
図３（Ａ）にて使用しているトランジスタのＮchとＰch
の極性を反転させたものを使用すればよい。
素子３が増幅トランジスタ１３としてＮchＭＯＳトラン
ジスタを備えているので、これに応じて、カレントミラ
ー７０としてＮchＭＯＳトランジスタを、カレントコピ
ア９０としてＰchＭＯＳトランジスタをそれぞれ使用し
ているが、固体撮像素子３が、増幅トランジスタ１３と
してＰchＭＯＳトランジスタを備えている場合には、カ
レントミラー７０およびカレントコピア９０の形態も、
図３（Ａ）にて使用しているトランジスタのＮchとＰch
の極性を反転させたものを使用すればよい。
【００５９】図３（Ｂ）には、固体撮像素子３の出力信
号波形ＩINと合わせて、スイッチ素子ＳＷ９１の制御パ
ルスΦＲＳＴ、スイッチ素子ＳＷ９２の制御パルスΦＤ
ＥＴ、および出力端子Ioutに現れる出力信号波形Ioutと
が示されている。ただし、制御パルスΦＲＳＴ，ΦＤＥ
Ｔは、ハイ（Ｈ）期間にそれぞれのスイッチ素子を導通
状態（オン）、ロー（Ｌ）期間に非導通状態（オフ）に
制御するものとする。このΦＲＳＴとΦＤＥＴのスイッ
チ制御によって、ＰchＭＯＳトランジスタＱ９１および
容量素子Ｃ９１はカレントコピアとして動作する。
号波形ＩINと合わせて、スイッチ素子ＳＷ９１の制御パ
ルスΦＲＳＴ、スイッチ素子ＳＷ９２の制御パルスΦＤ
ＥＴ、および出力端子Ioutに現れる出力信号波形Ioutと
が示されている。ただし、制御パルスΦＲＳＴ，ΦＤＥ
Ｔは、ハイ（Ｈ）期間にそれぞれのスイッチ素子を導通
状態（オン）、ロー（Ｌ）期間に非導通状態（オフ）に
制御するものとする。このΦＲＳＴとΦＤＥＴのスイッ
チ制御によって、ＰchＭＯＳトランジスタＱ９１および
容量素子Ｃ９１はカレントコピアとして動作する。
【００６０】固体撮像素子３から水平信号線２０を介し
て、カレントミラー７０のＮｃｈＭＯＳトランジスタＱ
７１に、図３（Ｂ）に示す信号波形の信号電流ＩINが供
給される。この信号波形は、電流出力型の固体撮像素子
の一般的な出力信号波形と同じである。たとえば、１画
素期間内にはリセット期間と検出期間とがあり、リセッ
ト期間にはオフセット成分の信号Ioffが、検出期間には
検出電流“Ioff−Isig”が出力される。その差分である
Isigが本来必要な信号電流となる。
て、カレントミラー７０のＮｃｈＭＯＳトランジスタＱ
７１に、図３（Ｂ）に示す信号波形の信号電流ＩINが供
給される。この信号波形は、電流出力型の固体撮像素子
の一般的な出力信号波形と同じである。たとえば、１画
素期間内にはリセット期間と検出期間とがあり、リセッ
ト期間にはオフセット成分の信号Ioffが、検出期間には
検出電流“Ioff−Isig”が出力される。その差分である
Isigが本来必要な信号電流となる。
【００６１】固体撮像素子３から出力されたこの信号電
流ＩINは、画素信号線２０を介してＮchＭＯＳトランジ
スタＱ７１，Ｑ７２から構成されるカレントミラー７０
に供給される。カレントミラー７０は入力と出力の電流
が同じになるように働くため、ＮchＭＯＳトランジスタ
Ｑ７１に入力された信号電流は、そのままＮchＭＯＳト
ランジスタＱ７２のドレインに現れる。
流ＩINは、画素信号線２０を介してＮchＭＯＳトランジ
スタＱ７１，Ｑ７２から構成されるカレントミラー７０
に供給される。カレントミラー７０は入力と出力の電流
が同じになるように働くため、ＮchＭＯＳトランジスタ
Ｑ７１に入力された信号電流は、そのままＮchＭＯＳト
ランジスタＱ７２のドレインに現れる。
【００６２】固体撮像素子３の出力信号ＩINがリセット
期間にあるときには、図３（Ａ１）に示すように、制御
パルスΦＲＳＴのＨ期間によってスイッチ素子ＳＷ９１
を導通状態、制御パルスΦＤＥＴのＬ期間によってスイ
ッチ素子ＳＷ９２を非導通状態に制御する。このときカ
レントコピア９０は入力フェーズとなり、固体撮像素子
３からカレントミラー７０を介して流れてきた電流Ioff
をすべて入力する。
期間にあるときには、図３（Ａ１）に示すように、制御
パルスΦＲＳＴのＨ期間によってスイッチ素子ＳＷ９１
を導通状態、制御パルスΦＤＥＴのＬ期間によってスイ
ッチ素子ＳＷ９２を非導通状態に制御する。このときカ
レントコピア９０は入力フェーズとなり、固体撮像素子
３からカレントミラー７０を介して流れてきた電流Ioff
をすべて入力する。
【００６３】そして、このときの信号電流（オフセット
成分）Ioffの大きさに応じた電圧がＰchＭＯＳトランジ
スタＱ９１のゲート端子に現れ、次の瞬間スイッチ素子
ＳＷ９１を非導通状態にすることで、そのときのゲート
電圧を容量素子Ｃ９１が記憶する。このカレントコピア
９０は出力フェーズとなり、先に入力したオフセット電
流Ioffを記憶し、そのまま流し続けようとする。
成分）Ioffの大きさに応じた電圧がＰchＭＯＳトランジ
スタＱ９１のゲート端子に現れ、次の瞬間スイッチ素子
ＳＷ９１を非導通状態にすることで、そのときのゲート
電圧を容量素子Ｃ９１が記憶する。このカレントコピア
９０は出力フェーズとなり、先に入力したオフセット電
流Ioffを記憶し、そのまま流し続けようとする。
【００６４】この状態で次に固体撮像素子３の出力信号
ＩINは検出期間に移り、“Ioff−Isig”という信号がカ
レントミラー７０を介して流れ込んでくるが、カレント
コピア９０は出力フェーズにあるため、先に容量素子Ｃ
９１に記憶した電流Ioffを流し続けようとする。このと
きスイッチ素子ＳＷ９２を導通状態にしてやることで、
カレントコピア９０の記憶した電流Ioffと、カレントミ
ラー７０を介して流れ込んでくる信号電流“Ioff−Isi
g”の差分だけがIout端子に現れることになる。すなわ
ち、“Iout＝Ioff−（Ioff−Isig）＝Isig”となり、オ
フセット成分Ioffを含まない純粋な信号IsigだけがIout
端子に現れることになる。
ＩINは検出期間に移り、“Ioff−Isig”という信号がカ
レントミラー７０を介して流れ込んでくるが、カレント
コピア９０は出力フェーズにあるため、先に容量素子Ｃ
９１に記憶した電流Ioffを流し続けようとする。このと
きスイッチ素子ＳＷ９２を導通状態にしてやることで、
カレントコピア９０の記憶した電流Ioffと、カレントミ
ラー７０を介して流れ込んでくる信号電流“Ioff−Isi
g”の差分だけがIout端子に現れることになる。すなわ
ち、“Iout＝Ioff−（Ioff−Isig）＝Isig”となり、オ
フセット成分Ioffを含まない純粋な信号IsigだけがIout
端子に現れることになる。
【００６５】このように、図３に示した構成を用いるこ
とで、ＦＰＮの原因となるオフセット電流Ioffを取り除
き、本来の信号成分Isigだけを出力端子Ioutから電流信
号Ioutとして取り出すことができ、電流モードのＣＤＳ
処理機能（すなわちＦＰＮ抑制機能）を実現することが
できる。なお、この出力電流信号は連続波となっていな
いが、サンプリングによって連続波に変換される。
とで、ＦＰＮの原因となるオフセット電流Ioffを取り除
き、本来の信号成分Isigだけを出力端子Ioutから電流信
号Ioutとして取り出すことができ、電流モードのＣＤＳ
処理機能（すなわちＦＰＮ抑制機能）を実現することが
できる。なお、この出力電流信号は連続波となっていな
いが、サンプリングによって連続波に変換される。
【００６６】この回路は、ＮchＭＯＳトランジスタＱ７
１，Ｑ７２からなる１つのカレントミラー７０と、Ｐch
ＭＯＳトランジスタＱ９１、容量素子Ｃ９１、およびス
イッチ素子ＳＷ９１，ＳＷ９２からなる１つのカレント
コピア９０だけで構成され、非常に回路構成が簡単で素
子数が少ないという特徴を持つ。また、電流サンプリン
グ部９として機能するカレントコピア９０に対する制御
も、リセット期間中に記憶、検出期間中に出力と、２つ
のフェーズを持つだけなので、非常に制御が簡単である
という特徴をもつ。
１，Ｑ７２からなる１つのカレントミラー７０と、Ｐch
ＭＯＳトランジスタＱ９１、容量素子Ｃ９１、およびス
イッチ素子ＳＷ９１，ＳＷ９２からなる１つのカレント
コピア９０だけで構成され、非常に回路構成が簡単で素
子数が少ないという特徴を持つ。また、電流サンプリン
グ部９として機能するカレントコピア９０に対する制御
も、リセット期間中に記憶、検出期間中に出力と、２つ
のフェーズを持つだけなので、非常に制御が簡単である
という特徴をもつ。
【００６７】また、画素信号線２０の電位は、カレント
ミラー７０を構成するダイオード接続されたＮchＭＯＳ
トランジスタＱ７１によって常に決定され、ＮchＭＯＳ
トランジスタＱ７１のＶth＋その時の電流値とトランジ
スタサイズに応じたバイアス値となる。トランジスタの
Ｖthとサイズを適切に選択することよってＧＮＤ付近で
常に安定にすることができる。そして、これにより、固
体撮像素子３内の増幅トランジスタ１３は常に良好な増
幅率を保ち、リニアリティの悪化を防ぐことができる。
ミラー７０を構成するダイオード接続されたＮchＭＯＳ
トランジスタＱ７１によって常に決定され、ＮchＭＯＳ
トランジスタＱ７１のＶth＋その時の電流値とトランジ
スタサイズに応じたバイアス値となる。トランジスタの
Ｖthとサイズを適切に選択することよってＧＮＤ付近で
常に安定にすることができる。そして、これにより、固
体撮像素子３内の増幅トランジスタ１３は常に良好な増
幅率を保ち、リニアリティの悪化を防ぐことができる。
【００６８】図４は、撮像装置１のより具体的な構成例
を示した図であって、上記図３に示したカレントコピア
を利用する電流信号検出部５の一実施形態とともに、可
変利得増幅器２００や電流電圧変換部２２０の一実施形
態を示したものである。
を示した図であって、上記図３に示したカレントコピア
を利用する電流信号検出部５の一実施形態とともに、可
変利得増幅器２００や電流電圧変換部２２０の一実施形
態を示したものである。
【００６９】電流信号検出部５の後段に設けられた可変
利得増幅器２００は、ＮchＭＯＳトランジスタＱ２０
１，Ｑ２０２，Ｑ２０３，Ｑ２０４、このＮchＭＯＳト
ランジスタＱ２０１〜Ｑ２０４のそれぞれ対応するよう
に設けられた電流源Ｉ２０１，Ｉ２０２，Ｉ２０３，Ｉ
２０４、およびＮchＭＯＳトランジスタＱ２０２〜Ｑ２
０４と対応する電流源Ｉ２０２〜Ｉ２０４のそれぞれの
間に配されたスイッチ素子ＳＷ２０２ａ，ＳＷ２０２
ｂ，ＳＷ２０３ａ，ＳＷ２０３ｂ，ＳＷ２０４ａ，ＳＷ
２０４ｂを備えたカレントミラー回路により構成されて
いる。
利得増幅器２００は、ＮchＭＯＳトランジスタＱ２０
１，Ｑ２０２，Ｑ２０３，Ｑ２０４、このＮchＭＯＳト
ランジスタＱ２０１〜Ｑ２０４のそれぞれ対応するよう
に設けられた電流源Ｉ２０１，Ｉ２０２，Ｉ２０３，Ｉ
２０４、およびＮchＭＯＳトランジスタＱ２０２〜Ｑ２
０４と対応する電流源Ｉ２０２〜Ｉ２０４のそれぞれの
間に配されたスイッチ素子ＳＷ２０２ａ，ＳＷ２０２
ｂ，ＳＷ２０３ａ，ＳＷ２０３ｂ，ＳＷ２０４ａ，ＳＷ
２０４ｂを備えたカレントミラー回路により構成されて
いる。
【００７０】図示した例では、電流入力側にＮchＭＯＳ
トランジスタＱ２０１および電流源Ｉ２０１が配され、
電流出力側にＮchＭＯＳトランジスタＱ２０２〜Ｑ２０
４および電流源Ｉ２０２〜Ｉ２０４がスイッチ切替え可
能に配されている。つまり、出力側にカレントミラー回
路の出力段を３並列した構成としている。ただしこれ
は、必要なゲインに応じて構成されるもので、特に３並
列に限るわけではない。また、ＮchＭＯＳトランジスタ
でカレントミラー回路を構成しているが、ＰchＭＯＳト
ランジスタを用いて構成してもよい。
トランジスタＱ２０１および電流源Ｉ２０１が配され、
電流出力側にＮchＭＯＳトランジスタＱ２０２〜Ｑ２０
４および電流源Ｉ２０２〜Ｉ２０４がスイッチ切替え可
能に配されている。つまり、出力側にカレントミラー回
路の出力段を３並列した構成としている。ただしこれ
は、必要なゲインに応じて構成されるもので、特に３並
列に限るわけではない。また、ＮchＭＯＳトランジスタ
でカレントミラー回路を構成しているが、ＰchＭＯＳト
ランジスタを用いて構成してもよい。
【００７１】電流信号検出部５から出力された電流信号
Ｓ０は、カレントミラー構成の可変利得増幅器２００の
入力側であるＮchＭＯＳトランジスタＱ２０２のゲート
端子に入力される。カレントミラー回路は単に入力され
た電流をそのミラー比に応じて出力するだけであるが、
そのミラー比を可変にすることで可変利得動作させるこ
とができる。ここで、ミラー比を可変にするために設け
られたのが、スイッチ素子ＳＷ２０２ａ〜ＳＷ２０４ｂ
である。このスイッチ素子ＳＷ２０２ａ〜ＳＷ２０４ｂ
を必要なゲインに応じて導通させると、ミラー比を決定
することができる。また、電流信号検出部５からの信号
電流Ｓ１が“０”になっても、可変利得増幅器２００が
動作するように、バイアス電流を流す機構として、電流
源Ｉ２０１〜Ｉ２０４を備えている。
Ｓ０は、カレントミラー構成の可変利得増幅器２００の
入力側であるＮchＭＯＳトランジスタＱ２０２のゲート
端子に入力される。カレントミラー回路は単に入力され
た電流をそのミラー比に応じて出力するだけであるが、
そのミラー比を可変にすることで可変利得動作させるこ
とができる。ここで、ミラー比を可変にするために設け
られたのが、スイッチ素子ＳＷ２０２ａ〜ＳＷ２０４ｂ
である。このスイッチ素子ＳＷ２０２ａ〜ＳＷ２０４ｂ
を必要なゲインに応じて導通させると、ミラー比を決定
することができる。また、電流信号検出部５からの信号
電流Ｓ１が“０”になっても、可変利得増幅器２００が
動作するように、バイアス電流を流す機構として、電流
源Ｉ２０１〜Ｉ２０４を備えている。
【００７２】この可変利得増幅器２００の後段に設けら
れた電流電圧変換部２２０は、差動増幅器２２２と、こ
の差動増幅器２２２の反転入力端子（−）と出力端子と
の間に配された抵抗素子２２４と、差動増幅器２２２の
非反転入力端子（＋）と基準電圧（具体的にはＧＮＤ
（接地））との間に配された基準電圧源２２６とを備え
る。基準電圧源２２６は、電流電圧変換部２２０にて電
流電圧変換作用を行なう場合の電圧の基準となるもので
ある。
れた電流電圧変換部２２０は、差動増幅器２２２と、こ
の差動増幅器２２２の反転入力端子（−）と出力端子と
の間に配された抵抗素子２２４と、差動増幅器２２２の
非反転入力端子（＋）と基準電圧（具体的にはＧＮＤ
（接地））との間に配された基準電圧源２２６とを備え
る。基準電圧源２２６は、電流電圧変換部２２０にて電
流電圧変換作用を行なう場合の電圧の基準となるもので
ある。
【００７３】可変利得増幅器２００から出力された電流
信号Ｓ１は、電流電圧変換部２２０を構成する差動増幅
器２２２の反転入力端子（−）に直接に入力される。ま
た、差動増幅器２２２の反転入力端子（−）には、電流
モードのクランプ機能を有する差動増幅器２５２からク
ランプ電流Ｓcpも直接に入力される。
信号Ｓ１は、電流電圧変換部２２０を構成する差動増幅
器２２２の反転入力端子（−）に直接に入力される。ま
た、差動増幅器２２２の反転入力端子（−）には、電流
モードのクランプ機能を有する差動増幅器２５２からク
ランプ電流Ｓcpも直接に入力される。
【００７４】つまり、この構成によれば、差動増幅器２
２２の反転入力端子（−）にて、可変利得増幅器２００
からの電流信号Ｓ１と、差動増幅器２５２からのクラン
プ電流Ｓcpとが合成され、差動増幅器２２２にて直ちに
電圧信号Ｓ３に変換される。差動増幅器２２２の反転入
力端子（−）にて直接に電流加算しているので、抵抗な
どを利用した電圧加算器のような特別な回路は必要とし
ないので、部品点数を削減することができる。電流出力
型の固体撮像素子３との組合せにマッチした電流型のク
ランプ回路とすることができる。
２２の反転入力端子（−）にて、可変利得増幅器２００
からの電流信号Ｓ１と、差動増幅器２５２からのクラン
プ電流Ｓcpとが合成され、差動増幅器２２２にて直ちに
電圧信号Ｓ３に変換される。差動増幅器２２２の反転入
力端子（−）にて直接に電流加算しているので、抵抗な
どを利用した電圧加算器のような特別な回路は必要とし
ないので、部品点数を削減することができる。電流出力
型の固体撮像素子３との組合せにマッチした電流型のク
ランプ回路とすることができる。
【００７５】この構成において、差動増幅器２５２は、
スイッチ素子２５４で制御される任意の時間（前例では
ＯＰＢのタイミング）において、Ａ／Ｄ変換器２８の入
力電圧、つまり電流電圧変換部２２０から出力された電
圧信号Ｓ３を監視し、差動増幅器２５２の非反転入力端
子（＋）に接続された基準電圧源２９０の電圧との差が
なくなるように、電流電圧変換部２２０の入力（本例で
は差動増幅器２２２の反転入力端子（−））に対して電
流モードで帰還をかける。なお、スイッチ素子２５４が
オフしている期間に、オン時に監視していた値を保持す
るために、サンプルホールド回路などを差動増幅器２５
２の手前に挿入してもよい。
スイッチ素子２５４で制御される任意の時間（前例では
ＯＰＢのタイミング）において、Ａ／Ｄ変換器２８の入
力電圧、つまり電流電圧変換部２２０から出力された電
圧信号Ｓ３を監視し、差動増幅器２５２の非反転入力端
子（＋）に接続された基準電圧源２９０の電圧との差が
なくなるように、電流電圧変換部２２０の入力（本例で
は差動増幅器２２２の反転入力端子（−））に対して電
流モードで帰還をかける。なお、スイッチ素子２５４が
オフしている期間に、オン時に監視していた値を保持す
るために、サンプルホールド回路などを差動増幅器２５
２の手前に挿入してもよい。
【００７６】ここで、このような電流帰還型の電流クラ
ンプ部２６によれば、電圧帰還型の場合に必要だった電
圧加算器や、ＤＣ成分をカットするための容量素子など
が不要になり、単純に信号電流Ｓ１にクランプ電流Ｓcp
を加えるだけでクランプができる。このため、部品点数
を削減することができ、また信号が通過する回路数を減
らすことができるため、ノイズの混入なども少なくする
ことができる。
ンプ部２６によれば、電圧帰還型の場合に必要だった電
圧加算器や、ＤＣ成分をカットするための容量素子など
が不要になり、単純に信号電流Ｓ１にクランプ電流Ｓcp
を加えるだけでクランプができる。このため、部品点数
を削減することができ、また信号が通過する回路数を減
らすことができるため、ノイズの混入なども少なくする
ことができる。
【００７７】また、クランプ電流を注入する回路自体
は、たとえばＭＯＳトランジスタの定電流特性を用いる
ことで簡単に形成することができ、システムの複雑化を
抑えることができる。特に、図４で例示した電流信号検
出部５のような電流型のＣＤＳ回路を構成することで、
電流帰還型のクランプ回路を用いることができ、システ
ムの単純化に貢献する。たとえば、ＣＭＯＳトランジス
タなどを用いて、固体撮像素子３、電流信号検出部５、
および電流クランプ部２６を、一体的に半導体基板上に
構成することもできる。
は、たとえばＭＯＳトランジスタの定電流特性を用いる
ことで簡単に形成することができ、システムの複雑化を
抑えることができる。特に、図４で例示した電流信号検
出部５のような電流型のＣＤＳ回路を構成することで、
電流帰還型のクランプ回路を用いることができ、システ
ムの単純化に貢献する。たとえば、ＣＭＯＳトランジス
タなどを用いて、固体撮像素子３、電流信号検出部５、
および電流クランプ部２６を、一体的に半導体基板上に
構成することもできる。
【００７８】さらに、ＣＤＳ機能を有する電流信号検出
部５や可変利得増幅器２００は電流型の信号処理を行な
うため、限られた電源電圧のなかで信号を処理する場合
において、電圧信号で処理するよりも回路のダイナミッ
クレンジを確保しやすいという利点もある。
部５や可変利得増幅器２００は電流型の信号処理を行な
うため、限られた電源電圧のなかで信号を処理する場合
において、電圧信号で処理するよりも回路のダイナミッ
クレンジを確保しやすいという利点もある。
【００７９】図５は、クランプ回路２５０の具体的な構
成例を示す図である。ここで、図５（Ａ）に示す一例
は、電流出力型の差動増幅器２５２をＣＭＯＳトランジ
スタで具体的に構成した場合を示している。電流出力型
の差動増幅器２５２は、差動増幅器２５２ａと、ＰchＭ
ＯＳトランジスタ２５２ｂと、サンプリング回路２５２
ｃとから構成されている。サンプリング回路２５２ｃ
は、スイッチ素子２５２ｄとホールドコンデンサ２５２
ｅとを含む。ホールドコンデンサ２５２ｅは、クランプ
パルスで規定されるクランプ期間にサンプリングした差
動増幅器２５２ａの出力電圧を保持する。
成例を示す図である。ここで、図５（Ａ）に示す一例
は、電流出力型の差動増幅器２５２をＣＭＯＳトランジ
スタで具体的に構成した場合を示している。電流出力型
の差動増幅器２５２は、差動増幅器２５２ａと、ＰchＭ
ＯＳトランジスタ２５２ｂと、サンプリング回路２５２
ｃとから構成されている。サンプリング回路２５２ｃ
は、スイッチ素子２５２ｄとホールドコンデンサ２５２
ｅとを含む。ホールドコンデンサ２５２ｅは、クランプ
パルスで規定されるクランプ期間にサンプリングした差
動増幅器２５２ａの出力電圧を保持する。
【００８０】また、クランプ回路２５０は、サンプリン
グ回路２５２ｃとＰchＭＯＳトランジスタ２５２ｂとの
間に、ホールドコンデンサ２５２ｅに保持されているサ
ンプリング電圧を受けて、それに応じてＰchＭＯＳトラ
ンジスタ２５２ｂのゲート端子を制御するクランプ電圧
Ｖcpを発生する制御電圧発生回路２６０を有する。
グ回路２５２ｃとＰchＭＯＳトランジスタ２５２ｂとの
間に、ホールドコンデンサ２５２ｅに保持されているサ
ンプリング電圧を受けて、それに応じてＰchＭＯＳトラ
ンジスタ２５２ｂのゲート端子を制御するクランプ電圧
Ｖcpを発生する制御電圧発生回路２６０を有する。
【００８１】ＰchＭＯＳトランジスタ２５２ｂのソース
端子は電圧源（本例ではＶＤＤ）に接続され、ドレイン
端子は電流電圧変換部２２０の入力に接続される。図４
に示した電流電圧変換部２２０との対応では、ドレイン
端子は差動増幅器２２２の反転入力端子（−）に接続さ
れ、ＰchＭＯＳトランジスタ２５２ｂで生成されたクラ
ンプ電流Ｓcpが差動増幅器２２２の反転入力端子（−）
に入力される構成とする。
端子は電圧源（本例ではＶＤＤ）に接続され、ドレイン
端子は電流電圧変換部２２０の入力に接続される。図４
に示した電流電圧変換部２２０との対応では、ドレイン
端子は差動増幅器２２２の反転入力端子（−）に接続さ
れ、ＰchＭＯＳトランジスタ２５２ｂで生成されたクラ
ンプ電流Ｓcpが差動増幅器２２２の反転入力端子（−）
に入力される構成とする。
【００８２】ＰchＭＯＳトランジスタ２５２ｂが飽和領
域で動作するような電圧を制御電圧発生回路２６０が加
えることで、ＰchＭＯＳトランジスタ２５２ｂはゲート
−ソース間の電圧に応じた電流を流す電流源として動作
する。つまり、ＰchＭＯＳトランジスタ２５２ｂは、制
御電圧発生回路２６０から出力されるクランプ電圧Ｖcp
をクランプ電流Ｓcpに変換する電圧電流変換部として機
能する。これにより、クランプ回路２５０は、電流出力
型のクランプ回路としての機能を果たすことができる。
域で動作するような電圧を制御電圧発生回路２６０が加
えることで、ＰchＭＯＳトランジスタ２５２ｂはゲート
−ソース間の電圧に応じた電流を流す電流源として動作
する。つまり、ＰchＭＯＳトランジスタ２５２ｂは、制
御電圧発生回路２６０から出力されるクランプ電圧Ｖcp
をクランプ電流Ｓcpに変換する電圧電流変換部として機
能する。これにより、クランプ回路２５０は、電流出力
型のクランプ回路としての機能を果たすことができる。
【００８３】なお、制御電圧発生回路２６０を用いるこ
となく、ホールドコンデンサ２５２ｅに保持されている
サンプリング電圧を直接ＰchＭＯＳトランジスタ２５２
ｂのゲート端子に加える構成としても、出力信号のＤＣ
レベルを制御する、つまりクランプ機能を作動させるこ
とができる。
となく、ホールドコンデンサ２５２ｅに保持されている
サンプリング電圧を直接ＰchＭＯＳトランジスタ２５２
ｂのゲート端子に加える構成としても、出力信号のＤＣ
レベルを制御する、つまりクランプ機能を作動させるこ
とができる。
【００８４】また、図５（Ａ）に示す一例では、ＰchＭ
ＯＳトランジスタ２５２ｂのみでクランプ電流Ｓcpを電
流電圧変換部２２０の入力に供給する構成としている
が、ＰchＭＯＳトランジスタ２５２ｂをＮchＭＯＳトラ
ンジスタに置き換えて、電流電圧変換部２２０の入力か
らクランプ電流ＳcpをＮchＭＯＳトランジスタ側に引き
込む構成としてもよい。また、ＰchＭＯＳトランジスタ
およびＮchＭＯＳトランジスタの両方を用いて、電流の
流れる方向を切り替えて使う構成とすることもできる。
ＯＳトランジスタ２５２ｂのみでクランプ電流Ｓcpを電
流電圧変換部２２０の入力に供給する構成としている
が、ＰchＭＯＳトランジスタ２５２ｂをＮchＭＯＳトラ
ンジスタに置き換えて、電流電圧変換部２２０の入力か
らクランプ電流ＳcpをＮchＭＯＳトランジスタ側に引き
込む構成としてもよい。また、ＰchＭＯＳトランジスタ
およびＮchＭＯＳトランジスタの両方を用いて、電流の
流れる方向を切り替えて使う構成とすることもできる。
【００８５】また、図５（Ａ）に示す一例では、ＰchＭ
ＯＳトランジスタ２５２ｂを用いて、制御電圧発生回路
２６０から出力されるクランプ電圧Ｖcpをクランプ電流
Ｓcpに変換するようにしていたが、これに限らず、差動
増幅器２５２ａの出力端子を電流出力型の構成とするこ
とで、制御電圧発生回路２６０やＭＯＳトランジスタな
どによる電圧電流変換部を設けることなく、その電流出
力型の差動増幅器の出力にて直接にクランプ電流Ｓcpを
発生させる構成とすることもできる。
ＯＳトランジスタ２５２ｂを用いて、制御電圧発生回路
２６０から出力されるクランプ電圧Ｖcpをクランプ電流
Ｓcpに変換するようにしていたが、これに限らず、差動
増幅器２５２ａの出力端子を電流出力型の構成とするこ
とで、制御電圧発生回路２６０やＭＯＳトランジスタな
どによる電圧電流変換部を設けることなく、その電流出
力型の差動増幅器の出力にて直接にクランプ電流Ｓcpを
発生させる構成とすることもできる。
【００８６】図５（Ｂ）に示す第２例は、ＰchＭＯＳト
ランジスタ２５２ｂのドレイン端子に３端子スイッチ素
子２５８を挿入した構成例を示している。３端子スイッ
チ素子２５８は、入力端子ａがＰchＭＯＳトランジスタ
２５２ｂのドレイン端子と接続され、一方の出力端子ｂ
が電流電圧変換部２２０の入力部に接続され、他方の出
力端子ｃが電流電圧変換部２２０の動作基準点と接続さ
れる構成とする。
ランジスタ２５２ｂのドレイン端子に３端子スイッチ素
子２５８を挿入した構成例を示している。３端子スイッ
チ素子２５８は、入力端子ａがＰchＭＯＳトランジスタ
２５２ｂのドレイン端子と接続され、一方の出力端子ｂ
が電流電圧変換部２２０の入力部に接続され、他方の出
力端子ｃが電流電圧変換部２２０の動作基準点と接続さ
れる構成とする。
【００８７】図４に示した電流電圧変換部２２０との対
応では、出力端子ｂは差動増幅器２２２の反転入力端子
（−）に接続され、ＰchＭＯＳトランジスタ２５２ｂで
生成されたクランプ電流Ｓcpが３端子スイッチ素子２５
８を介して差動増幅器２２２の反転入力端子（−）に入
力される構成とする。また、出力端子ｃは電流電圧変換
部２２０の非反転入力端子（＋）と接続され、その非反
転入力端子（＋）に接続された基準電圧源２２６と同じ
基準電圧Ｖ２が印加されるようにする。以下、３端子ス
イッチ素子２５８の役割について説明する。
応では、出力端子ｂは差動増幅器２２２の反転入力端子
（−）に接続され、ＰchＭＯＳトランジスタ２５２ｂで
生成されたクランプ電流Ｓcpが３端子スイッチ素子２５
８を介して差動増幅器２２２の反転入力端子（−）に入
力される構成とする。また、出力端子ｃは電流電圧変換
部２２０の非反転入力端子（＋）と接続され、その非反
転入力端子（＋）に接続された基準電圧源２２６と同じ
基準電圧Ｖ２が印加されるようにする。以下、３端子ス
イッチ素子２５８の役割について説明する。
【００８８】図３にて電流信号検出部５の具体例を挙げ
たように、カレントコピアセルを用いて電流モードでＣ
ＤＳ処理をする場合、リセット期間にサンプリングのた
めにスイッチ素子ＳＷ９２を閉じる必要がある。このと
き、可変利得増幅器２００やクランプ回路２５０には信
号電流Ｓ１が流れてこないことになるので、電流電圧変
換部２２０には、クランプ電流Ｓcpだけが流れ込むこと
になる。
たように、カレントコピアセルを用いて電流モードでＣ
ＤＳ処理をする場合、リセット期間にサンプリングのた
めにスイッチ素子ＳＷ９２を閉じる必要がある。このと
き、可変利得増幅器２００やクランプ回路２５０には信
号電流Ｓ１が流れてこないことになるので、電流電圧変
換部２２０には、クランプ電流Ｓcpだけが流れ込むこと
になる。
【００８９】クランプ電流Ｓcpは信号電流が流れている
期間に電流電圧変換部２２０のダイナミックレンジがき
ちんと確保されるように流れているため、信号電流Ｓ１
がなくなってしまうと、クランプ電流Ｓcpのせいで電流
電圧変換部２２０が一時的にそのダイナミックレンジを
はずしてしまう可能性がある。一般的に差動増幅器を用
いて作られているＩ／Ｖ変換回路の場合は、一旦ダイナ
ミックレンジから外れてしまうと動作スピードが極端に
遅くなるなど、通常の動作状態に復帰するのに時間がか
かる場合がある。
期間に電流電圧変換部２２０のダイナミックレンジがき
ちんと確保されるように流れているため、信号電流Ｓ１
がなくなってしまうと、クランプ電流Ｓcpのせいで電流
電圧変換部２２０が一時的にそのダイナミックレンジを
はずしてしまう可能性がある。一般的に差動増幅器を用
いて作られているＩ／Ｖ変換回路の場合は、一旦ダイナ
ミックレンジから外れてしまうと動作スピードが極端に
遅くなるなど、通常の動作状態に復帰するのに時間がか
かる場合がある。
【００９０】このような問題を避けるために、スイッチ
素子ＳＷ９２のオンオフ制御と同じタイミングでスイッ
チ素子２５８をオンオフ制御する。すなわち、スイッチ
素子ＳＷ９２が非導通状態になって信号電流Ｓ１が電流
電圧変換部２２０側に流れてこなくなったときに、スイ
ッチ素子２５８を出力端子ｂから切断して電流電圧変換
部２２０の入力部とＰchＭＯＳトランジスタ２５２ｂと
を切り離す。これにより、電流電圧変換部２２０に入力
される撮像信号Ｓ１へのクランプ電流Ｓcpの帰還を停止
することで、電流電圧変換部２２０へのクランプ電流Ｓ
cpの流入を防ぎ、ダイナミックレンジをはずしてしまう
ことを防ぐようにする。
素子ＳＷ９２のオンオフ制御と同じタイミングでスイッ
チ素子２５８をオンオフ制御する。すなわち、スイッチ
素子ＳＷ９２が非導通状態になって信号電流Ｓ１が電流
電圧変換部２２０側に流れてこなくなったときに、スイ
ッチ素子２５８を出力端子ｂから切断して電流電圧変換
部２２０の入力部とＰchＭＯＳトランジスタ２５２ｂと
を切り離す。これにより、電流電圧変換部２２０に入力
される撮像信号Ｓ１へのクランプ電流Ｓcpの帰還を停止
することで、電流電圧変換部２２０へのクランプ電流Ｓ
cpの流入を防ぎ、ダイナミックレンジをはずしてしまう
ことを防ぐようにする。
【００９１】また、単純にスイッチ素子２５８を切断し
てしまうと、ＰchＭＯＳトランジスタ２５２ｂからのク
ランプ電流Ｓcpが流れ込む先を失い、クランプ電流Ｓcp
の電流値が“０”になってしまう。すると次にスイッチ
素子２５８を出力端子ｂ側に接続してクランプ電流Ｓcp
を流し始めたときに、所望の電流値に落ち着くまでに時
間がかかってしまうため、規定の時間内に信号を忠実に
再現できなくなってしまう虞れがある。
てしまうと、ＰchＭＯＳトランジスタ２５２ｂからのク
ランプ電流Ｓcpが流れ込む先を失い、クランプ電流Ｓcp
の電流値が“０”になってしまう。すると次にスイッチ
素子２５８を出力端子ｂ側に接続してクランプ電流Ｓcp
を流し始めたときに、所望の電流値に落ち着くまでに時
間がかかってしまうため、規定の時間内に信号を忠実に
再現できなくなってしまう虞れがある。
【００９２】そこで、スイッチ素子２５８を単純にオン
オフ制御するのではなく、図５（Ｂ）に示すように、ス
イッチ素子ＳＷ９２を非導通状態にするときにはスイッ
チ素子２５８を出力端子ｂから出力端子ｃ側に切り替
え、電流電圧変換部２２０の非反転入力端子（＋）側に
接続することで、この非反転入力端子（＋）の接続され
ている基準電圧源２２６につなぎ変える。つまり、スイ
ッチ素子ＳＷ９２を非導通状態にするリセット期間に
は、撮像信号へのクランプ電流Ｓcpの帰還を停止させる
とともに、この帰還を停止させたクランプ電流Ｓcpを、
電流電圧変換部２２０の動作基準点を設定するための基
準電圧源２２６に向けて還流させる。
オフ制御するのではなく、図５（Ｂ）に示すように、ス
イッチ素子ＳＷ９２を非導通状態にするときにはスイッ
チ素子２５８を出力端子ｂから出力端子ｃ側に切り替
え、電流電圧変換部２２０の非反転入力端子（＋）側に
接続することで、この非反転入力端子（＋）の接続され
ている基準電圧源２２６につなぎ変える。つまり、スイ
ッチ素子ＳＷ９２を非導通状態にするリセット期間に
は、撮像信号へのクランプ電流Ｓcpの帰還を停止させる
とともに、この帰還を停止させたクランプ電流Ｓcpを、
電流電圧変換部２２０の動作基準点を設定するための基
準電圧源２２６に向けて還流させる。
【００９３】こうすることで、クランプ電流Ｓcpを流し
込むＰchＭＯＳトランジスタ２５２ｂから見れば、クラ
ンプ電流Ｓcpを電流電圧変換部２２０に流し込んでいる
ときも、遮断（カット）しているときも、見かけ上何も
変わらないように見えるため、常に制御電圧発生回路２
６０によって制御された電流を流し続けることができ、
クランプ電流Ｓcpの安定性を保つことができる。つま
り、常にクランプ電流Ｓcpの安定性を保ち、次に再びク
ランプ電流Ｓcpを撮像信号Ｓ１に流し込むときにすぐに
所望の電流が得られるようになる。
込むＰchＭＯＳトランジスタ２５２ｂから見れば、クラ
ンプ電流Ｓcpを電流電圧変換部２２０に流し込んでいる
ときも、遮断（カット）しているときも、見かけ上何も
変わらないように見えるため、常に制御電圧発生回路２
６０によって制御された電流を流し続けることができ、
クランプ電流Ｓcpの安定性を保つことができる。つま
り、常にクランプ電流Ｓcpの安定性を保ち、次に再びク
ランプ電流Ｓcpを撮像信号Ｓ１に流し込むときにすぐに
所望の電流が得られるようになる。
【００９４】図５（Ｃ）に示す第３例は、制御電圧発生
回路２６０の具体的な構成例を示している。この制御電
圧発生回路２６０は、差動増幅器２６２、ＰchＭＯＳト
ランジスタ２６４、および抵抗素子２６６を有する。Ｐ
chＭＯＳトランジスタ２６４は、ソース端子が電圧源
（本例ではＶＤＤ）に接続され、ゲート端子がＰchＭＯ
Ｓトランジスタ２５２ｂのゲート端子と共通に差動増幅
器２６２の出力端子と接続され、ドレイン端子が差動増
幅器２６２の非反転入力端子（＋）と接続されている。
差動増幅器２６２の反転入力端子（−）に差動増幅器２
５２ａの出力電圧が入力される。
回路２６０の具体的な構成例を示している。この制御電
圧発生回路２６０は、差動増幅器２６２、ＰchＭＯＳト
ランジスタ２６４、および抵抗素子２６６を有する。Ｐ
chＭＯＳトランジスタ２６４は、ソース端子が電圧源
（本例ではＶＤＤ）に接続され、ゲート端子がＰchＭＯ
Ｓトランジスタ２５２ｂのゲート端子と共通に差動増幅
器２６２の出力端子と接続され、ドレイン端子が差動増
幅器２６２の非反転入力端子（＋）と接続されている。
差動増幅器２６２の反転入力端子（−）に差動増幅器２
５２ａの出力電圧が入力される。
【００９５】この構成において、制御電圧発生回路２６
０は、差動増幅器２５２ａの出力電圧を受けて、ＰchＭ
ＯＳトランジスタ２５２ｂを駆動するのに適当な電圧を
発生する。すなわち、差動増幅器２６２は、差動増幅器
２５２ａの出力電圧と、抵抗素子２６６に加わる電圧が
同じになるようにＰchＭＯＳトランジスタ２６４のゲー
ト電圧を制御する。このとき、ＰchＭＯＳトランジスタ
２６４に流れる電流は、抵抗素子２６６とそれに加わる
電圧とで制御されるため、その電流値を流せるだけのＰ
chＭＯＳトランジスタ２６４のゲート電圧が自動的に決
まる。
０は、差動増幅器２５２ａの出力電圧を受けて、ＰchＭ
ＯＳトランジスタ２５２ｂを駆動するのに適当な電圧を
発生する。すなわち、差動増幅器２６２は、差動増幅器
２５２ａの出力電圧と、抵抗素子２６６に加わる電圧が
同じになるようにＰchＭＯＳトランジスタ２６４のゲー
ト電圧を制御する。このとき、ＰchＭＯＳトランジスタ
２６４に流れる電流は、抵抗素子２６６とそれに加わる
電圧とで制御されるため、その電流値を流せるだけのＰ
chＭＯＳトランジスタ２６４のゲート電圧が自動的に決
まる。
【００９６】ＰchＭＯＳトランジスタ２６４とその後段
のＰchＭＯＳトランジスタ２５２ｂの能力（性能／特
性）を全く同じにして、かつＰchＭＯＳトランジスタ２
６４，２５２ｂが飽和領域で動作するようにその能力や
抵抗素子２６６の値を決めておくと、ＰchＭＯＳトラン
ジスタ２６４のゲート電圧をそのままＰchＭＯＳトラン
ジスタ２５２ｂのゲート端子にも供給することで、Ｐch
ＭＯＳトランジスタ２６４，２５２ｂの流れる電流を全
く同じにすることができる。つまり、ＰchＭＯＳトラン
ジスタ２５２ｂが流すクランプ電流Ｓcpを抵抗素子２６
６とそれに加わる電圧とで制御することができる。
のＰchＭＯＳトランジスタ２５２ｂの能力（性能／特
性）を全く同じにして、かつＰchＭＯＳトランジスタ２
６４，２５２ｂが飽和領域で動作するようにその能力や
抵抗素子２６６の値を決めておくと、ＰchＭＯＳトラン
ジスタ２６４のゲート電圧をそのままＰchＭＯＳトラン
ジスタ２５２ｂのゲート端子にも供給することで、Ｐch
ＭＯＳトランジスタ２６４，２５２ｂの流れる電流を全
く同じにすることができる。つまり、ＰchＭＯＳトラン
ジスタ２５２ｂが流すクランプ電流Ｓcpを抵抗素子２６
６とそれに加わる電圧とで制御することができる。
【００９７】なお、図５（Ｃ）で挙げた制御電圧発生回
路２６０の構成例はあくまで一例であって、その他さま
ざまな構成例を取り得る。たとえば、差動増幅器２５２
ａをコンパレータとして使用し、その後段の制御電圧発
生回路２６０をデジタル回路を用いてさまざまな処理を
行なう構成、すなわちデジタル回路による演算処理部を
備えた構成としてもよい。この場合には、デジタル回路
の処理結果（デジタル値）をＤ／Ａ変換器を用いてアナ
ログ信号（たとえば電圧信号）に戻し、ＰchＭＯＳトラ
ンジスタ２５２ｂの入力電圧として供給することで、Ｐ
chＭＯＳトランジスタ２５２ｂにてクランプ電流Ｓcpを
発生させることもできる。
路２６０の構成例はあくまで一例であって、その他さま
ざまな構成例を取り得る。たとえば、差動増幅器２５２
ａをコンパレータとして使用し、その後段の制御電圧発
生回路２６０をデジタル回路を用いてさまざまな処理を
行なう構成、すなわちデジタル回路による演算処理部を
備えた構成としてもよい。この場合には、デジタル回路
の処理結果（デジタル値）をＤ／Ａ変換器を用いてアナ
ログ信号（たとえば電圧信号）に戻し、ＰchＭＯＳトラ
ンジスタ２５２ｂの入力電圧として供給することで、Ｐ
chＭＯＳトランジスタ２５２ｂにてクランプ電流Ｓcpを
発生させることもできる。
【００９８】以上説明したように、上記実施形態の構成
によれば、電流帰還型のクランプ回路を用いるようにし
たので、電圧帰還型の場合に必要だった電圧加算器やＤ
Ｃ成分カットするための容量素子などが不要になり、単
純に信号電流にクランプ電流を帰還するだけでＤＣクラ
ンプが可能となる。このため、部品点数を削減すること
ができ、また信号が通過する回路数を減らすことができ
るため、ノイズの混入なども少なくすることができる。
によれば、電流帰還型のクランプ回路を用いるようにし
たので、電圧帰還型の場合に必要だった電圧加算器やＤ
Ｃ成分カットするための容量素子などが不要になり、単
純に信号電流にクランプ電流を帰還するだけでＤＣクラ
ンプが可能となる。このため、部品点数を削減すること
ができ、また信号が通過する回路数を減らすことができ
るため、ノイズの混入なども少なくすることができる。
【００９９】加えて、図５にて具体的構成例を示したよ
うに、クランプ電流を注入する回路自体は、ＭＯＳトラ
ンジスタの定電流特性を用いることで簡単に形成するこ
とができ、システムの複雑化を抑えることができる。さ
らに、電流型の信号処理を行なう構成のＣＤＳ回路やＰ
ＧＡ回路と組合せることで、限られた電源電圧のなかで
信号を処理する場合において、電圧信号で処理するより
も回路のダイナミックレンジを確保しやすいという効果
を享受することもできる。
うに、クランプ電流を注入する回路自体は、ＭＯＳトラ
ンジスタの定電流特性を用いることで簡単に形成するこ
とができ、システムの複雑化を抑えることができる。さ
らに、電流型の信号処理を行なう構成のＣＤＳ回路やＰ
ＧＡ回路と組合せることで、限られた電源電圧のなかで
信号を処理する場合において、電圧信号で処理するより
も回路のダイナミックレンジを確保しやすいという効果
を享受することもできる。
【０１００】図６は、電流信号検出部５の他の実施形態
の構成例を示す図である。ここで図６（Ａ）は、その回
路図、図６（Ｂ）は動作を説明するためのタイミングチ
ャートである。なお、この構成は、本願出願人による特
願２００２−１０２１０８号に記載の電流信号検出部の
第６実施形態の構成と同じである。
の構成例を示す図である。ここで図６（Ａ）は、その回
路図、図６（Ｂ）は動作を説明するためのタイミングチ
ャートである。なお、この構成は、本願出願人による特
願２００２−１０２１０８号に記載の電流信号検出部の
第６実施形態の構成と同じである。
【０１０１】この実施形態の電流信号検出部５は、電圧
動作点設定部７として図３に示した実施形態と同様にカ
レントミラー７０を使用する一方、電流サンプリング部
９として、図３に示した実施形態のカレントコピア９０
に代えて、スイッチ素子ＳＷ８１、スイッチ素子ＳＷ８
１のオン時に電流信号を受けて当該電流信号に応じた電
圧を保持する容量素子Ｃ８１、およびカレントミラー８
０、スイッチ素子ＳＷ８１がオンしているときに他のト
ランジスタとの間でカレントミラーを形成するトランジ
スタＱ８３を使用する点に特徴を有する。スイッチ素子
ＳＷ８１および容量素子Ｃ８１からなるサンプル・アン
ド・ホールド（Ｓ／Ｈ）回路と、カレントミラーとによ
って、カレントコピア９０と同様の作用をさせるもので
ある。
動作点設定部７として図３に示した実施形態と同様にカ
レントミラー７０を使用する一方、電流サンプリング部
９として、図３に示した実施形態のカレントコピア９０
に代えて、スイッチ素子ＳＷ８１、スイッチ素子ＳＷ８
１のオン時に電流信号を受けて当該電流信号に応じた電
圧を保持する容量素子Ｃ８１、およびカレントミラー８
０、スイッチ素子ＳＷ８１がオンしているときに他のト
ランジスタとの間でカレントミラーを形成するトランジ
スタＱ８３を使用する点に特徴を有する。スイッチ素子
ＳＷ８１および容量素子Ｃ８１からなるサンプル・アン
ド・ホールド（Ｓ／Ｈ）回路と、カレントミラーとによ
って、カレントコピア９０と同様の作用をさせるもので
ある。
【０１０２】カレントミラー８０は、電圧動作点設定部
７として機能するカレントミラー７０の構成要素である
ＮchＭＯＳトランジスタＱ７２のドレイン側に、ドレイ
ンおよびゲートが共通に接続され、かつソースが電源Ｖ
ＤＤに接続された入力側の素子であるＰchＭＯＳトラン
ジスタＱ８１と、このＰchＭＯＳトランジスタＱ８１と
ゲートが共通に接続され、かつソースが電源ＶＤＤに接
続された出力側の素子であるＰchＭＯＳトランジスタＱ
８２とから構成されている。両ＰchＭＯＳトランジスタ
Ｑ８１，Ｑ８２としては同じ特性のものが用いられる。
７として機能するカレントミラー７０の構成要素である
ＮchＭＯＳトランジスタＱ７２のドレイン側に、ドレイ
ンおよびゲートが共通に接続され、かつソースが電源Ｖ
ＤＤに接続された入力側の素子であるＰchＭＯＳトラン
ジスタＱ８１と、このＰchＭＯＳトランジスタＱ８１と
ゲートが共通に接続され、かつソースが電源ＶＤＤに接
続された出力側の素子であるＰchＭＯＳトランジスタＱ
８２とから構成されている。両ＰchＭＯＳトランジスタ
Ｑ８１，Ｑ８２としては同じ特性のものが用いられる。
【０１０３】また、ＮchＭＯＳトランジスタＱ７１のゲ
ートは、スイッチ素子ＳＷ８１を介して容量素子Ｃ８１
の一端およびＮchＭＯＳトランジスタＱ８３のゲートに
接続されている。容量素子Ｃ８１の他端およびＮchＭＯ
ＳトランジスタＱ８３のソースは、電圧基準であるＧＮ
Ｄに接続されている。
ートは、スイッチ素子ＳＷ８１を介して容量素子Ｃ８１
の一端およびＮchＭＯＳトランジスタＱ８３のゲートに
接続されている。容量素子Ｃ８１の他端およびＮchＭＯ
ＳトランジスタＱ８３のソースは、電圧基準であるＧＮ
Ｄに接続されている。
【０１０４】スイッチ素子ＳＷ８１には、これを制御す
る制御パルスΦＲＳＴが供給され、制御パルスΦＲＳＴ
がＨ期間のみスイッチ素子ＳＷ８１は導通（オン）する
ものとする。図６に示すように、固体撮像素子３の出力
電流がリセット期間にあるときのみ、スイッチ素子ＳＷ
８１を導通（オン）させる。スイッチ素子ＳＷ８１がオ
ンしているとき、ＮchＭＯＳトランジスタＱ７１，Ｑ８
３はカレントミラーを形成する。
る制御パルスΦＲＳＴが供給され、制御パルスΦＲＳＴ
がＨ期間のみスイッチ素子ＳＷ８１は導通（オン）する
ものとする。図６に示すように、固体撮像素子３の出力
電流がリセット期間にあるときのみ、スイッチ素子ＳＷ
８１を導通（オン）させる。スイッチ素子ＳＷ８１がオ
ンしているとき、ＮchＭＯＳトランジスタＱ７１，Ｑ８
３はカレントミラーを形成する。
【０１０５】次に、この実施形態の電流信号検出部５の
動作を説明する。先ず、ＮchＭＯＳトランジスタＱ７
１，Ｑ７２はカレントミラー７０を形成しており、Ｎch
ＭＯＳトランジスタＱ７２はＮchＭＯＳトランジスタＱ
７１の受け取った信号電流ＩINをそのまま流すように動
作する。さらに、ＮchＭＯＳトランジスタＱ７２の出力
電流は、ＰchＭＯＳトランジスタＱ８１，Ｑ８２から形
成されたカレントミラー８０に入力され、ＰchＭＯＳト
ランジスタＱ８２ドレインにそのまま出力電流として表
れる。
動作を説明する。先ず、ＮchＭＯＳトランジスタＱ７
１，Ｑ７２はカレントミラー７０を形成しており、Ｎch
ＭＯＳトランジスタＱ７２はＮchＭＯＳトランジスタＱ
７１の受け取った信号電流ＩINをそのまま流すように動
作する。さらに、ＮchＭＯＳトランジスタＱ７２の出力
電流は、ＰchＭＯＳトランジスタＱ８１，Ｑ８２から形
成されたカレントミラー８０に入力され、ＰchＭＯＳト
ランジスタＱ８２ドレインにそのまま出力電流として表
れる。
【０１０６】たとえば、固体撮像素子３の出力電流がリ
セット期間にあるときには、カレントミラー７０は、オ
フセット電流IoffをそのままＰchＭＯＳトランジスタＱ
８１，Ｑ８２からなるカレントミラー８０に入力し、さ
らにカレントミラー８０は、リセット期間のオフセット
電流IoffをそのままＮchＭＯＳトランジスタＱ８３や出
力端子Ioutに向けて出力する。
セット期間にあるときには、カレントミラー７０は、オ
フセット電流IoffをそのままＰchＭＯＳトランジスタＱ
８１，Ｑ８２からなるカレントミラー８０に入力し、さ
らにカレントミラー８０は、リセット期間のオフセット
電流IoffをそのままＮchＭＯＳトランジスタＱ８３や出
力端子Ioutに向けて出力する。
【０１０７】また、このリセット期間には、スイッチ素
子ＳＷ８１を介してＮchＭＯＳトランジスタＱ７１，Ｑ
８３のゲート同士が接続されカレントミラーを形成する
ため、リセット期間のオフセット電流Ioffが、そのまま
ＮchＭＯＳトランジスタＱ８３のドレインに現れる。ま
た、このとき、ＮchＭＯＳトランジスタＱ７１のゲート
は、スイッチ素子ＳＷ８１を介して容量素子Ｃ８１と接
続されるので、ＮchＭＯＳトランジスタＱ７１のゲート
電圧は容量素子Ｃ８１に記憶保持される。
子ＳＷ８１を介してＮchＭＯＳトランジスタＱ７１，Ｑ
８３のゲート同士が接続されカレントミラーを形成する
ため、リセット期間のオフセット電流Ioffが、そのまま
ＮchＭＯＳトランジスタＱ８３のドレインに現れる。ま
た、このとき、ＮchＭＯＳトランジスタＱ７１のゲート
は、スイッチ素子ＳＷ８１を介して容量素子Ｃ８１と接
続されるので、ＮchＭＯＳトランジスタＱ７１のゲート
電圧は容量素子Ｃ８１に記憶保持される。
【０１０８】ここで、ＮchＭＯＳトランジスタＱ８３と
ＰchＭＯＳトランジスタＱ８２の電流の差分が出力端子
Ioutに出力されることになるが、この時点ではＮchＭＯ
ＳトランジスタＱ８３とＰchＭＯＳトランジスタＱ８２
はお互い同じ大きさのオフセット電流Ioffを流している
ため、図６（Ｂ）に示すように、出力電流Ioutは“０”
である。
ＰchＭＯＳトランジスタＱ８２の電流の差分が出力端子
Ioutに出力されることになるが、この時点ではＮchＭＯ
ＳトランジスタＱ８３とＰchＭＯＳトランジスタＱ８２
はお互い同じ大きさのオフセット電流Ioffを流している
ため、図６（Ｂ）に示すように、出力電流Ioutは“０”
である。
【０１０９】次に、固体撮像素子３の出力電流が検出期
間では、スイッチ素子ＳＷ８１は非導通状態（オフ）に
ある。このとき、リセット期間にＮchＭＯＳトランジス
タＱ７１が流していた電流に対応したゲート電圧が容量
素子Ｃ８１に記憶保持され、ＮchＭＯＳトランジスタＱ
８３のゲートに供給されている。このため、ＮchＭＯＳ
トランジスタＱ８３は、スイッチ素子ＳＷ８１がオフの
ときにも、容量素子Ｃ８１に記憶された電圧に応じた電
流を流す。
間では、スイッチ素子ＳＷ８１は非導通状態（オフ）に
ある。このとき、リセット期間にＮchＭＯＳトランジス
タＱ７１が流していた電流に対応したゲート電圧が容量
素子Ｃ８１に記憶保持され、ＮchＭＯＳトランジスタＱ
８３のゲートに供給されている。このため、ＮchＭＯＳ
トランジスタＱ８３は、スイッチ素子ＳＷ８１がオフの
ときにも、容量素子Ｃ８１に記憶された電圧に応じた電
流を流す。
【０１１０】ＮchＭＯＳトランジスタＱ７１，Ｑ８１を
同じサイズにしておくと、スイッチ素子ＳＷ８１がオフ
時にもＮchＭＯＳトランジスタＱ８３は、結果的に固体
撮像素子３のリセット期間のオフセット電流Ioffを記憶
し、流し続ける。つまり、ＮchＭＯＳトランジスタＱ８
３は、先のリセット期間のオフセット電流Ioffを記憶し
たままである。
同じサイズにしておくと、スイッチ素子ＳＷ８１がオフ
時にもＮchＭＯＳトランジスタＱ８３は、結果的に固体
撮像素子３のリセット期間のオフセット電流Ioffを記憶
し、流し続ける。つまり、ＮchＭＯＳトランジスタＱ８
３は、先のリセット期間のオフセット電流Ioffを記憶し
たままである。
【０１１１】また、検出期間には、ＮchＭＯＳトランジ
スタＱ７２はＮchＭＯＳトランジスタＱ７１とカレント
ミラーを形成しているため、検出期間の検出電流“Ioff
−Isig”をそのままＰchＭＯＳトランジスタＱ８１，Ｑ
８２からなるカレントミラー８０に入力し、さらにカレ
ントミラー８０は、検出期間の検出電流“Ioff−Isig”
をそのままＮchＭＯＳトランジスタＱ８３や出力端子Io
utに向けて出力する。
スタＱ７２はＮchＭＯＳトランジスタＱ７１とカレント
ミラーを形成しているため、検出期間の検出電流“Ioff
−Isig”をそのままＰchＭＯＳトランジスタＱ８１，Ｑ
８２からなるカレントミラー８０に入力し、さらにカレ
ントミラー８０は、検出期間の検出電流“Ioff−Isig”
をそのままＮchＭＯＳトランジスタＱ８３や出力端子Io
utに向けて出力する。
【０１１２】ここで、ＮchＭＯＳトランジスタＱ８３と
ＰchＭＯＳトランジスタＱ８２の電流の差分が出力端子
Ioutに出力されることになるため、図６（Ｂ）に示すよ
うに、“Iout＝（Ioff−Isig）−Ioff＝−Isig”となっ
て、信号成分だけが出力端子Ioutから出力されることに
なる。つまり、リセット期間のオフセット電流IoffをＮ
chＭＯＳトランジスタＱ８３から流し、検出期間の検出
電流“Ioff−Isig”をＰchＭＯＳトランジスタＱ８１，
Ｑ８２からなるカレントミラー８０で折り返して流すこ
とで引き算を行なうことで、オフセット成分Ioffを含ま
ない純粋な信号成分“−Isig”を生成するようにしてい
る。
ＰchＭＯＳトランジスタＱ８２の電流の差分が出力端子
Ioutに出力されることになるため、図６（Ｂ）に示すよ
うに、“Iout＝（Ioff−Isig）−Ioff＝−Isig”となっ
て、信号成分だけが出力端子Ioutから出力されることに
なる。つまり、リセット期間のオフセット電流IoffをＮ
chＭＯＳトランジスタＱ８３から流し、検出期間の検出
電流“Ioff−Isig”をＰchＭＯＳトランジスタＱ８１，
Ｑ８２からなるカレントミラー８０で折り返して流すこ
とで引き算を行なうことで、オフセット成分Ioffを含ま
ない純粋な信号成分“−Isig”を生成するようにしてい
る。
【０１１３】要するに、電流サンプリング部９は、電流
信号ＩINにおける検出期間には、カレントミラー８０の
出力側の素子であるＰchＭＯＳトランジスタＱ８２から
出力される電流成分“Ioff−Isig”と容量素子Ｃ８１が
保持している電圧に応じた電流成分Ioffとの差を求める
ことで、オフセット成分が抑制された信号成分“−Isi
g”を抽出する。
信号ＩINにおける検出期間には、カレントミラー８０の
出力側の素子であるＰchＭＯＳトランジスタＱ８２から
出力される電流成分“Ioff−Isig”と容量素子Ｃ８１が
保持している電圧に応じた電流成分Ioffとの差を求める
ことで、オフセット成分が抑制された信号成分“−Isi
g”を抽出する。
【０１１４】このように、電流サンプリング部９として
カレントコピアを用いない図６に示す実施形態の構成に
おいても、カレントコピアを用いた一〜第５実施形態と
出力電流の向きが逆にはなるが、ＦＰＮの原因となるオ
フセット電流Ioffを取り除き、本来の信号成分“−Isi
g”だけを出力端子Ioutから電流信号Ioutとして取り出
すことができ、電流モードのＣＤＳ回路としての機能を
果たすことができる。
カレントコピアを用いない図６に示す実施形態の構成に
おいても、カレントコピアを用いた一〜第５実施形態と
出力電流の向きが逆にはなるが、ＦＰＮの原因となるオ
フセット電流Ioffを取り除き、本来の信号成分“−Isi
g”だけを出力端子Ioutから電流信号Ioutとして取り出
すことができ、電流モードのＣＤＳ回路としての機能を
果たすことができる。
【０１１５】なお、図３に示す実施形態と異なり、リセ
ット期間にスイッチ素子ＳＷ８１への制御信号ΦＲＳＴ
がオフのときには、リセットノイズ成分が出力端子Iout
に現れるが、連続した信号電圧にする過程、すなわち、
電流クランプ部２６内の電流電圧変換部２２０によるＩ
／Ｖ変換後にサンプル・アンド・ホールド回路によって
連続信号に変換される過程で、取り除くことができるの
で問題とならない。
ット期間にスイッチ素子ＳＷ８１への制御信号ΦＲＳＴ
がオフのときには、リセットノイズ成分が出力端子Iout
に現れるが、連続した信号電圧にする過程、すなわち、
電流クランプ部２６内の電流電圧変換部２２０によるＩ
／Ｖ変換後にサンプル・アンド・ホールド回路によって
連続信号に変換される過程で、取り除くことができるの
で問題とならない。
【０１１６】また、この実施形態の回路も、ＮchＭＯＳ
トランジスタＱ７１，Ｑ７２からなる１つのカレントミ
ラー７０と、スイッチ素子ＳＷ８１、容量素子Ｃ８１、
およびＰchＭＯＳトランジスタＱ８１，Ｑ８２からなる
１つのカレントミラー８０、並びにスイッチ素子ＳＷ８
１がオンしているときにＮchＭＯＳトランジスタＱ７１
との間でカレントミラーを形成するＮchＭＯＳトランジ
スタＱ８３で構成される電流サンプリング部９だけで構
成され、先の実施形態とほぼ同様に非常に回路構成が簡
単で素子数が少ないという特徴を持つ。また、電流サン
プリング部９の制御も、リセット期間中に記憶、検出期
間中に出力と、２つのフェーズを持つだけなので、非常
に制御が簡単であるという特徴をもつ。
トランジスタＱ７１，Ｑ７２からなる１つのカレントミ
ラー７０と、スイッチ素子ＳＷ８１、容量素子Ｃ８１、
およびＰchＭＯＳトランジスタＱ８１，Ｑ８２からなる
１つのカレントミラー８０、並びにスイッチ素子ＳＷ８
１がオンしているときにＮchＭＯＳトランジスタＱ７１
との間でカレントミラーを形成するＮchＭＯＳトランジ
スタＱ８３で構成される電流サンプリング部９だけで構
成され、先の実施形態とほぼ同様に非常に回路構成が簡
単で素子数が少ないという特徴を持つ。また、電流サン
プリング部９の制御も、リセット期間中に記憶、検出期
間中に出力と、２つのフェーズを持つだけなので、非常
に制御が簡単であるという特徴をもつ。
【０１１７】図７は、クランプ回路の他の実施形態の構
成例を示す図である。ここで、図７（Ａ）は、その構成
を示すブロック図であり、図７（Ｂ）は、このクランプ
回路にて使用されるパルス信号のタイミングチャートで
ある。
成例を示す図である。ここで、図７（Ａ）は、その構成
を示すブロック図であり、図７（Ｂ）は、このクランプ
回路にて使用されるパルス信号のタイミングチャートで
ある。
【０１１８】本実施形態のクランプ回路３００の構成
は、信号処理系統用のＡ／Ｄ変換器２８とは独立に設け
られた専用のＡ／Ｄ変換部を含むデジタル回路の演算処
理部を備え、デジタル回路の処理結果（デジタル値）を
Ｄ／Ａ変換器を用いてアナログ電圧信号に戻し、ＰchＭ
ＯＳトランジスタ２５２ｂの入力電圧として供給するこ
とで、ＰchＭＯＳトランジスタ２５２ｂにてクランプ電
流Ｓcpを発生させる構成とした点に特徴を有する。ま
た、このクランプ回路３００は、応答速度が比較的高速
のスタートアップモードと、応答速度が比較的低速のノ
ーマルモードの何れか一方で動作可能に構成されてい
る。
は、信号処理系統用のＡ／Ｄ変換器２８とは独立に設け
られた専用のＡ／Ｄ変換部を含むデジタル回路の演算処
理部を備え、デジタル回路の処理結果（デジタル値）を
Ｄ／Ａ変換器を用いてアナログ電圧信号に戻し、ＰchＭ
ＯＳトランジスタ２５２ｂの入力電圧として供給するこ
とで、ＰchＭＯＳトランジスタ２５２ｂにてクランプ電
流Ｓcpを発生させる構成とした点に特徴を有する。ま
た、このクランプ回路３００は、応答速度が比較的高速
のスタートアップモードと、応答速度が比較的低速のノ
ーマルモードの何れか一方で動作可能に構成されてい
る。
【０１１９】図７（Ａ）に示すように、本実施形態のク
ランプ回路３００は、先の実施形態のクランプ回路２５
０における差動増幅器２５２ａに相当する比較器（コン
パレータ）３０２と、比較パルスＣＰの数をカウントす
るアップダウンカウンタ３０４と、アップダウンカウン
タ３０４のカウント値ＣＮＴが所定条件に合致するか否
かを判定する判定回路３０６とを備える。アップダウン
カウンタ３０４のリセット端子ＲＳＴには、インバータ
３０８で垂直同期信号ＶＳを反転させた反転垂直同期信
号ＮＶＳが入力され、この反転垂直同期信号ＮＶＳごと
にカウント値CNT1がリセットされるようになっている。
ランプ回路３００は、先の実施形態のクランプ回路２５
０における差動増幅器２５２ａに相当する比較器（コン
パレータ）３０２と、比較パルスＣＰの数をカウントす
るアップダウンカウンタ３０４と、アップダウンカウン
タ３０４のカウント値ＣＮＴが所定条件に合致するか否
かを判定する判定回路３０６とを備える。アップダウン
カウンタ３０４のリセット端子ＲＳＴには、インバータ
３０８で垂直同期信号ＶＳを反転させた反転垂直同期信
号ＮＶＳが入力され、この反転垂直同期信号ＮＶＳごと
にカウント値CNT1がリセットされるようになっている。
【０１２０】また、クランプ回路３００は、アップダウ
ンカウント機能を有するレジスタカウンタ３１０と、レ
ジスタカウンタ３１０のカウント値CNT2を直接にアナロ
グ電圧に変換するＤ／Ａ変換器３１２と、Ｄ／Ａ変換器
３１２から出力されたアナログ電圧を電流信号に変換す
る電圧電流変換器（Ｖ／Ｉ変換器）３１４とを備える。
電圧電流変換器３１４から出力される電流信号（クラン
プ電流Ｓcp）は、電流電圧変換部２２０の入力部へ供給
される。
ンカウント機能を有するレジスタカウンタ３１０と、レ
ジスタカウンタ３１０のカウント値CNT2を直接にアナロ
グ電圧に変換するＤ／Ａ変換器３１２と、Ｄ／Ａ変換器
３１２から出力されたアナログ電圧を電流信号に変換す
る電圧電流変換器（Ｖ／Ｉ変換器）３１４とを備える。
電圧電流変換器３１４から出力される電流信号（クラン
プ電流Ｓcp）は、電流電圧変換部２２０の入力部へ供給
される。
【０１２１】レジスタカウンタ３１０から電流電圧変換
部２２０までの制御系統は、カウント値CNT2をアップす
ればＯＰＢレベルが上昇し、逆にカウント値CNT2がダウ
ンすればＯＰＢレベルを低下させるような極性とする。
電圧電流変換器３１４としては、先の実施形態のクラン
プ回路２５０におけるＰchＭＯＳトランジスタ２５２ｂ
を用いればよい。この場合、Ｄ／Ａ変換器３１２の出力
をＰchＭＯＳトランジスタ２５２ｂのゲート端子に接続
する。前記のような制御極性となるように、必要に応じ
て反転増幅器を設けるなどすればよい。
部２２０までの制御系統は、カウント値CNT2をアップす
ればＯＰＢレベルが上昇し、逆にカウント値CNT2がダウ
ンすればＯＰＢレベルを低下させるような極性とする。
電圧電流変換器３１４としては、先の実施形態のクラン
プ回路２５０におけるＰchＭＯＳトランジスタ２５２ｂ
を用いればよい。この場合、Ｄ／Ａ変換器３１２の出力
をＰchＭＯＳトランジスタ２５２ｂのゲート端子に接続
する。前記のような制御極性となるように、必要に応じ
て反転増幅器を設けるなどすればよい。
【０１２２】レジスタカウンタ３１０は、クランプ回路
３００の動作モードに応じて、カウントする対象が異な
るようになっている。この仕組みのために、クランプ回
路３００は、モード切替判定回路３２０と、このモード
切替判定回路３２０の制御の元でレジスタカウンタ３１
０のクロック端子ＣＫに入力されるパルスを垂直同期信
号ＶＳおよび比較パルスＣＰの何れか一方に切り替える
第１スイッチ３２２と、同じくレジスタカウンタ３１０
のアップ／ダウン切替端子（Ｕ／Ｄ）に入力される信号
を比較器３０２の出力および判定回路３０６の何れか一
方に切り替える第２スイッチ３２４とを備える。
３００の動作モードに応じて、カウントする対象が異な
るようになっている。この仕組みのために、クランプ回
路３００は、モード切替判定回路３２０と、このモード
切替判定回路３２０の制御の元でレジスタカウンタ３１
０のクロック端子ＣＫに入力されるパルスを垂直同期信
号ＶＳおよび比較パルスＣＰの何れか一方に切り替える
第１スイッチ３２２と、同じくレジスタカウンタ３１０
のアップ／ダウン切替端子（Ｕ／Ｄ）に入力される信号
を比較器３０２の出力および判定回路３０６の何れか一
方に切り替える第２スイッチ３２４とを備える。
【０１２３】アップダウンカウンタ３０４とレジスタカ
ウンタ３１０とは、カウント対象が異なるものの、基本
的な動作はアップダウンカウント機能を備える点で同じ
である。ただし、レジスタカウンタ３１０のカウント値
CNT2は、直接後段のＤ／Ａ変換器３１２のレジスタ値を
担うことになるので、レジスタカウンタ３１０には、収
束させたいＯＰＢレベルに応じた初期値Ｄ１がセットさ
れる。
ウンタ３１０とは、カウント対象が異なるものの、基本
的な動作はアップダウンカウント機能を備える点で同じ
である。ただし、レジスタカウンタ３１０のカウント値
CNT2は、直接後段のＤ／Ａ変換器３１２のレジスタ値を
担うことになるので、レジスタカウンタ３１０には、収
束させたいＯＰＢレベルに応じた初期値Ｄ１がセットさ
れる。
【０１２４】そして、電流電圧変換部２２０から得られ
る撮像信号Ｓ３をデジタル信号に変換しデジタル信号処
理をする信号処理系統用のＡ／Ｄ変換器２８とは独立
に、信号処理系統用のＡ／Ｄ変換部よりもビット分解能
が劣る直流レベル比較用のＡ／Ｄ変換部として、比較器
３０２や、アップダウンカウンタ３０４あるいはレジス
タカウンタ３１０が設けられている。
る撮像信号Ｓ３をデジタル信号に変換しデジタル信号処
理をする信号処理系統用のＡ／Ｄ変換器２８とは独立
に、信号処理系統用のＡ／Ｄ変換部よりもビット分解能
が劣る直流レベル比較用のＡ／Ｄ変換部として、比較器
３０２や、アップダウンカウンタ３０４あるいはレジス
タカウンタ３１０が設けられている。
【０１２５】たとえば、スタートアップモード時には、
比較器３０２とレジスタカウンタ３１０により、事実上
のサンプリング周波数が比較パルスＣＰの周波数となる
実質的に１ビットのＡ／Ｄ変換部が構成される。またノ
ーマルモード時には、比較器３０２とアップダウンカウ
ンタ３０４により、実質的に１ビットのＡ／Ｄ変換部が
構成される。また、判定回路３０６やレジスタカウンタ
３１０は、直流レベル比較用のＡ／Ｄ変換部として機能
する比較器３０２やアップダウンカウンタ３０４もしく
は当該レジスタカウンタ３１０により得られたデジタル
データに基づいて、直流レベルと基準値との差に応じた
制御電圧信号をデジタル信号処理により求めるデジタル
演算処理部として機能する。
比較器３０２とレジスタカウンタ３１０により、事実上
のサンプリング周波数が比較パルスＣＰの周波数となる
実質的に１ビットのＡ／Ｄ変換部が構成される。またノ
ーマルモード時には、比較器３０２とアップダウンカウ
ンタ３０４により、実質的に１ビットのＡ／Ｄ変換部が
構成される。また、判定回路３０６やレジスタカウンタ
３１０は、直流レベル比較用のＡ／Ｄ変換部として機能
する比較器３０２やアップダウンカウンタ３０４もしく
は当該レジスタカウンタ３１０により得られたデジタル
データに基づいて、直流レベルと基準値との差に応じた
制御電圧信号をデジタル信号処理により求めるデジタル
演算処理部として機能する。
【０１２６】クランプ回路３００にて使用される動作制
御用の垂直同期信号ＶＳおよび比較パルスＣＰは図示し
ない図示しないタイミングジェネレータから発せられ
る。ここで、図７（Ｂ）に示すように、垂直同期信号Ｖ
Ｓは、１フレーム（または１フィールド）の最初に送出
されるパルスである。また比較パルスＣＰは、感光部１
０の各水平走査ライン（１Ｈ）の最初に送出される水平
同期信号ＨＳに連動して、水平走査方向の先頭側におけ
るＯＰＢ画素位置で送出されるパルスである。この比較
パルスＣＰは、固体撮像素子３の水平走査方向の先頭側
に用意されたＯＰＢ画素の任意の１列の出力信号と基準
電圧を比較パルスＣＰのタイミングで比較するためのも
のである。なお、垂直走査方向の先頭側におけるＯＰＢ
画素位置では、この比較パルスＣＰが送出されないよう
にする。
御用の垂直同期信号ＶＳおよび比較パルスＣＰは図示し
ない図示しないタイミングジェネレータから発せられ
る。ここで、図７（Ｂ）に示すように、垂直同期信号Ｖ
Ｓは、１フレーム（または１フィールド）の最初に送出
されるパルスである。また比較パルスＣＰは、感光部１
０の各水平走査ライン（１Ｈ）の最初に送出される水平
同期信号ＨＳに連動して、水平走査方向の先頭側におけ
るＯＰＢ画素位置で送出されるパルスである。この比較
パルスＣＰは、固体撮像素子３の水平走査方向の先頭側
に用意されたＯＰＢ画素の任意の１列の出力信号と基準
電圧を比較パルスＣＰのタイミングで比較するためのも
のである。なお、垂直走査方向の先頭側におけるＯＰＢ
画素位置では、この比較パルスＣＰが送出されないよう
にする。
【０１２７】比較器３０２の一方の入力端子には基準電
圧発生回路３０３から基準電圧Ｖ３が入力される。基準
電圧発生回路３０３は、固定の基準電圧ではなく、比較
パルスＣＰごとに略一定幅でスイングさせた（高電圧側
と低電圧側とを交互に切り替えた）基準電圧Ｖ３を発生
する。基準電圧Ｖ３はＯＰＢレベルを収束させたい電圧
であり、その中央値Ｖ３０とスイング幅ΔＶ３は、電流
クランプ部２６の後段の信号処理に合わせて決まる。
圧発生回路３０３から基準電圧Ｖ３が入力される。基準
電圧発生回路３０３は、固定の基準電圧ではなく、比較
パルスＣＰごとに略一定幅でスイングさせた（高電圧側
と低電圧側とを交互に切り替えた）基準電圧Ｖ３を発生
する。基準電圧Ｖ３はＯＰＢレベルを収束させたい電圧
であり、その中央値Ｖ３０とスイング幅ΔＶ３は、電流
クランプ部２６の後段の信号処理に合わせて決まる。
【０１２８】比較器３０２は、この基準電圧Ｖ３と電流
電圧変換部２２０から出力される電圧信号Ｓ３との大小
を比較し結果をデジタル値で出力する。具体的には、
“基準電圧Ｖ３＞電圧信号Ｓ３”であれば“Ｈ；ハイ”
を出力し、それ以外は“Ｌ：ロー”を出力する。この比
較結果は、スタートアップ時にはレジスタカウンタ３１
０のアップ／ダウン切替端子（Ｕ／Ｄ）に入力され、ノ
ーマルモード時にはアップダウンカウンタ３０４のアッ
プ／ダウン切替端子（Ｕ／Ｄ）に入力される。
電圧変換部２２０から出力される電圧信号Ｓ３との大小
を比較し結果をデジタル値で出力する。具体的には、
“基準電圧Ｖ３＞電圧信号Ｓ３”であれば“Ｈ；ハイ”
を出力し、それ以外は“Ｌ：ロー”を出力する。この比
較結果は、スタートアップ時にはレジスタカウンタ３１
０のアップ／ダウン切替端子（Ｕ／Ｄ）に入力され、ノ
ーマルモード時にはアップダウンカウンタ３０４のアッ
プ／ダウン切替端子（Ｕ／Ｄ）に入力される。
【０１２９】アップダウンカウンタ３０４および判定回
路３０６は、ノーマルモード時にのみ動作する部分であ
る。アップダウンカウンタ３０４は、このアップ／ダウ
ン切替端子（Ｕ／Ｄ）が“Ｈ”すなわち“基準電圧Ｖ３
＞電圧信号Ｓ３”のときに比較パルスＣＰがクロック端
子ＣＫに入力されるとカウント値CNT1を“＋１”する。
逆に、アップ／ダウン切替端子（Ｕ／Ｄ）が“Ｌ”すな
わち“基準電圧Ｖ３≦電圧信号Ｓ３”のときに比較パル
スＣＰがクロック端子ＣＫに入力されるとカウント値CN
T1を“−１”する。
路３０６は、ノーマルモード時にのみ動作する部分であ
る。アップダウンカウンタ３０４は、このアップ／ダウ
ン切替端子（Ｕ／Ｄ）が“Ｈ”すなわち“基準電圧Ｖ３
＞電圧信号Ｓ３”のときに比較パルスＣＰがクロック端
子ＣＫに入力されるとカウント値CNT1を“＋１”する。
逆に、アップ／ダウン切替端子（Ｕ／Ｄ）が“Ｌ”すな
わち“基準電圧Ｖ３≦電圧信号Ｓ３”のときに比較パル
スＣＰがクロック端子ＣＫに入力されるとカウント値CN
T1を“−１”する。
【０１３０】ここで図７（Ｂ）に示すように、比較パル
スＣＰは、ＯＰＢ画素位置で送出されるものなので、結
果として、比較器３０２とアップダウンカウンタ３０４
とにより、水平走査方向のＯＰＢ画素の所定列の出力信
号Ｓ３と基準電圧Ｖ３を比較パルスＣＰのタイミングで
比較し、その比較結果をアップダウンカウンタ３０４の
カウント値CNT1に反映させることになる。
スＣＰは、ＯＰＢ画素位置で送出されるものなので、結
果として、比較器３０２とアップダウンカウンタ３０４
とにより、水平走査方向のＯＰＢ画素の所定列の出力信
号Ｓ３と基準電圧Ｖ３を比較パルスＣＰのタイミングで
比較し、その比較結果をアップダウンカウンタ３０４の
カウント値CNT1に反映させることになる。
【０１３１】アップダウンカウンタ３０４のカウント値
CNT1は、判定回路３０６の一方の入力端子に入力され
る。判定回路３０６は、具体的にはデジタルコンパレー
タとして構成されており、判定基準としてＤ０（デジタ
ル値）が他方の入力端子に入力されている。
CNT1は、判定回路３０６の一方の入力端子に入力され
る。判定回路３０６は、具体的にはデジタルコンパレー
タとして構成されており、判定基準としてＤ０（デジタ
ル値）が他方の入力端子に入力されている。
【０１３２】判定回路３０６は、アップダウンカウンタ
３０４のカウント値CNT1が正の判定基準値“Ｄ０”を上
回ったら、次の垂直同期信号ＶＳでレジスタカウンタ３
１０のカウント値CNT2を“−１”する信号を出力する。
逆に、負の判定基準値“−Ｄ０”を下回ったら、レジス
タカウンタ３１０のカウント値CNT2を“＋１”する信号
を出力する。判定回路３０６の出力は、レジスタカウン
タ３１０のアップ／ダウン切替端子（Ｕ／Ｄ）に入力さ
れる。
３０４のカウント値CNT1が正の判定基準値“Ｄ０”を上
回ったら、次の垂直同期信号ＶＳでレジスタカウンタ３
１０のカウント値CNT2を“−１”する信号を出力する。
逆に、負の判定基準値“−Ｄ０”を下回ったら、レジス
タカウンタ３１０のカウント値CNT2を“＋１”する信号
を出力する。判定回路３０６の出力は、レジスタカウン
タ３１０のアップ／ダウン切替端子（Ｕ／Ｄ）に入力さ
れる。
【０１３３】比較器３０２の比較出力を使用するのがス
タートアップモード時にはレジスタカウンタ３１０、ノ
ーマルモード時にはアップダウンカウンタ３０４である
点で異なるものの、その比較出力に基づくカウント動作
は、スタートアップモードとノーマルモードともに、水
平同期信号ＨＳ後の比較パルスＣＰで行なう。つまり、
実質的には、基準電圧Ｖ３とＯＰＢレベルとの比較動作
は水平同期信号ＨＳ後の比較パルスＣＰのみで行なわれ
る。
タートアップモード時にはレジスタカウンタ３１０、ノ
ーマルモード時にはアップダウンカウンタ３０４である
点で異なるものの、その比較出力に基づくカウント動作
は、スタートアップモードとノーマルモードともに、水
平同期信号ＨＳ後の比較パルスＣＰで行なう。つまり、
実質的には、基準電圧Ｖ３とＯＰＢレベルとの比較動作
は水平同期信号ＨＳ後の比較パルスＣＰのみで行なわれ
る。
【０１３４】よって、この比較パルスＣＰがアクティブ
以外の時間帯は比較器３０２や基準電圧発生回路３０３
は動作不要である。むしろ動作させておくと、比較器３
０２や基準電圧発生回路３０３にはＤＣ電流が流れ、消
費電流の無駄になるので、比較パルスＣＰがアクティブ
のタイミングだけイネーブル（Enable）であればよい。
そこで、本実施形態では、オンオフ制御部３０９によ
り、水平同期信号ＨＳで立ち上がり比較パルスＣＰで立
ち下がる制御信号を作り、この制御信号で比較器３０２
や基準電圧発生回路３０３にイネーブル（Enable）をか
けるように構成している。オンオフ制御部３０９の具体
的な回路は図示を省略する。これにより、消費電流を削
減することができる。
以外の時間帯は比較器３０２や基準電圧発生回路３０３
は動作不要である。むしろ動作させておくと、比較器３
０２や基準電圧発生回路３０３にはＤＣ電流が流れ、消
費電流の無駄になるので、比較パルスＣＰがアクティブ
のタイミングだけイネーブル（Enable）であればよい。
そこで、本実施形態では、オンオフ制御部３０９によ
り、水平同期信号ＨＳで立ち上がり比較パルスＣＰで立
ち下がる制御信号を作り、この制御信号で比較器３０２
や基準電圧発生回路３０３にイネーブル（Enable）をか
けるように構成している。オンオフ制御部３０９の具体
的な回路は図示を省略する。これにより、消費電流を削
減することができる。
【０１３５】上記構成のクランプ回路３００は、スター
トアップモードおよびノーマルモードの何れにおいて
も、電流電圧変換部２２０の出力する電圧信号Ｓ３のＯ
ＰＢ画素出力レベルが基準電圧Ｖ３より大きいとき比較
器３０２の出力が“Ｌ”になるように接続され、レジス
タカウンタ３１０のカウント値CNT2を“１”小さくし、
Ｄ／Ａ変換器３１２のアナログ出力を“１ＬＳＢ”分小
さくするように作用する。この結果、電流電圧変換部２
２０のＯＰＢ画素出力レベル（ＯＰＢレベル）も小さく
なり基準電圧Ｖ３との差が減少するように、全体が負帰
還制御システムを形成する。
トアップモードおよびノーマルモードの何れにおいて
も、電流電圧変換部２２０の出力する電圧信号Ｓ３のＯ
ＰＢ画素出力レベルが基準電圧Ｖ３より大きいとき比較
器３０２の出力が“Ｌ”になるように接続され、レジス
タカウンタ３１０のカウント値CNT2を“１”小さくし、
Ｄ／Ａ変換器３１２のアナログ出力を“１ＬＳＢ”分小
さくするように作用する。この結果、電流電圧変換部２
２０のＯＰＢ画素出力レベル（ＯＰＢレベル）も小さく
なり基準電圧Ｖ３との差が減少するように、全体が負帰
還制御システムを形成する。
【０１３６】比較パルスＣＰと垂直同期信号ＶＳとは、
図７（Ｂ）から分かるように、比較パルスＣＰの方が高
周波数である。よって、電圧電流変換器３１４のレジス
タ値を設定するレジスタカウンタ３１０のクロック入力
端子ＣＫに比較パルスＣＰが入力されているときには、
全体の制御系は比較的高速に動作する。クランプ回路３
００は、この動作状態をスタートアップモードとする。
一方、クロック入力端子ＣＫに垂直同期信号ＶＳが入力
されているときには、全体の制御系は比較的低速に動作
する。クランプ回路３００は、この状態をノーマルモー
ドとする。
図７（Ｂ）から分かるように、比較パルスＣＰの方が高
周波数である。よって、電圧電流変換器３１４のレジス
タ値を設定するレジスタカウンタ３１０のクロック入力
端子ＣＫに比較パルスＣＰが入力されているときには、
全体の制御系は比較的高速に動作する。クランプ回路３
００は、この動作状態をスタートアップモードとする。
一方、クロック入力端子ＣＫに垂直同期信号ＶＳが入力
されているときには、全体の制御系は比較的低速に動作
する。クランプ回路３００は、この状態をノーマルモー
ドとする。
【０１３７】ところで、ＯＰＢ画素出力と基準電圧Ｖ３
との差が電圧電流変換器３１４の“１ＬＳＢ”の変動に
よる出力の変化より小さくなると、比較ごとに電圧電流
変換器３１４の出力電圧を上げ下げするような状態にな
る。この状態は、上記のデジタル制御の観点からいえば
安定点ということができるが、この電圧変動が画像ムラ
に現れると安定点とはいえず、むしろ発振状態と捉える
の方が適切である。一方、この状態は、ＯＰＢ画素出力
と基準電圧Ｖ３が十分近いことを示している。
との差が電圧電流変換器３１４の“１ＬＳＢ”の変動に
よる出力の変化より小さくなると、比較ごとに電圧電流
変換器３１４の出力電圧を上げ下げするような状態にな
る。この状態は、上記のデジタル制御の観点からいえば
安定点ということができるが、この電圧変動が画像ムラ
に現れると安定点とはいえず、むしろ発振状態と捉える
の方が適切である。一方、この状態は、ＯＰＢ画素出力
と基準電圧Ｖ３が十分近いことを示している。
【０１３８】そこで、実際の制御に際しては、ＯＰＢ画
素出力が基準電圧Ｖ３から大きく離れているときに基準
電圧Ｖ３に近づける動作状態をスタートアップモード
（モード出力Ｌ）とし、比較パルスＣＰに基づいてレジ
スタカウンタ３１０をカウント動作させることで比較的
高速に動作させる。そして、スタートアップモードで動
作させたときにＯＰＢ画素出力と基準電圧Ｖ３とが十分
近い状態となったことをモード切替判定回路３２０が検
知したら低速動作のノーマルモード（モード出力Ｈ）に
移行させる。そして、ノーマルモード時には、上記発振
状態が生じないよう、スタートアップモード時よりも低
速且つ低感度で動作させることとする。
素出力が基準電圧Ｖ３から大きく離れているときに基準
電圧Ｖ３に近づける動作状態をスタートアップモード
（モード出力Ｌ）とし、比較パルスＣＰに基づいてレジ
スタカウンタ３１０をカウント動作させることで比較的
高速に動作させる。そして、スタートアップモードで動
作させたときにＯＰＢ画素出力と基準電圧Ｖ３とが十分
近い状態となったことをモード切替判定回路３２０が検
知したら低速動作のノーマルモード（モード出力Ｈ）に
移行させる。そして、ノーマルモード時には、上記発振
状態が生じないよう、スタートアップモード時よりも低
速且つ低感度で動作させることとする。
【０１３９】モード切替判定回路３２０は、Ｄ／Ａ変換
器３１２の出力電圧の上げ状態から下げ状態への変化を
監視することでＯＰＢ画素出力が基準電圧Ｖ３に近づい
たか否かを判断する。この判断方法としては、Ｄ／Ａ変
換器３１２の出力電圧の上げ状態から下げ状態への変化
をレジスタカウンタ３１０のカウント値CNT2の状態で判
断するような１回で行なうことも可能である。また、数
回の上げ下げをカウントして検知することも可能であ
る。
器３１２の出力電圧の上げ状態から下げ状態への変化を
監視することでＯＰＢ画素出力が基準電圧Ｖ３に近づい
たか否かを判断する。この判断方法としては、Ｄ／Ａ変
換器３１２の出力電圧の上げ状態から下げ状態への変化
をレジスタカウンタ３１０のカウント値CNT2の状態で判
断するような１回で行なうことも可能である。また、数
回の上げ下げをカウントして検知することも可能であ
る。
【０１４０】図８は、クランプ回路３００におけるスタ
ートアップモードの制御動作を示すフローチャートであ
る。先ずクランプ回路３００は、“スタートアップモー
ドの初期化”を行なう（Ｓ１００）。たとえば、モード
切替判定回路３２０はモード出力を“Ｌ”にセットす
る。またクランプ回路３００は、レジスタカウンタ３１
０に初期値Ｄ１をセットする。これを受けて、電圧電流
変換器３１４から初期値Ｄ１に応じた電圧が出力され、
これを受けた電圧電流変換器３１４が初期のクランプ電
流Ｓcpを電流電圧変換部２２０の入力部に供給する。
ートアップモードの制御動作を示すフローチャートであ
る。先ずクランプ回路３００は、“スタートアップモー
ドの初期化”を行なう（Ｓ１００）。たとえば、モード
切替判定回路３２０はモード出力を“Ｌ”にセットす
る。またクランプ回路３００は、レジスタカウンタ３１
０に初期値Ｄ１をセットする。これを受けて、電圧電流
変換器３１４から初期値Ｄ１に応じた電圧が出力され、
これを受けた電圧電流変換器３１４が初期のクランプ電
流Ｓcpを電流電圧変換部２２０の入力部に供給する。
【０１４１】次に、クランプ回路３００は、電流電圧変
換部２２０の電圧信号Ｓ３が示すＯＰＢレベルと基準電
圧Ｖ３とを比較し、この比較結果を、Ｄ／Ａ変換器３１
２のレジスタ値を担うレジスタカウンタ３１０に入力す
る。結果の取り込みはＯＰＢ画素を出力しているタイミ
ングで立ち上がる比較パルスＣＰで行なうことによりＯ
ＰＢ画素と基準電圧Ｖ３の比較結果として反映する。
換部２２０の電圧信号Ｓ３が示すＯＰＢレベルと基準電
圧Ｖ３とを比較し、この比較結果を、Ｄ／Ａ変換器３１
２のレジスタ値を担うレジスタカウンタ３１０に入力す
る。結果の取り込みはＯＰＢ画素を出力しているタイミ
ングで立ち上がる比較パルスＣＰで行なうことによりＯ
ＰＢ画素と基準電圧Ｖ３の比較結果として反映する。
【０１４２】具体的には、先ず、比較器３０２とレジス
タカウンタ３１０とにより、電流電圧変換部２２０の電
圧信号Ｓ３が示すＯＰＢレベルと基準電圧Ｖ３とを比較
パルスＣＰに基づいて比較する（Ｓ１０２）。ＯＰＢレ
ベルが基準電圧Ｖ３よりも大きければ、レジスタカウン
タ３１０は、レジスタカウンタ値CNT2を“−１”する
（Ｓ１０２−ＹＥＳ，Ｓ１１０）。これを受けて、Ｄ／
Ａ変換器３１２は、その出力電圧を低下させる（Ｓ１１
２）。これにより、ＯＰＢレベルが低下する（Ｓ１１
４）。この後、ステップＳ１０２に戻り、次の水平走査
について上記処理（Ｓ１０２〜Ｓ１１４）を繰り返す。
つまり、ＯＰＢレベルが基準電圧Ｖ３以下となるまで、
水平走査のＯＰＢ画素ごとに上記処理を繰り返すことで
ＯＰＢレベルを基準電圧Ｖ３まで低下させる。
タカウンタ３１０とにより、電流電圧変換部２２０の電
圧信号Ｓ３が示すＯＰＢレベルと基準電圧Ｖ３とを比較
パルスＣＰに基づいて比較する（Ｓ１０２）。ＯＰＢレ
ベルが基準電圧Ｖ３よりも大きければ、レジスタカウン
タ３１０は、レジスタカウンタ値CNT2を“−１”する
（Ｓ１０２−ＹＥＳ，Ｓ１１０）。これを受けて、Ｄ／
Ａ変換器３１２は、その出力電圧を低下させる（Ｓ１１
２）。これにより、ＯＰＢレベルが低下する（Ｓ１１
４）。この後、ステップＳ１０２に戻り、次の水平走査
について上記処理（Ｓ１０２〜Ｓ１１４）を繰り返す。
つまり、ＯＰＢレベルが基準電圧Ｖ３以下となるまで、
水平走査のＯＰＢ画素ごとに上記処理を繰り返すことで
ＯＰＢレベルを基準電圧Ｖ３まで低下させる。
【０１４３】逆に、ＯＰＢレベルが基準電圧Ｖ３以下の
とき（小さいか等しいとき）は、レジスタカウンタ３１
０はレジスタカウンタ値CNT2を“＋１”する（Ｓ１０２
−ＮＯ，Ｓ１２０）。これを受けて、Ｄ／Ａ変換器３１
２は、その出力電圧を上昇させる（Ｓ１２２）。これに
より、ＯＰＢレベルが低上昇する（Ｓ１２４）。この
後、ステップＳ１０２に戻り、次の水平走査について上
記処理（Ｓ１０２〜Ｓ１２４）を繰り返す。つまり、Ｏ
ＰＢレベルが基準電圧Ｖ３以上となるまで、水平走査の
ＯＰＢ画素ごとに上記処理を繰り返すことでＯＰＢレベ
ルを基準電圧Ｖ３まで上昇させる。
とき（小さいか等しいとき）は、レジスタカウンタ３１
０はレジスタカウンタ値CNT2を“＋１”する（Ｓ１０２
−ＮＯ，Ｓ１２０）。これを受けて、Ｄ／Ａ変換器３１
２は、その出力電圧を上昇させる（Ｓ１２２）。これに
より、ＯＰＢレベルが低上昇する（Ｓ１２４）。この
後、ステップＳ１０２に戻り、次の水平走査について上
記処理（Ｓ１０２〜Ｓ１２４）を繰り返す。つまり、Ｏ
ＰＢレベルが基準電圧Ｖ３以上となるまで、水平走査の
ＯＰＢ画素ごとに上記処理を繰り返すことでＯＰＢレベ
ルを基準電圧Ｖ３まで上昇させる。
【０１４４】この過程で、モード切替判定回路３２０
は、レジスタカウンタ３１０のカウント値CNT2を監視
し、カウント値CNT2のアップからダウンへの変化、ある
いはダウンからアップへの変化の回数をカウントする
（Ｓ１３０）。そして、このカウント数が予め定めてあ
るノーマルモードへの切替条件を満足するか否かを判定
する（Ｓ１３２）。切替条件を満足するときには、モー
ド切替判定回路３２０は、モード出力を“Ｌ”から
“Ｈ”に切り替えることで、クランプ回路３００をノー
マルモードに移行させる（Ｓ１３４）。
は、レジスタカウンタ３１０のカウント値CNT2を監視
し、カウント値CNT2のアップからダウンへの変化、ある
いはダウンからアップへの変化の回数をカウントする
（Ｓ１３０）。そして、このカウント数が予め定めてあ
るノーマルモードへの切替条件を満足するか否かを判定
する（Ｓ１３２）。切替条件を満足するときには、モー
ド切替判定回路３２０は、モード出力を“Ｌ”から
“Ｈ”に切り替えることで、クランプ回路３００をノー
マルモードに移行させる（Ｓ１３４）。
【０１４５】ステップＳ１２２，Ｓ１３２によるＯＰＢ
レベル制御電圧の切替えは比較パルスＣＰごとになされ
るので、比較的高速の制御動作となる。つまり、スター
トアップモード時には、ＯＰＢクランプレベルを設定値
に急速に収束させるモードとして動作させることができ
る。
レベル制御電圧の切替えは比較パルスＣＰごとになされ
るので、比較的高速の制御動作となる。つまり、スター
トアップモード時には、ＯＰＢクランプレベルを設定値
に急速に収束させるモードとして動作させることができ
る。
【０１４６】なお、ノーマルモードに移行した後、何ら
かの原因でクランプ動作が不安定になりＯＰＢレベルが
所定範囲外になったときには、モード切替判定回路３２
０は、モード出力を“Ｈ”から“Ｌ”に切り替えること
で、クランプ回路３００をスタートアップモードに移行
させる（Ｓ１４０）。これにより、上記の高速な引き込
み動作を再起動することができる。
かの原因でクランプ動作が不安定になりＯＰＢレベルが
所定範囲外になったときには、モード切替判定回路３２
０は、モード出力を“Ｈ”から“Ｌ”に切り替えること
で、クランプ回路３００をスタートアップモードに移行
させる（Ｓ１４０）。これにより、上記の高速な引き込
み動作を再起動することができる。
【０１４７】図９は、クランプ回路３００におけるノー
マルモードの制御動作を説明する図である。ここで、図
９（Ａ）は制御手順を示すフローチャートであり、図９
（Ｂ）は、基準電圧発生回路３０３が発生する基準電圧
Ｖ３の一例を示す図である。
マルモードの制御動作を説明する図である。ここで、図
９（Ａ）は制御手順を示すフローチャートであり、図９
（Ｂ）は、基準電圧発生回路３０３が発生する基準電圧
Ｖ３の一例を示す図である。
【０１４８】スタートアップモードからノーマルモード
に移行すると、クランプ回路３００は、先ずアップダウ
ンカウンタ３０４のカウント値CNT1を初期化する（Ｓ２
００）。また、このノーマルモードでは、比較器３０２
の比較出力を、垂直同期信号ＶＳで毎回クリアされるレ
ジスタカウンタ３１０側に切り替え入力する。
に移行すると、クランプ回路３００は、先ずアップダウ
ンカウンタ３０４のカウント値CNT1を初期化する（Ｓ２
００）。また、このノーマルモードでは、比較器３０２
の比較出力を、垂直同期信号ＶＳで毎回クリアされるレ
ジスタカウンタ３１０側に切り替え入力する。
【０１４９】そして、１フレーム中、ＯＰＢ画素出力の
レベルが基準電圧Ｖ３より大きければ“＋１”、小さけ
れば“−１”を繰り返し、カウンタ値CNT1が正の基準値
“Ｄ０”を上回ったら、判定回路３０６が次の垂直同期
信号ＶＳでレジスタカウンタ３１０のカウント値CNT2を
“−１”する信号を送る。逆に、負の基準値“−Ｄ０”
を下回ったら、カウント値CNT2“＋１”する信号を送
る。
レベルが基準電圧Ｖ３より大きければ“＋１”、小さけ
れば“−１”を繰り返し、カウンタ値CNT1が正の基準値
“Ｄ０”を上回ったら、判定回路３０６が次の垂直同期
信号ＶＳでレジスタカウンタ３１０のカウント値CNT2を
“−１”する信号を送る。逆に、負の基準値“−Ｄ０”
を下回ったら、カウント値CNT2“＋１”する信号を送
る。
【０１５０】具体的には、先ず、比較器３０２とアップ
ダウンカウンタ３０４とにより、電流電圧変換部２２０
の電圧信号Ｓ３が示すＯＰＢレベルと基準電圧Ｖ３とを
比較パルスＣＰに基づいて比較する（Ｓ２０２）。ＯＰ
Ｂレベルが基準電圧Ｖ３よりも大きければ、アップダウ
ンカウンタ３０４は、カウンタ値CNT1を“＋１”する
（Ｓ２０４）。逆に、ＯＰＢレベルが基準電圧Ｖ３以下
のとき（小さいか等しいとき）は、アップダウンカウン
タ３０４はカウンタ値CNT1を“−１”する（Ｓ２０
６）。判定回路３０６は、カウント値CNT1と判定基準Ｄ
０とを比較し、その結果をレジスタカウンタ３１０に入
力する。レジスタカウンタ３１０のクロック端子ＣＫに
は垂直同期信号ＶＳが入力されており、レジスタカウン
タ３１０は、判定回路３０６の判定結果を垂直同期信号
ＶＳごとにチェックする（Ｓ２１０）。
ダウンカウンタ３０４とにより、電流電圧変換部２２０
の電圧信号Ｓ３が示すＯＰＢレベルと基準電圧Ｖ３とを
比較パルスＣＰに基づいて比較する（Ｓ２０２）。ＯＰ
Ｂレベルが基準電圧Ｖ３よりも大きければ、アップダウ
ンカウンタ３０４は、カウンタ値CNT1を“＋１”する
（Ｓ２０４）。逆に、ＯＰＢレベルが基準電圧Ｖ３以下
のとき（小さいか等しいとき）は、アップダウンカウン
タ３０４はカウンタ値CNT1を“−１”する（Ｓ２０
６）。判定回路３０６は、カウント値CNT1と判定基準Ｄ
０とを比較し、その結果をレジスタカウンタ３１０に入
力する。レジスタカウンタ３１０のクロック端子ＣＫに
は垂直同期信号ＶＳが入力されており、レジスタカウン
タ３１０は、判定回路３０６の判定結果を垂直同期信号
ＶＳごとにチェックする（Ｓ２１０）。
【０１５１】ここで図９（Ｂ）に示すように、基準電圧
発生回路３０３は、ノーマルモード時の基準電圧Ｖ３を
比較パルスＣＰごとに変動幅ΔＶ３だけ上下に変動させ
ている。これに応じて、たとえば、アップダウンカウン
タ３０４のカウント値CNT1が“±６４”を超えたところ
でレジスタカウンタ３１０を動作させるように判定回路
３０６に、判定基準値Ｄ０として“６４”をセットす
る。ＯＰＢ画素出力が基準電圧Ｖ３の大きいレベル“Ｖ
３＋”より大きい場合、アップダウンカウンタ３０４は
比較パルスＣＰの都度に“＋１”を繰り返し６４回目の
比較で“＋６４”に達する（Ｓ２０２，Ｓ２０４，Ｓ２
１０）。
発生回路３０３は、ノーマルモード時の基準電圧Ｖ３を
比較パルスＣＰごとに変動幅ΔＶ３だけ上下に変動させ
ている。これに応じて、たとえば、アップダウンカウン
タ３０４のカウント値CNT1が“±６４”を超えたところ
でレジスタカウンタ３１０を動作させるように判定回路
３０６に、判定基準値Ｄ０として“６４”をセットす
る。ＯＰＢ画素出力が基準電圧Ｖ３の大きいレベル“Ｖ
３＋”より大きい場合、アップダウンカウンタ３０４は
比較パルスＣＰの都度に“＋１”を繰り返し６４回目の
比較で“＋６４”に達する（Ｓ２０２，Ｓ２０４，Ｓ２
１０）。
【０１５２】そして、カウンタ値CNT1が正の基準値“Ｄ
０”（前例では６４）を上回っていると判定回路３０６
の判定結果が示しているときには、レジスタカウンタ３
１０は、次の垂直同期信号ＶＳと同時にカウント値CNT2
を“−１”する（Ｓ２２０）。これを受けて、Ｄ／Ａ変
換器３１２は、その出力電圧を低下させる（Ｓ２２
２）。これにより、ＯＰＢレベルが低下する（Ｓ２２
４）。この後、ステップＳ２００に戻り、次のフレーム
について上記処理（Ｓ２００〜Ｓ２２４）を繰り返す。
つまり、ＯＰＢ画素出力が基準電圧Ｖ３の中央値Ｖ３０
に近づくまで、上記処理を繰り返す。
０”（前例では６４）を上回っていると判定回路３０６
の判定結果が示しているときには、レジスタカウンタ３
１０は、次の垂直同期信号ＶＳと同時にカウント値CNT2
を“−１”する（Ｓ２２０）。これを受けて、Ｄ／Ａ変
換器３１２は、その出力電圧を低下させる（Ｓ２２
２）。これにより、ＯＰＢレベルが低下する（Ｓ２２
４）。この後、ステップＳ２００に戻り、次のフレーム
について上記処理（Ｓ２００〜Ｓ２２４）を繰り返す。
つまり、ＯＰＢ画素出力が基準電圧Ｖ３の中央値Ｖ３０
に近づくまで、上記処理を繰り返す。
【０１５３】逆に、ＯＰＢ画素出力が基準電圧Ｖ３の小
さいレベル“Ｖ３−”より大きい場合、アップダウンカ
ウンタ３０４は比較パルスＣＰの都度に“−１”を繰り
返し６４回目の比較で“−６４”に達する（Ｓ２０２，
Ｓ２０６，Ｓ２１０）。そして、カウンタ値CNT1が負の
基準値“−Ｄ０”（前例では−６４）を下回っていると
判定回路３０６の判定結果が示しているときには、レジ
スタカウンタ３１０は、次の垂直同期信号ＶＳと同時に
カウント値CNT2を“＋１”する（Ｓ２３０）。これを受
けて、Ｄ／Ａ変換器３１２は、その出力電圧を上昇させ
る（Ｓ２３２）。これにより、ＯＰＢレベルが上昇する
（Ｓ２３４）。この後、ステップＳ２００に戻り、次の
フレームについて上記処理（Ｓ２００〜Ｓ２３４）を繰
り返す。つまり、ＯＰＢ画素出力が基準電圧Ｖ３の中央
値Ｖ３０に近づくまで、上記処理を繰り返す。
さいレベル“Ｖ３−”より大きい場合、アップダウンカ
ウンタ３０４は比較パルスＣＰの都度に“−１”を繰り
返し６４回目の比較で“−６４”に達する（Ｓ２０２，
Ｓ２０６，Ｓ２１０）。そして、カウンタ値CNT1が負の
基準値“−Ｄ０”（前例では−６４）を下回っていると
判定回路３０６の判定結果が示しているときには、レジ
スタカウンタ３１０は、次の垂直同期信号ＶＳと同時に
カウント値CNT2を“＋１”する（Ｓ２３０）。これを受
けて、Ｄ／Ａ変換器３１２は、その出力電圧を上昇させ
る（Ｓ２３２）。これにより、ＯＰＢレベルが上昇する
（Ｓ２３４）。この後、ステップＳ２００に戻り、次の
フレームについて上記処理（Ｓ２００〜Ｓ２３４）を繰
り返す。つまり、ＯＰＢ画素出力が基準電圧Ｖ３の中央
値Ｖ３０に近づくまで、上記処理を繰り返す。
【０１５４】一方、ＯＰＢ画素出力が基準電圧Ｖ３の大
きいレベル“Ｖ３＋”と小さいレベル“Ｖ３−”の間に
あるときは、比較パルスＣＰに基づく比較ごとにアップ
ダウンカウンタ３０４は、そのカウント値CNT1に対する
“＋１”と“−１”を繰り返すことになる。この結果、
アップダウンカウンタは“±６４”に達することができ
ずクランプレベルは固定されたままとなる。このよう
に、基準電圧Ｖ３の変動幅ΔＶ３は、クランプ回路３０
０の不感帯として作用する。クランプレベルは、レジス
タカウンタ３１０のカウント値CNT2をＤ／Ａ変換器３１
２でアナログ値に直したものに対応するもので離散的な
値をとる。Ｄ／Ａ変換器３１２の１ＬＳＢ分に応じたク
ランプレベル変動分より基準電圧Ｖ３の変動幅ΔＶ３を
大きくとることで、ＯＰＢ画素出力を不感帯に落とし込
むことができる。
きいレベル“Ｖ３＋”と小さいレベル“Ｖ３−”の間に
あるときは、比較パルスＣＰに基づく比較ごとにアップ
ダウンカウンタ３０４は、そのカウント値CNT1に対する
“＋１”と“−１”を繰り返すことになる。この結果、
アップダウンカウンタは“±６４”に達することができ
ずクランプレベルは固定されたままとなる。このよう
に、基準電圧Ｖ３の変動幅ΔＶ３は、クランプ回路３０
０の不感帯として作用する。クランプレベルは、レジス
タカウンタ３１０のカウント値CNT2をＤ／Ａ変換器３１
２でアナログ値に直したものに対応するもので離散的な
値をとる。Ｄ／Ａ変換器３１２の１ＬＳＢ分に応じたク
ランプレベル変動分より基準電圧Ｖ３の変動幅ΔＶ３を
大きくとることで、ＯＰＢ画素出力を不感帯に落とし込
むことができる。
【０１５５】つまり、このノーマルモードでは、スター
トアップモードよりも低感度でＯＰＢクランプ動作をさ
せることができる。またこのことにより、ノイズに対す
る安定性を確保することができる。ただし現実には、Ｏ
ＰＢ画素出力にノイズが混入するため平均的には不感帯
に落ち込んでいても、瞬間的には変動幅を超えることが
ある。ノイズが大きい場合、確率的に先の例でいえば６
４回カウントアップあるいはカウントダウンすることも
ありえる。この変動は、次のフレームで戻る確率が高
く、これを繰り返すと面フリッカとなる。この場合は、
基準電圧Ｖ３の変動幅ΔＶ３を調整することにより、Ｏ
ＰＢクランプの感度を設定することができる。
トアップモードよりも低感度でＯＰＢクランプ動作をさ
せることができる。またこのことにより、ノイズに対す
る安定性を確保することができる。ただし現実には、Ｏ
ＰＢ画素出力にノイズが混入するため平均的には不感帯
に落ち込んでいても、瞬間的には変動幅を超えることが
ある。ノイズが大きい場合、確率的に先の例でいえば６
４回カウントアップあるいはカウントダウンすることも
ありえる。この変動は、次のフレームで戻る確率が高
く、これを繰り返すと面フリッカとなる。この場合は、
基準電圧Ｖ３の変動幅ΔＶ３を調整することにより、Ｏ
ＰＢクランプの感度を設定することができる。
【０１５６】また、ノーマルモードではレジスタカウン
タ３１０の変化を垂直同期信号ＶＳに同期して行なう。
つまり事実上のサンプリング周波数が垂直同期信号ＶＳ
の周波数となる。これは１枚の画像の先頭部分でクラン
プレベルを変化させることを意味する。これにより、画
像途中にクランプノイズが混入することを防ぐことがで
きるという効果がある。また、ステップＳ２２２，Ｓ２
３２によるＯＰＢレベル制御電圧の切替えは垂直同期信
号ＶＳごとになされるので、比較的ゆっくりとした制御
動作となる。この点では、ＯＰＢクランプ制御を安定的
に動作させる上で効果が高い。つまり、ノーマルモード
では、ＯＰＢレベルが基準値にほぼ収束したところで、
クランプレベルの変動に対し感度の低い状態で動作させ
ることができる。
タ３１０の変化を垂直同期信号ＶＳに同期して行なう。
つまり事実上のサンプリング周波数が垂直同期信号ＶＳ
の周波数となる。これは１枚の画像の先頭部分でクラン
プレベルを変化させることを意味する。これにより、画
像途中にクランプノイズが混入することを防ぐことがで
きるという効果がある。また、ステップＳ２２２，Ｓ２
３２によるＯＰＢレベル制御電圧の切替えは垂直同期信
号ＶＳごとになされるので、比較的ゆっくりとした制御
動作となる。この点では、ＯＰＢクランプ制御を安定的
に動作させる上で効果が高い。つまり、ノーマルモード
では、ＯＰＢレベルが基準値にほぼ収束したところで、
クランプレベルの変動に対し感度の低い状態で動作させ
ることができる。
【０１５７】なお、ノーマルモードに移行した後、何ら
かの原因でクランプ動作が不安定になりＯＰＢレベルが
所定範囲外になったときには（Ｓ２０２）、モード切替
判定回路３２０は、モード出力を“Ｈ”から“Ｌ”に切
り替えることで、クランプ回路３００をスタートアップ
モードに移行させる（Ｓ２４０）。これにより、スター
トアップモードによる高速な引き込み動作を再起動する
ことができる。
かの原因でクランプ動作が不安定になりＯＰＢレベルが
所定範囲外になったときには（Ｓ２０２）、モード切替
判定回路３２０は、モード出力を“Ｈ”から“Ｌ”に切
り替えることで、クランプ回路３００をスタートアップ
モードに移行させる（Ｓ２４０）。これにより、スター
トアップモードによる高速な引き込み動作を再起動する
ことができる。
【０１５８】以上のように、デジタル回路による演算処
理部は、固体撮像素子３が出力する光学的黒レベル（Ｏ
ＰＢ）をある一定の設定値に固定させるために必要なＤ
Ｃシフト量、つまり固体撮像素子３におけるＯＰＢクラ
ンプレベルをデジタル値で保持することにより、アナロ
グ値で保持するときのような、外付け容量を必要としな
い。このため、部品点数の削減や実装面積の縮小しつ
つ、画面内での黒レベル変動を抑えるＯＰＢクランプ機
能をデジタル処理にて実現することができる。
理部は、固体撮像素子３が出力する光学的黒レベル（Ｏ
ＰＢ）をある一定の設定値に固定させるために必要なＤ
Ｃシフト量、つまり固体撮像素子３におけるＯＰＢクラ
ンプレベルをデジタル値で保持することにより、アナロ
グ値で保持するときのような、外付け容量を必要としな
い。このため、部品点数の削減や実装面積の縮小しつ
つ、画面内での黒レベル変動を抑えるＯＰＢクランプ機
能をデジタル処理にて実現することができる。
【０１５９】また、クランプレベルをデジタル化する回
路（Ａ／Ｄ変換器）を信号系統とは独立に設けること
で、低分解能のＡ／Ｄ変換器を利用することができる。
たとえば、ＯＰＢレベルのデジタル化を比較器３０２つ
まり１ビットでデジタル化するコンパレータを利用する
ことができ、多ビットのＡ／Ｄ変換器を使う場合に比
べ、サンプリング周波数を低くすることでデジタルノイ
ズの問題を緩和し回路規模を小さくすることができる。
よって、クランプ回路３００を固体撮像素子３と同一の
半導体基板上に集積することにより、高集積化が可能な
クランプシステムを有する固体撮像装置を提供すること
ができる。
路（Ａ／Ｄ変換器）を信号系統とは独立に設けること
で、低分解能のＡ／Ｄ変換器を利用することができる。
たとえば、ＯＰＢレベルのデジタル化を比較器３０２つ
まり１ビットでデジタル化するコンパレータを利用する
ことができ、多ビットのＡ／Ｄ変換器を使う場合に比
べ、サンプリング周波数を低くすることでデジタルノイ
ズの問題を緩和し回路規模を小さくすることができる。
よって、クランプ回路３００を固体撮像素子３と同一の
半導体基板上に集積することにより、高集積化が可能な
クランプシステムを有する固体撮像装置を提供すること
ができる。
【０１６０】また、ＯＰＢレベルの変動に対する動作速
度や感度の違う複数のモードを切替制御する、たとえば
高速且つ通常感度のスタートアップモードと、低速且つ
不感帯付きのノーマルモードとを持つことにより、高速
の引き込みとノイズに対する安定性という相反する特性
を持たせることができる。これにより、スタンバイ解除
時や、ＰＧＡのゲイン変更などによる急激なオフセット
量の変動に伴なう大幅なクランプレベルの変動に対し、
急速に値を収束させることができ、また安定状態におい
ては感度を抑えることにより、ノイズによるクランプレ
ベルの変動を抑えることができる。
度や感度の違う複数のモードを切替制御する、たとえば
高速且つ通常感度のスタートアップモードと、低速且つ
不感帯付きのノーマルモードとを持つことにより、高速
の引き込みとノイズに対する安定性という相反する特性
を持たせることができる。これにより、スタンバイ解除
時や、ＰＧＡのゲイン変更などによる急激なオフセット
量の変動に伴なう大幅なクランプレベルの変動に対し、
急速に値を収束させることができ、また安定状態におい
ては感度を抑えることにより、ノイズによるクランプレ
ベルの変動を抑えることができる。
【０１６１】図１０は、クランプ回路２５０の他の構成
例を示すブロック図である。上記実施形態の構成では、
電流信号検出部５にて得られた信号電流Ｓ０を電流電圧
変換部２２０で電圧信号Ｓ３に変換し、この電圧信号Ｓ
３を監視してＤＣクランプを実現していたが、本実施形
態では、撮像信号を電流モードのままで監視するように
構成した点に特徴を有する。
例を示すブロック図である。上記実施形態の構成では、
電流信号検出部５にて得られた信号電流Ｓ０を電流電圧
変換部２２０で電圧信号Ｓ３に変換し、この電圧信号Ｓ
３を監視してＤＣクランプを実現していたが、本実施形
態では、撮像信号を電流モードのままで監視するように
構成した点に特徴を有する。
【０１６２】この構成のクランプ回路２５０は、電流信
号検出部５からの信号電流Ｓ２を受け取るカレントミラ
ー構成の電流検知回路２９３と、カレントミラー構成の
基準電流源２９６とを備えている。電流検知回路２９３
は、受け取った信号電流をＳ２を差動増幅器２５２に渡
すカレントミラー部２９４と、カレントミラー部２９４
で射影された信号電流Ｓ２を受け取り電流電圧変換部２
２０に渡すカレントミラー部２９５とを含む。
号検出部５からの信号電流Ｓ２を受け取るカレントミラ
ー構成の電流検知回路２９３と、カレントミラー構成の
基準電流源２９６とを備えている。電流検知回路２９３
は、受け取った信号電流をＳ２を差動増幅器２５２に渡
すカレントミラー部２９４と、カレントミラー部２９４
で射影された信号電流Ｓ２を受け取り電流電圧変換部２
２０に渡すカレントミラー部２９５とを含む。
【０１６３】差動増幅器２５２の所定位置（場所は回路
構成により変わる）には、クランプのタイミングを規定
するクランプパルスが入力される。具体的には、固体撮
像素子３のＯＰＢ画素位置に応じたパルスが入力される
ことで、ＯＰＢクランプが実現される。この差動増幅器
２５２は、電流入力且つ電流出力型のものであり、電流
検知回路２９３のカレントミラー部２９４にて検知され
た信号電流Ｓ２（もしくはこれに対応する電流）と基準
電流源２９６で規定される基準電流Ｓ４とを比較して、
その差がなくなるように電流加算部２８０にクランプ電
流Ｓcpを帰還する。これにより、電流クランプ部２６の
後段に設けられた電流電圧変換部２２０の入力部では、
信号電流Ｓ２のＤＣレベルが一定値に保持される。
構成により変わる）には、クランプのタイミングを規定
するクランプパルスが入力される。具体的には、固体撮
像素子３のＯＰＢ画素位置に応じたパルスが入力される
ことで、ＯＰＢクランプが実現される。この差動増幅器
２５２は、電流入力且つ電流出力型のものであり、電流
検知回路２９３のカレントミラー部２９４にて検知され
た信号電流Ｓ２（もしくはこれに対応する電流）と基準
電流源２９６で規定される基準電流Ｓ４とを比較して、
その差がなくなるように電流加算部２８０にクランプ電
流Ｓcpを帰還する。これにより、電流クランプ部２６の
後段に設けられた電流電圧変換部２２０の入力部では、
信号電流Ｓ２のＤＣレベルが一定値に保持される。
【０１６４】図１１は、撮像信号を電流モードのままで
監視する構成の他の例を示す図である。この構成のクラ
ンプ回路２５０は、電流信号検出部５からの信号電流Ｓ
２をスイッチ素子２９７ａを介して受け取るカレントミ
ラー構成の電流検知回路２９８と、カレントミラー構成
の基準電流源２９９とを備えている。スイッチ素子２９
７ａは、クランプパルスで制御されクランプレベルを監
視するタイミングを規定する。これに対応するように、
クランプ回路２５０と電流電圧変換部２２０との間には
クランプパルスと逆極性のパルスで制御されるスイッチ
素子２９７ｂが設けられる。このスイッチ素子２９７ｂ
は、クランプパルスを逆極性にするためのインバータ２
９７ｃを介して、クランプパルスにより制御される。
監視する構成の他の例を示す図である。この構成のクラ
ンプ回路２５０は、電流信号検出部５からの信号電流Ｓ
２をスイッチ素子２９７ａを介して受け取るカレントミ
ラー構成の電流検知回路２９８と、カレントミラー構成
の基準電流源２９９とを備えている。スイッチ素子２９
７ａは、クランプパルスで制御されクランプレベルを監
視するタイミングを規定する。これに対応するように、
クランプ回路２５０と電流電圧変換部２２０との間には
クランプパルスと逆極性のパルスで制御されるスイッチ
素子２９７ｂが設けられる。このスイッチ素子２９７ｂ
は、クランプパルスを逆極性にするためのインバータ２
９７ｃを介して、クランプパルスにより制御される。
【０１６５】差動増幅器２５２は、電流入力且つ電流出
力型のものであり、電流検知回路２９８で検知された信
号電流Ｓ２（もしくはこれに対応する電流）と基準電流
源２９９で規定される基準電流Ｓ４とを比較して、その
差がなくなるように電流加算部２８０にクランプ電流Ｓ
cpを帰還する。これにより、電流クランプ部２６の後段
に設けられた電流電圧変換部２２０の入力部では、信号
電流Ｓ２のＤＣレベルが一定値に保持される。
力型のものであり、電流検知回路２９８で検知された信
号電流Ｓ２（もしくはこれに対応する電流）と基準電流
源２９９で規定される基準電流Ｓ４とを比較して、その
差がなくなるように電流加算部２８０にクランプ電流Ｓ
cpを帰還する。これにより、電流クランプ部２６の後段
に設けられた電流電圧変換部２２０の入力部では、信号
電流Ｓ２のＤＣレベルが一定値に保持される。
【０１６６】なお図１０や図１１に示した電流モードの
ままで監視する構成においても、電流信号検出部５と電
流加算部２８０との間に、可変利得増幅器２００を設け
てもよい。そしてこの場合にも、クランプ電流Ｓcpの帰
還先は、可変利得増幅器２００の前段側および後段側
（電流加算部２８０の手前）の何れであってもよい。
ままで監視する構成においても、電流信号検出部５と電
流加算部２８０との間に、可変利得増幅器２００を設け
てもよい。そしてこの場合にも、クランプ電流Ｓcpの帰
還先は、可変利得増幅器２００の前段側および後段側
（電流加算部２８０の手前）の何れであってもよい。
【０１６７】以上説明したように、上記の各実施形態に
よれば、ＣＭＯＳセンサなどの電流出力型の固体撮像素
子との組合せにおいて、撮像信号の直流レベルを安定化
させるクランプ回路を電流帰還型のクランプ回路とした
ことで、従来のような電圧帰還型の構成の場合に必要だ
った電圧加算器やＤＣ成分カットするための容量素子な
どが不要になり、単純に信号電流にクランプ電流を帰還
するだけで、出力信号のＤＣレベルを安定化する直流ク
ランプが可能となる。このため、部品点数を削減するこ
とができ、また信号が通過する回路数を減らすことがで
きるため、ノイズの混入なども少なくすることができ
る。
よれば、ＣＭＯＳセンサなどの電流出力型の固体撮像素
子との組合せにおいて、撮像信号の直流レベルを安定化
させるクランプ回路を電流帰還型のクランプ回路とした
ことで、従来のような電圧帰還型の構成の場合に必要だ
った電圧加算器やＤＣ成分カットするための容量素子な
どが不要になり、単純に信号電流にクランプ電流を帰還
するだけで、出力信号のＤＣレベルを安定化する直流ク
ランプが可能となる。このため、部品点数を削減するこ
とができ、また信号が通過する回路数を減らすことがで
きるため、ノイズの混入なども少なくすることができ
る。
【０１６８】さらに、クランプ電流を注入する回路自体
は、ＭＯＳトランジスタの定電流特性を用いることで簡
単に形成することができ、システムの単純化や素子数の
低減に貢献することができる。つまり、電流出力型の固
体撮像素子との組合せにおいて、電流信号検出部を構成
する電圧動作点設定部や電流サンプリング部あるいはク
ランプ部をすべて電流動作型の構成とすることで、撮像
部（受光部／画素部）と同一の半導体基板に電流信号検
出部やクランプ部を形成した一体型の固体撮像素子その
ものを撮像装置とすることができ、非常に都合がよい。
は、ＭＯＳトランジスタの定電流特性を用いることで簡
単に形成することができ、システムの単純化や素子数の
低減に貢献することができる。つまり、電流出力型の固
体撮像素子との組合せにおいて、電流信号検出部を構成
する電圧動作点設定部や電流サンプリング部あるいはク
ランプ部をすべて電流動作型の構成とすることで、撮像
部（受光部／画素部）と同一の半導体基板に電流信号検
出部やクランプ部を形成した一体型の固体撮像素子その
ものを撮像装置とすることができ、非常に都合がよい。
【０１６９】また、ＣＤＳ回路やＰＧＡ回路も電流型の
信号処理を行なう構成とし、これらと電流帰還型のクラ
ンプ部とを組み合わせることで、限られた電源電圧のな
かで信号を処理する場合において、電圧信号で処理する
よりも回路のダイナミックレンジを確保しやすいという
利点もある。
信号処理を行なう構成とし、これらと電流帰還型のクラ
ンプ部とを組み合わせることで、限られた電源電圧のな
かで信号を処理する場合において、電圧信号で処理する
よりも回路のダイナミックレンジを確保しやすいという
利点もある。
【０１７０】以上、本発明を実施形態を用いて説明した
が、本発明の技術的範囲は上記実施形態に記載の範囲に
は限定されない。発明の要旨を逸脱しない範囲で上記実
施形態に多様な変更または改良を加えることができ、そ
のような変更または改良を加えた形態も本発明の技術的
範囲に含まれる。
が、本発明の技術的範囲は上記実施形態に記載の範囲に
は限定されない。発明の要旨を逸脱しない範囲で上記実
施形態に多様な変更または改良を加えることができ、そ
のような変更または改良を加えた形態も本発明の技術的
範囲に含まれる。
【０１７１】また、上記の実施形態は、クレーム（請求
項）にかかる発明を限定するものではなく、また実施形
態の中で説明されている特徴の組合せの全てが発明の解
決手段に必須であるとは限らない。前述した実施形態に
は種々の段階の発明が含まれており、開示される複数の
構成要件における適宜の組み合わせにより種々の発明を
抽出できる。実施形態に示される全構成要件から幾つか
の構成要件が削除されても、効果が得られる限りにおい
て、この幾つかの構成要件が削除された構成が発明とし
て抽出され得る。
項）にかかる発明を限定するものではなく、また実施形
態の中で説明されている特徴の組合せの全てが発明の解
決手段に必須であるとは限らない。前述した実施形態に
は種々の段階の発明が含まれており、開示される複数の
構成要件における適宜の組み合わせにより種々の発明を
抽出できる。実施形態に示される全構成要件から幾つか
の構成要件が削除されても、効果が得られる限りにおい
て、この幾つかの構成要件が削除された構成が発明とし
て抽出され得る。
【０１７２】たとえば、上記実施形態では、電流モード
でＣＤＳ機能をなす電流信号検出部５の具体例として、
本願出願人による特願２００２−１０２１０８号に記載
の第１あるいは第６実施形態の構成を利用したが、これ
に限らず、特願２００２−１０２１０８号に記載のその
他の実施形態の構成を利用することもできる。勿論、特
願２００２−１０２１０８号に記載の構成例に限らず、
固体撮像素子３にて取得した信号を電流信号で電流クラ
ンプ部２６側に伝達する構成のものであればよい。たと
えば、“IEEE TRANSACTIONS ON ELECTRON DEVICE,VOL4
4,No10「On-Focal-Plane Signal Processing for Curre
nt-Mode Active Pixel Sensors；以下文献１という）”
にて提案されてる、２セル構成のカレントコピアを用い
たＦＰＮ抑制回路（ＣＤＳ回路）と組み合わせてもかま
わない。
でＣＤＳ機能をなす電流信号検出部５の具体例として、
本願出願人による特願２００２−１０２１０８号に記載
の第１あるいは第６実施形態の構成を利用したが、これ
に限らず、特願２００２−１０２１０８号に記載のその
他の実施形態の構成を利用することもできる。勿論、特
願２００２−１０２１０８号に記載の構成例に限らず、
固体撮像素子３にて取得した信号を電流信号で電流クラ
ンプ部２６側に伝達する構成のものであればよい。たと
えば、“IEEE TRANSACTIONS ON ELECTRON DEVICE,VOL4
4,No10「On-Focal-Plane Signal Processing for Curre
nt-Mode Active Pixel Sensors；以下文献１という）”
にて提案されてる、２セル構成のカレントコピアを用い
たＦＰＮ抑制回路（ＣＤＳ回路）と組み合わせてもかま
わない。
【０１７３】またたとえば、固体撮像素子３と電流クラ
ンプ部２６との間に電流モードで動作するＣＤＳ回路を
備えていなくてもよい。この場合、電流クランプ部２６
の後段にて電圧モードでＣＤＳ処理をすればよい。ただ
しこの場合、前述の説明から分かるように、全体として
の回路規模が大幅に増えるので、得策ではない。つま
り、電流信号として撮像信号を出力する固体撮像素子３
と電流モードでクランプ動作する電流クランプ部２６と
の組合せにおいては、その間に電流モードでＣＤＳ処理
する電流信号検出部５を設ける構成が最も好ましい構成
となる。そして、これにより、部材を極力少なくするこ
とができ、スペースやコストの面で効果が大きい。
ンプ部２６との間に電流モードで動作するＣＤＳ回路を
備えていなくてもよい。この場合、電流クランプ部２６
の後段にて電圧モードでＣＤＳ処理をすればよい。ただ
しこの場合、前述の説明から分かるように、全体として
の回路規模が大幅に増えるので、得策ではない。つま
り、電流信号として撮像信号を出力する固体撮像素子３
と電流モードでクランプ動作する電流クランプ部２６と
の組合せにおいては、その間に電流モードでＣＤＳ処理
する電流信号検出部５を設ける構成が最も好ましい構成
となる。そして、これにより、部材を極力少なくするこ
とができ、スペースやコストの面で効果が大きい。
【０１７４】また上記実施形態では、ＭＯＳトランジス
タを用いて、電圧動作点設定部や電流サンプリング部、
あるいはクランプ電流を撮像信号に帰還するための電流
帰還部を構成する例を説明したが、接合（Junction）型
電界効果トランジスタやバイポーラ（Bipolar ）型トラ
ンジスタを用いた構成であってもよい。
タを用いて、電圧動作点設定部や電流サンプリング部、
あるいはクランプ電流を撮像信号に帰還するための電流
帰還部を構成する例を説明したが、接合（Junction）型
電界効果トランジスタやバイポーラ（Bipolar ）型トラ
ンジスタを用いた構成であってもよい。
【０１７５】さらに、上記実施形態では感光部が行列状
（２次元状）に配されたエリアセンサを例に説明した
が、これに限らず、ラインセンサであってもよい。
（２次元状）に配されたエリアセンサを例に説明した
が、これに限らず、ラインセンサであってもよい。
【０１７６】また、上記実施形態で述べた各回路を、こ
れらとは相補関係となるものに変形可能なのはいうまで
もない。
れらとは相補関係となるものに変形可能なのはいうまで
もない。
【０１７７】
【発明の効果】以上のように、本発明によれば、電流帰
還型のクランプ回路を用いることによって、電圧帰還型
の場合に必要だった電圧加算器や、ＤＣ成分カットする
ための容量素子などが不要になり、単純に信号電流にク
ランプ電流を加えてやるだけで直流クランプが可能とな
る。このため、出力信号のＤＣレベルの安定化やアナロ
グ回路のダイナミックレンジの確保とともに、システム
の単純化や素子数の低減に貢献することができる。特
に、ＣＭＯＳセンサなどの電流出力型の固体撮像素子お
よび電流動作型のＣＤＳ回路と組み合わせる場合に有効
である。
還型のクランプ回路を用いることによって、電圧帰還型
の場合に必要だった電圧加算器や、ＤＣ成分カットする
ための容量素子などが不要になり、単純に信号電流にク
ランプ電流を加えてやるだけで直流クランプが可能とな
る。このため、出力信号のＤＣレベルの安定化やアナロ
グ回路のダイナミックレンジの確保とともに、システム
の単純化や素子数の低減に貢献することができる。特
に、ＣＭＯＳセンサなどの電流出力型の固体撮像素子お
よび電流動作型のＣＤＳ回路と組み合わせる場合に有効
である。
【図１】電流出力方式の固体撮像素子と本発明に係る撮
像信号処理装置とを備えた撮像装置の一実施形態の構成
例を示す図である。
像信号処理装置とを備えた撮像装置の一実施形態の構成
例を示す図である。
【図２】電流クランプ部を撮像装置の全体とともに示し
たブロック図である。
たブロック図である。
【図３】電流信号検出部の一実施形態の構成例を示す図
である。
である。
【図４】撮像装置のより具体的な構成例を示した図であ
る。
る。
【図５】クランプ回路の具体的な構成例を示す図であ
る。
る。
【図６】電流信号検出部の他の実施形態の構成例を示す
図である。
図である。
【図７】クランプ回路の他の実施形態の構成例を示す図
である。
である。
【図８】クランプ回路におけるスタートアップモードの
制御動作を示すフローチャートである。
制御動作を示すフローチャートである。
【図９】クランプ回路におけるノーマルモードの制御動
作を説明する図である。
作を説明する図である。
【図１０】クランプ回路の他の構成例を示すブロック図
である。
である。
【図１１】撮像信号を電流モードのままで監視する構成
の他の例を示す図である。
の他の例を示す図である。
【図１２】従来より用いられている固体撮像装置の構成
例を示す概略ブロック図である。
例を示す概略ブロック図である。
１…撮像装置、３…固体撮像素子、５…電流信号検出
部、７…電圧動作点設定部、９…電流サンプリング部、
２６…電流クランプ部、２８…Ａ／Ｄ変換器、２００…
可変利得増幅器、２２０…電流電圧変換部、２５０…ク
ランプ回路、２５２…差動増幅器、２６０…制御電圧発
生回路、２８０…電流加算部、２９０…基準電圧源、３
００…クランプ回路、３０２…比較器、３０３…基準電
圧発生回路、３０４…アップダウンカウンタ、３０６…
判定回路、３０９…オンオフ制御部、３１０…レジスタ
カウンタ、３１２…Ｄ／Ａ変換器、３１４…電圧電流変
換器、３２０…モード切替判定回路
部、７…電圧動作点設定部、９…電流サンプリング部、
２６…電流クランプ部、２８…Ａ／Ｄ変換器、２００…
可変利得増幅器、２２０…電流電圧変換部、２５０…ク
ランプ回路、２５２…差動増幅器、２６０…制御電圧発
生回路、２８０…電流加算部、２９０…基準電圧源、３
００…クランプ回路、３０２…比較器、３０３…基準電
圧発生回路、３０４…アップダウンカウンタ、３０６…
判定回路、３０９…オンオフ制御部、３１０…レジスタ
カウンタ、３１２…Ｄ／Ａ変換器、３１４…電圧電流変
換器、３２０…モード切替判定回路
フロントページの続き
(72)発明者 久松 康秋
神奈川県横浜市保土ヶ谷区神戸町134番地
ソニー・エルエスアイ・デザイン株式会
社内
(72)発明者 安井 幸弘
神奈川県横浜市保土ヶ谷区神戸町134番地
ソニー・エルエスアイ・デザイン株式会
社内
Ｆターム(参考） 5C021 PA03 PA13 PA17 PA52 PA92
XA03 XA13 XA41
5C024 CX04 CX31 GY31 GZ36 HX09
HX18 HX23 HX29 HX32
Claims (14)
- 【請求項１】 固体撮像素子から電流信号として出力さ
れる撮像信号の直流レベルを一定値に保持する撮像信号
処理方法であって、 前記撮像信号における所定期間の直流レベルを検知し、
この検知した直流レベルと予め定められている基準値と
の差が略零となるように、前記撮像信号にクランプ電流
を帰還することを特徴とする撮像信号処理方法。 - 【請求項２】 固体撮像素子から電流信号として出力さ
れる撮像信号の直流レベルを一定値に保持する撮像信号
処理装置であって、 前記撮像信号における所定期間の直流レベルを検知し、
この検知した前記直流レベルと予め定められている基準
値とを比較することで前記直流レベルと前記基準値との
差を求める直流レベル比較部と、 前記直流レベル比較部が求めた前記直流レベルと前記基
準値との差が略零となるように前記撮像信号にクランプ
電流を帰還する電流帰還部とを備えたことを特徴とする
撮像信号処理装置。 - 【請求項３】 前記固体撮像素子から出力される撮像信
号を電圧信号に変換する電流電圧変換部をさらに備え、 前記直流レベル比較部は、前記電流電圧変換部により変
換された前記電圧信号における前記所定期間の直流レベ
ルと、前記予め定められている基準値としての基準直流
電圧とを比較することを特徴とする請求項２に記載の撮
像信号処理装置。 - 【請求項４】 前記直流レベル比較部は、前記直流レベ
ルと前記基準値との差に応じた制御電圧信号を出力する
制御電圧発生部を有し、 前記電流帰還部は、前記制御電圧発生部から出力された
前記制御電圧信号に基づいて前記クランプ電流を生成す
る電圧電流変換部を有することを特徴とする請求項２に
記載の撮像信号処理装置。 - 【請求項５】 前記電圧電流変換部は、前記制御電圧信
号がゲート端子に印加されるＭＯＳトランジスタを含
み、当該ＭＯＳトランジスタの定電流特性を用いて前記
クランプ電流を生成することを特徴とする請求項４に記
載の撮像信号処理装置。 - 【請求項６】 前記固体撮像素子の各画素から画素信号
線を介して出力される電流信号に含まれているオフセッ
ト成分を抑制する電流信号検出部であって、前記画素信
号線を介して出力される前記電流信号を、この電流信号
の形態のままで受け取り、前記画素ごとに、受け取った
前記電流信号におけるリセット期間の成分をサンプリン
グし、このサンプリングした成分と前記電流信号におけ
る検出期間の成分との差を求め、これにより、前記オフ
セット成分が抑制された前記撮像信号を抽出する電流信
号検出部を有し、 前記直流レベル比較部は、前記電流信号検出部が検出し
た前記撮像信号における前記所定期間の直流レベルを検
知することを特徴とする請求項２に記載の撮像信号処理
装置。 - 【請求項７】 前記電流信号検出部は、前記リセット期
間に対応する入力フェーズ時に前記電流信号における前
記リセット期間の電流成分を受けて保持し、前記検出期
間に対応する出力フェーズ時には前記入力フェーズ時に
保持した電流成分を出力するカレントコピアを具備し、 前記電流信号における検出期間には、当該検出期間の成
分と前記カレントコピアの前記電流入出力端子から出力
される成分との差を求めることを特徴とする請求項６に
記載の撮像信号処理装置。 - 【請求項８】 前記電流帰還部は、前記リセット期間に
は前記撮像信号への前記クランプ電流の帰還を停止する
ことを特徴とする請求項７に記載の撮像信号処理装置。 - 【請求項９】 前記電流帰還部は、前記リセット期間に
前記撮像信号への帰還を停止させた前記クランプ電流
を、予め定められた基準電圧源に還流させることを特徴
とする請求項８に記載の撮像信号処理装置。 - 【請求項１０】 前記基準電圧源により動作基準点が設
定され、前記固体撮像素子から出力される電流モードの
撮像信号を電圧信号に変換する電流電圧変換部を有する
ことを特徴とする請求項９に記載の撮像信号処理装置。 - 【請求項１１】 前記直流レベル比較部は、前記撮像信
号をデジタル信号に変換しデジタル信号処理をする信号
処理系統用のＡ／Ｄ変換部とは独立に、前記信号処理系
統用のＡ／Ｄ変換部よりもビット分解能が劣る直流レベ
ル比較用のＡ／Ｄ変換部を有することを特徴とする請求
項２に記載の撮像信号処理装置。 - 【請求項１２】 前記直流レベル比較用のＡ／Ｄ変換部
は、前記撮像信号における前記所定期間の直流レベルと
前記予め定められている基準値とを比較する１ビットの
Ａ／Ｄ変換部であることを特徴とする請求項１１に記載
の撮像信号処理装置。 - 【請求項１３】 前記直流レベル比較部は、前記直流レ
ベル比較用のＡ／Ｄ変換部により得られた前記所定期間
の直流レベルを表すデジタルデータに基づいて、前記直
流レベルと前記基準値との差に応じた制御電圧信号をデ
ジタル信号処理により求めるデジタル演算処理部を有
し、 前記電流帰還部は、前記デジタル演算処理部により得ら
れた前記制御電圧信号に基づいて前記クランプ電流を生
成する電圧電流変換部を有することを特徴とする請求項
１１に記載の撮像信号処理装置。 - 【請求項１４】 各画素からの電流信号を画素信号線を
介して出力する固体撮像素子と、 前記固体撮像素子から前記電流信号として出力される撮
像信号における所定期間の直流レベルを検知し、この検
知した前記直流レベルと予め定められている基準値とを
比較することで前記直流レベルと前記基準値との差を求
める直流レベル比較部と、 前記直流レベル比較部が求めた前記直流レベルと前記基
準値との差が略零となるように前記撮像信号にクランプ
電流を帰還する電流帰還部とを備えたことを特徴とする
撮像装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002157055A JP3969190B2 (ja) | 2002-05-30 | 2002-05-30 | 撮像信号処理方法、撮像信号処理装置、撮像装置 |
| TW092113862A TWI244862B (en) | 2002-05-30 | 2003-05-22 | Captured-image-signal-processing method and apparatus and imaging apparatus |
| KR10-2003-0034292A KR20030094009A (ko) | 2002-05-30 | 2003-05-29 | 촬상 신호 처리 방법, 촬상 신호 처리 장치, 촬상 장치 |
| US10/446,658 US7358995B2 (en) | 2002-05-30 | 2003-05-29 | Captured-image-signal processing method and apparatus and imaging apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002157055A JP3969190B2 (ja) | 2002-05-30 | 2002-05-30 | 撮像信号処理方法、撮像信号処理装置、撮像装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007096268A Division JP4650445B2 (ja) | 2007-04-02 | 2007-04-02 | クランプ信号生成装置およびクランプ信号生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003348464A true JP2003348464A (ja) | 2003-12-05 |
| JP3969190B2 JP3969190B2 (ja) | 2007-09-05 |
Family
ID=29773066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002157055A Expired - Fee Related JP3969190B2 (ja) | 2002-05-30 | 2002-05-30 | 撮像信号処理方法、撮像信号処理装置、撮像装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7358995B2 (ja) |
| JP (1) | JP3969190B2 (ja) |
| KR (1) | KR20030094009A (ja) |
| TW (1) | TWI244862B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006098278A1 (ja) * | 2005-03-14 | 2006-09-21 | Hamamatsu Photonics K.K. | 光検出回路 |
| JP2007049686A (ja) * | 2005-07-12 | 2007-02-22 | Pixart Imaging Inc | イメージセンサ用読み出し回路およびそのアナログ−デジタル変換方法 |
| JP2007116505A (ja) * | 2005-10-21 | 2007-05-10 | New Japan Radio Co Ltd | 映像信号処理装置 |
| JP2008518550A (ja) * | 2004-11-01 | 2008-05-29 | アルタセンス、インコーポレイテッド | オンチップブラッククランプシステムおよび方法 |
| WO2008129885A1 (ja) * | 2007-04-13 | 2008-10-30 | Panasonic Corporation | 出力制御回路、および撮像装置 |
| US7808537B2 (en) | 2006-09-07 | 2010-10-05 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus with fully differential amplifier |
| JP2012120168A (ja) * | 2010-11-29 | 2012-06-21 | Samsung Electronics Co Ltd | オフセット除去回路、サンプリング回路及びイメージセンサ |
| JP2012129984A (ja) * | 2010-11-26 | 2012-07-05 | Fujifilm Corp | 放射線画像検出装置、及び放射線画像撮影システム |
| WO2017022119A1 (ja) * | 2015-08-06 | 2017-02-09 | オリンパス株式会社 | 撮像装置および内視鏡システム |
| US9746865B2 (en) | 2015-04-17 | 2017-08-29 | Canon Kabushiki Kaisha | Current-to-voltage conversion circuit, reception apparatus, and imaging system |
| US10613689B2 (en) | 2016-09-12 | 2020-04-07 | Boe Technology Group Co., Ltd. | Touch screen, method of manufacturing touch screen, and display device including touch screen |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG70128A1 (en) * | 1997-10-06 | 2000-01-25 | Canon Kk | Method of driving image sensor |
| JP4355148B2 (ja) * | 2003-02-28 | 2009-10-28 | パナソニック株式会社 | 固体撮像装置の駆動方法 |
| US7456885B2 (en) * | 2003-08-22 | 2008-11-25 | Micron Technology, Inc. | Per column one-bit ADC for image sensors |
| KR100843195B1 (ko) * | 2004-02-26 | 2008-07-02 | 삼성전자주식회사 | 디스플레이 처리와 데이터 압축을 동시에 수행하는 촬상신호 처리 장치 및 그 방법 |
| JP5418810B2 (ja) | 2008-02-14 | 2014-02-19 | ソニー株式会社 | クランプ制御方法、クランプ補正装置、イメージセンサ、および、電子機器 |
| CN102725637B (zh) | 2010-01-25 | 2015-02-25 | 松下健康医疗控股株式会社 | 在自组装单层上固定a蛋白的方法 |
| JP5149992B2 (ja) | 2010-08-30 | 2013-02-20 | パナソニック株式会社 | ストレプトアビジンを自己組織化膜上に固定する方法 |
| CN103124786A (zh) | 2010-10-19 | 2013-05-29 | 松下电器产业株式会社 | 将葡萄糖氧化酶固定在自组装膜上的方法 |
| KR101825567B1 (ko) * | 2011-08-31 | 2018-02-05 | 삼성전자 주식회사 | 단말장치의 마이크로폰 극성 제어장치 및 방법 |
| US8947020B1 (en) | 2011-11-17 | 2015-02-03 | Universal Lighting Technologies, Inc. | End of life control for parallel lamp ballast |
| US9137455B1 (en) * | 2014-11-05 | 2015-09-15 | Duelight Llc | Image sensor apparatus and method for obtaining multiple exposures with zero interframe time |
| US9531961B2 (en) | 2015-05-01 | 2016-12-27 | Duelight Llc | Systems and methods for generating a digital image using separate color and intensity data |
| US9918017B2 (en) | 2012-09-04 | 2018-03-13 | Duelight Llc | Image sensor apparatus and method for obtaining multiple exposures with zero interframe time |
| US10558848B2 (en) | 2017-10-05 | 2020-02-11 | Duelight Llc | System, method, and computer program for capturing an image with correct skin tone exposure |
| US9819849B1 (en) | 2016-07-01 | 2017-11-14 | Duelight Llc | Systems and methods for capturing digital images |
| US10924688B2 (en) | 2014-11-06 | 2021-02-16 | Duelight Llc | Image sensor apparatus and method for obtaining low-noise, high-speed captures of a photographic scene |
| CN105962922B (zh) * | 2016-04-19 | 2018-11-27 | 矽力杰半导体技术(杭州)有限公司 | 光电传感器、光电检测方法以及应用其的心率检测设备 |
| EP3507765A4 (en) | 2016-09-01 | 2020-01-01 | Duelight LLC | SYSTEMS AND METHODS FOR FOCUS ADJUSTMENT BASED ON TARGET DEVELOPMENT INFORMATION |
| US10498989B1 (en) * | 2018-11-01 | 2019-12-03 | Himax Imaging Limited | Digital double sampling circuit |
| TWI699973B (zh) * | 2019-12-31 | 2020-07-21 | 茂達電子股份有限公司 | 可動態控制時間增益的光感測裝置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4293874A (en) * | 1980-02-04 | 1981-10-06 | Zenith Radio Corporation | DC Restoration circuit for television receiver |
| JPS62292081A (ja) | 1986-06-12 | 1987-12-18 | Seiko Epson Corp | イメ−ジセンサ信号続出回路 |
| JPH0626425B2 (ja) | 1986-07-18 | 1994-04-06 | 富士ゼロックス株式会社 | プリンタの製造方法 |
| JPH01241980A (ja) | 1988-03-23 | 1989-09-26 | Sony Corp | クランプ回路 |
| JP2887508B2 (ja) | 1990-07-30 | 1999-04-26 | オリンパス光学工業株式会社 | 固体撮像装置 |
| JPH05219443A (ja) | 1992-02-05 | 1993-08-27 | Minolta Camera Co Ltd | 固体撮像装置 |
| JP3469610B2 (ja) | 1993-06-04 | 2003-11-25 | オリンパス光学工業株式会社 | 固体撮像装置 |
| JP3542154B2 (ja) | 1993-12-28 | 2004-07-14 | オリンパス株式会社 | 固体撮像素子 |
| FR2713037B1 (fr) | 1993-11-23 | 1995-12-29 | Thomson Csf | Circuit d'injection, en imagerie thermique. |
| US5465067A (en) * | 1994-05-13 | 1995-11-07 | Samsung Semiconductor, Inc. | Current clamping circuit |
| JP3500761B2 (ja) | 1995-03-09 | 2004-02-23 | 株式会社ニコン | 固体撮像装置及びその駆動方法 |
| JP3547524B2 (ja) | 1995-05-11 | 2004-07-28 | サムスン エレクトロニクス カンパニー，リミテッド | 電流クランプ回路 |
| FR2757336A1 (fr) * | 1996-12-13 | 1998-06-19 | Philips Electronics Nv | Circuit d'interface pour camera video |
| JP3877372B2 (ja) | 1997-02-17 | 2007-02-07 | オリンパス株式会社 | 固体撮像素子 |
| JP3911788B2 (ja) | 1997-03-10 | 2007-05-09 | ソニー株式会社 | 固体撮像素子およびその駆動方法 |
| US6580465B1 (en) * | 1998-01-09 | 2003-06-17 | Pentax Corporation | Clamp voltage generating circuit and clamp level adjusting method |
| KR100284284B1 (ko) * | 1998-11-05 | 2001-03-02 | 김영환 | 디지털 카메라의 아날로그 신호 처리 장치 |
| US6750910B1 (en) * | 1998-07-15 | 2004-06-15 | Texas Instruments Incorporated | Optical black and offset correction in CCD signal processing |
| US6704050B1 (en) | 1999-04-23 | 2004-03-09 | Polaroid Corporation | Active-pixel image sensing device with linear mode voltage to current conversion |
| JP4011818B2 (ja) | 2000-02-29 | 2007-11-21 | キヤノン株式会社 | 半導体固体撮像装置 |
-
2002
- 2002-05-30 JP JP2002157055A patent/JP3969190B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-22 TW TW092113862A patent/TWI244862B/zh not_active IP Right Cessation
- 2003-05-29 US US10/446,658 patent/US7358995B2/en not_active Expired - Fee Related
- 2003-05-29 KR KR10-2003-0034292A patent/KR20030094009A/ko not_active Application Discontinuation
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518550A (ja) * | 2004-11-01 | 2008-05-29 | アルタセンス、インコーポレイテッド | オンチップブラッククランプシステムおよび方法 |
| JP4723592B2 (ja) * | 2004-11-01 | 2011-07-13 | アルタセンス、インコーポレイテッド | オンチップブラッククランプシステムおよび方法 |
| US8207488B2 (en) | 2005-03-14 | 2012-06-26 | Hamamatsu Photonics K.K. | Photodetector circuit |
| WO2006098278A1 (ja) * | 2005-03-14 | 2006-09-21 | Hamamatsu Photonics K.K. | 光検出回路 |
| US7763838B2 (en) | 2005-03-14 | 2010-07-27 | Hamamatsu Photonics K.K. | Photodetecting circuit having adder for photodetection |
| JP2007049686A (ja) * | 2005-07-12 | 2007-02-22 | Pixart Imaging Inc | イメージセンサ用読み出し回路およびそのアナログ−デジタル変換方法 |
| JP2007116505A (ja) * | 2005-10-21 | 2007-05-10 | New Japan Radio Co Ltd | 映像信号処理装置 |
| JP4572155B2 (ja) * | 2005-10-21 | 2010-10-27 | 新日本無線株式会社 | 映像信号処理装置 |
| US7808537B2 (en) | 2006-09-07 | 2010-10-05 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus with fully differential amplifier |
| WO2008129885A1 (ja) * | 2007-04-13 | 2008-10-30 | Panasonic Corporation | 出力制御回路、および撮像装置 |
| JP2012129984A (ja) * | 2010-11-26 | 2012-07-05 | Fujifilm Corp | 放射線画像検出装置、及び放射線画像撮影システム |
| JP2012120168A (ja) * | 2010-11-29 | 2012-06-21 | Samsung Electronics Co Ltd | オフセット除去回路、サンプリング回路及びイメージセンサ |
| US9746865B2 (en) | 2015-04-17 | 2017-08-29 | Canon Kabushiki Kaisha | Current-to-voltage conversion circuit, reception apparatus, and imaging system |
| WO2017022119A1 (ja) * | 2015-08-06 | 2017-02-09 | オリンパス株式会社 | 撮像装置および内視鏡システム |
| US10432882B2 (en) | 2015-08-06 | 2019-10-01 | Olympus Corporation | Imaging device and endoscope system |
| US10613689B2 (en) | 2016-09-12 | 2020-04-07 | Boe Technology Group Co., Ltd. | Touch screen, method of manufacturing touch screen, and display device including touch screen |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030094009A (ko) | 2003-12-11 |
| TWI244862B (en) | 2005-12-01 |
| TW200405724A (en) | 2004-04-01 |
| US7358995B2 (en) | 2008-04-15 |
| US20040027471A1 (en) | 2004-02-12 |
| JP3969190B2 (ja) | 2007-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3969190B2 (ja) | 撮像信号処理方法、撮像信号処理装置、撮像装置 | |
| JP3918635B2 (ja) | 直流レベル制御方法、クランプ回路、撮像装置 | |
| US7098950B2 (en) | Image sensor with stabilized black level and low power consumption | |
| US7345269B2 (en) | Method and apparatus providing configurable current source device for image sensors with a selective current at an output node | |
| US7489354B2 (en) | CMOS active pixel with hard and soft reset | |
| JP4194633B2 (ja) | 撮像装置及び撮像システム | |
| US7468501B2 (en) | Linear dynamic range enhancement in a CMOS imager | |
| US8324548B2 (en) | Imaging devices and methods for charge transfer | |
| US7427737B2 (en) | Pixel with differential readout | |
| US8988568B2 (en) | Biasing scheme for large format CMOS active pixel sensors | |
| US20060124830A1 (en) | Amplification with feedback capacitance for photodetector signals | |
| US11343457B2 (en) | Solid-state imaging device and class AB super source follower | |
| JP2003198948A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| US10811448B2 (en) | Solid-state imaging device | |
| JP3664035B2 (ja) | 固体撮像装置 | |
| US9774808B2 (en) | Driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and imaging system | |
| JP4650445B2 (ja) | クランプ信号生成装置およびクランプ信号生成方法 | |
| JP2005110275A (ja) | 電荷検出装置 | |
| US20010015404A1 (en) | Solid-state image-sensing device | |
| JP2002290835A (ja) | 固体撮像装置 | |
| JP2001036059A (ja) | 固体撮像装置 | |
| JP2001218112A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070528 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |