JP2007116505A

JP2007116505A - 映像信号処理装置

Info

Publication number: JP2007116505A
Application number: JP2005306863A
Authority: JP
Inventors: Atsushi Kitajima; 敦北島; Kenji Takebuchi; 堅次武渕; Masayuki Ozaki; 正之尾崎
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2005-10-21
Filing date: 2005-10-21
Publication date: 2007-05-10
Anticipated expiration: 2025-10-21
Also published as: JP4572155B2

Abstract

【課題】映像非検出時に映像信号処理装置での消費電流低減をコスト安・小実装面積で実現し、さらにその検出動作の精度を高める。
【解決手段】複合映像信号中の同期信号のシンクチップをクランプし、そのとき流れる電流を検出し電圧変換し高域成分を除去して電圧Ｖ１として比較器６に入力する。比較器６でＶ１＞Ｖth1のとき映像検出信号を出力して基準電流源８の基準電流を映像信号処理回路９に供給し映像信号処理回路９を動作させる。比較器６でＶ１＜Ｖth1のとき映像非検出信号を出力して基準電流源８の基準電流を映像信号処理回路９に供給せず映像信号処理回路９を非動作にさせる。これらの動作用の回路は１つの半導体装置内に構成する。また、比較器６から映像検出信号が出力したときは、クランプ電流から電流Ｉ２を減算する。電流Ｉ２は複合映像信号中の同期信号のシンクチップレベルとペデスタルレベルの電位差がほぼ１０ｍＶであるとき流れるクランプ電流とする。
【選択図】図１

Description

本発明は、映像信号が検出されないときは映像信号処理回路の消費電流を低減させるようにした映像信号処理装置に関するものである。

図３に従来のこの種の映像信号処理装置を示す。入力端子２１から入力する複合映像信号は、結合容量Ｃ２１を介して信号処理装置（ＩＣ）２２に入力すると共に、結合容量Ｃ２２を介して映像信号有無判定装置（ＩＣ）２３に入力する。信号処理装置２２は、シンクチップクランプ回路２２１と、そのシンクチップクランプ回路２２１でシンクチップがクランプされた同期信号をもつ複合映像信号を入力して所定の処理を行う映像信号処理回路２３２とから構成されている。また、映像信号有無判定装置２３は、複合映像信号中の同期信号の有無を判定する信号判定回路２３１と、その信号判定回路２３１により同期信号有りの判定があったとき映像信号処理回路２２２に対して動作指示の制御を行い、同期信号無しの判定があったとき非動作指示の制御を行う制御回路２３２とから構成されている。

このように、従来では信号処理装置２２と映像信号有無判定装置２３とを別装置（別ＩＣ）として備え、信号処理装置２２を外部から制御する手法により、その信号処理装置２２の消費電流低減を図っていた。

ところが、図３のように、１個のＩＣからなる信号処理装置２２の消費電流低減を外部の別のＩＣからなる映像信号有無判定装置２３によって制御することは、部品点数増大によるコスト増や実装面積増大等の問題を引き起こしていた。

本発明の目的は、映像非検出時における映像信号処理回路での消費電流低減をコスト安・小実装面積で実現し、さらにその検出動作の精度を高めた映像信号処理装置を提供することである。

前記課題を解決するために、請求項１にかかる発明は、複合映像信号中の同期信号を検出することにより映像の有無を検出し、映像信号処理回路の動作／非動作を制御する映像信号処理装置において、前記同期信号のシンクチップをクランプするシンクチップクランプ回路と、該シンクチップクランプ回路のクランプ動作時に流れる電流を検出し電圧変換し高域成分を除去する処理手段と、該処理手段の出力電圧を基準値と比較して映像検出信号又は映像非検出信号を出力する比較器と、該比較器から前記映像検出信号が出力するとき前記映像信号処理回路を動作させ、前記比較器から前記映像非検出信号が出力するとき前記映像信号処理回路を非動作に制御する制御手段と、前記比較器から前記映像検出信号が出力するとき前記処理手段に入力する電流から第１の電流を減算する電流減算手段と、を１つの半導体装置内に備えたことを特徴とする。
請求項２にかかる発明は、請求項１に記載の映像信号処理装置において、前記第１の電流は、前記複合映像信号中の同期信号のシンクチップレベルとペデスタルレベルの電位差がほぼ１０ｍＶであるとき流れるクランプ電流に対応した電流であることを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載の映像信号処理装置において、前記比較器は、前記第１の電流に対応したヒステリシスが設定されていることを特徴とする。

本発明によれば、シンクチップクランプ回路、処理手段、比較器、制御手段、電流減算手段等を１つの半導体装置内に備えているので、映像非検出時に映像信号処理装置での消費電流低減をコスト安・小実装面積で実現できることは勿論のこと、シンクチップレベルとペデスタルレベルの電位差が小さく検出誤差が発生し易いシンクチップレベルの同期信号を持つ複合映像信号に対しては、その誤差分をキャンセルすることができるので、映像信号の検出／非検出を高精度で行うことができ、さらに、比較器にヒステリシスを与えることで検出動作の不安定性を回避することもできる。

図１に本発明の映像信号処理装置の１つの実施例を示す。１は複合映像信号の入力端子、２はシンクチップクランプ回路、３は同期信号検出回路、４はローパスフィルタ、５はリミッタ回路、６は映像信号検出用の比較器、７は制御信号発生回路、８は基準電流源、９は映像信号処理回路、Ｃ１は結合容量である。

さて、入力端子１に複合映像信号が入力すると、その複合映像信号中の負極性の水平同期信号により結合容量Ｃ１が図示の極性で充電され、その同期信号のシンクチップがクランプされる。そして、このシンクチップクランプ時に結合容量Ｃ１に充電される電流に相当するパルス電圧が同期信号検出回路３から出力する。このパルス電圧はローパスフィルタ４において平滑され、電圧Ｖ１となる。この電圧Ｖ１が予め決めた規格外のときはリミッタ回路５によりクリップされてから、比較器６に入力する。このとき、電圧Ｖ１が基準電圧Ｖth1に対して、Ｖ１＞Ｖth1であるときは、比較器６から映像検出信号が出力し、そうでないときは映像非検出信号が出力する。

比較器６から映像検出信号が出力したときは、制御信号発生回路７が制御信号を発生して、これにより基準電流源８から基準電流が発生して、映像信号処理回路９に入力する。この映像信号処理回路９では、シンクチップクランプ回路２で水平同期信号のシンクチップがクランプされた複合映像信号が入力しており、基準電流源８から基準電流が入力されると、これがバイアス電流となって、その複合映像信号の処理動作を行う。

しかし、比較器６から映像非検出信号が出力したときは、制御信号発生回路７は制御信号を発生せず、基準電流源８から基準電流が発生せず、映像信号処理回路９は動作を停止する。

つまり、シンクチップ検出回路３で検出されるシンクチップレベルが所定値より小さいとき、あるいはシンクチップが検出されないときは、ローパスフィルタ４の出力電圧Ｖ１が、Ｖ１＞Ｖth1を満足せず、比較器６から映像非検出信号が出力し、映像信号処理回路９が動作を停止することにより、電流消費が低減される。このような制御を実現する回路は、シンクチップクランプ回路２、同期信号検出回路３、ローパスフィルタ４、リミッタ回路５、比較器６、制御信号発生回路７、基準電流源８、映像信号処理回路９等と一体的に１個のＩＣ内に構成された回路であり、コスト安を実現できると共に、実装面積を増大することもない。

図２はシンクチップクランプ回路２と同期信号検出回路３の部分の詳細を示す図である。シンクチップクランプ回路２は、電圧ＶＢでバイアスされたｎｐｎトランジスタＱ１とサグ改善用の電流源Ｉ１と誤差キャンセル用の電流源Ｉ２とスイッチＳＷ１から構成されている。また、同期信号検出回路３は電流増幅回路３０１とＩ／Ｖ変換回路３０２から構成される。なお、同期信号検出回路３のＩ／Ｖ変換回路３０２、ローパスフィルタ４、およびリミッタ回路５は特許請求の範囲の処理手段を構成する。また、制御信号発生回路７、スイッチＳＷ１、電流源Ｉ２は特許請求の範囲の電流減算手段を構成する。

入力端子１に入力する複合映像信号中の水平同期信号のタイミングにおいて、その同期信号のシンクチップレベルがペデスタルレベルよりも所定以上に深いレベルにあるときは、トランジスタＱ１のエミッタの電位が低下し、そのトランジスタＱ１がオンし、電流Ｉａ（＝Ｉｃ）が流れてキャパシタＣ１に図示の極性で充電され、その電圧がシンクチップクランプ電圧となる。電流Ｉａは電流増幅回路３０１においてＮ倍増幅され電流Ｉｂ（＝Ｎ・Ｉａ）としてＩ／Ｖ変換回路４に入力し、そこで電圧信号に変換される。

複合映像信号中のシンクチップレベルとペデスタルレベル（映像信号の黒レベル）との差分が少ない場合は、シンクチップクランプ回路２において、誤動作が行われる場合がある。例えば、入力信号の１Ｖp-pを０dBとするとき、−３０dBでの信号振幅は３０ｍＶp-pであるから、そのときのペデスタルレベルとシンクチップレベルの間の電圧差は通常では約１／３の１０ｍＶとなる。このような微小電位差のときは、トランジスタＱ１がシンクチップ時にオンして電流Ｉａ（＝Ｉｃ）を流したとき、ペデスタルレベルに移行してもその電流を流し続けてしまうことがある。このとき流れる電流はノイズ成分となりローパスフィルタ４の出力電圧Ｖ１をかなり上昇させるが、これは誤差分となる。

そこで、本実施例では、比較器６が映像検出信号を出力したとき、制御信号発生回路７によって、スイッチＳＷ１をオンさせて、１０ｍＶ分に相当する誤差電流を電流Ｉ２として電流Ｉｃから差し引く。これにより電流Ｉａは誤差分をキャンセルした電流となる（Ｉａ＝Ｉｃ−Ｉ２）。よって、ローパスフィルタ４の出力電圧Ｖ１はその誤差分を差し引いた電圧となるので、基準電圧Ｖth1を適宜設定することによって、その誤差分が発生する領域で映像信号処理回路９が非動作となるようにすることができる。

ただ、複合映像信号のレベルが−３０dBの近辺のときに上記誤差成分を含む電圧Ｖ１（スイッチＳＷ１オフ時）がＶ１＞Ｖth1となるよう基準電圧Ｖth1を設定したときは、その−３０dB近辺で始めて比較器６が映像検出信号を出力したとき、スイッチＳＷ１がオンするのでＶ１＜Ｖth1となり、比較器６が映像非検出信号を出力しスイッチＳＷ１がオフするため、比較器６が映像検出と映像非検出を繰り返す恐れがある。

これを防ぐには、複合映像信号のレベルが−３０dBの近辺では確実に映像非検出となるように基準電圧Ｖth1を設定しておき、前記比較器６に電流Ｉ２に相当する電圧より若干大きな電圧幅Vｈのヒステリシスを設定しておけばよい。これにより、比較器６から映像検出信号が出力すると、基準電圧Ｖth1がＶth1'に低下（Ｖth1−Ｖth1'＝Vｈ）するので、比較器６が一旦映像検出信号を出力すると、スイッチＳＷ１がオンしても、電圧Ｖ１が電流Ｉ２に相当する電圧Ｖｈよりも低下しない限り、映像検出信号が保持される。

また、上記では映像信号処理回路９に入力する複合映像信号を、シンクチップクランプ回路２でシンクチップがクランプされた信号としたが、ここに入力する複合映像信号は別の箇所でシンクチップがクランプされた信号であってもよく、あるいはその映像信号処理回路９の内部でシンクチップクランプを行うようにしてもよい。また、減算する電流Ｉ２は、Ｉ／Ｖ変換回路３０２に入力する電流であればよい。

本発明の１つの実施例の映像信号処理装置のブロック図である。図１の映像信号処理装置のシンクチップクランプ回路２と同期信号検出回路３の部分の詳細を示すブロック図である。従来の映像信号処理装置のブロック図である。

Claims

複合映像信号中の同期信号を検出することにより映像の有無を検出し、映像信号処理回路の動作／非動作を制御する映像信号処理装置において、
前記同期信号のシンクチップをクランプするシンクチップクランプ回路と、該シンクチップクランプ回路のクランプ動作時に流れる電流を検出し電圧変換し高域成分を除去する処理手段と、該処理手段の出力電圧を基準値と比較して映像検出信号又は映像非検出信号を出力する比較器と、該比較器から前記映像検出信号が出力するとき前記映像信号処理回路を動作させ、前記比較器から前記映像非検出信号が出力するとき前記映像信号処理回路を非動作に制御する制御手段と、前記比較器から前記映像検出信号が出力するとき前記処理手段に入力する電流から第１の電流を減算する電流減算手段と、を１つの半導体装置内に備えたことを特徴とする映像信号処理装置。
請求項１に記載の映像信号処理装置において、
前記第１の電流は、前記複合映像信号中の同期信号のシンクチップレベルとペデスタルレベルの電位差がほぼ１０ｍＶであるとき流れるクランプ電流に対応した電流であることを特徴とする映像信号処理装置。
請求項１又は２に記載の映像信号処理装置において、
前記比較器は、前記第１の電流に対応したヒステリシスが設定されていることを特徴とする映像信号処理装置。