JP2009229302A - センサ回路 - Google Patents

Abstract

【課題】ノイズが信号処理ＩＣに入り込んでも、大きな誤差出力を出力しないようにする電流センサを提供すること。
【解決手段】磁電変換素子からの信号を増幅するための増幅部と、増幅部からの増幅された信号を所定の周期でサンプリングし、ホールドされた出力信号を出力するサンプル・アンド・ホールド部、サンプル・アンド・ホールド部からのホールドされた出力信号を選択的に入力して外部に出力する出力部、及びサンプル・アンド・ホールド部からのホールドされた出力信号と出力部の出力信号とを入力し、入力した信号間の差分に基づいて、ホールドされた出力信号がノイズによる影響を受けているか否かを、所定の周期毎に判定する判定部を備え、出力部は、判定部からの周期毎の判定結果を入力し、ノイズによる影響を受けていると判定された周期の入力信号を出力せず、ノイズによる影響を受けていないと判定された周期の入力信号を出力するように動作する。
【選択図】図１

Description

本発明は、大容量モータの制御に用いられる電流センサに関し、より詳細には劣悪なノイズ環境化でも、外来ノイズに影響され難いように動作する電流センサに関する。

大電流が流れるモータ制御の電流検出に、通常、ホール素子を用いた非接触電流センサが用いられている。この非接触電流センサは、通常、磁性体コアを用い、電流が作る磁場を集め、ギャップ部の磁束密度を大きくし、比較的、低増幅率のアンプで増幅して電流値として出力する。

ホール素子はオフセットをもち、また、このオフセット電圧は、温度により変化する。これを補償するためには、増幅回路の周辺回路で抵抗値をトリミング調整したり、オフセットの温度変化を打ち消す素子を用いたりする必要がある。

近年、モータ制御部の小型化が進み、電流センサも小型化が要求され、磁性体コアを使わない、いわゆる、コアレス型の電流センサ、センサＩＣが開発されている。

この電流センサＩＣでは、ホール素子のオフセットを、ホール素子を駆動する電流の方向を切り替え、対応して発生したホール電圧をＩＣ内部で信号処理することで、オフセットのない出力値を得ている。また、このような電流センサＩＣは、温度補正機能も内蔵する。

このような電流センサＩＣの周辺には、磁性体薄膜、薄板を設置する場合もあるが、そうでない場合は磁気コアによる集磁効果がないために電流センサＩＣを電流導体の近傍におくことが多い。また、ＩＣ内部では大きな信号増幅が必要となる。

大容量モータの制御では、電流導体、バス・バーに大電流が流れるが、ここには、ＰＷＭ変調された、高電圧のスイッチング電圧がかかっている。このスイッチング駆動が、周辺に激しいノイズ（コモン・モード・ノイズ）の振りまくことが知られている。

このようなノイズが電磁パルス・ノイズとして、電流センサＩＣの回路部に降り注ぐことになるが、従来の磁性体コア付電流センサでは、その回路部自体が、単純な線形増幅アンプのみであるため、影響が小さく、アンプ出力に単純なＲＣフィルタを入れることで対処できる。

次に、このような従来の磁性体コア付電流センサと異なる、オフセット補償動作を有する回路について説明する。特開２００４−３７２２１（特許文献１）により、磁場がホール素子にかかっている場合のセンサＩＣのオフセット補償動作について説明する。

図７の回路は、特許文献１に開示された、ノイズの影響を受け難くしたセンサ回路の実施例の回路である。この図の動作を説明する。

図７において、ＣＫ１がＬのとき、電流がホール素子の端子Ｔ１から端子Ｔ３方向に流れ、ホール起電力が端子Ｔ２、端子Ｔ４の間に発生し、この電圧がセンス・アンプＡｓ１に入る。ＣＫ４のタイミングで、このときのセンス・アンプＡｓ１の出力がサンプル・アンド・ホールド回路Ｓ／Ｈ１にラッチされる。このときのラッチされる電圧Ｖａはホール電圧をＶｈ、オフセット電圧をＶｏｆｓとすると、Ｖａ＝Ｖｈ＋Ｖｏｆｓとなる。

次ぎにＣＫ１がＨのとき、電流はホール素子の端子Ｔ２から端子Ｔ４に流れ、ホール起電力が端子Ｔ１と端子Ｔ３の間に発生し、この電圧がセンス・アンプＡｓ２に入る。ＣＫ５のタイミングで、このときのセンス・アンプＡｓ２の出力がサンプル・アンド・ホールド回路Ｓ／Ｈ２にラッチされる。このときのラッチされる電圧Ｖｂは、Ｖｂ＝（Ｖｈ）＋（−Ｖｏｆｓ）となる。

信号合成回路により、ＶａとＶｂが加算されて、オフセット信号はキャンセルされ、合成信号は、ホール起電力だけとなり、２Ｖｈとなる。

センス・アンプＡｓ１、Ａｓ２、および信号合成回路への信号の接続の仕方は、上記の演算がなされるように接続される。

通常、ホール素子のオフセット・キャンセルは、このように駆動する電流の方向を切り替え、そのとき発生するホール電圧を合成する手法がとられる。

図７の回路構成では、ＳＷ１、ＳＷ２でスイッチをａからｂへ（また、逆方向に）切り替えるときに発生するスイッチング・ノイズを、センス・アンプＡｓ１、Ａｓ２の出力にダミーアンプ出力を接続している。ここで、スイッチング・ノイズの発生する期間をＣＫ２、ＣＫ３のクロック・タイミングで、センス・アンプ出力の代わりにダミーアンプ出力をサンプル・アンド・ホールド回路へ出力するように制御することで、その期間のノイズが出力に現れないようにし、出力への外来ノイズの影響を小さくしている。

このように、回路上に発生するノイズのタイミングがあらかじめ決まっている場合は、図７に示す回路のように、その影響を小さくする回路を付け加えたり、ノイズの載っていないタイミングでホール電圧をラッチしたりすることで、ノイズによる影響を回避することが可能である。

特開２００４−３７２２１号公報

しかしながら、大容量モータの制御で発生する主なノイズは、モータのＰＷＭ制御の周期に依存した、信号処理系とは非同期のノイズである。このノイズは通常、数ＭＨｚから数１０ＭＨｚのパルス状の発振波形として信号処理系の配線に重畳される。このノイズは、ホール素子と増幅器、センス・アンプの間に入り、信号処理回路内部を通過し、サンプル・アンド・ホールドのタイミングでラッチされると、出力に大きな誤差を生じさせる。つまり、信号電圧をサンプルするタイミングでノイズがのっていると、その誤差電圧レベルがホールド期間継続され、また、この電圧が増幅されるので、入力のノイズ・パルスが、短時間でエネルギーが小さくとも、ＩＣ内部で増幅され、ホールド時間の期間継続する電圧パルスとなってしまう。

一般に、コアレス型信号処理ＩＣでは、その内部の増幅率が大きいので、上述したようなノイズが問題となる。

通常、ホール素子の出力信号は差動形式で、配線レイアウト、周辺素子の配置なども対称性を考慮し、増幅器、センス・アンプに入力され、コモン・モード・ノイズに強くなっているが、厳密に対称性が満足されるわけではない。

感度を上げるためには、高い磁束密度の部分にセンサを置く必要があり、高い磁束密度を得るためにホール素子、電流センサＩＣを電流導体に近づければ近づけるほど、電流導体からのＰＷＭスイッチング・ノイズは激しくなる。

実用的な配置を検討する過程で、このノイズが信号処理ＩＣ（モノリシック・ホールＩＣも含む）に入り、内部で増幅され大きな誤差となって出力されるという現象が見られた。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、ノイズが信号処理ＩＣに入り込んでも、大きな誤差出力を行わないようにする信号処理回路、電流センサを提供することにある。

本発明は、このような目的を達成するために、請求項１に記載の発明は、センサ回路であって、磁電変換素子からの信号を増幅するための増幅部と、前記増幅部からの増幅された信号を所定の周期でサンプリングし、ホールドされた出力信号を出力するサンプル・アンド・ホールド部と、前記サンプル・アンド・ホールド部からのホールドされた出力信号を選択的に入力して外部に出力する出力部と、前記サンプル・アンド・ホールド部からのホールドされた出力信号と前記出力部の出力信号とを入力し、入力した信号間の差分に基づいて、前記ホールドされた出力信号がノイズによる影響を受けているか否かを、前記所定の周期毎に判定する判定部と、を備え、前記出力部は、前記判定部からの前記周期毎の判定結果を入力し、ノイズによる影響を受けていると判定された周期の入力信号を出力せず、ノイズによる影響を受けていないと判定された周期の入力信号を出力するように動作することを特徴とするものである。

また、請求項２に記載の発明は、請求項１に記載のセンサ回路であって、前記出力部は、ノイズによる影響を受けていると判定された周期の入力信号を出力しない期間、既に出力した信号を再度出力することを特徴とするものである。

また、請求項３に記載の発明は、請求項１に記載のセンサ回路であって、前記判定部は、入力した信号の差分値と、所定の閾値とを比較することにより、前記ホールドされた出力信号にノイズが含まれているか否かを判定し、判定結果を出力することを特徴とするものである。

また、請求項４に記載の発明は、請求項２に記載のセンサ回路であって、前記出力部は、入力信号を、サンプリングし、ホールドするサンプル・アンド・ホールド回路と、前記サンプル・アンド・ホールド部からの信号と、前記サンプル・アンド・ホールド回路にホールドされるホールド信号とを入力し、いずれか一方を、前記判定結果に基づき選択して、前記サンプル・アンド・ホールド回路に出力する出力選択部とを備え、前記サンプル・アンド・ホールド回路の出力が、前記出力部の出力として出力されることを特徴とするものである。

本発明のセンサ回路によれば、信号処理ＩＣ内部にノイズが入っても、信号劣化を識別する判定部により、内部で大きく増幅されたノイズ信号が直接出力されることがなく、電流センサとして致命的な出力レベル異常を起こさなくなる。また、判定部がない通常の電流センサよりもノイズ耐性が高くなる。また、その閾値の設定によりノイズによる劣化に対する許容度を変えることができる。

信号処理ＩＣ内部に入り込んだ高周波ノイズを低域通過フィルタにより処理できれば、それは、簡単であり、望ましい。しかしながら、高速応答動作を要求される電流センサでは、この低域通過フィルタによる信号遅延が問題になる。本発明によるセンサ回路は、信号経路に大きな遅延をもたらすことなくフィルタ効果をもたせることができる。

また、電流導体からのＰＷＭスイッチング・ノイズからホール素子、信号処理ＩＣを守るには、電流導体とホール素子、信号処理ＩＣの間に導体シールドを設置することが効果的であり、必要に応じて実施される。しかし、導体シールドを重くすると、電流センサの性能のひとつであるパルス応答性が劣化する。これは、電流のパルス変化により、導体シールドに渦電流が発生し、この渦電流による磁場が、電流変化による磁束密度変化を打ち消してしまうためである。本回路は、導体シールドによるノイズ防御の負担を軽くし、パルス応答性を劣化させないという効果も有する。

以下、図面を参照して本発明の実施例について説明する。

図１は、信号処理回路内部にノイズが入りこんでも大きな誤差出力を行わない、本発明によるセンサ回路の実施例の構成を示す図である。この実施例では、符号１は、磁電変換素子としてのホール素子部がディスクリートなホール素子であり、符号２は、このホール素子に駆動電流を供給し、ホール起電力を受ける信号処理回路が別の信号処理ＩＣ、という組合せの場合を示している。

ここで、ホール素子部１は、二相のクロックφ１０とφ２０により電流の流れる方向が切り替えられ、各相に対応したホール起電力が発生する。図２は、ホール素子部１の内部構造を示す図であり、図４は、本センサ回路で用いる基本クロック図を示す図である。クロックφ１０がＨの期間ではホール素子の端子Ｈ１からＨ３に電流Ｉ１が流れ、Ｈ２、Ｈ４端子にホール起電力Ｖ２４が発生する。クロックφ２０がＨの期間では、ホール素子端子Ｈ４からＨ２に電流Ｉ２（＝Ｉ１）が流れ、ホール起電力Ｖ１３がＨ１とＨ３の端子間に発生する。

これらのホール起電力は、図１の入力切替部３でクロックφ１１とφ２１の正のタイミングで選択、切り替えられ、次段の増幅部４に伝達される。

ホール起電力をＶｈ、ホール素子のオフセットをＶｏｆｆとし、φ１０の正のタイミングで、ホール素子１の端子Ｈ２とＨ４の間にホール電圧Ｖ２４＝（Ｖ１＋）−（Ｖ１−）＝Ｖｈ＋Ｖｏｆｆが発生するとする。φ２０の正のタイミングでは、ホール素子１の端子Ｈ１とＨ３の間にホール電圧Ｖ１３＝（Ｖ２＋）−（Ｖ２−）＝Ｖｈ−Ｖｏｆｆが発生する。

図３は、入力切替部３の回路を示す図である。φ１１の正の期間に、Ｖ１＋、Ｖ１−が選択され、φ２１の正の期間にＶ２−、Ｖ２＋が選択される。

φ２１の正期間のＶ１３＝（Ｖ２＋）−（Ｖ２−）信号は、極性がＶ２４とは逆の形で増幅器に入る。つまり、（Ｖ２−）信号が増幅器の＋端子、（Ｖ２＋）信号が−端子に入る。増幅器への入力は、−Ｖ１３＝−Ｖｈ＋Ｖｏｆｆとなる。

φ２１の正期間に増幅器入力を反転させることは入力信号の変調に相当し、この変調の後に増幅をし、更に後段で復調することで、増幅時のノイズが、出力に影響しないようにしている。

この増幅部では、１０数倍から数１００倍の増幅が行われる。この増幅部の増幅度をＧとする。

Ｓ＆Ｈ部５（サンプル・アンド・ホールド部）は、２つのサンプル＆ホールド回路ＳＨ１とＳＨ２および復調合成部６により構成される。ＳＨ１は、クロックφ１２の立ち下がりタイミングで、増幅されたホール起電力（Ｇ＊Ｖ２４）をホールド出力する。次の立ち上がりタイミングで、新しい信号を取り込み開始するが、出力はホールド信号を継続する。ＳＨ２も同様に、φ２２の立ち下がりタイミングで増幅されたホール起電力（−Ｇ＊Ｖ１３）をホールド出力する。

このＳ＆Ｈ回路の後の復調合成部６にて、ＳＨ１回路の信号からＳＨ２回路の信号をひく演算を行う。この結果、復調合成部６の出力には、オフセットがキャンセルされ、増幅されたホール起電力が得られる。つまり、Ｇ＊Ｖ２４−Ｇ＊（−Ｖ１３）＝Ｇ＊（Ｖｈ＋Ｖｏｆｆ）＋Ｇ＊（Ｖｈ−Ｖｏｆｆ）＝２＊Ｇ＊Ｖｈ
図４において、Ｐ１＋Ｐ２の期間で（あるいはＰ２＋Ｐ１の期間で）１つのオフセット補正がされた信号が作成される。また、ＳＨ１、ＳＨ２のラッチ・タイミング信号であるクロックφ１２のφ２２の立下り信号は、ホール素子の電流切り替え信号であるクロックφ１０、φ２０、および、増幅器への入力切替信号であるクロックφ２１、φ２１の立下り信号より、早く変化する。これにより、入力信号が変化する前に信号をラッチする。

クロックφ１２、φ２２は、ホール素子への電流切り替えがなされてから、しばらくして立ち上がっている。これは電流切り替えによる信号変化が収まるまで（安定するまで）待って、ノイズの影響を避けるためである。

さて、モータ駆動のための大電流が流れる電流導体からは、激しい容量結合性の電圧ノイズが発生し、このノイズ信号がホール素子部と信号処理ＩＣ部の間の結線部に少しずれてのり、このノイズののったホール起電力信号が増幅器に入りＳ＆Ｈ部５に到達する、と仮定する。このノイズがラッチ・タイミングであるクロックφ１２、φ２２の立下り付近で発生している様子を図４のＮｏｉｓｅ信号で示した。

実験的に観測されるノイズは、数ＭＨｚから数１０ＭＨｚの周波数の振動電圧波形であり、振幅値は、ホール素子、信号処理ＩＣの設置場所にも依存するが、ホール起電力信号の数倍の振幅値となる場合もある。

なお、本発明では、上述したノイズは、主に、ホール素子部に影響を与えると想定している。言い換えれば、ホール起電力を受ける信号処理回路の入力にノイズ成分が含まれていることを想定している。

ＳＨ１、ＳＨ２にサンプル・ホールドされた信号は復調合成部で上述した演算がなされ、出力部１０に入る。出力部１０は、出力選択部７と、Ｓ＆Ｈ回路８により構成される。

出力選択部７では、復調合成部からの信号とＳ＆Ｈ回路のＳＨ３からの信号とを、判定部９からの選択信号Ｓｅｌで出力選択を行う。出力選択のタイミング後に、選択された信号がＳＨ３にサンプル・ホールドされる。ここで、ＳＨ３からの信号は、既に外部へ出力されているホール起電力信号である。

この判定部９の判定動作は、図４のＣｏｍｐａｒｅ信号の立ち下がりで行われる。この期間では、既に、ＳＨ１とＳＨ２からのホールドされた信号合成が行われ、オフセット補正されたホール起電力信号が合成されている。Ｓ＆Ｈ部５のホールド・タイミングでノイズが入っていれば、ノイズも一緒に合成された信号となっている。

図６は、判定部９の具体的な構成例を示す図である。復調合成部からの信号がＳ１に入り、ＳＨ３からの信号がＳ２に入る。これらの信号は差分がとられ、絶対値回路で、その絶対値が生成され、比較回路で、この絶対値と閾値Ｖｔｈと比較される。比較回路の出力はＪＫフリップフロップのＪＫ入力に入り、Ｃｏｍｐａｒｅ信号の立ち下がりタイミングで、サンプリングされ、このＱ出力が選択信号Ｓｅｌとなる。したがって、復調合成された信号に大きなノイズがのっている場合、ＳＨ３で出力されている現在のホール起電力信号との差分が閾値以上に大きくなり、したがって、現在のＳＨ３信号を選択するように選択信号Ｓｅｌが決定される。また、差分の絶対値が閾値より小さい場合は、復調合成された信号を選択するように選択信号Ｓｅｌが決められる。

したがって、この判定部９は、本来の復調合成された信号に変化がない状態において、ノイズにより閾値以上の変化が復調合成された信号に生じた場合、その変化がＣｏｍｐａｒｅ信号の立ち下がりタイミングで閾値以上であればノイズが載っているとして判断し、そうでない場合は、ノイズが載っていないと判断することになる。

選択信号Ｓｅｌが決定されるタイミング、すなわち、Ｃｏｍｐａｒｅ信号の立ち下がりに遅れてφｓｈ３の立ち下がりタイミングとなり、このタイミングで、出力選択部７で選択された信号がＳＨ３にホールドされることになる。

復調合成部からの信号とＳＨ３からの２つの信号の差分は通常の差動増幅回路で構成できる。また、絶対値回路は、差動増幅回路の出力信号の符号を判定して絶対値としてもよい。また、この場合の判定部における絶対値回路と比較回路の組合せを、ウインドウ・コンパレータとして構成することもでき、この場合、Ｖｔｈは正負の２つの値となる。

モータの駆動電流は正弦波的に制御され、ある期間では、電流値振幅が決まってくるので、この振幅に対してある割合で閾値レベルを決めることが可能である。ここで決めたレベルは、例えば、抵抗分割で電圧を作成し、この電圧を増幅器でバッファして閾値Ｖｔｈとしてもよい。また、電流値の変化の周期時間と、ホール起電力サンプリングの１周期時間を比較することにより、１サンプリング間に信号が変化する割合、電圧値が分かる。この電圧値の何倍かを閾値電圧とすることも可能である。また、何らかの原因で、ＳＨ３の出力が本来の復調合成された信号を反映しない事態になった場合に、その状況が持続するのを防止する対策を含むことも可能である。例えば、ノイズ期間があらかじめ想定される期間以下の場合、少なくともその想定期間に渡って選択信号Ｓｅｌが現在のＳＨ３信号を選択し続けている場合、その想定期間経過後には強制的に復調合成された信号を選択するように制御することもできる。また、電源納入後においては、閾値を大きな値から徐々に時間をかけて設定値にすることも可能である。

出力選択部７で選択された信号は、次段のＳＨ３で、クロックφｓｈ３の立ち下がりタイミングでサンプル＆ホールドされ、出力となる。図４のＶｏｕｔが信号処理ＩＣの出力となる。この出力選択部７および次段のＳＨ３は、ホール起電力を受ける信号処理回路ＩＣの出力部を構成する。なお、図１では機能ブロックを表しており、実際には、信号処理回路ＩＣから外部に出力される信号ラインにはバッファが設けられており、したがって、この信号ラインを通じて、ＳＨ３の出力ラインにノイズが混入することがない。

信号処理ＩＣの出力はクロックφｓｈ３の立下り周期で切り替わるが、本実施例の場合は、図４のＰ１＋Ｐ２の周期と同じになっている。Ｐ１＋Ｐ２のある周期にノイズが入った場合にも、そのノイズによる劣化を識別するために、次の周期のＰ１の最初の１／２の期間を使用して、比較を行っている。言い換えれば、図４に示す動作タイミングは、あるＰ１＋Ｐ２の周期で復調合成された信号が作成され、次の周期のこの復調合成された信号が変更される前に、比較を行い、この比較後に、ＳＨ３の動作サンプリングを実行することを示している。

図５は、図４のタイミングとは異なる、判定部９、ＳＨ３の動作タイミングを示す図である。図４のタイミング図では、Ｐ１＋Ｐ２期間の次のタイミングで判別動作を行っていたが、図５のタイミングによる実施例では、Ｐ２の後半のタイミングで、ノイズ判別を行う。判定部９は、Ｃｏｍｐａｒｅ２信号の立ち下がりで動作する、ノイズ判別動作を行う。ここで、本実施例のＳ＆Ｈ回路５のＳＨ２は、φ２２の立ち上がりで入力信号を取り込み、そのレベルを出力し、φ２２のたち下がりで最後に取り込んだレベルをホールドするタイプのサンプル・ホールド回路とする。したがって、クロックφ２２の正のタイミングで後半のホール起電力信号Ｖ１３がＳＨ２に入り、復調合成部を抜けてくる。そして同時に判別回路内では閾値との比較が行われている。したがって、ノイズがのっていない場合は、φ２２の立下りのタイミング直後のＣｏｍｐａｒｅ信号の立ち下がりで、比較器の出力をサンプリングして、出力選択部を設定して、復調合成部からの信号を次段に出力し、その直後にＳ＆Ｈ部でこの信号をラッチする。

ノイズがのっている場合は、閾値との比較が行われるが、閾値以下のレベルであればノイズがのっていても小さな影響と考えられるので、このときの復調合成部の信号レベルを出力しても大きな影響がない。もし、閾値より大きな場合は、φ２２の立下りのタイミングの直後のＣｏｍｐａｒｅ信号の立ち下がりで、ＳＨ３の信号を出力選択部７で選択して出力すればよい。

この実施例２では、オフセット処理されたホール起電力信号が、Ｐ１＋Ｐ２の期間の直後のタイミングで出力されるので、遅れがなくなっている。

図７では、ホール素子の電流を切り替えた二相のホール起電力を２個の増幅器を用いて増幅していたが、１個の増幅器で済ませることもできる。この場合も、Ｓ＆Ｈ回路後の出力に、本実施例の判定部、出力部を付け加えることで、ノイズ劣化に強い回路とすることができる。

本実施例は、ホール素子部と信号処理部ＩＣのディスクリート構成としているが、ホール素子部をシリコンＩＣ上に設けたモノリシックＩＣの構成でも有効である。モノリシックＩＣの場合、ディスクリート構成の場合よりノイズ耐性が強くなるが、ＩＣの設置場所、電流導体に対するノイズ・シールド具合によりＩＣの増幅器の差動部にもノイズがのってしまう。しかしながら、この場合でも、本発明による効果を得ることができる。

本発明によるセンサ回路の実施例の構成を示す図である 図１のホール素子部１の内部構造を示す図である。 図１の入力切替部３の回路を示す図である。 本発明の実施例１の動作を示すタイミング説明図である。 本発明の実施例２の動作を示すタイミング説明図である。 図１の判定部９の具体的な構成例を示す図である。 従来のセンサ回路例として、ノイズの影響を受け難くしたセンサ回路の実施例の回路を示す図である。

符号の説明

１ ホール素子部
２ 信号処理ＩＣ部
３ 入力切替部
４ 増幅部
５ Ｓ＆Ｈ（サンプル・アンド・ホールド）部
６ 復調合成部７ 出力選択部
８ Ｓ＆Ｈ（サンプル・アンド・ホールド）回路
９ 判定部
１０ 出力部

Claims (4)

1. 磁電変換素子からの信号を増幅するための増幅部と、
   前記増幅部からの増幅された信号を所定の周期でサンプリングし、ホールドされた出力信号を出力するサンプル・アンド・ホールド部と、
   前記サンプル・アンド・ホールド部からのホールドされた出力信号を選択的に入力して外部に出力する出力部と、
   前記サンプル・アンド・ホールド部からのホールドされた出力信号と前記出力部の出力信号とを入力し、入力した信号間の差分に基づいて、前記ホールドされた出力信号がノイズによる影響を受けているか否かを、前記所定の周期毎に判定する判定部と
   を備え、
   前記出力部は、前記判定部からの前記周期毎の判定結果を入力し、ノイズによる影響を受けていると判定された周期の入力信号を出力せず、ノイズによる影響を受けていないと判定された周期の入力信号を出力するように動作することを特徴とするセンサ回路。
2. 前記出力部は、ノイズによる影響を受けていると判定された周期の入力信号を出力しない期間、既に出力した信号を再度出力することを特徴とする請求項１に記載のセンサ回路。
3. 前記判定部は、入力した信号の差分値と、所定の閾値とを比較することにより、前記ホールドされた出力信号にノイズが含まれているか否かを判定し、判定結果を出力することを特徴とする請求項１に記載のセンサ回路。
4. 前記出力部は、入力信号を、サンプリングし、ホールドするサンプル・アンド・ホールド回路と、
   前記サンプル・アンド・ホールド部からの信号と、前記サンプル・アンド・ホールド回路にホールドされるホールド信号とを入力し、いずれか一方を、前記判定結果に基づき選択して、前記サンプル・アンド・ホールド回路に出力する出力選択部と
   を備え、
   前記サンプル・アンド・ホールド回路の出力が、前記出力部の出力として出力されることを特徴とする請求項２に記載のセンサ回路。

Images