JPH01241980A - クランプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、負帰還型のクランプ回路に関する。

〔発明の概要〕

本発明は、負帰還型のクランプ回路において、第１のス
イッチにより、それぞれ結合コンデンサを介した複数の
信号を択一的に電流出力型の演算増幅器に供給して、ク
ランプ期間に基準電圧と比較し、演算増幅器の出力電流
を第２のスイッチを介して結合コンデンサに選択供給す
ることにより、両スイッチのオン抵抗の影響を除去して
、比較的小さい規模で高性能が得られるようにしたもの
である。

〔従来の技術〕

周知のように、コンデンザ結合回路では、直流成分が失
われて、波形の完全な伝送が行われない。

このため、従来の受像機やＶＴＲでは、第４図に示すよ
うなキイドクランプ回路、または第５図に示すようなフ
ィードハック型クランプ回路を用いて、アナログスイッ
チ（１１）が閉じられる期間の電圧を基準電圧Ｖｒｅｆ
に固定（クランプ）し、映像信号波形を完全に伝送する
ようにしていた。

即ち、第４図において、スイッチ（１１）は、トランジ
スタ、ＦＥＴ　、またはダイオードゲートなどから構成
され、必然的に内部抵抗（オン抵抗）（ｌｌｒ）が付随
する。制御端子（１２）から供給されるクランプパルス
によってスイッチ（１１）が閉成されると、受は側の入
力抵抗（３）に印加される出力電位は電圧源（１３）の
基準電圧Ｖｒｅｆにクランプされる。

また、第５図においては、コンデンサ（４）を経た出力
側の信号電位と電圧源（１３）の基準電圧Ｖｒｅｆとが
演算増幅器（１４）で比較される。スイ・ノチ（１１）
が閉成されると、演算増幅器（１４）の出力端子からの
誤差信号が反転入力端子にフィードバックされて、出力
側の信号電位は、高精度で、基準電圧Ｖｒｅｆにクラン
プされる。

〔発明が解決しようとする課題〕

ところが、第４図のキイドクランプ回路（１０）は、構
成が簡単である反面、アナログスイッチ（１１）のオン
抵抗（ｌｌｒ）の値が、例えば１００〜５００Ω程度と
比較的大きいため、スイッチ（１１）の閉成時にコンデ
ンサ（４）の充電電流による電圧降下が生じて、コンデ
ンサ（４）及びスイッチ（１１）の接続中点の出力電位
と基準電圧Ｖｒｅｆとの間に誤差が発生して、波形が充
分に再生されないという問題があった。

また、コンデンサ（４）及びオン抵抗（ｌｌｒ）から形
成される充電時定数が大きくなって、クランプパルスの
繰返し周期内に、出力電位が基準電圧Ｖｒｅｆまで到達
することができず、オフセントが発生するという問題が
あった。

一方、第５図のフィードバック型クランプ回路（ＩＯＦ
）は、上述のような性能上の問題点が解消されるものの
、構成が複雑であって、回路規模が大きくなってしまう
という問題があった。

クランプすべき信号が複数個ある場合、この回路規模の
問題が顕著になる。

例えば、本出願人は、特開昭５６−１３４８９１号公報
などにおいて、カラー映像信号を輝度信号Ｙと、１対の
コンポネント色信号、例えば赤色差信号（Ｒ−Ｙ）及び
青色差信号（Ｂ　−Ｙ）とに分けて、それぞれ別トラン
クに記録するようにした記録再生方式を提案している。

第６図に示すように、この方式では、輝度信号Ｙは、加
算器（２１）において、第７図Ａに示すような正極性の
同期パルスＰ７と合成され、ＦＭ変調器（２２）及び磁
気ヘッド（２３）を介して、磁気テープＴに記録される
。

色差信号（Ｒ−Ｙ）及び（Ｂ−Ｙ）は、時間軸圧縮回路
（２４）の４個のラインメモリ（２５ａ）　〜（２５ｄ
）に順次交互に供給されて、第７図Ｂに示すように、そ
の時間軸を１／２に圧縮され、アナログスイッチ（２６
）を介して、同図に示すような時系列で取り出される。

この時間軸圧縮色信号は、加算器（２７）において、同
図に示すような負極性の同期パルスＰｃと合成され、Ｆ
Ｍ変調器（２８）及び磁気ヘソＩ’　（２９）を介して
、磁気テープＴに記録される。

各ラインメモリ（２５ａ）〜（２５ｄ）　は、例えば電
荷結合素子（ＣＣＤ）等で構成され、図示を省略した結
合コンデンサを介して、その出力信号が取り出される。

このため、各ラインメモリ（２５ａ）〜（２５ｄ）の出
力信号を加算器（２７）の前段でクランプしなければな
らない。

かかる点に鑑み、本発明の目的は、切換スイッチにより
選択される複数の信号に好適な、回路規模が比較的小さ
く、高性能のクランプ回路を掃供するところにある。

〔課題を解決するための手段〕

本発明は、複数の信号源（２５ａ）〜（２５ｄ）の出力
信号をそれぞれ結合コンデンサ（４ａ）〜（４ｄ）を介
して選択する第１のスイッチ（２６）と、この第１のス
イッチにより選択された信号と基準電圧とを所定のクラ
ンプ期間に比較する電流出力型の演算増幅器（３０）と
、第１のスイッチと連動し、演算増幅器の出力電流を結
合コンデンサに選択的に供給する第２のスイッチ（４３
）とを有するクランプ回路である。

〔作　用〕

かかる構成によれば、両スイッチのオン抵抗の影響を除
去することができて、高性能で比較的小規模のクランプ
回路が実現できる。

〔実施例〕

以下、第１図〜第３図を参照しながら、本発明によるク
ランプ回路の一実施例について説明する。

本発明の一実施例の構成を第１図に示す。この第１図に
おいて、前出第５図及び第６図に対応する部分には同一
の符号を（ｔ　して一部説明を省略する。

第１図において、４個のラインメモリ（２５ａ）。

（２５ｂ）　、　（２５ｃ）及び（２５ｄ）から読み出
された時間軸圧縮色差信号は、それぞれ結合コンデンサ
（４ａ）。

（４ｂ）　、　（４ｃ）及び（４ｄ）を介して、スイッ
チ（２６）の対応する固定接点に供給される。簡単のた
めに、ラインメモリ（２５ａ）〜（２５ｄ）の書込及び
読出の制御信号の図示を省略する。

（３０）は電流出力型の演算増幅器であって、スイッチ
（２６）の可動接点の出力がその反転入力端子及びハソ
ファ（４１）に共通に供給される。演算増幅器（３０）
の非反転入力端子は、基準電圧源としての、ポテンショ
メータ（４２）の摺動子に接続される。演算増幅器（３
０）には、端子（３０ｃ）から正極性のクランプパルス
が供給され、演算増幅器（３０）の出力がスイッチ（４
３）の可動接点に供給される。このスイッチ（４３）と
スイッチ（２６）のそれぞれ対応する固定接点どうしが
共通に接続され、両スイッチ（２６）及び（４３）は連
動して切り換えられる。

なお、（２６ｒ）及び（４３ｒ）はスイッチ（２６）及
び（４３）のオン抵抗である。

演算増幅器（３０）の具体的構成を第２図に示す。

この第２図において、１対のｎｐｎ　　トランジスタ（
３１）及び（３２）がそれぞれ抵抗器Ｒ１及びＲ２を負
荷として差動増幅器ＤＡＩを構成し、１対のｐｎｐ　　
トランジスタ（３３）及び（３４）が、カレントミラー
接続のｎｐｎ　　）ランジスタ（３５）及び（３６）を
それぞれ負荷として、差動増幅器ＤＡ２を構成し、両差
動増幅器ＤＡＩ及びＤＡ２が縦続接続される。トランジ
スタ（３１）のベースが反転入力端子（３０ｉ）となり
、トランジスタ（３２）のベースはポテンショメータ（
４２）の摺動子に接続される。

ｐｎｐ　ｌ”ランジスタ（３７）のベースが、抵抗器Ｒ
３及びＲ４を介して正及び負の電源子ｖｃｃ及び−ＶＣ
Ｃにそれぞれ接続され、このベースに正極性のクランプ
パルスが供給される。トランジスタ（３７）のエミッタ
が正の電源子■ｃｏに直接に接続され、そのコレクタが
抵抗器Ｒ５を介して負の電源−ＶＣＣに接続されると共
に、ｎｐｎトランジスタ（３８）のベースに接続される
。トランジスタ（３８）のコレクタが正の電源→ＶＣＣ
に直接に接続され、そのエミッタは、トランジスタ（３
１）及び（３２）の各エミッタと実質的に共通に、抵抗
器Ｒ６を介して負の電源−Ｖｃｃに接続される。

次に、第１図の実施例の動作説明に先立って、演算増幅
器（３０）の動作について説明する。

クランプパルスが到来しない場合、抵抗器Ｒ３及びＲ４
の抵抗値が、例えばそれぞれ４７にΩ及び２２にΩに設
定されているので、トランジスタ（３７）はオン状態と
なり、そのコレクタ電位がＨピとなる。この“旧”の電
位がトランジスタ（３８）のベースに供給されて、トラ
ンジスタ（３８）がオン状態となる。これにより、トラ
ンジスタ（３１）及び（３２）の各エミッタ電位が正の
電源電圧とほぼ等しくなり、初段の差動増幅器ＤＡＩが
非動作状態となる。そして、次段の差動増幅器ＤＡ２の
トランジスタ（３３）及び（３４）はオフ状態となる。

“旧”レベルのクランプパルスが到来した期間、上述と
は逆に、トランジスタ（３７）及び（３８）がオフ状態
となり、初段の差動増幅器０４１は正規の動作状態とな
る。

これにより、トランジスタ（３１）の入力信号と、トラ
ンジスタ（３２）に入力される基準電圧との誤差信号が
、初段の差動増幅器ＤＡＩから次段の差動増幅器ＯＡ２
に供給される。

前述のように、差動増幅器ＤＡ２のトランジスタ（３３
）及び（３４）は、カレントミラー接続のトランジスタ
（３５）及び（３６）を負荷にしており、本来、等量の
コレクタ電流が流れるものである。上述のような誤差信
号が供給された場合は、両トランジスタ（３３）及び（
３４）の各コレクタ電流に誤差信号に対応する差が生じ
る。一方、カレントミラー接続のトランジスタ（３５）
及び（３６）の各コレクタ電流は常に等しい。このため
、誤差信号に対応した大きさの差電流が端子（３０ｏ）
から出力される。

なお、差動増幅器ＤＡ２の出力インピーダンスは、カレ
ントミラー型定電流源を負荷としているため、例えば１
００にΩ程度に高くなる。

また、各抵抗器の値は例えば次のように選定される。

Ｒ１２２００Ω　　　　Ｒ２２２００ΩＲ３４７にΩ　
　　　Ｒ４２２にΩ Ｒ５１０にΩ　　　　Ｒ６１０００Ω いま、第１図の実施例からスイッチ（４３）を省いた場
合を考えると、第３図に示すように、演算増幅器（３０
）の出力がスイッチ（２６）のオン抵抗（２６ｒ）とバ
ッファ（４１）の接続中点にフィードバンクされること
になる。

この場合、端子（３０ｃ）にクランプパルスが到来する
と、演算増幅器（３０）の出力電流がスイッチ（２６）
とそのオン抵抗（２６ｒ）を通って結合コンデンサ（４
）を充電するため、前出第４図のキイドクランプ回路（
１０）の場合と同様に、オン抵抗（２６ｒ）による電圧
降下が生し、クランプ性能が不充分になると共に、オフ
セントが発生してしまう。

第１図の実施例では、演算増幅器（３０）の出力型流が
、スイッチ（４３）を通って、結合コンデンサ（４ａ）
〜（４ｄ）を選択的に充電する。前述のように、演算増
幅器（３０）の出力インピーダンスが、例えば１００に
Ω程度と高いため、スイッチ（４３）のたかだか５００
Ω程度のオン抵抗（４３ｒ）の影響は無視することがで
きる。

一方、結合コンデンサ（４ａ）〜（４ｄ）を通った各ラ
インメモリ（２５ａ）〜（２５ｄ）の出力信号は、スイ
ッチ（２６）を通って、演算増幅器（３０）の反転入力
端子に択一的に供給される。演算増幅器（３０）の入力
電流は微小であるから、これによるオン抵抗（２６ｒ）
の電圧降下は無視することができて、演算増幅器（３０
）の反転入力端子の信号電圧は結合コンデンサ（４ａ）
〜（４ｃ）を通った信号電圧と一致する。

また、本実施例では、４個のラインメモリ（２５ａ）〜
（２５ｄ）の出力信号を、単一の電流出力型演算増幅器
（３０）を用いてそれぞれクランプすることができて、
回路規模を比較的小さくすることができる。

なお、上述の実施例では、時間軸圧縮された１対の色差
信号をクランプする場合について説明し１ま たが、本発明は、実施例に限定されるものではなく、複
数の信号であれば、その種類を問わず適用することがで
きる。

〔発明の効果〕

以上詳述のように、本発明によれば、第１のスイッチに
より、それぞれ結合コンデンサを介した複数の信号を択
一的に電流出力型の演算増幅器に供給して、クランプ期
間に基準電圧と比較し、演算増幅器の出力電流を第２の
スイッチを介して結合コンデンサに選択供給するように
したので、両スイッチのオン抵抗の影響を除去すること
ができて、比較的小さい規模で高性能の負帰還型のクラ
ンプ回路が得られる。

【図面の簡単な説明】

第１図は本発明によるクランプ回路の一実施例の構成を
示すブロック図、第２図は本発明の一実施例の要部の構
成を示す結線図、第３図は本発明の説明のためのブロッ
ク図、第４回及び第５図はそれぞれ従来のクランプ回路
の構成例を示すプロ・７り図、第６図は従来の記録装置
の構成例を示すブロック図、第７図はその動作を説明す
るための波形図である。 （４ａ）　、　（４ｂ）　、　（４ｃ）　、　（４ｄ）
　は結合コンデンサ、（２５ａ）。 （２５ｂ）　、　（２５ｃ）　、　（２５ｄ）　は信号
源（ラインメモリ）、（２６）　、　（４３）はアナロ
グスイッチ、（２６ｒ）　、　（４３ｒ）はそのオン抵
抗、（３０）は電流出力型演算増幅器、（４２）は基準
電圧用ポテンショメータである。

Claims (1)

1. 【特許請求の範囲】 複数の信号源の出力信号をそれぞれ結合コンデンサを介
   して選択する第１のスイッチと、この第１のスイッチに
   より選択された信号と基準電圧とを所定のクランプ期間
   に比較する電流出力型の演算増幅器と、 上記第１のスイッチと連動し、上記演算増幅器の出力電
   流を上記結合コンデンサに選択的に供給する第２のスイ
   ッチとを有することを特徴とするクランプ回路。