JP2003347522A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003347522A
JP2003347522A JP2002151301A JP2002151301A JP2003347522A JP 2003347522 A JP2003347522 A JP 2003347522A JP 2002151301 A JP2002151301 A JP 2002151301A JP 2002151301 A JP2002151301 A JP 2002151301A JP 2003347522 A JP2003347522 A JP 2003347522A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
semiconductor substrate
soi
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002151301A
Other languages
English (en)
Japanese (ja)
Other versions
JP2003347522A5 (enExample
Inventor
Nobuaki Umemura
信彰 梅村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002151301A priority Critical patent/JP2003347522A/ja
Publication of JP2003347522A publication Critical patent/JP2003347522A/ja
Publication of JP2003347522A5 publication Critical patent/JP2003347522A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
JP2002151301A 2002-05-24 2002-05-24 半導体装置およびその製造方法 Pending JP2003347522A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002151301A JP2003347522A (ja) 2002-05-24 2002-05-24 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002151301A JP2003347522A (ja) 2002-05-24 2002-05-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003347522A true JP2003347522A (ja) 2003-12-05
JP2003347522A5 JP2003347522A5 (enExample) 2005-09-29

Family

ID=29768933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002151301A Pending JP2003347522A (ja) 2002-05-24 2002-05-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003347522A (enExample)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005708A (ja) * 2003-06-11 2005-01-06 Soi Tec Silicon On Insulator Technologies 異質構造の製造方法
JP2007012897A (ja) * 2005-06-30 2007-01-18 Nec Electronics Corp 半導体装置およびその製造方法
JP2007067329A (ja) * 2005-09-02 2007-03-15 Dainippon Printing Co Ltd Ｓｏｉ基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク
JP2008041837A (ja) * 2006-08-03 2008-02-21 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2009040639A (ja) * 2007-08-09 2009-02-26 Mitsubishi Electric Corp 半導体ウエハ装置
JP2012175049A (ja) * 2011-02-24 2012-09-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2015510256A (ja) * 2011-12-29 2015-04-02 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 多層構造体を基板に製造する方法
JP2017510055A (ja) * 2013-12-13 2017-04-06 レイセオン カンパニー 薄いシリコンオン絶縁体（ｓｏｉ）ウェハー上にマイクロストリップ伝送ラインを形成するための方法及び構造体
JP2022088667A (ja) * 2014-12-10 2022-06-14 株式会社ニコン 基板重ね合わせ装置および基板処理方法
WO2026126296A1 (ja) * 2024-12-09 2026-06-18 株式会社レゾナック ウェハ、ウェハの製造方法及びデバイスの製造方法
WO2026126295A1 (ja) * 2024-12-09 2026-06-18 株式会社レゾナック 複合基板、エピタキシャルウェハ、複合基板の製造方法、エピタキシャルウェハの製造方法及びデバイスの製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005708A (ja) * 2003-06-11 2005-01-06 Soi Tec Silicon On Insulator Technologies 異質構造の製造方法
JP2007012897A (ja) * 2005-06-30 2007-01-18 Nec Electronics Corp 半導体装置およびその製造方法
JP2007067329A (ja) * 2005-09-02 2007-03-15 Dainippon Printing Co Ltd Ｓｏｉ基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク
JP2008041837A (ja) * 2006-08-03 2008-02-21 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2009040639A (ja) * 2007-08-09 2009-02-26 Mitsubishi Electric Corp 半導体ウエハ装置
JP2012175049A (ja) * 2011-02-24 2012-09-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US8980671B2 (en) 2011-02-24 2015-03-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
JP2015510256A (ja) * 2011-12-29 2015-04-02 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 多層構造体を基板に製造する方法
JP2017510055A (ja) * 2013-12-13 2017-04-06 レイセオン カンパニー 薄いシリコンオン絶縁体（ｓｏｉ）ウェハー上にマイクロストリップ伝送ラインを形成するための方法及び構造体
JP2022088667A (ja) * 2014-12-10 2022-06-14 株式会社ニコン 基板重ね合わせ装置および基板処理方法
JP7494875B2 (ja) 2014-12-10 2024-06-04 株式会社ニコン 基板重ね合わせ装置および基板処理方法
US12100667B2 (en) 2014-12-10 2024-09-24 Nikon Corporation Apparatus for stacking substrates and method for the same
WO2026126296A1 (ja) * 2024-12-09 2026-06-18 株式会社レゾナック ウェハ、ウェハの製造方法及びデバイスの製造方法
WO2026126295A1 (ja) * 2024-12-09 2026-06-18 株式会社レゾナック 複合基板、エピタキシャルウェハ、複合基板の製造方法、エピタキシャルウェハの製造方法及びデバイスの製造方法

Similar Documents

Publication Publication Date Title
KR102730259B1 (ko) 후면 소스 콘택을 갖는 3차원 메모리 디바이스를 형성하기 위한 방법
TWI749986B (zh) 半導體元件及其形成方法
US11271101B2 (en) RF device integrated on an engineered substrate
CN1263121C (zh) 埋入式电路及器件的方法与结构
US9012292B2 (en) Semiconductor memory device and method of fabricating the same
TWI411059B (zh) 雙面絕緣層上半導體結構及其製造方法
TWI395295B (zh) 積體電路及其製造方法
US7393730B2 (en) Coplanar silicon-on-insulator (SOI) regions of different crystal orientations and methods of making the same
TW202141655A (zh) 半導體裝置及其製造方法
US20090325343A1 (en) Bonded semiconductor structure and method of fabricating the same
US10699955B2 (en) Techniques for creating a local interconnect using a SOI wafer
US10074567B2 (en) Method and system for vertical integration of elemental and compound semiconductors
JP7542659B2 (ja) 三次元メモリデバイスのコンタクトパッドおよびその製造方法
JP6345251B2 (ja) 薄いシリコンオン絶縁体（ｓｏｉ）ウェハー上にマイクロストリップ伝送ラインを形成するための方法及び構造体
JP4916444B2 (ja) 半導体装置の製造方法
JP4979320B2 (ja) 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法
CN119604026A (zh) 基于单晶硅局域soi衬底的光电器件及制备方法
TWI781765B (zh) 利用具有<111>晶體取向之主體半導體基板的裝置整合方案
CN112038284B (zh) 射频soi结构及其制备方法
WO2007023963A1 (ja) 半導体装置
US20240274485A1 (en) Heat dissipation in semiconductor devices
JP2007059826A (ja) 半導体集積回路装置およびその製造方法
JP2002305291A (ja) 半導体集積回路装置の製造方法
US20240395750A1 (en) Three-Dimensional Integrated Circuit with Hybrid Bond Metal Structure
CN118899257A (zh) 一种半导体结构及其形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080617