CN101409294A - 三维量子阱cmos集成器件及其制作方法 - Google Patents
三维量子阱cmos集成器件及其制作方法 Download PDFInfo
- Publication number
- CN101409294A CN101409294A CNA2008102324476A CN200810232447A CN101409294A CN 101409294 A CN101409294 A CN 101409294A CN A2008102324476 A CNA2008102324476 A CN A2008102324476A CN 200810232447 A CN200810232447 A CN 200810232447A CN 101409294 A CN101409294 A CN 101409294A
- Authority
- CN
- China
- Prior art keywords
- active layer
- upper strata
- substrate
- quantum well
- lower floor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种三维量子阱CMOS集成器件及其制作方法，它涉及微电子技术领域，主要解决现有三维集成电路速度低的问题。其方案是采用SSOI和SSGOI衬底构建新的三维集成器件的两个有源层。其中，下层有源层采用SSOI衬底，利用SSOI衬底中应变Si材料电子迁移率高的特点，制作应变Si nMOSFET；上层有源层采用SSGOI衬底，利用SSGOI衬底中应变SiGe材料空穴迁移率高的特点，制作应变SiGe量子阱沟道pMOSFET；上下有源层之间采用键合工艺，形成三维有源层结构，并通过互连线连接，构成导电沟道为65～130nm的三维量子阱CMOS集成器件。本发明制作的三维量子阱CMOS集成器件与现有三维集成器件相比，具有速度快和性能好的优点。
Description
技术领域
本发明属于半导体集成电路技术领域，尤其涉及一种三维量子阱CMOS集成器件及其制作方法。
背景技术
近四十年来，集成电路遵循摩尔定律特征尺寸连续减小，芯片的集成度、性能不断提高。进入深亚微米时代，芯片内部器件的互连变得越来越复杂。因此，互连线寄生电阻、寄生电容所引起的延迟时间对电路性能的影响变的愈来愈突出。研究表明，在器件特征尺寸小于250nm以后，常规的金属连线引起的R-C延时将主宰整个电路延时，使超大规模集成电路VLSI集成度和性能的继续提高受到制约。采用铜互连技术在一定程度上降低了互连延迟时间，但在器件特征尺寸小于130nm之后，铜互连线的延迟时间也将成为影响电路性能的主要因素，使目前基于常规二维CMOS集成电路技术制造更高性能的芯片变得更加困难。
然而，三维集成是使VLSI持续向高性能发展的重要技术途径。三维集成允许芯片电路向垂直方向布局，通过优化设计，能够提高器件的集成度，缩短互连线长度，降低互连线的延时，提高和改善集成电路的性能。同时，三维集成也为集成电路设计提供了新的自由度，可以将不同性质及电源电压的电路设计在同一芯片的不同有源层上，更有利于扩展电路功能和构建芯片上系统SoC。
进一步提高VLSI集成度、功能和性能逐渐变得困难的情况下，三维集成为突破这个壁垒提供了一种全新的技术。
近十年，国外对三维集成电路的研究比较重视。如美国的IBM公司、斯坦福大学等在该技术领域均进行了深入的研究工作，香港科技大学等也在该方面进行深入探索。研究工作所取得的成果表明，三维集成确能够明显缩短互连线长度，减小芯片面积，降低功耗，提高芯片集成度，提高集成电路的性能。三维集成电路不仅具有挑战性，而且具有明显的发展和应用前景。
现在，三维集成电路在国内外处于研究、探索与发展阶段，随研究的深入，技术的突破，必将对高性能亚微米、深亚微米集成电路，以及SOC的发展提供新的发展空间。
目前，三维集成电路均是采用有源层即器件层逐次叠加的结构。三维集成电路的关键技术主要有三个，一是上下有源层之间要有良好的绝缘性能；二是作为有源层的材料晶体特性要好，以使载流子迁移率不会有大的衰减，保证电路的性能；三是后续层材料及器件制造过程的温度不能对前序有源层材料及器件的特性产生影响，即三维芯片后序有源层的形成不能有高温过程。
目前，实现后序有源层从理论上讲可以采用再结晶方法，即后序有源层为再结晶的多晶硅Poly-Si。如美国IEEE出版的Electron Devices杂志中HongmeiWang，Singh Jagar，Sang Lam，等人2001年7月发表的文章“High FrequencyPerformance of Large-Grain Polysilicon-on-Insulator MOSFETs”所报道的就是这种方法。该方法是在第一有源层的器件及相关电路连线完成并覆盖SiO2介质层后，低温下在该SiO2表面淀积非晶Si，并利用激光或籽晶镍或籽晶锗使非晶硅再结晶，形成具有大粒度的Poly-Si，然后将该Poly-Si作为第二有源层，制造器件。该方法相对简单，但其缺点是晶粒间界及缺陷会对器件特性产生较大影响。
还可以采用选择性外延方法，即后序有源层为利用SiO2窗口中的硅外延单晶Si。如美国IEEE出版的Electron Devices Letters杂志中S.Pae，T.Su，J.P.Denton等人2001年7月发表的文章“Multiple Layers of Silicon-on-Insulator IslandsFabrication by Selective Epitaxial Growth”所述。该方法是在已完成器件及相关电路连线制造的前序有源层的绝缘层上刻蚀出Si窗口，将该Si窗口作为籽晶，利用选择性外延及外延层的横向扩展在绝缘层上生长单晶Si层。这种方法生长的有源层质量高，但其缺陷是外延的高温过程会对前序有源层器件产生影响，以及外延窗口使芯片面积增大，影响电路的性能。
再者可以采用层键合方法，该方法是将各有源层器件及相关电路连线单独制造，然后在低温度下将各有源层键合在一起，形成三维电路。目前多采用绝缘胶将各层粘接在一起。这种方法虽不存在高温影响，可以保持各有源层器件性能，但却存在有源层间互连难于对准的问题。
综上所述，三维CMOS集成电路的研究主要集中在二层有源层的结构阶段。由于上述这些CMOS集成电路有源层中的nMOSFET和pMOSFET都采用单晶Si材料，或者分别采用单晶Si材料和Poly-Si材料，或者分别采用单晶材料，因此，目前三维CMOS集成电路的本征速度与二维CMOS集成电路的本征速度基本相同，都取决于单晶Si nMOSFET和pMOSFET中的电子迁移率、空穴迁移率，或Poly-Si pMOSFET的空穴迁移率，由于大部分材料的电子与空穴迁移率均不相等，因此，三维CMOS集成电路的本征速度仍有较大地提升空间。
目前，所报道的各种三维CMOS集成电路虽然缩短了电路中器件间的互连线，集成度得到了提高，但三维CMOS集成电路的速度改善不是很明显，而进一步提高集成电路速度的关键技术之一是提高集成电路器件性能，也是当前集成电路发展的一个重要研究领域。
发明内容
本发明的目的是提供一种三维量子阱CMOS集成器件及其制作方法，以解决现有的三维集成电路速度低的问题。
本发明的技术方案是这样实现的：
本发明的理论是基于SSGOI材料制作的pMOSFET的空穴迁移率远高于Si材料pMOSFET的空穴迁移率，SSOI材料制作的nMOSFET的电子迁移率远高于Si材料nMOSFET的电子迁移率。因此本发明的三维量子阱CMOS集成器件，包括上层有源层和下层有源层，该两层有源层通过互连线连接，其特征在于下层有源层采用应变Si nMOSFET器件，上层有源层采用应变SiGe量子阱沟道pMOSFET器件，该两层之间通过SiO2介质层键合。
所述的三维CMOS集成器件，其中下层应变Si nMOSFET器件的衬底采用SSOI结构。
所述的三维CMOS集成器件，其中上层应变SiGe量子阱沟道pMOSFET器件的衬底采用SSGOI结构。
基于上述理论，本发明制作三维量子阱CMOS集成器件的步骤如下：
步骤1：下层有源层应变Si nMOSFET器件制作步骤。
在SSOI衬底上通过氧化、光刻、离子注入和金属化工艺制作应变SinMOSFET器件及相互连线，并在它们的表面淀积SiO2介质层，完成下层有源层结构。
步骤2：SSGOI衬底制作步骤。
2a.将n型Si片表面进行氧化，作为上层有源层的基体材料，并在该基体材料上注入氢；
2b.采用化学机械抛光工艺，分别对下层有源层和注入氢后的上层有源层基体材料表面进行抛光处理；
2c.将抛光处理后的下层有源层和上层基体材料表面相对紧贴，置于超高真空环境中在380℃～450℃的温度下实现键合；
2d.将键合后的基片温度升高，对上层基体材料多余的部分进行剥离，使上层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；
2e.在抛光后的上层基体材料表面，外延Ge组分为0.05～0.3的应变SiGe材料，再在该SiGe层上生长一层弛豫Si，形成SSGOI衬底。
步骤3：上层有源层应变SiGe量子阱沟道pMOSFET器件制作步骤。
3a.在SSGOI衬底上，通过氧化、光刻、离子注入和金属化工艺制作应变SiGe量子阱沟道pMOSFET器件及相互连线，完成上层有源层结构；
3b.将下层有源层与上层有源层通过互连线进行连接，构成导电沟道为65～130nm的三维量子阱CMOS集成电路。
本发明的三维集成电路有源层由于分别采用SSOI有源层和SSGOI有源层结构，利用SSGOI材料空穴迁移率高制造量子阱沟道pMOSFET器件，利用SSOI材料电子迁移率高制造nMOSFET器件，与现有的三维集成电路有源层均采用Si单晶有源层，或采用Si单晶与Poly-Si有源层结构，或采用Si单晶与SiGe有源层结构相比，具有如下优点：
1)本发明中SSGOI pMOSFET的空穴迁移率远高于应用单晶Si或Poly-Si制作的pMOSFET的空穴迁移率，因此，提高了pMOSFET器件的性能。而且SSOI nMOSFET的电子迁移率也远高于应用单晶Si制作的nMOSFET的电子迁移率，因此也使得nMOSFET器件的性能获得大幅的提高。
2)本发明由于二个有源层之间的键合采用低温键合技术，且上层有源层中的器件制作也在低温下完成，因而避免了后序高温过程对前序有源层器件结构的影响，保证了三维集成电路的交直流电学性能。
3)由于本发明基于SSGOI衬底制作的pMOSFET器件和基于SSOI衬底制作的nMOSFET器件性能获得了提高，因此用本发明器件制作的三维CMOS集成电路的速度高于目前所报道的各种三维CMOS集成电路。
4)本发明上层有源层的器件结构中采用了量子阱沟道，即在导电沟道和栅介质之间增加了一本征Si层，减小了栅介质与导电沟道之间界面引起的载流子散射，增强了器件的载流子输运能力，提高了pMOSFET的电学性能，从而进一步提高了三维CMOS集成电路的性能，尤其是频率特性。
附图说明
图1是本发明三维量子阱CMOS集成器件结构示意图；
图2是本发明三维量子阱CMOS集成器件制作的工艺流程图。
具体实施方式
以下参照附图对本发明作进一步详细描述。
如图1所示，本发明的器件结构包括上下两层，其中上层1是SSGOIpMOSFET器件；下层2是SSOI nMOSFET器件。该pMOSFET器件由Ploy-Si栅极3、Ploy-Si源极4、源区5、衬底区6、绝缘层7、漏区17、漏极18和沟道区19构成；该nMOSFET器件由源极9、源区10、漏区12、衬底区13、漏极14、Ploy-Si栅极15和帽层20构成。上层pMOSFET器件和下层nMOSFET器件通过第一互连线8和第二互连线16连接，构成三维CMOS集成电路。
参照图2，本发明制作三维量子阱CMOS集成电路方法，可通过如下的三个实施例进行详细描述。
实施例1：制作导电沟道为90nm的三维量子阱CMOS集成器件的步骤如下：
(1)选取应力＞1Gpa的SSOI衬底片；
(2)在SSOI衬底片上，利用氧化-光刻源、漏、栅区-栅氧化-淀积多晶硅-光刻多晶硅与扩散层接触孔-淀积多晶硅-光刻多晶硅-磷注入-低温淀积SiO2-光刻引线孔-多晶硅布线-低温淀积SiO2介质层，制作导电沟道为90nm的应变Si nMOSFET器件结构及相互连线，完成下层有源层结构；
(3)在上述的有源层表面淀积SiO2介质层；
(4)对经过清洗的n型Si片进行表面氧化，作为上层基体材料；
(5)采用离子注入工艺，对上层基体材料注入氢；
(6)利用化学机械抛光工艺，分别对下层有源层和注入氢后的上层有源层基体材料表面进行抛光处理；
(7)将抛光处理后的下层有源层和上层基体材料表面相对紧贴，置于超高真空环境中在400℃的温度下实现键合，以避免高温对第一有源层器件的影响；
(8)将键合后的基片温度升高，对上层基体材料多余的部分进行剥离，使上层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；
(9)在抛光后的上层基体材料表面，采用减压化学气相淀积RPCVD的方法，生长Ge组分为0.3的应变SiGe材料，再在该SiGe层上生长一层弛豫Si，形成SSGOI衬底；
(10)利用低温淀积SiO2-光刻源、漏、栅区-低温淀积SiO2栅介质-光刻多晶硅与扩散层接触孔-低温淀积多晶硅-反刻多晶硅-硼注入-低温淀积SiO2-光刻引线孔-多晶硅布线，制作导电沟道为90nm的应变SiGe表面沟道pMOSFET器件，完成上层有源层结构；
(11)将下层有源层与上层有源层通过互连线进行连接，构成导电沟道为90nm的三维量子阱CMOS集成电路。
实施例2：制作导电沟道为130nm的三维量子阱CMOS集成器件的步骤如下：
(1)选取应力＞1Gpa的SSOI衬底片；
(2)在SSOI衬底片上，利用氧化-光刻源、漏、栅区-栅氧化-淀积多晶硅-光刻多晶硅与扩散层接触孔-淀积多晶硅-光刻多晶硅-磷注入-低温淀积SiO2-光刻引线孔-多晶硅布线-低温淀积SiO2介质层，制作导电沟道为130nm的应变Si nMOSFET器件结构及相互连线，完成下层有源层结构；
(3)在上述的有源层表面淀积SiO2介质层；
(4)对经过清洗的n型Si片进行表面氧化，作为上层基体材料；
(5)采用离子注入工艺，对上层基体材料注入氢；
(6)利用化学机械抛光工艺，分别对下层有源层和注入氢后的上层有源层基体材料表面进行抛光处理；
(7)将抛光处理后的下层有源层和上层基体材料表面相对紧贴，置于超高真空环境中在380℃的温度下实现键合，以避免高温对第一有源层器件的影响；
(8)将键合后的基片温度升高，对上层基体材料多余的部分进行剥离，使上层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；
(9)在抛光后的上层基体材料表面，采用分子束外延MBE的方法，生长Ge组分为0.05的应变SiGe材料，再在该SiGe层上生长一层弛豫Si，形成SSGOI衬底；
(10)利用低温淀积SiO2-光刻源、漏、栅区-低温淀积SiO2栅介质-光刻多晶硅与扩散层接触孔-低温淀积多晶硅-反刻多晶硅-硼注入-低温淀积SiO2-光刻引线孔-多晶硅布线，制作导电沟道为130nm的应变SiGe表面沟道pMOSFET器件，完成上层有源层结构；
(11)将下层有源层与上层有源层通过互连线进行连接，构成导电沟道为130nm的三维量子阱CMOS集成电路。
实施例3：制作导电沟道为65nm的三维量子阱CMOS集成器件的步骤如下：
(1)选取应力＞1Gpa的SSOI衬底片；
(2)在SSOI衬底片上，利用氧化-光刻源、漏、栅区-栅氧化-淀积多晶硅-光刻多晶硅与扩散层接触孔-淀积多晶硅-光刻多晶硅-磷注入-低温淀积SiO2-光刻引线孔-多晶硅布线-低温淀积SiO2介质层，制作导电沟道为65nm的应变Si nMOSFET器件结构及相互连线，完成下层有源层结构；
(3)在上述的有源层表面淀积SiO2介质层；
(4)对经过清洗的n型Si片进行表面氧化，作为上层基体材料；
(5)采用离子注入工艺，对上层基体材料注入氢；
(6)利用化学机械抛光工艺，分别对下层有源层和注入氢后的上层有源层基体材料表面进行抛光处理；
(7)将抛光处理后的下层有源层和上层基体材料表面相对紧贴，置于超高真空环境中在450℃的温度下实现键合，以避免高温对第一有源层器件的影响；
(8)将键合后的基片温度升高，对上层基体材料多余的部分进行剥离，使上层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；
(9)在抛光后的上层基体材料表面，采用超高真空化学气相淀积UHVCVD的方法，生长Ge组分为0.15的应变SiGe材料，再在该SiGe层上生长一层弛豫Si，形成SSGOI衬底；
(10)利用低温淀积SiO2-光刻源、漏、栅区-低温淀积SiO2栅介质-光刻多晶硅与扩散层接触孔-低温淀积多晶硅-反刻多晶硅-硼注入-低温淀积SiO2-光刻引线孔-多晶硅布线，制作导电沟道为65nm的应变SiGe表面沟道pMOSFET器件，完成上层有源层结构；
(11)将下层有源层与上层有源层通过互连线进行连接，构成导电沟道为65nm的三维量子阱CMOS集成电路。
以上实施例不构成对本发明的任何限制。
Claims (6)
1.一种三维量子阱CMOS集成器件，包括上层有源层和下层有源层，其特征在于下层有源层(2)采用应变Si nMOSFET器件，上层有源层(1)采用应变SiGe量子阱沟道pMOSFET器件，该两层之间通过SiO2介质层键合。
2.根据权利要求1所述的三维CMOS集成器件，其中下层应变SinMOSFET器件的衬底采用SSOI结构。
3.根据权利要求1所述的三维CMOS集成器件，其中上层应变SiGe量子阱沟道pMOSFET器件的衬底采用SSGOI结构。
4.一种三维量子阱CMOS集成器件的制作方法，包括如下步骤：
1)制作下层有源层应变Si nMOSFET器件步骤
在SSOI衬底上通过氧化、光刻、离子注入和金属化工艺制作应变SinMOSFET器件及相互连线，并在它们的表面淀积SiO2介质层，完成下层有源层结构；
2)制作SSGOI衬底步骤
2a.将n型Si片表面进行氧化，作为上层有源层的基体材料，并在该基体材料上注入氢；
2b.采用化学机械抛光工艺，分别对下层有源层和注入氢后的上层有源层基体材料表面进行抛光处理；
2c.将抛光处理后的下层有源层和上层基体材料表面相对紧贴，置于超高真空环境中在380℃～450℃的温度下实现键合；
2d.将键合后的基片温度升高，对上层基体材料多余的部分进行剥离，使上层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；
2e.在抛光后的上层基体材料表面，外延Ge组分为0.05～0.3的应变SiGe材料，，再在该SiGe层上生长一层弛豫Si，形成SSGOI衬底；
3)制作上层有源层应变SiGe量子阱沟道pMOSFET器件步骤
3a.在SSGOI衬底上，通过氧化、光刻、离子注入和金属化工艺制作应变SiGe量子阱沟道pMOSFET器件及相互连线，完成上层有源层结构；
3b.将下层有源层与上层有源层通过互连线进行连接，构成导电沟道为65～130nm的三维量子阱CMOS集成电路。
5.根据权利要求4所述的三维CMOS集成器件的制作方法，其中，步骤3b所述的导电沟道长度根据步骤1和步骤3a中光刻精度确定，通常取65～130nm。
6.一种三维量子阱CMOS集成器件的制作方法，包括如下步骤：
第1步.选取应力＞1Gpa的SSOI衬底片；
第2步.在SSOI衬底片上，利用氧化-光刻源、漏、栅区-栅氧化-淀积多晶硅-光刻多晶硅与扩散层接触孔-淀积多晶硅-光刻多晶硅-磷注入-低温淀积SiO2-光刻引线孔-多晶硅布线-低温淀积SiO2介质层，制作导电沟道为90nm的应变Si nMOSFET器件结构及相互连线，完成下层有源层结构；
第3步.在上述的有源层表面淀积SiO2介质层；
第4步.对经过清洗的n型Si片进行表面氧化，作为上层基体材料；
第5步.采用离子注入工艺，对上层基体材料注入氢；
第6步.利用化学机械抛光工艺，分别对下层有源层和注入氢后的上层有源层基体材料表面进行抛光处理；
第7步.将抛光处理后的下层有源层和上层基体材料表面相对紧贴，置于超高真空环境中在400℃的温度下实现键合，以避免高温对第一有源层器件的影响；
第8步.将键合后的基片温度升高，对上层基体材料多余的部分进行剥离，使上层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；
第9步.在抛光后的上层基体材料表面，采用减压化学气相淀积RPCVD的方法，生长Ge组分为0.3的应变SiGe材料，再在该SiGe层上生长一层弛豫Si，形成SSGOI衬底；
第10步.利用低温淀积SiO2-光刻源、漏、栅区-低温淀积SiO2栅介质-光刻多晶硅与扩散层接触孔-低温淀积多晶硅-反刻多晶硅-硼注入-低温淀积SiO2-光刻引线孔-多晶硅布线，制作导电沟道为90nm的应变SiGe表面沟道pMOSFET器件，完成上层有源层结构；
第11步.将下层有源层与上层有源层通过互连线进行连接，构成导电沟道为90nm的三维量子阱CMOS集成电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102324476A CN101409294B (zh) | 2008-11-28 | 2008-11-28 | 三维量子阱cmos集成器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102324476A CN101409294B (zh) | 2008-11-28 | 2008-11-28 | 三维量子阱cmos集成器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101409294A true CN101409294A (zh) | 2009-04-15 |
| CN101409294B CN101409294B (zh) | 2010-06-02 |
Family
ID=40572194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102324476A Expired - Fee Related CN101409294B (zh) | 2008-11-28 | 2008-11-28 | 三维量子阱cmos集成器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101409294B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102810544A (zh) * | 2012-07-16 | 2012-12-05 | 西安电子科技大学 | 一种基于SOI衬底的双应变BiCMOS集成器件及制备方法 |
| CN102820307A (zh) * | 2012-07-16 | 2012-12-12 | 西安电子科技大学 | 一种基于SOI衬底的双多晶平面应变BiCMOS集成器件及制备方法 |
| CN102916011A (zh) * | 2012-07-16 | 2013-02-06 | 西安电子科技大学 | 一种双应变cmos集成器件及制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891192B2 (en) * | 2003-08-04 | 2005-05-10 | International Business Machines Corporation | Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions |
| US7057216B2 (en) * | 2003-10-31 | 2006-06-06 | International Business Machines Corporation | High mobility heterojunction complementary field effect transistors and methods thereof |
-
2008
- 2008-11-28 CN CN2008102324476A patent/CN101409294B/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102810544A (zh) * | 2012-07-16 | 2012-12-05 | 西安电子科技大学 | 一种基于SOI衬底的双应变BiCMOS集成器件及制备方法 |
| CN102820307A (zh) * | 2012-07-16 | 2012-12-12 | 西安电子科技大学 | 一种基于SOI衬底的双多晶平面应变BiCMOS集成器件及制备方法 |
| CN102916011A (zh) * | 2012-07-16 | 2013-02-06 | 西安电子科技大学 | 一种双应变cmos集成器件及制备方法 |
| CN102916011B (zh) * | 2012-07-16 | 2015-04-22 | 西安电子科技大学 | 一种双应变cmos集成器件及制备方法 |
| CN102820307B (zh) * | 2012-07-16 | 2015-04-22 | 西安电子科技大学 | 一种基于SOI衬底的双多晶平面应变BiCMOS集成器件及制备方法 |
| CN102810544B (zh) * | 2012-07-16 | 2015-08-12 | 西安电子科技大学 | 一种基于SOI衬底的双应变BiCMOS集成器件及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101409294B (zh) | 2010-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101409292B (zh) | Soi三维cmos集成器件及其制作方法 | |
| US9275910B2 (en) | Semiconductor-on-insulator structure and method of fabricating the same | |
| US7763915B2 (en) | Three-dimensional integrated C-MOS circuit and method for producing same | |
| US8409974B2 (en) | Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same | |
| KR102146449B1 (ko) | 이종 층 디바이스 | |
| KR101186291B1 (ko) | 게르마늄 온 인슐레이터 구조 및 이를 이용한 반도체 소자 | |
| CN103003940A (zh) | 具有半导体装置和结构的系统 | |
| Saraswat | 3-D ICs: Motivation, performance analysis, technology and applications | |
| CN1223005C (zh) | Mos器件及其制造方法 | |
| KR20160099537A (ko) | 완화된 기판이 없는 nmos 및 pmos 스트레인된 디바이스 | |
| US20230307283A1 (en) | Methods for producing a 3d semiconductor device and structure with memory cells and multiple metal layers | |
| US20230386886A1 (en) | 3d semiconductor device and structure with bonding | |
| CN101409294B (zh) | 三维量子阱cmos集成器件及其制作方法 | |
| CN112038284B (zh) | 射频soi结构及其制备方法 | |
| CN101147234A (zh) | 完全混合式soi型多层结构 | |
| CN105977291A (zh) | 半导体装置和形成该半导体装置的方法 | |
| CN101409293B (zh) | Poly-SiGe栅三维应变CMOS集成器件及其制作方法 | |
| US11569117B2 (en) | 3D semiconductor device and structure with single-crystal layers | |
| CN101409297B (zh) | 三维量子阱nmos集成器件及其制作方法 | |
| CN101409296B (zh) | 三维应变nmos集成器件及其制作方法 | |
| JP2003347522A (ja) | 半導体装置およびその製造方法 | |
| CN101409295B (zh) | Poly-SiGe栅三维量子阱CMOS集成器件及其制作方法 | |
| CN1599072A (zh) | 高速三维集成电路有源层结构及制作方法 | |
| US11862503B2 (en) | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers | |
| WO2021065590A1 (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100602 Termination date: 20141128 |
|
| EXPY | Termination of patent right or utility model |