CN117832173A - 半导体结构的制备方法、半导体结构及半导体器件 - Google Patents

半导体结构的制备方法、半导体结构及半导体器件 Download PDF

Info

Publication number
CN117832173A
CN117832173A CN202311740316.XA CN202311740316A CN117832173A CN 117832173 A CN117832173 A CN 117832173A CN 202311740316 A CN202311740316 A CN 202311740316A CN 117832173 A CN117832173 A CN 117832173A
Authority
CN
China
Prior art keywords
dielectric layer
interlayer dielectric
metal
source
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311740316.XA
Other languages
English (en)
Inventor
吴恒
王润声
黎明
卢浩然
孙嘉诚
黄如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202311740316.XA priority Critical patent/CN117832173A/zh
Publication of CN117832173A publication Critical patent/CN117832173A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请提供一种半导体结构的制备方法、半导体结构及半导体器件，上述方法包括：提供一形成有鳍状结构的衬底；其中，鳍状结构包括在第一方向上排布的器件区和场区；去除鳍状结构中位于场区的第一部分，保留场区的第二部分；基于鳍状结构的上部，形成第一半导体结构，第一半导体结构包括第一源漏结构、第一源漏金属和第一层间介质层；倒片并去除衬底，以暴露鳍状结构的下部；去除场区的第二部分，以暴露第一层间介质层；基于鳍状结构的下部，形成第二半导体结构，第二半导体结构包括第二源漏结构、第二源漏金属和第二层间介质层；第一层间介质层和第二层间介质层中形成有互连通孔结构；互连通孔结构与第一源漏金属、第二源漏金属连接。

Description

半导体结构的制备方法、半导体结构及半导体器件
技术领域
本申请涉及半导体领域，尤其涉及一种半导体结构的制备方法、半导体结构及半导体器件。
背景技术
在摩尔定律不断深化的当下，继续推进晶体管尺寸微缩是当前业界研发的热点问题。堆叠晶体管通过将两层或多层晶体管在垂直空间内集成，实现进一步提升晶体管集成密度，成为延续集成电路尺寸微缩的重要技术之一。
在采用传统的顺序(sequential)方案制备堆叠晶体管(stacked transistor)时，上下层晶体管之间的互连结构设置单一，限制信号传输的自由度。
发明内容
本申请提供一种半导体结构的制备方法、半导体结构及半导体器件，以提升信号传输的自由度。
该方法包括：提供一形成有鳍状结构的衬底；其中，鳍状结构包括在第一方向上排布的器件区和场区；第一方向与鳍状结构的延伸方向相同；去除鳍状结构中位于场区的第一部分，保留场区的第二部分；其中，第一部分相对于第二部分远离衬底；基于鳍状结构的上部，形成第一半导体结构，第一半导体结构包括第一源漏结构、第一源漏金属和第一层间介质层；其中，第一源漏结构位于器件区，第一层间介质层位于场区的第二部分之上；倒片并去除衬底，以暴露鳍状结构的下部；去除场区的第二部分，以暴露第一层间介质层；基于鳍状结构的下部，形成第二半导体结构，第二半导体结构包括第二源漏结构、第二源漏金属和第二层间介质层；其中，第二源漏结构位于器件区，第二层间介质层位于场区的第一层间介质层之上；第一层间介质层和第二层间介质层中形成有互连通孔结构；互连通孔结构与第一源漏金属、第二源漏金属连接。
在一些可能的实施方式中，基于鳍状结构的上部，形成第一半导体结构，包括：基于器件区的上部形成第一源漏结构；在场区的第二部分之上形成第一层间介质层；基于鳍状结构的下部，形成第二半导体结构，包括：基于器件区的下部形成第二源漏结构；在第一层间介质层之上形成第二层间介质层。
在一些可能的实施方式中，互连通孔结构，包括：第一互连通孔结构和第二互连通孔结构；在场区的第二部分之上形成第一层间介质层，包括：在第二部分上沉积半导体材料，以形成第一层间介质层；刻蚀第一层间介质层，以形成第一互连通孔结构；在第一源漏金属和形成有第一互连通孔结构的第一层间介质层之上形成第一金属互连层，第一金属互连层连通第一源漏金属和第一互连通孔结构。在第一层间介质层之上形成第二层间介质层，包括：在第一层间介质层上沉积半导体材料，以形成第二层间介质层；刻蚀第二层间介质层，直至与第一互连通孔结构连通，以形成第二互连通孔结构，第二互连通孔结构与第一互连通孔结构组成互连通孔结构；在第二源漏金属和第二层间介质层之上形成第二金属互连层，第二金属互连层连通第二源漏金属和第二互连通孔结构。
在一些可能的实施方式中，在第一层间介质层之上形成第二层间介质层，还包括：在第一层间介质层上沉积半导体材料，以形成第二层间介质层；在第二源漏金属和第二层间介质层之上沉积金属材料，以形成第二金属互连层；刻蚀第二金属互连层和第二层间介质层，直至与第一互连通孔结构连通，以形成第二互连通孔结构。
在一些可能的实施方式中，在场区的第二部分之上形成第一层间介质层，包括：在第二部分上沉积半导体材料，以形成第一层间介质层；在第一源漏金属和第一层间介质层之上形成第一金属互连层。在第一层间介质层之上形成第二层间介质层，包括：在第一层间介质层上沉积半导体材料，以形成第二层间介质层；刻蚀第二层间介质层和第一层间介质层，直至与第一金属互连层连通，以形成互连通孔结构；在第二源漏金属和第二层间介质层之上形成第二金属互连层，第二金属互连层连通第二源漏金属和互连通孔结构。
在一些可能的实施方式中，在第一层间介质层之上形成第二层间介质层，还包括：在第一层间介质层上沉积半导体材料，以形成第二层间介质层；在第二源漏金属和第二层间介质层之上沉积金属材料，以形成第二金属互连层；刻蚀第二金属互连层、第二层间介质层和第一层间介质，直至与第一金属互连层连通，以形成互连通孔结构。
在一些可能的实施方式中，基于器件区的上部形成第一源漏结构，包括：在鳍状结构上形成沿第一方向间隔排布的多个伪栅；在器件区中的多个伪栅的间隙，形成第一源漏结构；在第一源漏结构之上形成第三层间介质层；去除多个伪栅，沉积金属材料，以形成第一栅极结构；光刻场区的金属材料，以暴露第二部分；去除第三层间介质层，以暴露第一源漏结构形成第一源漏金属。
在一些可能的实施方式中，基于器件区的下部形成第二源漏结构，包括：在鳍状结构上形成沿第一方向间隔排布的多个伪栅；在器件区中的多个伪栅的间隙，形成第二源漏结构；在第二源漏结构之上形成第四层间介质层；去除多个伪栅，沉积金属材料，以形成第二栅极结构；光刻场区的金属材料，以暴露第一层间介质层；去除第四层介质层，以暴露第二源漏结构形成第二源漏金属。
第二方面，本申请实施例提供一种半导体结构，包括：第一晶体管；第二晶体管，第二晶体管与第一晶体管相背设置；其中，第一晶体管的第一源漏金属与第二晶体管的第二源漏金属通过互连通孔结构连通，互连通孔结构贯穿第一晶体管的第一层间介质层和第二晶体管的第二层间介质层。
第三方面，本申请实施例提供一种半导体器件，该半导体器件包括：如上述实施例的半导体结构。
在本申请实施例中，半导体结构中的互连通孔结构连接第一半导体结构的第一源漏金属和第二半导体结构的第二源漏金属，实现了第一半导体结构的第一源漏结构和第二半导体结构的第二源漏结构之间的互连。
另外，本申请实施例通过去除有源结构的一部分引入场区，并在场区形成连接第一晶体管和第二晶体管的金属互连结构，使得该金属互连结构与器件区中的源漏金属独立设置，从而可以使得第一晶体管和第二晶体管之间的信号传输可以通过场区，也可以通过器件区，有效提升信号传输的自由度。进一步地，金属互连结构具有多种实现方式，大大增强了信号传输的方式的多样性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1为本申请实施例中半导体结构的制备方法的第一种实施流程示意图；
图2为本申请实施例中的半导体结构的第一种结构示意图；
图3至图18为本申请实施例中半导体结构的第一种制备过程的示意图；
图19至图20为本申请实施例中半导体结构的第二种制备过程的示意图；
图21为本申请实施例中的半导体结构的第二种结构示意图；
图22为本申请实施例中的半导体结构的第三种结构示意图；
图23为本申请实施例中的半导体结构的第四种结构示意图；
图24为本申请实施例中的半导体结构的第五种结构示意图；
图25为本申请实施例中的半导体结构的第六种结构示意图。
以上各图：
10、半导体结构；11、第一晶体管；112、第一源漏结构；113、第一层间介质层；114、第一源漏金属；115、第一金属互连层；12、第二晶体管；122、第二源漏结构；123、第二层间介质层；124、第二源漏金属；125、第二金属互连层；1251、第一互连子层；1252、第二互连子层；13、器件区；14、场区；141、鳍状结构的第一部分；142、鳍状结构的第二部分；15、互连通孔结构；151、第一互连通孔结构；152、第二互连通孔结构；16、第二浅沟槽隔离层；17、第一浅沟槽隔离层；21、衬底；211、鳍状结构；22、伪栅结构；23、伪栅侧墙结构；24、绝缘介电层；25、抗反射涂层；26、光刻胶；27、栅介质层；28、栅电极层；29、绝缘层；30、载片；31、源漏凹槽。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。
在摩尔定律不断深化的当下，继续推进晶体管尺寸微缩是当前业界研发的热点问题。堆叠晶体管通过三维晶体管堆叠，可以实现两层或多层晶体管在垂直空间内的集成，有助于进一步提升晶体管集成密度，提高电路性能，被认为是延续集成电路尺寸微缩的重要技术之一。
在一实施例中，堆叠晶体管(stacked transistors)的制备工艺存在两种方案，第一种是单片方案，第二种是顺序方案。
第一种方案，在同一个衬底上制作N沟道场效应晶体管(N field effecttransistors，NFET)和P沟道场效应晶体管(P field effect transistors，PFET)，并没有采用晶圆键合技术。这决定了同层晶体管必须是同一类型的，即NFET或PFET。并且，上下层晶体管要严格在同一平面空间，不存在对准偏差。该方案的优点是具有更好的集成密度。该方案的缺点包括以下两点：(1)工艺复杂，需做大量工艺技术的开发和优化；(2)每一层晶体管极性固定，必须依赖两层晶体管才能组成基本的互补型金属氧化物半导体电路(complementary metal-oxide-semiconductor，CMOS)电路，设计灵活性差。
第二种方案，基于晶圆键合且逐层加工。具体通过在已制作好的下层晶体管的顶部键合晶圆来制备上层晶体管的方式，将两个晶体管垂直堆积。然而，该方案加工上层晶体管的热过程中需要严格控制温度，避免影响下层晶体管以及互连线。该方案的优点是得益于晶圆键合，上下层晶体管所采用的器件结构、沟道晶向甚至是沟道材料均可以做相应优化以获得更好和更匹配的器件性能。
该方案目前存在的挑战：因为制备工艺固定，上下层晶体管之间的互连结构较为单一，限制信号传输的自由度。
为了解决上述技术问题，本申请实施例提供一种半导体结构的制备方法，以提供更多的金属互联方案，提升信号传输的自由度。
在本申请实施例中，上述半导体结构可以应用于如存储器、处理器等半导体器件。
在一实施例中，半导体结构可以包括至少两个晶体管，例如以第一晶体管和第二晶体管为例。第一晶体管和第二晶体管相背设置。其中，第一晶体管中的第一有源结构和第二晶体管中的第二有源结构是通过同一工序形成的，此时，可以理解为第一晶体管与第二晶体管自对准。
在本申请实施例中，半导体结构中的第一晶体管和第二晶体管可以为有源结构为鳍状结构的鳍式场效应晶体管。
图1为本申请实施例中半导体结构的制备方法的第一种实施流程示意图，参见图1所示，半导体结构的制备方法可以包括：
S101，提供一形成有鳍状结构的衬底。
其中，鳍状结构可包括在第一方向上排布的器件区和场区。这里，第一方向可以与鳍状结构的延伸方向相同，第一方向也可以理解为与鳍状结构和衬底之间形成的连接线的方向相同。(为了说明书的简洁，以下以鳍状结构的长度方向表示第一方向)。
在一实施例中，鳍状结构的器件区用于形成半导体器件的源漏结构、沟道结构等，鳍状结构的场区用于形成连接第一晶体管和第二晶体管的互连结构，例如：互连通孔结构。
可以理解的，刻蚀半导体衬底，可以形成多个鳍状结构。
其中，从上往下刻蚀形成的是鳍状结构的高度。在本申请实施例中，由于半导体结构中包括两个晶体管(即第一晶体管和第二晶体管)，且第一晶体管的第一有源结构和第二晶体管的第二有源结构是通过同一道刻蚀工艺形成的，所以，在刻蚀半导体衬底时，可以采用较大的刻蚀深度。例如，刻蚀得到的鳍状结构的高度可以大于100nm。
需要说明的是，鳍状结构的高度可以根据实际情况进行设置，本申请实施例对此不做具体限定。
在一实施例中，衬底可以为硅(Si)衬底，也可以为绝缘体上硅(silicon-on-insulator，SOI)衬底，当然，还可以为其他半导体材料制成的衬底，本申请实施例对此不做具体限定。
S102，去除鳍状结构中位于场区的第一部分，保留场区的第二部分。
其中，第一部分相对于第二部分远离衬底。
可以理解的，通过对形成有鳍状结构的衬底进行光刻，可以光刻掉鳍状结构中位于场区的上面的一部分，保留下面的一部分，从而减小上面的鳍状结构的长度。也就是说，在鳍状结构的长度方向上，将一部分鳍状结构进行去除。
其中，光刻技术的步骤可以包括：沉积光刻胶材料、曝光并显影光刻胶材料、去除光刻胶材料的一部分、刻蚀以去除光刻胶材料的部分所对应的材料层等。
可以理解的，在S102中去除场区所对应的一部分鳍状结构，可以空出该一部分鳍状结构所占用的空间，从而有利于在后续工艺流程中，利用空出的空间形成实现源漏连接的互连通孔结构。
在一实施例中，在去除鳍状结构中位于场区的第一部分，保留场区的第二部分之后，方法，还包括：
在所述第二部分之上沉积氧化物，以形成浅沟槽隔离层。
可以理解的，在第二部分之上形成浅沟槽隔离层之后，可以使得在后续工艺流程中去除场区的第二部分后，第一晶体管仍能与第二晶体管隔离。
其中，形成浅槽隔离结构的氧化物可以为以下任一种：氮化硅(SiN、Si3N4)、二氧化硅(SiO2)或碳氧化硅(SiCO)等。
在一实施例中，衬底中包含有隔离层，例如SOI衬底中的BOX层，在去除场区所对应的第一部分鳍状结构时，可以光刻至隔离层停止，从而使得在后续工艺流程中去除场区的第二部分后，通过隔离层仍能使第一晶体管和第二晶体管形成隔离。
S103，基于所述鳍状结构的上部，形成第一半导体结构。
其中，第一半导体结构包括第一源漏结构、第一源漏金属和第一层间介质层。第一源漏结构位于器件区，第一层间介质层位于场区且在S102中保留的第二部分之上。
可以理解的，在通过S102完成对场区的第一部分鳍状结构的去除后，即可基于S102形成的结构形成第一半导体结构，使得完成第一晶体管的制备。
这里，形成第一半导体结构至少需要形成位于器件区的第一源漏结构，位于第一源漏结构之上的第一源漏金属，以及位于场区的第一层间介质层。
在一些实施例中，S103中的基于鳍状结构的上部，形成第一半导体结构，包括：基于器件区的上部形成第一源漏结构；在场区的第二部分之上形成第一层间介质层。
可以理解的，鳍状结构可用于形成沟道结构，在形成第一半导体结构时，首先可以基于器件区的上部(远离衬底的一端)的鳍状结构形成第一源漏结构。在第一源漏结构成型之后，可以在场区的第二部分之上形成第一层间介质层，实现场区与器件区的隔离。最后在第一源漏结构之上形成第一源漏金属。
其中，形成第一源漏结构的工艺可根据实际需求进行选择，本申请实施例对此不做具体限定。
示例性的，可以利用鳍式结构深度蚀刻(fin recess)工艺在鳍状结构上形成第一晶体管的源漏凹槽，然后以间隙壁(伪栅侧墙结构)为掩模，在源漏凹槽中通过选择性外延生长形成硅锗或碳化硅等应变材料以填充第一晶体管的源漏凹槽，然后通过重掺杂工艺，在上述应变材料上形成第一源漏结构。
需要说明的是，为便于说明，本申请实施例中提及的第一源漏结构为简称，具体是指第一源极结构和/或第一漏极结构。此外，第二源漏结构、第一源漏金属、第二源漏金属、源漏凹槽等都与第一源漏结构类似，其中的“源漏”为“源极和/或漏极”的简称。
在一实施例中，基于器件区的上部形成第一源漏结构，包括：在鳍状结构上形成沿第一方向间隔排布的多个伪栅；在器件区中的多个伪栅的间隙，形成第一源漏结构；在第一源漏结构之上形成第三层间介质层；去除多个伪栅，沉积金属材料，以形成第一栅极结构；光刻场区的金属材料，以暴露第二部分。去除第三层间介质层，以暴露第一源漏结构形成第一源漏金属。
可以理解的，在形成第一源漏结构之前，可以形成多个伪栅结构；多个伪栅结构的两侧形成有伪栅侧墙结构。在器件区的多个伪栅结构的间隙，可以利用鳍式结构深度蚀刻工艺形成源漏凹槽。之后，可以基于源漏凹槽，形成第一源漏结构，并在第一源漏结构的上部，两个伪栅侧墙结构之间，沉积半导体材料，形成第三层间介质层。然后，可以去除多个伪栅，在半导体结构上沉积金属材料，被沉积的金属材料在被去除的伪栅结构所在的区域用于形成第一栅极结构；被沉积的金属材料若在场区，则要通过光刻工艺去除该金属材料，以暴露鳍状结构的第二部分。然后，可以去除第三层间介质层，以暴露第一源漏结构，并在第一源漏结构之上沉积金属材料，实现形成第一源漏金属。
其中，形成第三层间介质层的半导体材料为绝缘材料，具有很高的绝缘性能。
在一实施例中，第一栅极结构至少包括：第一栅介质层和第一栅电极层。栅介质层和栅电极层的材料可根据实际需求进行设定，本申请实施例对此不做具体限定。
示例性的，第一栅介质层可以由氧化硅层加高K值的氧化铪层构成，且氧化硅层和氧化铪层的厚度可以根据第一晶体管的极性和性能确定。第一栅电极层可以由多层的电极材料组成，每层的电极材料包括但不限于铪、锆、钛、钽、铝、这些金属的合金、以及这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝。
在一示例中，第一栅介质层可以包括：0.6nm氧化硅层和1.7nm氧化铪层。
需要说明的是，上述形成伪栅结构的工艺用于形成第一晶体管的第一栅极结构，形成第三层间介质层的工艺用于形成第一晶体管的第一源漏金属。两种工艺均是为了形成器件区中结构。因此，在两种工艺的进行过程中，如对场区产生影响，均应消除这种影响，保证暴露场区中第二部分。
例如沉积金属材料时，金属材料被沉积进场区，此时可以对场区进行光刻，以去除场区的金属材料。又例如场区也形成有伪栅侧墙结构，使得沉积有半导体材料时，此时可以对场区进行光刻，以去除场区的半导体材料和伪栅侧墙。
在一实施例中，鳍状结构的场区由一个完整的伪栅结构覆盖，从而在去除多个伪栅结构后，可以直接暴露鳍状结构的第二部分，而无需通过光刻工艺去除场区的多个伪栅侧墙结构，减少光刻的步骤，提高制备效率。
在一些实施例中，互连通孔结构，包括：第一互连通孔结构和第二互连通孔结构。在场区的第二部分之上形成第一层间介质层，包括：在第二部分上沉积半导体材料，以形成第一层间介质层；刻蚀第一层间介质层，以形成第一互连通孔结构；在第一源漏金属和形成有第一互连通孔结构的第一层间介质层之上形成第一金属互连层，第一金属互连层连通第一源漏金属和第一互连通孔结构。
可以理解的，在器件区形成第一源漏结构、第一栅极结构之后，可以在场区的第二部分之上形成第一层间介质层。具体的，首先可以在第二部分之上沉积半导体材料，以形成第一层间介质层。然后刻蚀第一层间介质层，以形成贯穿第一层间介质层的通孔，并在通孔中沉积金属材料，以形成第一互连通孔结构；然后，在器件区和场区之上进行后道工艺(如互连线间介质沉积、金属线条形成、引出焊盘形成等)，形成第一金属互连层，第一金属互连层能够连接第一源漏金属和第一互连通孔结构。
其中，形成第一层间介质层的半导体材料为绝缘材料，具有很高的绝缘性能。形成互连通孔结构的金属材料可根据实际需求进行设定，本申请实施例对此不作具体限定。
在一些实施例中，第一金属互连层包括：第一互连子层和第二互连子层，其中，第一互连子层与第一源漏金属、第一互连通孔结构直接接触，也可以理解为M0金属；第二互连子层与第一互连子层直接接触，也可以理解为M1金属。
可以理解的是，通过M0金属和M1金属，第一源漏金属和第一互连通孔结构电连接。
在另一些可能的实施方式中，在制备第一晶体管的过程中，可以不制备第一晶体管中的第一互连通孔结构，在不制备第一互连通孔结构的情况下，在场区的第二部分之上形成第一层间介质层，包括：在第二部分上沉积半导体材料，以形成第一层间介质层；在第一源漏金属和第一层间介质层之上形成第一金属互连层。
可以理解的，在器件区形成第一源漏结构、第一栅极结构之后，可以在场区的第二部分之上形成第一层间介质层。具体的，首先可以在第二部分之上沉积半导体材料，以形成第一层间介质层。然后在器件区和场区之上形成第一金属互连层即可。
S104，倒片并去除衬底，以暴露鳍状结构的下部。
可以理解的，形成包含第一源漏结构、第一层间介质层和第一源漏金属的第一半导体结构之后，可以按照标准步骤制备第一晶体管中的其他结构。在第一晶体管制备完成后，对第一晶体管进行翻转，并去除半导体衬底，使得鳍状结构的下部朝上放置，便于后续利用鳍状结构的下部制备第二晶体管。
在一些实施例中，在S104之前，上述方法还可以包括：将第一半导体结构与载片晶圆键合。
可以理解的，S103在第一源漏金属和第一层间介质层之上形成有第一金属互连层。然后，在第一金属互连层上可以沉积绝缘材料(如氧化硅)，以形成第一绝缘层，并将第一绝缘层与载片晶圆键合。
在本申请实施例中，键合后的载片晶圆可以在倒片后，为翻转后的第一晶体管提供物理支撑，有效防止在制备第二晶体管的过程中第一晶体管受到外力而破碎的情况发生。
在一实施例中，倒片后去除衬底可采用抛光处理或者化学机械平坦化(chemical-mechanical planarization，CMP)处理。
S105，去除场区的第二部分，以暴露第一层间介质层。
可以理解的，光刻场区的第二部分，可以去除场区内的鳍状结构，空出鳍状结构所占用的空间，有利于在后续工艺流程中，利用空出的空间形成实现金属互连层之间的连通的互连通孔结构。
在一实施例中，去除场区的第二部分，以暴露第一层间介质层，包括：去除第二部分，暴露在S102中沉积的浅沟槽隔离层。浅沟槽隔离层可用于第一晶体管和第二晶体管的隔离。
在一实施例中，去除场区的第二部分，以暴露第一层间介质层，包括：光刻至隔离层停止，通过隔离层使第一晶体管和第二晶体管形成隔离。
S106，基于鳍状结构的下部，形成第二半导体结构。
其中，第二半导体结构包括第二源漏结构、第二源漏金属和第二层间介质层。第二源漏结构位于器件区，第二层间介质层位于场区且在S103中形成的第一层间介质层之上。
可以理解的，在通过S105完成对场区的第二部分鳍状结构的去除后，即可基于S105形成的结构形成第二半导体结构，使得完成第二晶体管的制备。
这里，形成第二半导体结构至少需要形成位于器件区的第二源漏结构，位于第二源漏结构之上的第二源漏金属，以及位于场区的第二层间介质层。
在一些实施例中，S106中的基于鳍状结构的下部，形成第二半导体结构，包括：基于器件区的下部形成第二源漏结构；在第一层间介质层之上形成第二层间介质层。
可以理解的，鳍状结构可用于形成沟道结构，在形成第二半导体结构时，首先可以基于器件区的下部(倒片后朝上的一端)的鳍状结构形成第二源漏结构。在第二源漏结构成型之后，可以在场区的第一层间介质层之上形成第二层间介质层，实现场区与器件区的隔离。最后在第二源漏结构之上形成第二源漏金属。
其中，形成第二源漏结构的工艺可参考形成第一源漏结构的工艺，为了说明书的简洁，这里不再赘述。其中，形成第二层间介质层的半导体材料为绝缘材料，具有很高的绝缘性能。
在一实施例中，基于器件区的下部形成第二源漏结构，包括：在鳍状结构上形成沿第一方向间隔排布的多个伪栅结构；在器件区中的多个伪栅结构的间隙，形成第二源漏结构；在第二源漏结构之上形成第四层间介质层；去除多个伪栅结构，沉积金属材料，以形成第二栅极结构；光刻场区的金属材料，以暴露第一层间介质层；去除第四层介质层，以暴露第二源漏结构形成第二源漏金属。
可以理解的，在形成第二源漏结构之前，可以形成多个伪栅结构；多个伪栅结构的两侧形成有伪栅侧墙结构。在器件区的多个伪栅结构的间隙，可以利用鳍式结构深度蚀刻工艺形成源漏凹槽。之后，可以基于源漏凹槽，形成第二源漏结构，并在第二源漏结构的上部，两个伪栅侧墙结构之间，沉积半导体材料，形成第四层间介质层。然后，可以去除多个伪栅，在半导体结构上沉积金属材料，被沉积的金属材料在被去除的伪栅结构所在的区域用于形成第二栅极结构；被沉积的金属材料若在场区，则要通过光刻工艺去除该金属材料，以暴露第一层间介质层。然后，可以去除第四层间介质层，以暴露第二源漏结构，并在第二源漏结构之上沉积金属材料，实现形成第二源漏金属。
需要说明的是，与S103相同，上述形成伪栅结构的工艺，以及形成第四层间介质层的工艺均是为了形成器件区中结构。因此，在两种工艺的进行过程中，如对场区产生影响，均应消除这种影响，保证暴露场区中第一层间介质层。
在一些实施例中，互连通孔结构，包括：第一互连通孔结构和第二互连通孔结构。在第一层间介质层之上形成第二层间介质层，包括：在第一层间介质层上沉积半导体材料，以形成第二层间介质层；刻蚀第二层间介质层，直至与第一互连通孔结构连通，以形成第二互连通孔结构，第二互连通孔结构与第一互连通孔结构组成互连通孔结构；在第二源漏金属和第二层间介质层之上形成第二金属互连层，第二金属互连层连通第二源漏金属和第二互连通孔结构。
可以理解的，若在制备第一晶体管时形成有第一互连通孔，在器件区形成第二源漏结构、第二栅极结构之后，可以在场区的第一层间介质层之上形成第二层间介质层。具体的，首先可以在第一层间介质层之上沉积半导体材料，以形成第二层间介质层。然后刻蚀第二层间介质层，以形成贯穿第二层间介质层的通孔，且通孔与第一互连通孔结构连通。在通孔中沉积金属材料，以形成第二互连通孔结构。第二互连通孔结构与第一互连通孔结构组成互连通孔结构。然后，在器件区和场区之上进行后道工艺(如互连线间介质沉积、金属线条形成、引出焊盘形成等)，形成第二金属互连层，第二金属互连层能够连接第二源漏金属和第二互连通孔结构。
在一些实施例中，第二金属互连层包括：第三互连子层和第四互连子层，其中，第三互连子层与第二源漏金属、第二互连通孔结构直接接触，也可以理解为M0金属；第四互连子层与第三互连子层直接接触，也可以理解为M1金属。
可以理解的是，通过M0金属和M1金属，第二源漏金属和第二互连通孔结构电连接。再通过第二互连通孔结构与第一互连通孔结构组成互连通孔结构，第一源漏金属和第一互连通孔结构电连接，使得互连通孔结构连通第一源漏金属和第二源漏金属。
在另一些可能的实施方式中，在制备第一晶体管的过程中，可以不制备第一晶体管中的第一互连通孔结构，在不制备第一互连通孔结构的情况下，在第一层间介质层之上形成第二层间介质层，包括：在第一层间介质层上沉积半导体材料，以形成第二层间介质层；刻蚀第二层间介质层和第一层间介质层，直至与第一金属互连层连通，以形成互连通孔结构；在第二源漏金属和第二层间介质层之上形成第二金属互连层，第二金属互连层连通第二源漏金属和互连通孔结构。
可以理解的，若在制备第一晶体管时没有形成第一互连通孔，则在器件区形成第二源漏结构、第二栅极结构之后，可以在场区的第一层间介质层之上沉积半导体材料，以形成第二层间介质层。再刻蚀第二层间介质层和第一层间介质层，以形成同时贯穿第二层间介质层和第一层间介质层的通孔，并在通孔中沉积金属材料，以形成互连通孔结构。互连通孔结构能够连通第一金属互连层。然后，在器件区和场区之上进行后道工艺(如互连线间介质沉积、金属线条形成、引出焊盘形成等)，形成第二金属互连层，第二金属互连层能够连通互连通孔结构，进而连通第一金属互连层。
需要说明的是，上述多个实施例中先制备互连通孔结构，再制备金属互连层。使得互连通孔结构和金属互连层通过不同的步骤实现制备。
在另一些可能的实施方式中，互连通孔结构和金属互连层也可通过相同的步骤实现制备。
在一实施例中，在采用相同步骤制备互连通孔结构和金属互连层时，若互连通孔结构，包括：第一互连通孔结构和第二互连通孔结构；则在第一层间介质层之上形成第二层间介质层，包括：在第一层间介质层上沉积半导体材料，以形成第二层间介质层；在第二源漏金属和第二层间介质层之上沉积金属材料，以形成第二金属互连层；刻蚀第二金属互连层和第二层间介质层，直至与第一互连通孔结构连通，以形成第二互连通孔结构。
可以理解的，若在制备第一晶体管时形成有第一互连通孔，在器件区形成第二源漏结构、第二栅极结构之后，首先可以在第一层间介质层之上沉积半导体材料，以形成第二层间介质层。然后在器件区和场区之上进行后道工艺(如互连线间介质沉积、金属线条形成、引出焊盘形成等)，形成第二金属互连层。然后，刻蚀第二金属互连层和第二层间介质层，以形成贯穿第二金属互连层和第二层间介质层的通孔，且通孔与第一互连通孔结构连通。在通孔中沉积金属材料，以形成第二互连通孔结构。第二互连通孔结构与第一互连通孔结构组成互连通孔结构。
可见，采用上述步骤可以使第二金属互连层与第一互连通孔连通，降低工艺复杂度。
在一实施例中，在采用相同步骤制备互连通孔结构和金属互连层时，在第一层间介质层之上形成第二层间介质层，还包括：在所述第一层间介质层上沉积半导体材料，以形成所述第二层间介质层；在所述第二源漏金属和所述第二层间介质层之上沉积金属材料，以形成第二金属互连层；刻蚀所述第二金属互连层、所述第二层间介质层和所述第一层间介质，直至与所述第一金属互连层连通，以形成所述互连通孔结构。
可以理解的，若在制备第一晶体管时没有形成第一互连通孔，在器件区形成第二源漏结构、第二栅极结构之后，首先可以在第一层间介质层之上沉积半导体材料，以形成第二层间介质层。然后在器件区和场区之上进行后道工艺(如互连线间介质沉积、金属线条形成、引出焊盘形成等)，形成第二金属互连层。然后，刻蚀第二金属互连层、第二层间介质层和第一层间介质层，以形成贯穿第二金属互连层、第二层间介质层和第一层间介质层的通孔，且通孔与第一金属互连层连通。在通孔中沉积金属材料，以形成互连通孔结构。互连通孔结构与第一互连通孔结构连通，进而连通第一源漏金属。
可见，采用上述步骤可以使第二金属互连层与第一金属互连层连通，降低工艺复杂度。
在本申请实施例中，通过提供一衬底，并在衬底上形成有源结构，使得通过一个工艺即可形成两个晶体管的有源结构；通过利用有源结构的上部形成第一晶体管，倒片后利用有源结构的第二部分形成第二晶体管，使得上下两层晶体管实现自对准。
另外，本申请实施例通过去除有源结构的一部分引入场区，并在场区形成连接第一晶体管和第二晶体管的金属互连结构，使得该金属互连结构与器件区中的源漏金属独立设置，从而可以使得第一晶体管和第二晶体管之间的信号传输可以通过场区，也可以通过器件区，有效提升信号传输的自由度。进一步地，金属互连结构具有多种实现方式，大大增强了信号传输的方式的多样性。
下面，以具体实例来对本申请实施例所提供的半导体结构的制备方法进行说明。图2为本申请实施例中的半导体结构的第一种结构示意图。其中，图2中的(a)为半导体结构的俯视图，需要说明的是，为便于理解，俯视图中仅示出了鳍状结构、栅极结构、源漏结构和互连通孔结构；(b)为沿源漏结构的切面方向(即A-A＇方向)所做的半导体结构的切面图；(c)为沿栅极结构的切面方向(即B-B＇方向)所做的半导体结构的切面图。
参见图2所示，半导体结构10包括第一晶体管11和第二晶体管12，半导体结构10中的有源结构为多个鳍状结构。鳍状结构分为上下两部分，分别记为第一部分和第二部分，第一部分用作第一晶体管11中的第一有源结构，第二部分用作第二晶体管12中的第二有源结构。
在一实施例中，沿B-B＇方向，鳍状结构包括器件区13(图中虚线框所示)和场区14(图中虚线框所示)，其中，器件区13形成有相背设置的第一源漏结构112和第二源漏结构122，场区14形成有第一层间介质层113和第二层间介质层123。第一源漏结构112连接第一源漏金属114，第一源漏金属114连接有第一金属互连层115。第二源漏结构122连接第二源漏金属124，第二源漏金属124连接有第二金属互连层125。第一晶体管11的第一源漏金属114与第二晶体管12的第二源漏金属124通过互连通孔结构15连通，互连通孔结构15贯穿第一晶体管11的第一层间介质层113和第二晶体管12的第二层间介质层123。
在一实施例中，参见图2所示，互连通孔结构15可以包括两部分，一部分是第一互连通孔结构151，第一互连通孔结构151与第一金属互连层115连接；另一部分是第二互连通孔结构152，第二互连通孔结构152与第二金属互连层125连接；第一互连通孔结构151和第二互连通孔结构152连接。
下面结合上述制备方法，对图2所示的半导体结构的制备过程进行说明。图3至图18为本申请实施例中半导体结构的第一种制备过程的示意图，其中，图3中的(a)至图18中的(a)为半导体结构沿源漏结构的切面方向(即A-A＇方向)所做的切面图，图3中的(b)至图18中的(b)为半导体结构沿栅极结构的切面方向(即B-B＇方向)所做的切面图。
在一示例中，半导体结构10的第一种制备过程可以包括以下步骤：
第一步：提供一形成有鳍状结构211的半导体衬底21，获得如图3所示的结构。
可以理解的，在硅衬底上使用刻蚀工艺可以形成鳍状结构。鳍状结构包括沿第一方向排布的器件区13和场区14。第一方向与鳍状结构的延伸方向相同，第一方向与B-B＇方向相同。
需要注意的是，鳍状结构的高度可大于100nm。
第二步：对图3所示的结构进行光刻，去除B-B＇方向上靠近右侧(场区14)的鳍状结构的第一部分141，保留鳍状结构的第二部分142。在鳍状结构的第二部分142上沉积半导体材料，形成浅沟槽隔离层17(即第一浅沟槽隔离层)，获得如图4所示的结构。
这里，浅沟槽隔离层17覆盖在鳍状结构的第二部分142的顶部，且填充鳍状结构之间的沟槽。
第三步：在图3所示的结构上完成伪栅结构22和伪栅侧墙结构23的形成，并通过有选择性的刻蚀工艺形成源漏区的源漏凹槽31，获得如图5所示的结构。
这里，伪栅结构22在B-B＇方向上，呈间隔排布。
第四步：在图4所示的源漏凹槽31处，形成第一源漏结构112，并在第一源漏结构112之上沉积半导体材料，形成绝缘介电层24(即第三层间介质层)。随后，进行平坦化工艺后，去除伪栅结构22，获得如图6所示的结构。
第五步：在图6所示的结构上沉积底部抗反射涂层25(anti-reflection coating，ARC)和光刻胶26，获得如图7所示的结构。
需要注意的是，光刻胶的形貌如图6中光刻胶26所示。此次光刻的作用是去除场区的绝缘介电层24和伪栅侧墙结构23。
第六步：刻蚀掉图7所示的结构中未被光刻胶26覆盖的抗反射涂层25、绝缘介电层24和伪栅侧墙结构23，获得如图8所示的结构。
需要说明的是，本步骤中的绝缘介电层24的去除，具有自对准性，允许一定程度的偏移，只要不刻蚀到左侧器件区的绝缘介电层24区域即可。
第七步：去除图8中的光刻胶26和抗反射涂层25，采用标准半导体制造工艺完成栅极结构的成型，获得如图9所示的结构。
这里，形成栅极结构可以包括沉积栅介质层27和栅电极层28。
第八步：在图9所示的结构上沉积底部抗反射涂层25和光刻胶26，获得如图10所示的结构。
需要注意的是，光刻胶的形貌如图9中光刻胶26所示。此次光刻的作用是去除场区的栅极结构。
第九步：刻蚀掉图10所示的结构中未被光刻胶26覆盖的抗反射涂层25、栅介质层27和栅电极层28，获得如图11所示的结构。
需要说明的是，本步骤具有自对准性，允许刻蚀窗口在右侧器件区对应的范围内的少许偏移，而不影响后续结构成型。
需要说明的是，本步骤中刻蚀栅极结构所用的版图的范围比第六步中刻蚀绝缘介电层所用的版图的范围更大。
第十步：去除图11中的光刻胶26和抗反射涂层25。在本半导体结构上沉积半导体材料后，进行平坦化工艺，获得第一层间介质层113。去除第一源漏结构112上部的绝缘介电层24，沉积金属材料，形成第一源漏金属114，获得如图12所示的结构。
第十一步：在图12所示结构中的场区进行刻蚀，以浅沟槽隔离层17为刻蚀停止层，刻蚀出贯穿第一层间介质层113和栅介质层27的通孔，并在通孔中沉积金属材料，以形成第一互连通孔结构151，获得如图13所示的结构。
第十二步：完成第一晶体管的后道互连工艺，形成第一金属互连层115。第一金属互连层115与第一源漏金属114连通，获得如图14所示的结构。
第十三步：在图14所示结构上沉积氧化物，形成绝缘层29；在绝缘层29的上方，将载片30与第一晶体管11键合，随后倒片，获得如图15所示的结构。
第十四步：倒片后去除衬底21，并对去除衬底21后的结构进行光刻，去除B-B＇方向上靠近左侧(场区14)的鳍状结构的第二部分142。随后，减薄浅沟槽隔离层17至一定高度，形成浅沟槽隔离层16(即第二浅沟槽隔离层)，获得如图16所示的结构。
需要说明的是，本步骤结束后，场区14的鳍状结构已全部去除。
第十五步：采用与第三步至第十步相同的工艺，完成第二晶体管12的制备，获得如图17所示的结构。
可以理解的，第二晶体管12的制备包括：第二伪栅结构与伪栅侧墙结构成型，源漏凹槽形成，第二源漏结构成型，伪栅结构去除，栅极结构成型以及第二源漏金属成型。
第十六步：刻蚀图17所示结构中的场区对应的第二层间介质层123，以浅沟槽隔离层16为刻蚀停止层，刻蚀出贯穿第二层间介质层123的通孔，并在通孔中沉积金属材料，以形成第二互连通孔结构152，获得如图18所示的结构。
第十七步：完成第一晶体管的后道互连工艺，形成第二金属互连层125。第二金属互连层125与第二源漏金属124连通，获得如图2所示的结构。
至此，便制备完成了第一晶体管和第二晶体管，且第一源漏金属114与第二源漏金属124通过第一互连通孔结构151和第二互连通孔结构152实现互连。
在一示例中，半导体结构10可以具有第二种制备过程。图19至图20为本申请实施例中半导体结构的第二种制备过程的示意图，图2所示的半导体结构也可以通过图3至图18结合图19至图20所示的流程制备。其中，图19中的(a)至图20中的(a)为半导体结构沿源漏结构的切面方向(即A-A＇方向)所做的切面图，图19中的(b)至图20中的(b)为半导体结构沿栅极结构的切面方向(即B-B＇方向)所做的切面图。
第二种制备过程可参考上述第一步至第十七步中的描述。与第一种制备过程的区别在于：在第三步中，可以通过版图设计将场区14由一个伪栅覆盖，即形成一个较宽的第一伪栅结构22，获得如图19所示的结构。随后，再通过第四步完成第一源漏结构112和绝缘介电层24之后，去除第一伪栅结构22，可获得场区不包含有第一伪栅结构22的目标结构，获得如图20所示的结构。可见，第二种制备过程无需进行第五步至第七步的光刻，从而减少一次光刻工艺，降低制备难度。
需要说明的是，第二种制备过程在制备第二晶体管时，可以采用与第一晶体管相同的工艺，为了说明书的简洁，这里不再赘述。
在一示例中，图21为本申请实施例中的半导体结构的第二种结构示意图。其中，图21中的(a)为半导体结构的俯视图，需要说明的是，为便于理解，俯视图中仅示出了鳍状结构、栅极结构、源漏结构和互连通孔结构；(b)为沿栅极结构的切面方向(即B-B＇方向)所做的半导体结构的切面图。
与第一种结构不同的是，第二种结构中的互连通孔结构15为一个完整的结构。上述两种制备过程进行一些步骤的变化，可形成图21所示第二种结构。具体的，在制备第一晶体管时，可以不执行第十一步中的形成第一互连通孔结构151，而在制备第二晶体管时，可以在执行第十六步时，刻蚀场区对应的第二层间介质层123、第一层间介质层113，以第一金属互连层115为刻蚀停止层，刻蚀出贯穿第二层间介质层123、第一层间介质层113的通孔，并在通孔中沉积金属材料，以形成互连通孔结构15，获得如图21所示的结构。
在一示例中，图22为本申请实施例中的半导体结构的第三种结构示意图。图22为沿栅极结构的切面方向所做的半导体结构的切面图。
如图2和图22所示，在半导体结构的第一种结构示意图中，第二金属互连层125包括：第一互连子层1251(即为M0金属)和第二互连子层1252(即为M1金属)。其中，M0金属与M1金属的互连并未实现直接互连。而在第三种结构示意图中，M0金属与M1金属实现直接互连，从而使第一晶体管和第二晶体管之间的信号传输方式更加灵活。
在一示例中，图23为本申请实施例中的半导体结构的第四种结构示意图。图23为沿栅极结构的切面方向所做的半导体结构的切面图。
如图21和图23所示，在半导体结构的第二种结构示意图中，第二金属互连层125的M0金属与M1金属的互连并未实现直接互连。而在第四种结构示意图中，M0金属与M1金属实现直接互连，从而使第一晶体管和第二晶体管之间的信号传输方式更加灵活。
在一示例中，图24为本申请实施例中的半导体结构的第五种结构示意图。图24为沿栅极结构的切面方向所做的半导体结构的切面图。
如图24所示，在半导体结构的第五种结构示意图中，第二金属互连层125的M0金M0金属与M1金属以及第二互连通孔结构152实现直接互连，从而使第一晶体管和第二晶体管之间的信号传输方式更加灵活。
在一示例中，图25为本申请实施例中的半导体结构的第六种结构示意图。图25为沿栅极结构的切面方向所做的半导体结构的切面图。
如图25所示，在半导体结构的第六种结构示意图中，第二金属互连层125的M0金M0金属与M1金属和互连通孔结构15实现直接互连，从而使第一晶体管和第二晶体管之间的信号传输方式更加灵活。
在上述一个或多个实施例中，能够实现多种金属互连的方案，并能够以自对准的方式实现，使得第一晶体管和第二晶体管的信号传输方式更加灵活，不受源漏直连结构的约束。并且，独立于器件区的场区在形成互连通孔结构后，可以使得第一晶体管和第二晶体管之间低层金属(M0金属与M1金属)实现互连，进而将通过场区进行的信号传输和通过源漏金属、金属通孔等内部结构进行的信号传输相互独立。
需要说明的是，上述一个或多个实施例的制备方法可参考S101至S106中的一个或多个实施例中的描述，为了说明书的简洁，这里不再赘述。
本申请实施例提供一种半导体器件，包括：如上述实施例的半导体结构。半导体结构的具体限定可以参见上述图2、图21至图25所示的半导体结构，在此不做赘述。
本申请实施例提供一种电子设备，包括：电路板以及如上述实施例的半导体器件，半导体器件设置于电路板。该半导体器件包括上述半导体结构。半导体结构的具体限定可以参见上述图2、图21至图25所示的半导体结构，在此不做赘述。
在本申请的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请实施例的至少一个实施例或示例中。在本申请中，对上述术语的示意性表述不是必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本申请中描述的不同实施例或示例以及不同实施例或示例的特征进行结合。
以上仅为本申请的较佳实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种半导体结构的制备方法，其特征在于，包括：
提供一形成有鳍状结构的衬底；其中，所述鳍状结构包括在第一方向上排布的器件区和场区；所述第一方向与所述鳍状结构的延伸方向相同；
去除所述鳍状结构中位于所述场区的第一部分，保留所述场区的第二部分；其中，所述第一部分相对于所述第二部分远离所述衬底；
基于所述鳍状结构的上部，形成第一半导体结构，所述第一半导体结构包括第一源漏结构、第一源漏金属和第一层间介质层；其中，所述第一源漏结构位于所述器件区，所述第一层间介质层位于所述场区的所述第二部分之上；
倒片并去除所述衬底，以暴露所述鳍状结构的下部；
去除所述场区的第二部分，以暴露所述第一层间介质层；
基于所述鳍状结构的下部，形成第二半导体结构，所述第二半导体结构包括第二源漏结构、第二源漏金属和第二层间介质层；其中，所述第二源漏结构位于所述器件区，所述第二层间介质层位于所述场区的所述第一层间介质层之上；
所述第一层间介质层和所述第二层间介质层中形成有互连通孔结构；所述互连通孔结构与所述第一源漏金属、所述第二源漏金属连接。
2.根据权利要求1所述的方法，其特征在于，所述基于所述鳍状结构的上部，形成第一半导体结构，包括：
基于所述器件区的上部形成第一源漏结构；
在所述场区的第二部分之上形成所述第一层间介质层；
所述基于所述鳍状结构的下部，形成第二半导体结构，包括：
基于所述器件区的下部形成第二源漏结构；
在所述第一层间介质层之上形成所述第二层间介质层。
3.根据权利要求2所述的方法，其特征在于，所述互连通孔结构，包括：第一互连通孔结构和第二互连通孔结构；
所述在所述场区的第二部分之上形成所述第一层间介质层，包括：
在所述第二部分上沉积半导体材料，以形成所述第一层间介质层；
刻蚀所述第一层间介质层，以形成所述第一互连通孔结构；
在所述第一源漏金属和形成有所述第一互连通孔结构的所述第一层间介质层之上形成第一金属互连层，所述第一金属互连层连通所述第一源漏金属和所述第一互连通孔结构；
所述在所述第一层间介质层之上形成所述第二层间介质层，包括：
在所述第一层间介质层上沉积半导体材料，以形成所述第二层间介质层；
刻蚀所述第二层间介质层，直至与所述第一互连通孔结构连通，以形成所述第二互连通孔结构，所述第二互连通孔结构与所述第一互连通孔结构组成所述互连通孔结构；
在所述第二源漏金属和所述第二层间介质层之上形成第二金属互连层，所述第二金属互连层连通所述第二源漏金属和所述第二互连通孔结构。
4.根据权利要求3所述的方法，其特征在于，所述在所述第一层间介质层之上形成所述第二层间介质层，还包括：
在所述第一层间介质层上沉积半导体材料，以形成所述第二层间介质层；
在所述第二源漏金属和所述第二层间介质层之上沉积金属材料，以形成第二金属互连层；
刻蚀所述第二金属互连层和所述第二层间介质层，直至与所述第一互连通孔结构连通，以形成所述第二互连通孔结构。
5.根据权利要求2所述的方法，其特征在于，所述在所述场区的第二部分之上形成所述第一层间介质层，包括：
在所述第二部分上沉积半导体材料，以形成所述第一层间介质层；
在所述第一源漏金属和所述第一层间介质层之上形成第一金属互连层；
所述在所述第一层间介质层之上形成所述第二层间介质层，包括：
在所述第一层间介质层上沉积半导体材料，以形成所述第二层间介质层；
刻蚀所述第二层间介质层和所述第一层间介质层，直至与所述第一金属互连层连通，以形成所述互连通孔结构；
在所述第二源漏金属和所述第二层间介质层之上形成第二金属互连层，所述第二金属互连层连通所述第二源漏金属和所述互连通孔结构。
6.根据权利要求5所述的方法，其特征在于，所述在所述第一层间介质层之上形成所述第二层间介质层，还包括：
在所述第一层间介质层上沉积半导体材料，以形成所述第二层间介质层；
在所述第二源漏金属和所述第二层间介质层之上沉积金属材料，以形成第二金属互连层；
刻蚀所述第二金属互连层、所述第二层间介质层和所述第一层间介质，直至与所述第一金属互连层连通，以形成所述互连通孔结构。
7.根据权利要求3或5所述的方法，其特征在于，所述基于所述器件区的上部形成第一源漏结构，包括：
在所述鳍状结构上形成沿第一方向间隔排布的多个伪栅；
在所述器件区中的多个伪栅的间隙，形成所述第一源漏结构；
在所述第一源漏结构之上形成第三层间介质层；
去除所述多个伪栅，沉积金属材料，以形成第一栅极结构；
光刻所述场区的所述金属材料，以暴露所述第二部分；
去除第三层间介质层，以暴露所述第一源漏结构形成所述第一源漏金属。
8.根据权利要求7所述的方法，其特征在于，所述基于所述器件区的下部形成第二源漏结构，包括：
在所述鳍状结构上形成沿第一方向间隔排布的多个伪栅；
在所述器件区中的多个伪栅的间隙，形成所述第二源漏结构；
在所述第二源漏结构之上形成第四层间介质层；
去除所述多个伪栅，沉积金属材料，以形成第二栅极结构；
光刻所述场区的所述金属材料，以暴露所述第一层间介质层；
去除所述第四层介质层，以暴露所述第二源漏结构形成所述第二源漏金属。
9.一种半导体结构，使用如权利要求1至8中任一项所述制备方法制备而成，其特征在于，包括：
第一晶体管；
第二晶体管，所述第一晶体和所述第二晶体管相背设置；
其中，所述第一晶体管的第一源漏金属与所述第二晶体管的第二源漏金属通过互连通孔结构连通，所述互连通孔结构贯穿所述第一晶体管的第一层间介质层和所述第二晶体管的第二层间介质层。
10.一种半导体器件，其特征在于，包括：如权利要求9所述的半导体结构。
CN202311740316.XA 2023-12-18 2023-12-18 半导体结构的制备方法、半导体结构及半导体器件 Pending CN117832173A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311740316.XA CN117832173A (zh) 2023-12-18 2023-12-18 半导体结构的制备方法、半导体结构及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311740316.XA CN117832173A (zh) 2023-12-18 2023-12-18 半导体结构的制备方法、半导体结构及半导体器件

Publications (1)

Publication Number Publication Date
CN117832173A true CN117832173A (zh) 2024-04-05

Family

ID=90514606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311740316.XA Pending CN117832173A (zh) 2023-12-18 2023-12-18 半导体结构的制备方法、半导体结构及半导体器件

Country Status (1)

Country Link
CN (1) CN117832173A (zh)

Similar Documents

Publication Publication Date Title
JP4256772B2 (ja) デュアル・ゲート論理デバイスの中間構造の製造方法
TW201604941A (zh) 半導體裝置與其形成方法及鰭狀場效電晶體裝置
TWI690025B (zh) 絕緣體上半導體基底、其形成方法以及積體電路
CN112582375B (zh) 带侧壁互连结构的半导体装置及其制造方法及电子设备
CN117832173A (zh) 半导体结构的制备方法、半导体结构及半导体器件
US6979651B1 (en) Method for forming alignment features and back-side contacts with fewer lithography and etch steps
JPH09312331A (ja) 半導体装置及びその製造方法
CN117116942B (zh) 半导体结构的制备方法、以及半导体结构
CN117116858B (zh) 半导体结构及其制备方法
CN117293090B (zh) 自对准晶体管的制备方法、自对准晶体管、器件及设备
CN117438470B (zh) 半导体结构及其制备方法
CN118352300A (zh) 堆叠晶体管的制备方法、堆叠晶体管及半导体器件
CN117116857A (zh) 半导体结构的制备方法、以及半导体结构
CN117133719B (zh) 一种半导体结构的制备方法及半导体结构
CN118366928A (zh) 堆叠晶体管的栅极互连方法、堆叠晶体管、器件及设备
CN117894754A (zh) 堆叠晶体管的互连方法、堆叠晶体管及半导体器件
CN117352459A (zh) 一种半导体结构的制备方法、半导体结构、器件及设备
CN118315336A (zh) 堆叠晶体管的制备方法、堆叠晶体管及半导体器件
CN117936462A (zh) 堆叠叉板晶体管的制备方法、堆叠叉板晶体管及器件
CN118352305A (zh) 堆叠晶体管的互连方法、堆叠晶体管及半导体器件
CN118016592A (zh) 半导体结构的制备方法、半导体结构、器件及设备
CN118748173A (zh) 堆叠晶体管的制备方法、堆叠晶体管及半导体器件
CN118352341A (zh) 跨层互连结构的制备方法、跨层互连结构及半导体器件
CN118352310A (zh) 堆叠叉板晶体管的制备方法、堆叠叉板晶体管及电子设备
CN118486686A (zh) 堆叠晶体管的制备方法、堆叠晶体管及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination