JP2003216420A - 機能可変型ｄｓｐ装置およびその制御方法およびその制御プログラム - Google Patents

機能可変型ｄｓｐ装置およびその制御方法およびその制御プログラム

Info

Publication number
JP2003216420A
JP2003216420A JP2002012029A JP2002012029A JP2003216420A JP 2003216420 A JP2003216420 A JP 2003216420A JP 2002012029 A JP2002012029 A JP 2002012029A JP 2002012029 A JP2002012029 A JP 2002012029A JP 2003216420 A JP2003216420 A JP 2003216420A
Authority
JP
Japan
Prior art keywords
dsp
microprogram
function
components
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002012029A
Other languages
English (en)
Inventor
Katsushi Yamada
勝志 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002012029A priority Critical patent/JP2003216420A/ja
Priority to US10/315,834 priority patent/US7013381B2/en
Priority to AU2002325577A priority patent/AU2002325577A1/en
Publication of JP2003216420A publication Critical patent/JP2003216420A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 【課題】 複数のＤＳＰマイクロプログラム部品の組合
せによって所定の処理を行わせる設定時間を短縮するこ
とができる機能可変型ＤＳＰ装置を提供すること。 【解決手段】 複数のＤＳＰマイクロプログラム部品が
記憶される記憶手段１と、ＤＳＰマイクロプログラムを
実行して、ＤＳＰマイクロプログラム部品のＤＳＰ機能
を実現するＤＳＰ３、４とを備え、記憶手段１に記憶さ
れているすべてのＤＳＰマイクロプログラム部品がＤＳ
Ｐ３、４に同時に転送され、ＤＳＰ３、４は、転送され
たＤＳＰマイクロプログラム部品が任意に選択実行また
は選択変更されることとした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、オーディオミキサ
ー（音声ミキシング調整卓）やシグナルプロセッサ（音
声調整装置）など、音声信号の処理に使用する機能可変
型デジタル信号プロセッサ（以下、デジタル信号プロセ
ッサをＤＳＰ）装置およびその制御方法およびその制御
プログラムに関する。
【０００２】
【従来の技術】近年、オーディオミキサーやシグナルプ
ロセッサの多機能化、小型化、低価格化の改善手段の一
つとして、アナログ音声信号のデジタル信号処理化が推
進されている。
【０００３】従来、この種のＤＳＰ装置は特許第３１７
１３６１号公報に記載されたものがある。
【０００４】図９は、従来のＤＳＰ装置のブロック図を
示す。
【０００５】図９に示すように、この従来のＤＳＰ装置
は、ＤＳＰプログラミング装置８とＤＳＰ９から構成さ
れており、ＤＳＰプログラミング装置８内に記憶したデ
ジタル信号処理アルゴリズムを機能別に分割した複数の
ＤＳＰマイクロプログラム部品を組合せることで、所定
の処理を行うＤＳＰマイクロプログラムを完成させ、デ
ジタル信号を処理するＤＳＰ９にＤＳＰマイクロプログ
ラムを転送し、ＤＳＰ９はＤＳＰマイクロプログラムの
持つＤＳＰ機能を実行している。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
ＤＳＰ装置においては、デジタル信号処理アルゴリズム
を機能別に分割した複数のＤＳＰマイクロプログラム部
品が所定の処理を行うためにすべて組合わされる必要が
あるため、複数のＤＳＰを搭載したＤＳＰ装置において
は、すべてのＤＳＰマイクロプログラム部品が個々のＤ
ＳＰに設定される必要があり、転送量が増大し設定時間
が長くなるという問題があった。
【０００７】また、所定の処理の一部の機能を変更した
場合も、所定の処理を行うために、ＤＳＰマイクロプロ
グラム部品が再度すべて組合わされてＤＳＰに設定され
る必要があり、転送量が増大し設定時間が長くなるとい
う問題があった。例えば、１０個のＤＳＰマイクロプロ
グラム部品が組合わされる所定の処理において、１つの
ＤＳＰマイクロプログラム部品が変更される場合も、１
０個分のＤＳＰマイクロプログラム部品がＤＳＰに設定
される必要がある。
【０００８】本発明は、このような問題を解決するため
になされたもので、デジタル信号処理アルゴリズムを機
能別に分割した複数のＤＳＰマイクロプログラム部品の
組合せによって所定の処理を行う場合に、複数のＤＳＰ
へのマイクロプログラムの設定時間を短縮することがで
き、また、所定の処理の変更時におけるＤＳＰマイクロ
プログラムの組合せ変更を速やかにすることができる機
能可変型ＤＳＰ装置およびその制御方法およびその制御
プログラムを提供するものである。
【０００９】
【課題を解決するための手段】本発明の機能可変型ＤＳ
Ｐ装置は、デジタル信号処理アルゴリズムを機能別に分
割した複数のＤＳＰマイクロプログラム部品が記憶され
る記憶手段と、前記ＤＳＰマイクロプログラムを実行し
て、前記ＤＳＰマイクロプログラム部品のＤＳＰ機能を
実現する複数の演算手段とを備え、前記記憶手段に記憶
されているすべての前記ＤＳＰマイクロプログラム部品
が前記複数の演算手段に同時に転送され、前記演算手段
は、転送された前記ＤＳＰマイクロプログラム部品が任
意に選択実行または選択変更されることとした。
【００１０】この構成により、使用するすべてのＤＳＰ
マイクロプログラム部品が、複数の演算手段に１回で格
納されるので、ＤＳＰ毎に所定のデジタル信号処理を行
うＤＳＰマイクロプログラムを設定する必要がなく、複
数のＤＳＰへのマイクロプログラムの設定時間を短縮す
ることができる。
【００１１】また、演算手段は、ＤＳＰマイクロプログ
ラム部品を任意に選択して実行することができ、その選
択を変更することで、あらたなＤＳＰマイクロプログラ
ム部品の設定を必要とせず、格納されたＤＳＰマイクロ
プログラム部品の機能範囲の中で、所定の処理の変更を
速やかにすることができる。
【００１２】また、本発明の機能可変型ＤＳＰ装置は、
デジタル信号処理アルゴリズムを機能別に分割した複数
のＤＳＰマイクロプログラム部品が予め定めた外部装置
から入力される入力手段と、前記ＤＳＰマイクロプログ
ラムを実行して、前記ＤＳＰマイクロプログラム部品の
ＤＳＰ機能を実現する複数の演算手段とを備え、前記入
力手段に入力するすべての前記ＤＳＰマイクロプログラ
ム部品が前記演算手段に同時に転送され、前記演算手段
は、転送された前記ＤＳＰマイクロプログラム部品が任
意に選択実行または選択変更されることとした。
【００１３】この構成により、使用するすべてのＤＳＰ
マイクロプログラム部品が、外部装置であっても、複数
の演算手段に１回で格納されるので、ＤＳＰ毎に所定の
デジタル信号処理を行うＤＳＰマイクロプログラムを設
定する必要がなく、複数のＤＳＰへのマイクロプログラ
ムの設定時間を短縮することができる。
【００１４】また、ＤＳＰマイクロプログラム部品が外
部装置にあるため機能的制限を受けることはなく、パー
ソナルコンピュータなどにより、多数のＤＳＰマイクロ
プログラム部品から、使用するＤＳＰマイクロプログラ
ム部品だけを編集することができる。
【００１５】また、演算手段は、ＤＳＰマイクロプログ
ラム部品を任意に選択して実行することができ、その選
択を変更することで、あらたなＤＳＰマイクロプログラ
ム部品の設定を必要とせず、格納されたＤＳＰマイクロ
プログラム部品の機能範囲の中で、所定の処理の変更を
速やかにすることができる。
【００１６】また、本発明のＤＳＰ制御方法は、デジタ
ル信号処理アルゴリズムを機能別に分割した複数のＤＳ
Ｐマイクロプログラム部品が記憶される記憶手段から、
すべての前記ＤＳＰマイクロプログラム部品が複数の演
算手段に同時に転送されるステップと、転送された前記
ＤＳＰマイクロプログラム部品が任意に選択実行または
選択変更されるステップとを有することとした。
【００１７】この方法により、使用するすべてのＤＳＰ
マイクロプログラム部品が、複数の演算手段に１回で格
納されるので、ＤＳＰ毎に所定のデジタル信号処理を行
うＤＳＰマイクロプログラムを設定する必要がなく、複
数のＤＳＰへのマイクロプログラムの設定時間を短縮す
ることができる。
【００１８】また、演算手段は、ＤＳＰマイクロプログ
ラム部品を任意に選択して実行することができ、その選
択を変更することで、あらたなＤＳＰマイクロプログラ
ム部品の設定を必要とせず、格納されたＤＳＰマイクロ
プログラム部品の機能範囲の中で、所定の処理の変更を
速やかにすることができる。
【００１９】また、本発明のＤＳＰ制御方法は、デジタ
ル信号処理アルゴリズムを機能別に分割した複数のＤＳ
Ｐマイクロプログラム部品が予め定めた外部装置から入
力される入力手段から、すべての前記ＤＳＰマイクロプ
ログラム部品が複数の演算手段に同時に転送されるステ
ップと、転送された前記ＤＳＰマイクロプログラム部品
が任意に選択実行または選択変更されるステップとを有
することとした。
【００２０】この方法により、使用するＤＳＰマイクロ
プログラム部品が、外部装置にあっても、複数の演算手
段に１回で格納されるので、ＤＳＰ毎に所定のデジタル
信号処理を行うＤＳＰマイクロプログラムを設定する必
要がなく、複数のＤＳＰへのマイクロプログラムの設定
時間を短縮することができる。
【００２１】また、ＤＳＰマイクロプログラム部品が外
部装置にあるため機能的制限を受けることはなく、パー
ソナルコンピュータなどにより、多数のＤＳＰマイクロ
プログラム部品から使用するＤＳＰマイクロプログラム
部品だけを編集することができる。
【００２２】また、演算手段は、ＤＳＰマイクロプログ
ラム部品を任意に選択して実行することができ、その選
択を変更することで、あらたなＤＳＰマイクロプログラ
ム部品の設定を必要とせず、格納されたＤＳＰマイクロ
プログラム部品の機能範囲の中で、所定の処理の変更を
速やかにすることができる。
【００２３】また、本発明の機能可変型ＤＳＰ制御プロ
グラムは、デジタル信号処理アルゴリズムを機能別に分
割した複数のＤＳＰマイクロプログラム部品が記憶され
る記憶手段から、すべての前記ＤＳＰマイクロプログラ
ム部品が複数の演算手段に同時に転送されるステップ
と、転送された前記ＤＳＰマイクロプログラム部品が任
意に選択実行または選択変更されるステップとを有する
こととした。
【００２４】このプログラムにより、使用するすべての
ＤＳＰマイクロプログラム部品が、複数の演算手段に１
回で格納されるので、ＤＳＰ毎に所定のデジタル信号処
理を行うＤＳＰマイクロプログラムを設定する必要がな
く、複数のＤＳＰへのマイクロプログラムの設定時間を
短縮することができる。
【００２５】また、演算手段は、ＤＳＰマイクロプログ
ラム部品を任意に選択して実行することができ、その選
択を変更することで、あらたなＤＳＰマイクロプログラ
ム部品の設定を必要とせず、格納されたＤＳＰマイクロ
プログラム部品の機能範囲の中で、所定の処理の変更を
速やかにすることができる。
【００２６】さらに、本発明の機能可変型ＤＳＰ制御プ
ログラムは、デジタル信号処理アルゴリズムを機能別に
分割した複数のＤＳＰマイクロプログラム部品が予め定
めた外部装置から入力される入力手段から、すべての前
記ＤＳＰマイクロプログラム部品が複数の演算手段に同
時に転送されるステップと、転送された前記ＤＳＰマイ
クロプログラム部品が任意に選択実行または選択変更さ
れるステップとを有することとした。
【００２７】このプログラムにより、ＤＳＰマイクロプ
ログラム部品が、外部装置にあっても、複数の演算手段
に１回で格納されるので、ＤＳＰ毎に所定のデジタル信
号処理を行うＤＳＰマイクロプログラムを設定する必要
がなく、複数のＤＳＰへのマイクロプログラムの設定時
間を短縮することができる。
【００２８】また、ＤＳＰマイクロプログラム部品が、
外部装置にあるため機能的制限を受けることはなく、パ
ーソナルコンピュータなどにより、多数のＤＳＰマイク
ロプログラム部品から使用するＤＳＰマイクロプログラ
ム部品だけを編集することができる。
【００２９】さらに、演算手段は、ＤＳＰマイクロプロ
グラム部品を任意に選択して実行することができ、その
選択を変更することで、あらたなＤＳＰマイクロプログ
ラム部品の設定を必要とせず、格納されたＤＳＰマイク
ロプログラム部品の機能範囲の中で、所定の処理の変更
を速やかにすることができる。
【００３０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。
【００３１】図１は、本発明の第１の実施の形態におけ
る機能可変型ＤＳＰ装置１０のブロック図を示す。
【００３２】図１に示すように、この機能可変型ＤＳＰ
装置１０は、デジタル信号処理アルゴリズムを機能別に
分割した１０個のＤＳＰマイクロプログラム部品１Ａ〜
１Ｊが記憶手段１に格納され、制御手段２と、演算手段
となる２つのＤＳＰ３、４とは、それぞれ独立のポート
２１とポート２２で接続されている。ＤＳＰ３は、ラン
ダムアクセスメモリ型のプログラム記憶領域３１を有
し、ＤＳＰ４は、ランダムアクセスメモリ型のプログラ
ム記憶領域４１を有している。
【００３３】ＤＳＰマイクロプログラム部品１Ａ〜１Ｊ
には、音声信号などのデジタル信号処理を行う無限イン
パルス応答フィルタ（ＩＩＲフィルタ）機能、ボリュー
ム調整機能、ミキシング機能などデジタル信号の処理機
能（ＤＳＰ機能）があり、外部からの音声入力機能と外
部への音声出力機能、ＤＳＰ３、４間の入出力機能も含
まれる。これらは、サブルーチンプログラムとして記述
されている。ＤＳＰ３とＤＳＰ４の所定の処理は、ＤＳ
Ｐマイクロプログラム部品１Ａ〜１Ｊで組合わされる。
【００３４】制御手段２は、記憶手段１からＤＳＰマイ
クロプログラム部品１Ａ〜１Ｊを読み込み、ＤＳＰ３の
プログラム記憶領域３１とＤＳＰ４のプログラム記憶領
域４１に、同時に転送する。
【００３５】また、制御手段２は、ＤＳＰ３とＤＳＰ４
の所定の処理を行うためのＤＳＰマイクロプログラム１
Ａ〜１Ｊを選択し順次実行するための命令を、プログラ
ム記憶領域３１とプログラム記憶領域４１とに各々転送
する。この命令は、一般に呼び出し文と呼ばれるもので
あり、実行するサブルーチンプログラムの呼び出しアド
レスを指定すれば、そのサブルーチンプログラムを実行
できる。
【００３６】図２は、呼び出し文の一般的なマイクロプ
ログラムの構造を示す。呼び出し文の命令は、制御手段
２によって随時変更可能である。
【００３７】図３は、図１に示すＤＳＰ３とＤＳＰ４の
プログラム記憶領域３１、４１を示す。
【００３８】図３に示すように、ＤＳＰマイクロプログ
ラム部品１Ａ〜１Ｊが格納されるＤＳＰ３とＤＳＰ４で
同一のＤＳＰマイクロプログラム部品領域３ａと、ＤＳ
Ｐマイクロプログラム部品１Ａ〜１Ｊのいずれかの呼び
出し文が格納されるＤＳＰ３とＤＳＰ４とで独立のＤＳ
Ｐマイクロプログラム部品呼び出し文領域３ｂとから構
成されている。
【００３９】図４は、本発明の第１の実施の形態におい
て初期設定をするときの処理手順を示す。
【００４０】図１と図４とにより、この初期設定時の処
理手順を説明する。
【００４１】機能可変型ＤＳＰ装置１０に電源投入後、
または、リセット後、記憶手段１からＤＳＰマイクロプ
ログラム部品１Ａ〜１Ｊが格納された領域を１ワード読
み込み（４ａ）、ＤＳＰ３とＤＳＰ４内のプログラム記
憶領域３１とプログラム記憶領域４１に同時に書き込む
（４ｂ）。手順（４ａ）と手順（４ｂ）の動作を、それ
ぞれアドレスを更新しながら、すべてのＤＳＰマイクロ
プログラム部品１Ａ〜１Ｊのすべての領域について行う
（４ｃ）。次に、ＤＳＰ３の所定の処理をＤＳＰマイク
ロプログラム部品１Ａ〜１Ｊの組合せによって構成した
呼び出し文を、ＤＳＰ３内のプログラム記憶領域３１に
書き込む（４ｄ）。同様に、ＤＳＰ４の所定の処理をＤ
ＳＰマイクロプログラム部品１Ａ〜１Ｊの組合せによっ
て構成した呼び出し文を、ＤＳＰ４内のプログラム記憶
領域４１に書き込む（４ｅ）。そして、ＤＳＰ３とＤＳ
Ｐ４とをスタートさせる（４ｆ）。
【００４２】図５は、本発明の第１の実施の形態におけ
るＤＳＰ３とＤＳＰ４の処理手順を示す。
【００４３】図１と図５とにより、ＤＳＰ３とＤＳＰ４
の処理手順を説明する。
【００４４】制御手段１からのスタート制御後、ＤＳＰ
マイクロプログラム部品呼び出し文領域３ａ（図３参
照）の読み込みアドレスを先頭に設定し（５ａ）、ＤＳ
Ｐマイクロプログラム部品呼び出し文領域３ｂ（図３参
照）から１ワード読み込み（５ｂ）、該当の呼び出し文
を実行し（５ｃ）、実行完了後、読み込みアドレスを更
新しながらすべての呼び出し文を実行するまで手順（５
ｂ）と手順（５ｃ）を繰り返す（５ｄ）。そして、すべ
てを実行したら、手順（５ａ）に戻る（５ｅ）。
【００４５】オーディオ処理のときには、手順（５ｅ）
をサンプリング周期と同期させ、処理を行うことができ
る。
【００４６】図６は、本発明の第１の実施の形態におい
てＤＳＰ機能変更をするときの処理手順を示す。
【００４７】図１と図６とにより、ＤＳＰ機能変更をす
るときの処理手順を説明する。
【００４８】ＤＳＰ３またはＤＳＰ４の所定の処理を変
更する場合、制御手段２は、変更後のＤＳＰマイクロプ
ログラム部品１Ａ〜１Ｊのいずれかが格納されたプログ
ラム記憶領域アドレスを判断し（６ａ）、変更対象がＤ
ＳＰ３かＤＳＰ４であるかを判断し、変更対象となる呼
び出し文が格納されているプログラム記憶領域アドレス
を判断し（６ｂ）、手順（６ｂ）のアドレスに手順（６
ａ）のアドレスを組み込んだ呼び出し文を書き込む（６
ｃ）。
【００４９】以上、本発明の第１の実施の形態によれ
ば、制御手段２は、ＤＳＰ３、４の所定の処理を行うた
めのＤＳＰマイクロプログラム部品１Ａ〜１Ｊを２つの
ＤＳＰ３、４に同時に転送することで、ＤＳＰ３、４に
共通のＤＳＰマイクロプログラム部品の設定時間を短縮
することができる。
【００５０】また、所定の処理は呼び出し文という簡単
な命令で構成されるので、ＤＳＰ３、４に個別のマイク
ロプログラムの設定を容易にでき、かつ、呼び出し文の
呼び出しアドレスだけの変更によって、ＤＳＰマイクロ
プログラム部品１Ａ〜１Ｊの組合せ変更による所定の処
理の変更を速やかに行うことができる。
【００５１】図７は、本発明の第２の実施の形態におけ
る機能可変型ＤＳＰ装置２０のブロック図を示す。
【００５２】図７に示すように、この機能可変型ＤＳＰ
装置２０は、デジタル信号処理アルゴリズムを機能別に
分割した１０個のＤＳＰマイクロプログラム部品１Ａ〜
１Ｊが外部装置６から入力手段５に入力する。外部装置
６は、パーソナルコンピュータでも、専用装置でもよ
い。それ以外の構成は、第１の実施の形態と同様であ
り、外部装置６からＤＳＰマイクロプログラム部品１Ａ
〜１Ｊを読み込み、以降は、第１の実施の形態と同様の
動作を行う。
【００５３】図８は、本発明の第２の実施の形態におい
て初期設定をするときの処理手順を示す。
【００５４】図１と図８とにより、この初期設定時の処
理手順を説明する。
【００５５】機能可変型ＤＳＰ装置２０に電源投入後、
または、リセット後、入力手段５から外部装置６のＤＳ
Ｐマイクロプログラム部品１Ａ〜１Ｊが格納された領域
を１ワード読み込み（８ａ）、ＤＳＰ３のプログラム記
憶領域３１とＤＳＰ４のプログラム記憶領域４１に書き
込む（８ｂ）。手順（８ａ）と手順（８ｂ）の動作を、
それぞれアドレスを更新しながら、すべてのＤＳＰマイ
クロプログラム部品１Ａ〜１Ｊのすべて領域について行
う（８ｃ）。次に、ＤＳＰ３の所定の処理をＤＳＰマイ
クロプログラム部品１Ａ〜１Ｊの組合せによって構成し
た呼び出し文を、ＤＳＰ３内のプログラム記憶領域３１
に書き込む（８ｄ）。同様に、ＤＳＰ４の所定の処理を
ＤＳＰマイクロプログラム部品の組合せによって構成し
た呼び出し文を、ＤＳＰ４内のプログラム記憶領域４１
に書き込む（８ｅ）。そして、ＤＳＰ３とＤＳＰ４をス
タートさせる（８ｆ）。
【００５６】ＤＳＰ３、ＤＳＰ４の処理手順および制御
手段２による機能変更時の処理手順は、第１の実施の形
態における図５と図６と同様である。
【００５７】以上、本発明の第２の実施の形態によれ
ば、ＤＳＰの所定の処理を行うためのＤＳＰマイクロプ
ログラム部品１Ａ〜１Ｊが機能可変型ＤＳＰ装置２０の
外の外部装置６にあっても、制御手段２が、２つのＤＳ
Ｐ３、４に同時に転送することで、ＤＳＰ３、４に共通
のＤＳＰマイクロプログラム部品１Ａ〜１Ｊの設定時間
を短縮することができる。
【００５８】また、ＤＳＰマイクロプログラム部品１Ａ
〜１Ｊが、外部装置６にあることで、機能可変型ＤＳＰ
装置２０による機能的制限を受けることなく、パーソナ
ルコンピュータなどにより、多数のＤＳＰマイクロプロ
グラム部品１Ａ〜１Ｊから、使用するＤＳＰマイクロプ
ログラム部品だけを編集することができる。
【００５９】また、第１の実施例と同様に、所定の処理
は呼び出し文という簡単な命令で構成されるので、ＤＳ
Ｐ個別のマイクロプログラムの設定を容易にでき、か
つ、呼び出し文の呼び出しアドレスだけの変更によっ
て、ＤＳＰマイクロプログラム部品１Ａ〜１Ｊの組合せ
変更による所定の処理の変更を速やかに行うことができ
る。
【００６０】なお、第１と第２の実施の形態では、本発
明の機能可変型ＤＳＰ装置について説明したが各処理動
作を手順として機能可変型ＤＳＰの制御方法とし同様の
効果を得ることができ、また、各処理動作を機能可変型
ＤＳＰの制御プログラムとしパソコンなどで容易に実施
することもできる。
【００６１】さらに、第１と第２の実施の形態で説明し
たＤＳＰプログラム部品およびＤＳＰは、この実施の形
態に限定することなく任意の数とすることができる。
【００６２】
【発明の効果】以上のように本発明は、デジタル信号処
理アルゴリズムを機能別に分割した複数のＤＳＰマイク
ロプログラム部品の組合せによって所定の処理を行い、
複数のＤＳＰへのマイクロプログラムの設定時間を短縮
することができ、また、所定の処理の変更時にＤＳＰマ
イクロプログラムの組合せ変更を速やかにすることがで
きる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における機能可変型
ＤＳＰ装置のブロック図
【図２】呼び出し文の一般的なマイクロプログラムの構
造を示す図
【図３】図１に示すＤＳＰのプログラム記憶領域を示す
図
【図４】本発明の第１の実施の形態において初期設定を
するときの処理手順を示す図
【図５】本発明の第１の実施の形態におけるＤＳＰの処
理手順を示す図
【図６】本発明の第１の実施の形態においてＤＳＰ機能
変更をするときの処理手順を示す図
【図７】本発明の第２の実施の形態における機能可変型
ＤＳＰ装置のブロック図
【図８】本発明の第２の実施の形態において初期設定を
するときの処理手順を示す図
【図９】従来のＤＳＰ装置のブロック図
【符号の説明】
１ 記憶手段 ２ 制御手段 ３、４ ＤＳＰ ５ 入力手段 ６ 外部装置 １０、２０ 機能可変型ＤＳＰ装置 ２１、２２ 制御手段とＤＳＰとを接続するポート ３１、４１ プログラム記憶領域 ３ａ ＤＳＰマイクロプログラム部品領域 ３ｂ ＤＳＰマイクロプログラム部品呼び出し文領域

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 デジタル信号処理アルゴリズムを機能別
    に分割した複数のＤＳＰマイクロプログラム部品が記憶
    される記憶手段と、前記ＤＳＰマイクロプログラムを実
    行して、前記ＤＳＰマイクロプログラム部品のＤＳＰ機
    能を実現する複数の演算手段とを備え、前記記憶手段に
    記憶されているすべての前記ＤＳＰマイクロプログラム
    部品が前記複数の演算手段に同時に転送され、前記演算
    手段は、転送された前記ＤＳＰマイクロプログラム部品
    が任意に選択実行または選択変更されることを特徴とす
    る機能可変型ＤＳＰ装置。
  2. 【請求項２】 デジタル信号処理アルゴリズムを機能別
    に分割した複数のＤＳＰマイクロプログラム部品が予め
    定めた外部装置から入力される入力手段と、前記ＤＳＰ
    マイクロプログラムを実現して、前記ＤＳＰマイクロプ
    ログラム部品のＤＳＰ機能を実現する複数の演算手段と
    を備え、前記入力手段に入力するすべての前記ＤＳＰマ
    イクロプログラム部品が前記演算手段に同時に転送さ
    れ、前記演算手段は、転送された前記ＤＳＰマイクロプ
    ログラム部品が任意に選択実行または選択変更されるこ
    とを特徴とする機能可変型ＤＳＰ装置。
  3. 【請求項３】 デジタル信号処理アルゴリズムを機能別
    に分割した複数のＤＳＰマイクロプログラム部品が記憶
    される記憶手段から、すべての前記ＤＳＰマイクロプロ
    グラム部品が複数の演算手段に同時に転送されるステッ
    プと、転送された前記ＤＳＰマイクロプログラム部品が
    任意に選択実行または選択変更されるステップとを有す
    ることを特徴とする機能可変型ＤＳＰの制御方法。
  4. 【請求項４】 デジタル信号処理アルゴリズムを機能別
    に分割した複数のＤＳＰマイクロプログラム部品が予め
    定めた外部装置から入力される入力手段から、すべての
    前記ＤＳＰマイクロプログラム部品が複数の演算手段に
    同時に転送されるステップと、転送された前記ＤＳＰマ
    イクロプログラム部品が任意に選択実行または選択変更
    されるステップとを有することを特徴とする機能可変型
    ＤＳＰの制御方法。
  5. 【請求項５】 デジタル信号処理アルゴリズムを機能別
    に分割した複数のＤＳＰマイクロプログラム部品が記憶
    される記憶手段から、すべての前記ＤＳＰマイクロプロ
    グラム部品が複数の演算手段に同時に転送されるステッ
    プと、転送された前記ＤＳＰマイクロプログラム部品が
    任意に選択実行または選択変更されるステップとを有す
    ることを特徴とする機能可変型ＤＳＰ制御プログラム。
  6. 【請求項６】 デジタル信号処理アルゴリズムを機能別
    に分割した複数のＤＳＰマイクロプログラム部品が予め
    定めた外部装置から入力される入力手段から、すべての
    前記ＤＳＰマイクロプログラム部品が複数の演算手段に
    同時に転送されるステップと、転送された前記ＤＳＰマ
    イクロプログラム部品が任意に選択実行または選択変更
    されるステップとを有することを特徴とする機能可変型
    ＤＳＰ制御プログラム。
JP2002012029A 2002-01-21 2002-01-21 機能可変型ｄｓｐ装置およびその制御方法およびその制御プログラム Pending JP2003216420A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002012029A JP2003216420A (ja) 2002-01-21 2002-01-21 機能可変型ｄｓｐ装置およびその制御方法およびその制御プログラム
US10/315,834 US7013381B2 (en) 2002-01-21 2002-12-10 Function-variable type digital signal processing apparatus, and method of and program for controlling the same
AU2002325577A AU2002325577A1 (en) 2002-01-21 2002-12-30 Function-variable Type Digital Signal Processing Apparatus, and Method of and Program for Controlling the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002012029A JP2003216420A (ja) 2002-01-21 2002-01-21 機能可変型ｄｓｐ装置およびその制御方法およびその制御プログラム

Publications (1)

Publication Number Publication Date
JP2003216420A true JP2003216420A (ja) 2003-07-31

Family

ID=19191717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002012029A Pending JP2003216420A (ja) 2002-01-21 2002-01-21 機能可変型ｄｓｐ装置およびその制御方法およびその制御プログラム

Country Status (3)

Country Link
US (1) US7013381B2 (ja)
JP (1) JP2003216420A (ja)
AU (1) AU2002325577A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008197825A (ja) * 2007-02-09 2008-08-28 Oki Electric Ind Co Ltd データ処理システム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4312103B2 (ja) * 2004-05-31 2009-08-12 パナソニック株式会社 音響装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376752A (en) * 1993-02-10 1994-12-27 Korg, Inc. Open architecture music synthesizer with dynamic voice allocation
JP3171361B2 (ja) * 1994-05-06 2001-05-28 ヤマハ株式会社 Ｄｓｐプログラミング装置
JPH0869305A (ja) 1994-08-31 1996-03-12 Fuji Electric Co Ltd 制御演算装置
US7272703B2 (en) * 1997-08-01 2007-09-18 Micron Technology, Inc. Program controlled embedded-DRAM-DSP architecture and methods
US6158018A (en) * 1997-11-25 2000-12-05 Philips Semiconductor, Inc. Integrated circuit including patching circuitry to bypass portions of an internally flawed read only memory and a method therefore
US6088785A (en) * 1998-04-15 2000-07-11 Diamond Multimedia Systems, Inc. Method of configuring a functionally redefinable signal processing system
EP1050810A1 (en) * 1999-05-03 2000-11-08 STMicroelectronics SA A computer system comprising multiple functional units
JP2001209575A (ja) 2000-01-27 2001-08-03 Mitsubishi Electric Corp 信号処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008197825A (ja) * 2007-02-09 2008-08-28 Oki Electric Ind Co Ltd データ処理システム

Also Published As

Publication number Publication date
US7013381B2 (en) 2006-03-14
AU2002325577A1 (en) 2003-08-07
US20030140215A1 (en) 2003-07-24

Similar Documents

Publication Publication Date Title
JP3032747B2 (ja) オンチッププログラミング能力を有する埋め込みフラッシュメモリを備えたマイクロコンピュータ、および埋め込みフラッシュメモリにデータをプログラムする方法
JPH08106375A (ja) 信号処理演算器
JPH10254696A (ja) プロセッサ及び情報処理装置
JP3563768B2 (ja) Ｒｏｍプログラム変更装置
TWI470644B (zh) 具有可重新組態之靜態隨機存取記憶體（ｓｒａｍ）之晶片上系統
JP2003216420A (ja) 機能可変型ｄｓｐ装置およびその制御方法およびその制御プログラム
US7200703B2 (en) Configurable components for embedded system design
JP4771287B2 (ja) 信号処理装置に実行させる信号処理モジュール
US20110271078A1 (en) Processor structure of integrated circuit
JP3738134B2 (ja) デジタル信号処理装置
JP4388643B2 (ja) マルチチャンネル信号処理装置
JP4867412B2 (ja) 半導体集積回路及び音響信号処理装置
JPS6339928B2 (ja)
JPS61282946A (ja) プログラマプルコントロ−ラ
JPH05224711A (ja) プログラマブルコントローラの制御方法
JPH0517595B2 (ja)
JPS62209650A (ja) メモリアクセスシステム
JPH02181231A (ja) データ処理装置
JPH08202582A (ja) マイクロプロセッサのデータ転送装置
JPH04268925A (ja) マイクロプロセッサ
JPH0581443A (ja) １チツプマイクロコンピユータ
JPS6361333A (ja) 命令制御装置
JP2005025459A (ja) コンピュータ装置
JP2001297014A (ja) 信号処理装置及びその方法
JP2005056033A (ja) レジスタ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328