JP2005025459A - コンピュータ装置 - Google Patents
コンピュータ装置 Download PDFInfo
- Publication number
- JP2005025459A JP2005025459A JP2003189617A JP2003189617A JP2005025459A JP 2005025459 A JP2005025459 A JP 2005025459A JP 2003189617 A JP2003189617 A JP 2003189617A JP 2003189617 A JP2003189617 A JP 2003189617A JP 2005025459 A JP2005025459 A JP 2005025459A
- Authority
- JP
- Japan
- Prior art keywords
- program
- storage means
- flash memory
- control program
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【課題】データフラッシュメモリをプログラムの記憶に利用できるコンピュータ装置を提供する。
【解決手段】ホストＣＰＵ６によって、デュアルポートＲＡＭ３上に書き込まれた起動プログラムを起動した後、データフラッシュメモリ４の記憶するプログラムを、ランダムアクセスが可能なＲＡＭ５上へ複写し、これをＲＡＭ５から読み出して実行することで、データフラッシュメモリ４をプログラムの記憶領域として利用することが可能である。
【選択図】 図１
【解決手段】ホストＣＰＵ６によって、デュアルポートＲＡＭ３上に書き込まれた起動プログラムを起動した後、データフラッシュメモリ４の記憶するプログラムを、ランダムアクセスが可能なＲＡＭ５上へ複写し、これをＲＡＭ５から読み出して実行することで、データフラッシュメモリ４をプログラムの記憶領域として利用することが可能である。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、コンピュータ装置に関する。
【０００２】
【従来の技術】
従来、コンピュータ装置でフラッシュメモリを利用する場合、ＮＡＮＤ型フラッシュメモリやＡＮＤ型フラッシュメモリに代表されるデータフラッシュメモリは、大容量化が容易であるという利点から、主としてデータ記憶用に利用されている。データフラッシュメモリでは、バーストアクセスによる高速なデータアクセスも可能であるが、所定の単位量毎のデータにアクセスするためプログラムの読み出しには利用できない。そのため、プログラムを読み出すためのフラッシュメモリとしては、ランダムアクセスが可能なＮＯＲ型フラッシュメモリなどのコードフラッシュメモリが利用されている。
【０００３】
コンピュータ装置の動作開始には、起動プログラムと制御プログラムが利用される。ここで、起動プログラムは、コンピュータ装置が起動するときに実行するプログラムで、これによって装置を構成する各部の初期化や設定が行われる。そして、制御プログラムは、コンピュータ装置の動作を実現するためのプログラムで、起動プログラムによって起動した後は、この制御プログラムを実行する。一般的な動作の態様としては、まず、ＣＰＵが、ブートＲＯＭと呼ばれるＲＯＭに記憶された起動プログラムに従って動作を開始し、初期化や設定などの各種の処理を終えた後、コードフラッシュメモリから、装置の機能を実現する制御プログラムを読み出して実行する。そして、このとき利用する各種のデータ格納用にデータフラッシュメモリが利用される。
【０００４】
【発明が解決しようとする課題】
データフラッシュメモリは、安価に大容量の記憶領域を確保できるという利点から、コンピュータ装置においてプログラムの格納に利用したいという要求がある。しかし、コードフラッシュメモリのようなランダムアクセスができないため、プログラムの格納に利用することは困難であった。
【０００５】
そこで、この発明の課題は、データフラッシュメモリをプログラムの記憶に利用できるコンピュータ装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決すべく、請求項１に記載の発明は、プログラムを実行する処理手段と、制御プログラムを記憶する第１記憶手段と、格納するデータに対してランダムアクセスが可能な第２記憶手段と、を備え、前記処理手段は、前記第１記憶手段から読み出した前記制御プログラムを前記第２記憶手段に書き込んだ後、前記第２記憶手段から前記制御プログラムを読み出して実行することを特徴とするものである。
【０００７】
請求項２に記載の発明は、請求項１に記載のコンピュータ装置であって、さらに、起動プログラムを記憶する第３記憶手段、を備え、前記処理手段の行う前記第１記憶手段から読み出した前記制御プログラムの前記第２記憶手段への書き込み動作は、前記起動プログラムに従って行われることを特徴とするものである。
【０００８】
請求項３に記載の発明は、請求項１または請求項２に記載のコンピュータ装置であって、前記第３記憶手段の記憶する前記起動プログラムは、前記処理手段の動作開始前に、装置外部から書き込まれることを特徴とするものである。
【０００９】
請求項４に記載の発明は、請求項１ないし請求項３のいずれかに記載のコンピュータ装置であって、前記処理手段は、前記制御プログラムに従って動作を開始した後、前記第３記憶手段が記憶する前記起動プログラムを消去し、前記第３記憶手段を、装置外部との通信のための一時記憶領域として利用することを特徴とするものである。
【００１０】
請求項５に記載の発明は、請求項１ないし請求項４のいずれかに記載のコンピュータ装置であって、前記第１記憶手段は、データフラッシュメモリを含むことを特徴とするものである。
【００１１】
【発明の実施の形態】
＜装置の構成＞
図１は、この発明の一の実施の形態に係るコンピュータ装置１を備えた携帯電話１０を示す図である。図１の如く、コンピュータ装置１（以下、装置１と略す）は、ＣＰＵ２と、ＣＰＵ２に接続されたデュアルポートＲＡＭ３、データフラッシュメモリ４、およびＲＡＭ５から構成される。そして、携帯電話１０の一の機能、例えばサーバーからの静止画像、動画像および音楽データなど各種データのダウンロードや再生など、を実現する機能を有する。
【００１２】
ＣＰＵ（処理手段）２は、装置１の属する携帯電話１０全体の動作を制御するホストＣＰＵ６と接続され、ホストＣＰＵ６からの命令を受けて装置１全体の動作を制御し、上述したような装置１の機能を実現する。
【００１３】
デュアルポートＲＡＭ（第１記憶手段）３は、装置１の起動と、ホストＣＰＵ６との通信に利用する記憶装置である。
【００１４】
データフラッシュメモリ（第２記憶手段）４は、装置１の機能を実現する制御プログラムと各種データを蓄積する。具体的には、ＮＡＮＤ型フラッシュメモリやＡＮＤ型フラッシュメモリを利用する。このデータフラッシュメモリ４の記憶する制御プログラムを書き換えることで、装置１の動作を修正、変更することが可能である。尚、データフラッシュメモリ４は、図１に示すように装置１に内蔵される態様に限らず、外付けされても構わないし、さらに、装置１から着脱自在な態様であっても構わない。外付け、または着脱自在な態様とすることで、記憶する制御プログラムを容易に修正、または変更することが可能となる。
【００１５】
ＲＡＭ（第３記憶手段）５は、コードフラッシュメモリと同様にランダムアクセスが可能なＳＲＡＭやＳＤＲＡＭなどの記憶装置であり、ＣＰＵ２がデータフラッシュメモリ４に格納されたプログラムを実行するために利用する。
【００１６】
ホストＣＰＵ６は、装置１が構成する携帯電話１０全体の動作を制御する機能を有する。図１には特に図示していないが、ホストＣＰＵ６の属するメイン基板には、装置１の他、各種プログラムおよびデータを格納するＲＡＭやＲＯＭなどの記憶装置、液晶表示装置やスピーカーなどの出力装置、キー、ボタンおよびマイクロフォンなどの入力装置、これらの各装置での機能や通信を実現する処理装置などが接続されている。
【００１７】
＜装置の動作＞
次に、装置１の動作について説明する。
【００１８】
まず、携帯電話１０の電源を入れると、メイン基板上にあるホストＣＰＵ６が動作を開始する。そして、装置１の動作を開始させるに当たって、ホストＣＰＵ６は、まずＣＰＵ２の動作をリセットし、停止状態とする。
【００１９】
次に、ホストＣＰＵ６は、デュアルポートＲＡＭ３に、装置１のＣＰＵ２の動作を規定する起動プログラムを書き込む。そして、ホストＣＰＵ６は、起動プログラムの書き込みを終えると、ＣＰＵ２の停止状態を解除する。
【００２０】
停止状態を解除されたＣＰＵ２は、デュアルポートＲＡＭ３に格納された起動プログラムを読み出して動作を開始する。このとき、起動プログラムには、データフラッシュメモリ４から、ＲＡＭ５への制御プログラムの複写命令が含まれており、ＣＰＵ２は、これに従って、データフラッシュメモリ４に記憶されている制御プログラムをＲＡＭ５へ複写する。
【００２１】
ＲＡＭ５上への制御プログラムの複写と、各部の初期化や設定などの起動プログラムの実行を終えると、これ以降ＣＰＵ２は、制御プログラムをＲＡＭ５上から読み出して実行する。制御プログラムによる動作が開始されると、起動プログラムは不要となるので、起動プログラムは、制御プログラムを実行する過程でデュアルポートＲＡＭ３上から消去される。
【００２２】
装置１は、ホストＣＰＵ６からの命令を受けて動作するため、ＲＡＭ５上の制御プログラムを読み出して動作を開始すると、ホストＣＰＵ６との命令やデータのやり取りといった通信が必要となる。このとき、デュアルポートＲＡＭ３を、通信の一時記憶として利用する。また、データフラッシュメモリ４上には、上述した制御プログラムの他、各種データも格納されており、装置１の動作開始に伴って、これらのデータも利用される。則ち、ＣＰＵ２が、デュアルポートＲＡＭ３を利用してホストＣＰＵ６と通信し、データフラッシュメモリ４から必要なデータを読み出しながら、ＲＡＭ５に複写された制御プログラムを実行することで、装置１に要求される上述したような携帯電話１０の一の機能を実現するのである。
【００２３】
このように、プログラムの実行用に直接利用できないデータフラッシュメモリ４であっても、格納されたプログラムを、ランダムアクセスが可能なＲＡＭ５上へ複写し、このＲＡＭ５から読み出したプログラムを実行することで、プログラムの格納に利用することが可能である。
【００２４】
また、起動時に、データフラッシュメモリ４からＲＡＭ５へプログラムの複写を行うにあたって、従来のように起動プログラムを格納した起動専用のブートＲＯＭを用いず、デュアルポートＲＡＭ３に起動プログラムを書き込んで利用することで、ブートＲＯＭが不要となる上に、デュアルポートＲＡＭ３に書き込む起動プログラムを変更することで、装置１の起動に係る動作を容易に修正または変更することが可能である。
【００２５】
さらに、このデュアルポートＲＡＭ３は、起動後は、装置１のＣＰＵ２とホストＣＰＵ６の間で通信に利用することも可能である。
【００２６】
さらに、また、装置１の動作を規定する制御プログラムを、安価に大容量化が可能なデータフラッシュメモリ４に格納することで、制御プログラムの大容量化が可能となるだけではなく、装置１の動作に必要な各種データの格納に利用することもできる。
【００２７】
【発明の効果】
請求項１に記載の発明によれば、記憶手段から読み出した制御プログラムを、ランダムアクセスが可能な別の記憶手段に書き込んでから、当該制御プログラムの実行を開始することで、プログラムの読み出しに利用できない記憶手段をプログラムの格納のために利用することができる。
【００２８】
請求項２に記載の発明によれば、起動プログラムによって、制御プログラムを別の記憶装置に複写して利用することで、起動プログラムの変更によって複写に係る動作の修正や変更を容易に行うことができる。
【００２９】
請求項３に記載の発明によれば、外部から書き込まれた起動プログラムによって起動することで、起動プログラムを容易に変更することができる。
【００３０】
請求項４に記載の発明によれば、起動後に、起動プログラムを消去し、これを記憶していた記憶手段を、外部と通信するためのバッファ領域として利用することで、起動プログラムを格納する記憶手段および通信用バッファを別々に設ける必要がなく、部品点数を減らすことができる。
【００３１】
請求項５に記載の発明によれば、データフラッシュメモリを記憶手段として利用することで、大容量の制御プログラムを格納する記憶手段を安価に設けることができる。
【図面の簡単な説明】
【図１】この発明の一の実施の形態に係るコンピュータ装置を示す図である。
【符号の説明】
１ コンピュータ装置
２ ＣＰＵ
３ デュアルポートＲＡＭ
４ データフラッシュメモリ
５ ＲＡＭ
６ ホストＣＰＵ
１０ 携帯電話
【発明の属する技術分野】
この発明は、コンピュータ装置に関する。
【０００２】
【従来の技術】
従来、コンピュータ装置でフラッシュメモリを利用する場合、ＮＡＮＤ型フラッシュメモリやＡＮＤ型フラッシュメモリに代表されるデータフラッシュメモリは、大容量化が容易であるという利点から、主としてデータ記憶用に利用されている。データフラッシュメモリでは、バーストアクセスによる高速なデータアクセスも可能であるが、所定の単位量毎のデータにアクセスするためプログラムの読み出しには利用できない。そのため、プログラムを読み出すためのフラッシュメモリとしては、ランダムアクセスが可能なＮＯＲ型フラッシュメモリなどのコードフラッシュメモリが利用されている。
【０００３】
コンピュータ装置の動作開始には、起動プログラムと制御プログラムが利用される。ここで、起動プログラムは、コンピュータ装置が起動するときに実行するプログラムで、これによって装置を構成する各部の初期化や設定が行われる。そして、制御プログラムは、コンピュータ装置の動作を実現するためのプログラムで、起動プログラムによって起動した後は、この制御プログラムを実行する。一般的な動作の態様としては、まず、ＣＰＵが、ブートＲＯＭと呼ばれるＲＯＭに記憶された起動プログラムに従って動作を開始し、初期化や設定などの各種の処理を終えた後、コードフラッシュメモリから、装置の機能を実現する制御プログラムを読み出して実行する。そして、このとき利用する各種のデータ格納用にデータフラッシュメモリが利用される。
【０００４】
【発明が解決しようとする課題】
データフラッシュメモリは、安価に大容量の記憶領域を確保できるという利点から、コンピュータ装置においてプログラムの格納に利用したいという要求がある。しかし、コードフラッシュメモリのようなランダムアクセスができないため、プログラムの格納に利用することは困難であった。
【０００５】
そこで、この発明の課題は、データフラッシュメモリをプログラムの記憶に利用できるコンピュータ装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決すべく、請求項１に記載の発明は、プログラムを実行する処理手段と、制御プログラムを記憶する第１記憶手段と、格納するデータに対してランダムアクセスが可能な第２記憶手段と、を備え、前記処理手段は、前記第１記憶手段から読み出した前記制御プログラムを前記第２記憶手段に書き込んだ後、前記第２記憶手段から前記制御プログラムを読み出して実行することを特徴とするものである。
【０００７】
請求項２に記載の発明は、請求項１に記載のコンピュータ装置であって、さらに、起動プログラムを記憶する第３記憶手段、を備え、前記処理手段の行う前記第１記憶手段から読み出した前記制御プログラムの前記第２記憶手段への書き込み動作は、前記起動プログラムに従って行われることを特徴とするものである。
【０００８】
請求項３に記載の発明は、請求項１または請求項２に記載のコンピュータ装置であって、前記第３記憶手段の記憶する前記起動プログラムは、前記処理手段の動作開始前に、装置外部から書き込まれることを特徴とするものである。
【０００９】
請求項４に記載の発明は、請求項１ないし請求項３のいずれかに記載のコンピュータ装置であって、前記処理手段は、前記制御プログラムに従って動作を開始した後、前記第３記憶手段が記憶する前記起動プログラムを消去し、前記第３記憶手段を、装置外部との通信のための一時記憶領域として利用することを特徴とするものである。
【００１０】
請求項５に記載の発明は、請求項１ないし請求項４のいずれかに記載のコンピュータ装置であって、前記第１記憶手段は、データフラッシュメモリを含むことを特徴とするものである。
【００１１】
【発明の実施の形態】
＜装置の構成＞
図１は、この発明の一の実施の形態に係るコンピュータ装置１を備えた携帯電話１０を示す図である。図１の如く、コンピュータ装置１（以下、装置１と略す）は、ＣＰＵ２と、ＣＰＵ２に接続されたデュアルポートＲＡＭ３、データフラッシュメモリ４、およびＲＡＭ５から構成される。そして、携帯電話１０の一の機能、例えばサーバーからの静止画像、動画像および音楽データなど各種データのダウンロードや再生など、を実現する機能を有する。
【００１２】
ＣＰＵ（処理手段）２は、装置１の属する携帯電話１０全体の動作を制御するホストＣＰＵ６と接続され、ホストＣＰＵ６からの命令を受けて装置１全体の動作を制御し、上述したような装置１の機能を実現する。
【００１３】
デュアルポートＲＡＭ（第１記憶手段）３は、装置１の起動と、ホストＣＰＵ６との通信に利用する記憶装置である。
【００１４】
データフラッシュメモリ（第２記憶手段）４は、装置１の機能を実現する制御プログラムと各種データを蓄積する。具体的には、ＮＡＮＤ型フラッシュメモリやＡＮＤ型フラッシュメモリを利用する。このデータフラッシュメモリ４の記憶する制御プログラムを書き換えることで、装置１の動作を修正、変更することが可能である。尚、データフラッシュメモリ４は、図１に示すように装置１に内蔵される態様に限らず、外付けされても構わないし、さらに、装置１から着脱自在な態様であっても構わない。外付け、または着脱自在な態様とすることで、記憶する制御プログラムを容易に修正、または変更することが可能となる。
【００１５】
ＲＡＭ（第３記憶手段）５は、コードフラッシュメモリと同様にランダムアクセスが可能なＳＲＡＭやＳＤＲＡＭなどの記憶装置であり、ＣＰＵ２がデータフラッシュメモリ４に格納されたプログラムを実行するために利用する。
【００１６】
ホストＣＰＵ６は、装置１が構成する携帯電話１０全体の動作を制御する機能を有する。図１には特に図示していないが、ホストＣＰＵ６の属するメイン基板には、装置１の他、各種プログラムおよびデータを格納するＲＡＭやＲＯＭなどの記憶装置、液晶表示装置やスピーカーなどの出力装置、キー、ボタンおよびマイクロフォンなどの入力装置、これらの各装置での機能や通信を実現する処理装置などが接続されている。
【００１７】
＜装置の動作＞
次に、装置１の動作について説明する。
【００１８】
まず、携帯電話１０の電源を入れると、メイン基板上にあるホストＣＰＵ６が動作を開始する。そして、装置１の動作を開始させるに当たって、ホストＣＰＵ６は、まずＣＰＵ２の動作をリセットし、停止状態とする。
【００１９】
次に、ホストＣＰＵ６は、デュアルポートＲＡＭ３に、装置１のＣＰＵ２の動作を規定する起動プログラムを書き込む。そして、ホストＣＰＵ６は、起動プログラムの書き込みを終えると、ＣＰＵ２の停止状態を解除する。
【００２０】
停止状態を解除されたＣＰＵ２は、デュアルポートＲＡＭ３に格納された起動プログラムを読み出して動作を開始する。このとき、起動プログラムには、データフラッシュメモリ４から、ＲＡＭ５への制御プログラムの複写命令が含まれており、ＣＰＵ２は、これに従って、データフラッシュメモリ４に記憶されている制御プログラムをＲＡＭ５へ複写する。
【００２１】
ＲＡＭ５上への制御プログラムの複写と、各部の初期化や設定などの起動プログラムの実行を終えると、これ以降ＣＰＵ２は、制御プログラムをＲＡＭ５上から読み出して実行する。制御プログラムによる動作が開始されると、起動プログラムは不要となるので、起動プログラムは、制御プログラムを実行する過程でデュアルポートＲＡＭ３上から消去される。
【００２２】
装置１は、ホストＣＰＵ６からの命令を受けて動作するため、ＲＡＭ５上の制御プログラムを読み出して動作を開始すると、ホストＣＰＵ６との命令やデータのやり取りといった通信が必要となる。このとき、デュアルポートＲＡＭ３を、通信の一時記憶として利用する。また、データフラッシュメモリ４上には、上述した制御プログラムの他、各種データも格納されており、装置１の動作開始に伴って、これらのデータも利用される。則ち、ＣＰＵ２が、デュアルポートＲＡＭ３を利用してホストＣＰＵ６と通信し、データフラッシュメモリ４から必要なデータを読み出しながら、ＲＡＭ５に複写された制御プログラムを実行することで、装置１に要求される上述したような携帯電話１０の一の機能を実現するのである。
【００２３】
このように、プログラムの実行用に直接利用できないデータフラッシュメモリ４であっても、格納されたプログラムを、ランダムアクセスが可能なＲＡＭ５上へ複写し、このＲＡＭ５から読み出したプログラムを実行することで、プログラムの格納に利用することが可能である。
【００２４】
また、起動時に、データフラッシュメモリ４からＲＡＭ５へプログラムの複写を行うにあたって、従来のように起動プログラムを格納した起動専用のブートＲＯＭを用いず、デュアルポートＲＡＭ３に起動プログラムを書き込んで利用することで、ブートＲＯＭが不要となる上に、デュアルポートＲＡＭ３に書き込む起動プログラムを変更することで、装置１の起動に係る動作を容易に修正または変更することが可能である。
【００２５】
さらに、このデュアルポートＲＡＭ３は、起動後は、装置１のＣＰＵ２とホストＣＰＵ６の間で通信に利用することも可能である。
【００２６】
さらに、また、装置１の動作を規定する制御プログラムを、安価に大容量化が可能なデータフラッシュメモリ４に格納することで、制御プログラムの大容量化が可能となるだけではなく、装置１の動作に必要な各種データの格納に利用することもできる。
【００２７】
【発明の効果】
請求項１に記載の発明によれば、記憶手段から読み出した制御プログラムを、ランダムアクセスが可能な別の記憶手段に書き込んでから、当該制御プログラムの実行を開始することで、プログラムの読み出しに利用できない記憶手段をプログラムの格納のために利用することができる。
【００２８】
請求項２に記載の発明によれば、起動プログラムによって、制御プログラムを別の記憶装置に複写して利用することで、起動プログラムの変更によって複写に係る動作の修正や変更を容易に行うことができる。
【００２９】
請求項３に記載の発明によれば、外部から書き込まれた起動プログラムによって起動することで、起動プログラムを容易に変更することができる。
【００３０】
請求項４に記載の発明によれば、起動後に、起動プログラムを消去し、これを記憶していた記憶手段を、外部と通信するためのバッファ領域として利用することで、起動プログラムを格納する記憶手段および通信用バッファを別々に設ける必要がなく、部品点数を減らすことができる。
【００３１】
請求項５に記載の発明によれば、データフラッシュメモリを記憶手段として利用することで、大容量の制御プログラムを格納する記憶手段を安価に設けることができる。
【図面の簡単な説明】
【図１】この発明の一の実施の形態に係るコンピュータ装置を示す図である。
【符号の説明】
１ コンピュータ装置
２ ＣＰＵ
３ デュアルポートＲＡＭ
４ データフラッシュメモリ
５ ＲＡＭ
６ ホストＣＰＵ
１０ 携帯電話
Claims (5)
- プログラムを実行する処理手段と、
制御プログラムを記憶する第１記憶手段と、
格納するデータに対してランダムアクセスが可能な第２記憶手段と、
を備え、
前記処理手段は、前記第１記憶手段から読み出した前記制御プログラムを前記第２記憶手段に書き込んだ後、前記第２記憶手段から前記制御プログラムを読み出して実行することを特徴とするコンピュータ装置。 - 請求項１に記載のコンピュータ装置であって、さらに、
起動プログラムを記憶する第３記憶手段、
を備え、
前記処理手段の行う前記第１記憶手段から読み出した前記制御プログラムの前記第２記憶手段への書き込み動作は、前記起動プログラムに従って行われることを特徴とするコンピュータ装置。 - 請求項１または請求項２に記載のコンピュータ装置であって、
前記第３記憶手段の記憶する前記起動プログラムは、前記処理手段の動作開始前に、装置外部から書き込まれることを特徴とするコンピュータ装置。 - 請求項１ないし請求項３のいずれかに記載のコンピュータ装置であって、
前記処理手段は、前記制御プログラムに従って動作を開始した後、前記第３記憶手段が記憶する前記起動プログラムを消去し、前記第３記憶手段を、装置外部との通信のための一時記憶領域として利用することを特徴とするコンピュータ装置。 - 請求項１ないし請求項４のいずれかに記載のコンピュータ装置であって、
前記第１記憶手段は、データフラッシュメモリを含むことを特徴とするコンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003189617A JP2005025459A (ja) | 2003-07-01 | 2003-07-01 | コンピュータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003189617A JP2005025459A (ja) | 2003-07-01 | 2003-07-01 | コンピュータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005025459A true JP2005025459A (ja) | 2005-01-27 |
Family
ID=34187773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003189617A Pending JP2005025459A (ja) | 2003-07-01 | 2003-07-01 | コンピュータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005025459A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007004350A (ja) * | 2005-06-22 | 2007-01-11 | Nec Electronics Corp | 一時使用プログラムの実行方法、マイクロプロセッサシステム、情報処理機器及びプログラム |
-
2003
- 2003-07-01 JP JP2003189617A patent/JP2005025459A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007004350A (ja) * | 2005-06-22 | 2007-01-11 | Nec Electronics Corp | 一時使用プログラムの実行方法、マイクロプロセッサシステム、情報処理機器及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DK1797645T3 (en) | Systems and methods for providing non-volatile memory management in cordless phones | |
| US7490177B2 (en) | System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture | |
| JP3986950B2 (ja) | Ｃｐｕおよびこれを備えた情報処理装置、ｃｐｕの制御方法 | |
| KR101602360B1 (ko) | 시스템 고속 부팅 장치 및 방법 | |
| JPWO2008117520A1 (ja) | メモリコントローラ、不揮発性メモリシステムおよびホスト装置 | |
| JP2004538571A (ja) | アプリケーションおよびファイル用不揮発性記憶装置からブートを行うシステムおよび方法 | |
| JP5422308B2 (ja) | 情報処理装置 | |
| JP2007034581A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP2006172206A5 (ja) | ||
| JP2005025459A (ja) | コンピュータ装置 | |
| US7107407B2 (en) | Arithmetic unit with reduced startup time and method of loading data | |
| JP2009258925A (ja) | 計算機システムおよび計算機システムのメモリ管理方法 | |
| JP4958201B2 (ja) | マイクロコンピュータ | |
| JP2011013836A (ja) | メモリ配置管理装置及びマイクロプロセッサ | |
| KR20090021695A (ko) | 플래쉬 메모리 롤백 시스템 및 그 방법 | |
| JP2002007152A (ja) | ダウンロード方法および装置 | |
| JP2000305771A (ja) | 不揮発性メモリ内蔵マイコンへのソフトウェアローディング方法 | |
| JP2004258935A (ja) | 半導体装置 | |
| JP5034007B2 (ja) | コンピュータ装置 | |
| KR20080028166A (ko) | 휴대형 기기 및 그 메모리제어방법 | |
| JPH08101794A (ja) | ファームウェアのプログラム書き換え方式 | |
| KR20090034225A (ko) | 휴대단말기 및 그 부팅방법 | |
| JP5519191B2 (ja) | 半導体集積回路およびテレビ | |
| JP5685070B2 (ja) | 情報処理装置、およびプログラム | |
| JP4028679B2 (ja) | 揮発性の外部記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A521 | Written amendment |
Effective date: 20081217 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081217 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090519 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |