JPH04268925A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプログラミン
グ方式を採用するマイクロプロセッサの、マイクロプロ
グラム制御の技術に関するものである。

【０００２】

【従来の技術】近年、計算機システムがより複雑化し、
マイクロプログラムにも多機能な処理が求められるよう
になった。

【０００３】そこで、これに応えるために、命令長を増
やし、マイクロ命令種を増加する方式が採用される場合
がある。

【０００４】しかし、この方式によれば、単純にマイク
ロプログラムを格納した場合、制御記憶の容量は増大す
る。

【０００５】そこで、制御記憶の容量の削減のために、
１マイクロ命令の連続する“０”および“１”パターン
部分を短縮する方法でマイクロプログラムの容量を圧縮
するのが一般的であった。

【０００６】また、このような容量削減の技術としては
、特開昭６３−８９３８号公報記載の技術が知られてい
る。この技術によれば、マイクロプログラムを格納した
制御記憶と、マイクロ命令の変更情報を格納した拡張用
制御記憶を同時に読み出し、読みだしたマイクロ命令の
一部を、拡張用制御記憶からのマイクロ命令の変更情報
に置き換えることによってマイクロ命令を変更する。

【０００７】これにより、一部のマイクロ命令パターン
のみが異なる複数のマイクロ命令の統合を可能として、
制御記憶容量の増加を押さえつつ、マイクロ命令種を拡
大し、制御記憶容量を削減している。

【０００８】また、マイクロ命令種を増やさずに、マイ
クロ命令の通常の処理形式を変更させて機能を拡張する
方式が知られている。

【０００９】また、特定のマイクロ命令に対して、拡張
フィールドを付加して、機能拡張を図る技術が知られて
いる。

【００１０】この技術を、図７を用いて説明する。

【００１１】図７は、マイクロプロセッサにおいてマイ
クロプログラムの制御を担うマイクロプログラム制御装
置の従来の構成を示したものである。

【００１２】図中、１はマイクロプログラムを格納する
制御記憶、１５は拡張マイクロ命令を格納する拡張用制
御記憶、１ａは制御記憶１内のマイクロ命令領域、１ｆ
は制御記憶１内のアドレス領域（ＡＤＲ）、１ｈは拡張
用制御記憶内の拡張用マイクロ命令領域、２は制御記憶
１内をアクセスするためのセレクタ（ＳＥＬ）、３は制
御記憶１内のマイクロ命令領域１ａ読み出しパス、４ａ
は制御記憶１内のアドレス領域読み出しパス、５は命令
レジスタのオペランドを基に示される先頭マイクロ命令
アドレス、６は制御記憶１及び拡張用制御記憶１５にマ
イクロプログラムをロードするためのマイクロプログラ
ムロードパス、７は制御記憶１内のアドレス領域１ｆか
らアドレス領域読み出しパス４ａを経由して読み出され
た情報より、次の制御記憶アドレスを生成するアドレス
生成回路（ＡＤＤＲ）、８は制御記憶１内のマイクロ命
令領域１ａから読み出しパス３を経由して読み出された
マイクロ命令を処理するマイクロ命令処理回路、１１は
拡張用制御記憶から拡張用マイクロ命令領域１ｈの内容
を読み出す拡張マイクロ命令パス、１３はマイクロ命令
処理回路８に外部よりデータを取り込むための入力デー
タパス、１４はマイクロ命令処理回路８より外部にデー
タを出力するための出力データパスである。

【００１３】図７において、マイクロ命令領域とアドレ
ス領域と拡張マイクロ命令領域で構成されるマイクロプ
ログラムは、マイクロプログラムロードパス６を経由し
て制御記憶１と拡張用制御記憶１５にそれぞれロードさ
れる。

【００１４】その後、マイクロプログラム実行の第１の
ステップとして先頭マイクロ命令アドレス５によりセレ
クタ２を介して、最初のマイクロ命令が制御記憶１と拡
張用制御記憶１５から選択される。

【００１５】そして、制御記憶１内のマイクロ命令領域
１ａから読み出しパス３を経由して読み出したマイクロ
命令をマイクロ命令処理回路８に送出する。

【００１６】このマイクロ命令によりマイクロ命令処理
回路８は処理を行い、必要なデータを入力データパス１
３より取り込み、出力するデータを出力データパス１４
より出力する。

【００１７】一方、制御記憶１内のアドレス領域１ｆか
らアドレス領域読み出しパス４ａを経由して読み出され
た次の制御記憶アドレスを示すアドレスは、アドレス生
成回路７に送出される。

【００１８】これに基づきアドレス生成回路７は、次の
マイクロ命令アドレスをセレクタ２に送る。

【００１９】そして、これにより、制御記憶１より、次
のマイクロ命令とアドレスを選択し、読みだしたマイク
ロ命令領域１ａのマイクロ命令を、先程と同様に、マイ
クロ命令処理回路８に送出し、第２のマイクロステップ
を行う。また、アドレス領域１ｆの次の制御記憶アドレ
スを示すアドレスについても同様にしてアドレス生成回
路７に送出する。

【００２０】第３マイクロステップ以降についても同様
の処理を行う。

【００２１】ここで、拡張機能を処理する場合は、セレ
クタ２により選択されたアドレスと同じアドレスで拡張
用制御記憶１５内の拡張用マイクロ命令領域１ｈをアク
セスし、拡張用マイクロ命令パターンを拡張マイクロ命
令パス１１に読み出しマイクロ命令処理回路８に送出す
る。

【００２２】マイクロ命令処理回路８は、拡張機能の拡
張用マイクロ命令パターンをも、マイクロ命令領域１ａ
から読みだしたマイクロ命令と同様に処理することによ
り機能拡張が実現される。

【００２３】このようなマイクロプログラム制御装置に
おいて、制御記憶１内のマイクロ命令領域１ａのマイク
ロ命令パターンは、マイクロ命令の一部のフィールドの
みが異なっていて、ほとんど同一の複数のマイクロ命令
で構成されている。

【００２４】また、このような技術として、特開平１−
３１１３２４号公報に記載の技術では、標準マイクロ命
令を格納した第１の制御記憶と拡張マイクロ命令を格納
した第２の制御記憶を持ち、同一アドレスで双方の制御
記憶をアクセスして、特定のマイクロ命令にのみ、拡張
フィ−ルドを付加し、拡張マイクロ命令とすることによ
り機能拡張を実現するものも知られている。

【００２５】また、特開昭６２−１４３１３９号公報記
載の技術では、偶数のアドレスを納める第１の制御記憶
と奇数のアドレスを納める第２の制御記憶で構成し、第
１の制御記憶と第２の制御記憶から同時にマイクロ命令
の読みだしを行い、特定のマイクロ命令のマイクロ命令
長を２倍とすることによって機能の拡張を可能にしてい
る。

【００２６】

【発明が解決しようとする課題】しかし、マイクロ命令
を圧縮して制御記憶に格納する技術によれば、圧縮した
マイクロ命令をマイクロ命令処理回路で伸長し処理しな
ければならない。

【００２７】すなわち、圧縮した各々のマイクロ命令の
長さが異なるため、制御記憶へのロードや、読み出し処
理や、マイクロプログラムの更新が複雑となり、マイク
ロプログラムロードパスやマイクロ命令処理回路が複雑
化し、ハードウェア量の増加や保守性の低下等の問題が
生じる。

【００２８】また、マイクロ命令の通常の処理形式を変
更させて機能を拡張する方式によれば、通常の処理と拡
張処理を並行して処理することができないため、マイク
ロプログラムに制約が加わりプログラムの製作が困難に
なるという問題やマイクロ命令の処理時間が長大化する
という問題があった。

【００２９】また、通常の制御記憶の他に拡張用制御記
憶を追加する方式によれば、常に同一のアドレスで双方
の制御記憶をアクセスするため、変更や拡張用のマイク
ロ命令パターンが必要でないマイクロ命令に対しても拡
張用制御記憶が存在することになり、制御記憶の容量が
増大するという問題があった。

【００３０】そこで、本発明は、さほど制御記憶の容量
を増加することなしに、単一の制御記憶によって、さほ
ど処理を複雑化することなしに多様な処理を実現するこ
とのできるマイクロプロセッサを提供することを目的と
する。

【００３１】

【課題を解決するための手段】前記目的達成のために、
本発明は、複数のマイクロ命令よりなるマイクロプログ
ラムを格納する制御記憶と、制御記憶に格納されたマイ
クロ命令を順次処理し、実行する処理回路とを備えたマ
イクロプロセッサであって、前記制御記憶は、各マイク
ロ命令の次に処理すべきマイクロ命令を指定する第１指
定情報と、次に処理すべきマイクロ命令と組み合わせる
べきマイクロ命令を指定する第２指定情報と、次に処理
すべきマイクロ命令と、これと組み合わせるべきマイク
ロ命令との、組み合わせのパタ−ンを規定するパタ−ン
情報とを、各マイクロ命令に対応して記憶し、前記処理
回路は、順次、前記第１指定情報および第２指定情報に
従って、次に処理すべきマイクロ命令と、これと組み合
わせるべきマイクロ命令とを前記制御記憶より読み出し
、前記パタ−ン情報に従ったパタ−ンで組み合わせ、１
つのマイクロ命令を構成し、これを実行することを特徴
とする第１のマイクロプロセッサを提供する。

【００３２】また、本発明は、前記目的達成のために、
複数のマイクロ命令よりなるマイクロプログラムを格納
する制御記憶と、制御記憶に格納されたマイクロ命令を
順次処理し、実行する処理回路とを備えたマイクロプロ
セッサであって、レジスタを備え、かつ、前記制御記憶
は、次に処理すべきマイクロ命令の前記レジスタへの登
録を指示する登録指示情報と、次に処理すべきマイクロ
命令と前記レジスタに格納されたマイクロ命令との組み
合わせのパタ−ンを規定するパタ−ン情報とを格納し、
前記処理回路は、順次、制御記憶よりマイクロ命令を読
み出し、前記登録指示に従って指示されたマイクロ命令
を前記レジスタに登録し、パタ−ン情報に従って、処理
するマイクロ命令と前記レジスタに登録されたマイクロ
命令を、規定されたパタ−ンで組み合わせ、１つのマイ
クロ命令を構成し、これを実行することを特徴とする第
２のマイクロプロセッサを提供する。

【００３３】また、さらに、本発明は、前記目的達成の
ために、複数のマイクロ命令よりなるマイクロプログラ
ムを格納する制御記憶と、制御記憶に格納されたマイク
ロ命令を順次処理し、実行する処理回路とを備えたマイ
クロプロセッサであって、前記制御記憶は、次に処理す
べき命令の拡張を指示する拡張指示情報と、次に処理す
べき命令の拡張に用いるマイクロ命令を指定する指定情
報と、次に処理すべき命令の拡張のパタ−ンを規定する
パタ−ン情報とを、各マイクロ命令に対応して記憶し、
前記処理回路は、順次制御記憶よりマイクロ命令を読み
出し、指定情報によって指定されたマイクロ命令の一部
または全部を、前記パタ−ン情報に従って、拡張指示情
報によって指示されたマイクロ命令に付加し、マイクロ
命令を拡張し、これを実行することを特徴とする第３の
マイクロプロセッサを提供する。

【００３４】

【作用】本発明に係る第１のマイクロプロセッサによれ
ば、前記処理回路は、順次、前記第１指定情報および第
２指定情報に従って、次に処理すべきマイクロ命令と、
これと組み合わせるべきマイクロ命令とを前記制御記憶
より読み出し、前記パタ−ン情報に従ったパタ−ンで組
み合わせ、１つのマイクロ命令を構成し、これを実行す
る。したがい、制御記憶内の各マイクロ命令の共通部分
を共用することができ、制御記憶の容量を有効に用いな
がら、単一の制御記憶によって多様な処理が実現できる
。

【００３５】また、本発明に係る第２のマイクロプロセ
ッサによれば、前記処理回路は、順次、制御記憶よりマ
イクロ命令を読み出し、前記登録指示に従って指示され
たマイクロ命令を前記レジスタに登録し、パタ−ン情報
にしたがって、処理するマイクロ命令と前記レジスタに
登録されたマイクロ命令を、規定されたパタ−ンで組み
合わせ、１つのマイクロ命令を構成し、これを実行する
。したがい、制御記憶内の各マイクロ命令の共通部分を
共用することができ、制御記憶の容量を有効に用いなが
ら、単一の制御記憶によって多様な処理が実現できる。

【００３６】また、本発明に係る第３のマイクロプロセ
ッサによれば、前記処理回路は、順次制御記憶よりマイ
クロ命令を読み出し、指定情報によって指定されたマイ
クロ命令の一部または全部を、前記パタ−ン情報に従っ
て、拡張指示情報によって指示されたマイクロ命令に付
加し、マイクロ命令を拡張し、これを実行する。すなわ
ち、制御記憶内の他マイクロ命令のパタ−ンを用いて、
マイクロ命令を拡張することができるので、制御記憶の
容量を有効に用いながら、単一の制御記憶によって多様
な処理が実現できる。

【００３７】

【実施例】以下、本発明に係るマイクロプロセッサの一
実施例を説明する。

【００３８】図１に、本実施例に係るマイクイロプロセ
ッサの構成を示す。

【００３９】図中には、説明の明確化のために、本実施
例の特徴部分であるマイクロプログラム制御装置を中心
とした構成のみを示す。マイクロプログラム制御装置は
前述したようにマイクロプロセッサにおいてマイクロプ
ログラムの制御を担うものである。

【００４０】図中、１はマイクロプログラムを格納する
制御記憶、５は命令レジスタのオペランドを基に与えら
れる先頭マイクロ命令アドレス、６は制御記憶１にマイ
クロプログラムをロードするためのマイクロプログラム
ロードパス、８は制御記憶１から読み出されたマイクロ
命令を処理するマイクロ命令処理回路、１３はマイクロ
命令処理回路８に外部よりデータを取り込むための入力
データパス、１４はマイクロ命令処理回路８より外部に
データを出力するための出力データパスである。　　図
１において、マイクロ命令領域とアドレス領域と拡張マ
イクロ命令領域で構成されるマイクロプログラムは、マ
イクロプログラムロードパス６を経由して制御記憶１に
それぞれロードされる。

【００４１】以上の各部は図７を用いて説明した従来の
マイクロプログラム制御装置の構成と同機能部であり、
図７と同一符号を用いて示している。

【００４２】ただし、本実施例においては、制御記憶１
内のマイクロ命令領域１ａのマイクロ命令パターンを共
通するパターン毎にグループ化したフィールドに分割す
る。

【００４３】図中、１ｂ、１ｃ〜１ｄは、これらのフィ
ールド（ＣＳＦ０、ＣＳＦ１〜ＣＳＦｎ）であり、１ｅ
は次に読み出すマイクロ命令の分割したフィールドの構
成を制御するフィールドフラッグ領域（Ｆ）、１ｇは複
数のマイクロ命令アドレスを生成するための追加アドレ
ス領域（Ａ．ＡＤＲ）である。

【００４４】また、２ａは生成した複数のマイクロ命令
アドレスをもとに制御記憶１内を同時にアクセスするた
めの複数セレクタ（ＳＥＬｎ）、３ｂ、３ｃ〜３ｄは分
割したフィールド１ｂ、１ｃ〜１ｄ毎の読み出しパス、
３ｅはフィールドフラッグ領域１ｅを読み出すフィール
ドフラッグ領域読み出しパス、４ｂは追加アドレス領域
１ｇを読み出す追加アドレス領域読み出しパスである。

【００４５】また、７ａは、制御記憶１内のアドレス領
域１ｆと追加アドレス領域１ｇから、アドレス領域読み
出しパス４ａと追加アドレス領域読み出しパス４ｂを経
由して読み出された次の複数の制御記憶アドレスを生成
する複数アドレス生成回路（ＡＤＤＲｎ）であり、９は
読みだされた複数のフィールド１ｂ、１ｃ〜１ｄのパタ
ーンをフィールドフラッグ領域１ｅに従って構成し１個
のマイクロ命令パターンにし、マイクロ命令処理回路８
に送るマイクロ命令制御回路（ＣＴＬ）である。

【００４６】また、１０はフィールドフラッグ領域１ｅ
内登録指示フラッグによるマスク処理のマスクを登録す
る１マイクロ命令長の容量を持つマスクレジスタ、１１
はフィールドフラッグ領域１ｅ内拡張指示フラッグによ
る拡張処理マイクロ命令パターンのための拡張マイクロ
命令パス、１２はマイクロ命令制御回路９からマイクロ
命令処理回路８に送出するマイクロ命令パスである。

【００４７】以下、その動作を説明する。

【００４８】まず、共通するマイクロ命令パターン毎に
グループ化し、各フィールド１ｂ、１ｃ〜１ｄ（ＣＳＦ
０、ＣＳＦ１〜ＣＳＦｎ）に分割したマイクロプログラ
ムをマイクロプログラムロードパス６より制御記憶１に
ロードする。

【００４９】次に、先頭マイクロ命令アドレス５により
制御記憶１内の、いくつかのフィールド１ｂ、１ｃ〜１
ｄ（ＣＳＦ０、ＣＳＦ１〜ＣＳＦｎ）に分割したマイク
ロ命令領域と、次のマイクロ命令領域のフィールドの有
無を示すフィールドフラッグ領域１ｅと、追加アドレス
領域１ｇと、次に実行するマイクロ命令アドレスを示す
アドレス領域１ｆを呼び出す。後述するように、追加ア
ドレス領域１ｇは、次のステップにおいて追加マイクロ
命令の同時読み出しと、次のマイクロ命令アドレスの選
択に用いられる。

【００５０】さて、読み出された先頭のマイクロ命令領
域のマイクロ命令パターンは、マイクロ命令制御回路９
からマイクロ命令処理回路８に送出され、実行される。

【００５１】一方、以降のステップは以下のように行わ
れる。

【００５２】複数アドレス生成回路７ａは、前ステップ
で読みだした、アドレス領域１ｆの内容と追加アドレス
領域１ｇの内容から、次に実行するマイクロ命令のマイ
クロ命令アドレスの生成を行い、また、これと同時に読
みだす追加マイクロ命令の追加マイクロ命令アドレスを
追加アドレス領域１ｇの内容から生成する。

【００５３】そして、生成した複数のアドレスにより、
複数のマイクロ命令パターンを複数セレクタ２ａを介し
て、制御記憶１より読み出し、これを、マイクロ命令制
御回路９に送出する。

【００５４】マイクロ命令制御回路９は、読み出したマ
イクロ命令のフィールドフラッグ領域１ｅの制御に従っ
て、マイクロ命令パターンと、これと同時に読み出した
追加マイクロ命令パターンを１個のマイクロ命令パター
ンに構成し、１個のマイクロ命令としてマイクロ命令処
理回路８に送出する。

【００５５】マイクロ命令処理回路８はこれを実行する
。

【００５６】本実施例においては、このように、あらか
じめ、共通するマイクロ命令パターン毎にグループ化し
、各フィールド１ｂ，１ｃ〜１ｄ（ＣＳＦ０、ＣＳＦ１
〜ＣＳＦｎ）に分割したマイクロプログラムを作成して
おき、複数のマイクロ命令アドレスから複数のマイクロ
命令パターンを呼び出し、マイクロ命令制御回路９にて
、フィールドフラッグ領域１ｅに基づき、組み合わせ、
所望のマイクロ命令を得るようにしたものである。

【００５７】すなわち、これにより、一部のフィールド
のみが異なっている複数のマイクロ命令を、各々のフィ
ールドが、それぞれ異なるパターンの少数のマイクロ命
令に統合して制御記憶に格納することができ、制御記憶
の容量の効率的な利用を可能としている。

【００５８】次に、以上の処理で用いたフィ−ルドトラ
ック領域１ｅについて説明する。

【００５９】図２に、制御記憶内のマイクロ命令の１構
成を示す。

【００６０】１ｅがフィ−ルドフラッグ領域である。

【００６１】１ｅ−１はマスクレジスタ１０に、フィー
ルドフラッグ領域１ｅの各フィールド有効フラッグで示
す、次のマイクロ命令のフィールドのマイクロ命令パタ
ーンを登録指示する登録指示フラッグである。１ｅ−２
は、マスクレジスタ１０のマスクパターンと、フィール
ドフラッグ領域１ｅの各フィールド有効フラッグで示す
次のマイクロ命令のフィールドのマイクロ命令パターン
との、マスク処理を指示するマスク処理指示フラッグで
ある。１ｅ−３は、フィールドフラッグ領域１ｅの各フ
ィールド有効フラッグで示す次のマイクロ命令のフィー
ルドのマイクロ命令パターンを、拡張マイクロ命令パタ
ーンとする拡張指示フラッグである。

【００６２】１ｅ−４は、各フィールド制御フラッグで
あり、前記各フィールド有効フラッグ等をその内に設け
る。

【００６３】なお、図１に示したものと同符号のものは
、同一部であり、その説明は省略する。

【００６４】図２において、フィールドフラッグ領域１
ｅの登録指示フラッグ１ｅ−１は、マイクロ命令中の他
のマイクロ命令と共通するパターンを、マスクレジスタ
１０に登録するために用い、マスク処理指示フラッグ１
ｅ−２は、登録されたパタ−ンを、必要とする箇所で、
マスク処理により、他のマイクロ命令に挿入するために
用いるものである。

【００６５】これにより、マイクロプログラム上で必要
に応じてマスク処理が可能になり、より効率的に制御記
憶を用いることができる。

【００６６】この点については、図３を用いて後に詳述
する。

【００６７】また、拡張指示フラッグ１ｅ−３は、拡張
処理のマイクロ命令パターンの、マイクロプログラムの
必要とする箇所での拡張を可能にするためのものである
。これにより、特定のマイクロ命令を拡張することがで
きる。

【００６８】なお、このマイクロ命令パタ−ンの拡張さ
れた部分は、拡張マイクロ命令パス１１によりマイクロ
命令処理回路に送出される。

【００６９】以上、マイクロプログラム上で必要に応じ
て拡張マイクロ命令処理が可能になり、拡張用制御記憶
を付加しないで拡張機能処理が実現できる。

【００７０】さらに、前記分割したマイクロ命令フィー
ルドを同じ長さに構成し、フィールドフラッグ領域１ｅ
の各フィールド制御フラッグ１ｅ−４にて対象フィール
ド位置を示すポインタで制御することにより、異なるフ
ィールドのマイクロ命令パターンとの制御を可能にし、
フィールド間の移動を容易にしたものである。これによ
り、同じフィールドばかりでなく、異なるフィールドの
マイクロ命令フィールドパターンを使用することができ
、より一層の効率的マイクロプログラムを可能にしてい
る。

【００７１】さらに、追加アドレス領域１ｇに呼び出す
マイクロ命令パターンと同じパターンを構成するアドレ
スを付加することにより、読み出しマイクロ命令パター
ンにパリティエラー等の障害に対して、交代のマイクロ
命令パターンの供給を可能にしている。以上の各点につ
いては、図５を用いて後に詳述する。

【００７２】以下、具体的な例をあげ、制御記憶内のマ
イクロ命令と動作との関係を説明する。

【００７３】図３は、制御記憶内のマイクロ命令の一具
体例を示したものである。

【００７４】また、図４は、図３に示すマイクロ命令を
処理したときのマイクロ命令処理パターンを示すもので
ある。

【００７５】図３に示した例では、マイクロ命令領域を
フィールドＡ、フィールドＢ、フィールドＣで構成する
。

【００７６】また、フィールドフラッグ領域１ｅをＦ１
〜Ｆ５の５ビットで構成する。

【００７７】Ｆ１は登録指示フラッグビット、Ｆ２はマ
スク処理フラッグビット、Ｆ３はフィールドＡ有効ビッ
ト、Ｆ４はフィールドＢ有効ビット、Ｆ５はフィールド
Ｃ有効ビットを示す。本例では拡張指示フラグは用いな
い。

【００７８】追加アドレス領域は、前記追加マイクロ命
令を読みだすための追加マイクロ命令アドレス（ＡＤ１
）と、元の処理に戻るマイクロ命令アドレスを指定する
ためのマイクロ命令アドレス（ＡＤ２）と、アドレス領
域１ｆに示すアドレス以外を次アドレスとする場合に用
いるマイクロ命令アドレス（ＡＤ３）との３アドレスで
構成する。

【００７９】登録指示フラッグビットＦ１およびマスク
処理フラッグビットＦ２は値が“１”のときのみ有効で
あることを示す。

【００８０】また、フィールドＡ有効ビットＦ３、フィ
ールドＢ有効ビットＦ４、フィールドＣ有効ビットＦ５
は、それぞれ、値が“１”のときは、アドレス領域で示
すマイクロ命令アドレスのマイクロ命令領域のフィール
ドが有効であることを、値が“０”のときは、追加アド
レス領域で示すマイクロ命令アドレスのマイクロ命令領
域のフィールドが有効であることを示す。

【００８１】図示した例では、マイクロ命令アドレスは
ＡＤＲ０〜ＡＤＲ４存在し、各マイクロ命令の各フィー
ルドにはマイクロ命令パターンとしてパターンＡ０〜Ａ
４、パターンＢ０〜Ｂ４、パターンＣ０〜Ｃ４を格納し
ている。また、ＡＤ１としてはＡＤＲ０とＡＤＲ１を、
ＡＤ２としては全て“０”が、ＡＤ３としてはＡＤＲ１
Ｘが格納されている。

【００８２】これにより、複数の処理においても、マイ
クロ命令を共用できることになり、制御記憶の効率的な
使用をすることができる。

【００８３】図４は、このマイクロ命令（図３）を処理
した場合に、マイクロ命令処理回路に出力されるマイク
ロ命令パターンをマイクロ命令ステップ毎に示している
。

【００８４】すなわち、まず、先頭マイクロ命令アドレ
スＡＤＲ０が選択された場合、第１ステップとして、マ
イクロ命令アドレスＡＤＲ０のマイクロ命令領域の各フ
ィールドパターン（パターンＡ０、パターンＢ０、パタ
ーンＣ０）をマイクロ命令処理回路に送出する。

【００８５】次に、実行するマイクロ命令アドレスＡＤ
Ｒ１と追加アドレス領域のアドレスＡＤＲ０の示すマイ
クロ命令アドレスの内容（パターンＡ０、パターンＡ１
、パターンＢ０、パターンＢ１、パターンＣ０、パター
ンＣ１）を同時に読み出す。

【００８６】そして、前マイクロ命令の（アドレスＡＤ
Ｒ０）のフィールドフラッグ領域を参照し、フィールド
Ａ有効ビットＦ３の値が“１”、フィールドＢ有効ビッ
トＦ４の値が“０”、フィールドＣ有効ビットＦ５の値
が“０”であることより、パターンＡ１、パターンＢ０
、パターンＣ０を選択し、第２ステップとしてマイクロ
命令処理回路に送出する。

【００８７】第３ステップでは、同様にしてパターンＡ
０、パターンＢ２、パターンＣ０を選択しマイクロ命令
処理回路に送出する処理を行うと共に、登録指示フラッ
グビットＦ１が“１”であることにより、フィールド有
効ビットを参照し、フィールドＢ有効ビットＦ４が“１
”であるので、マスクレジスタ１０にフィールドＡ領域
とフィールドＣ領域に“０”パターンを、フィールドＢ
領域にパターンＢ２を登録する。

【００８８】第４ステップとしては、第２ステップと同
様にしてパターンＡ３、パターンＢ１、パターンＣ１を
選択しマイクロ命令処理回路に送出する。

【００８９】第５ステップでは、やはり同様にしてパタ
ーンＡ１、パターンＢ４、パターンＣ４を選択した後、
マスク処理フラッグビットＦ２が“１”であることによ
り、マスクレジスタ１０に登録してあるマイクロ命令を
、前記選択したパタ−ンでマスク処理を実施する。

【００９０】この結果、第３ステップでマスクレジスタ
に登録したマイクロ命令のうち有意であるのは、フィー
ルドＢ領域のパターンのみであるので、選択されたパタ
ーンＢ４のみがマスクレジスタに登録されていたパター
ンＢ２に変更される。

【００９１】そして、得られたパターンＡ１、パターン
Ｂ２、パターンＣ４のマイクロ命令がマイクロ命令処理
回路に送出される。

【００９２】ところで、元の処理に戻るマイクロ命令ア
ドレスを指定するためのマイクロ命令アドレス（ＡＤ２
）と、アドレス領域１ｆに示すアドレス以外を次アドレ
スとする場合に用いるマイクロ命令アドレス（ＡＤ３）
は、実行中のマイクロプログラミング処理から、他のマ
イクロプログラミング処理内のマイクロ命令を実行して
、元の処理に戻るために用いる。

【００９３】すなわち、たとえば、他の処理からＡＤＲ
０に跳び、ＡＤＲ０のマイクロ命令実行後に、もとの処
理に戻る場合には、ＡＤ２にＡＤＲ０を指定する。複数
アドレス生成回路７ａは、ＡＤ２の指定の有る場合は、
指定されたアドレスＡＤＲ０を発生し、その次ステップ
には、ＡＤＲ０内のＡＤ３に指定されたアドレスＡＤＲ
１Ｘを発生する。

【００９４】図５は、制御記憶内のマイクロ命令の他の
具体例を示したものである。

【００９５】そして、図６は、図５に示したマイクロ命
令を処理したときのマイクロ命令処理パターンを示した
ものである。

【００９６】本例では、マイクロ命令領域を同じ長さの
フィールドＤ、フィールドＥ、フィールドＦで構成し、
フィールドフラッグ領域１ｅをＦ１〜Ｆ４の８ビットで
構成する。

【００９７】Ｆ１は拡張指示フラッグビット（２ビット
）、Ｆ２はフィールドＤポインタ（２ビット）、Ｆ３は
フィールドＥポインタ（２ビット）、Ｆ４はフィールド
Ｆポインタ（２ビット）を示す。

【００９８】追加アドレス領域は第１〜第５の５個のア
ドレスで構成し、第１は前記追加マイクロ命令アドレス
を示し、第２〜第５のアドレスは各フィールドに対応す
る障害発生時の交代用アドレスを示している。

【００９９】特に、第５のアドレスは交代用拡張マイク
ロ命令を示している。

【０１００】ここで、フィールドフラッグ領域１ｅ拡張
指示フラッグビットＦ１の値は、“００”のとき拡張機
能を処理しないことを示し、“００”以外のときアドレ
ス領域で示すマイクロ命令パターンの内、拡張指示フラ
ッグビットＦ１の値で示すフィールドが拡張マイクロ命
令として有効であることを示す。

【０１０１】フィールドＤポインタＦ２、フィールドＥ
ポインタＦ３、および、フィールドＦポインタＦ４の値
は、“００”のとき、アドレス領域のマイクロ命令アド
レスのマイクロ命令領域のフィールドが有効であること
を示し、“００”以外のとき、追加アドレス領域の第１
のアドレスで示すマイクロ命令アドレスのマイクロ命令
領域のポインタが示すフィールドが有効であることを示
す。

【０１０２】図示する例では、マイクロ命令アドレスは
ＡＤＲ５〜ＡＤＲ８あり、各マイクロ命令の各フィール
ドにはマイクロ命令パターンとしてパターンＰ０〜Ｐ５
を格納している。

【０１０３】図６は、図５に示したマイクロ命令を処理
した場合、マイクロ命令処理回路に出力されるマイクロ
命令パターンをマイクロ命令ステップ毎に示したもので
ある。　　すなわち、第１ステップとして、マイクロ命
令アドレスＡＤＲ５のマイクロ命令領域の各フィールド
パターン（パターンＰ０、パターンＰ１、パターンＰ２
）をマイクロ命令処理回路に送出する。マイクロ命令処
理回路はこれを処理する。

【０１０４】そして、次のステップのために、次に実行
するマイクロ命令アドレスＡＤＲ６と追加アドレス領域
の第１のアドレスＡＤＲ５の示すマイクロ命令アドレス
の内容（パターンＰ３、パターンＰ４、パターンＰ５、
パターンＰ０、パターンＰ１、パターンＰ２）と、追加
アドレス領域の第２〜第５のアドレスＡＤＲ７、ＡＤＲ
８の示すマイクロ命令アドレスの内容（パターンＰ１、
パターンＰ０、パターンＰ２、パターンＰ５）を同時に
読み出す。

【０１０５】そして、前マイクロ命令アドレスＡＤＲ５
のフィールドフラッグ領域１ｅを参照し、拡張指示フラ
ッグビットＦ１の値が“１１”、フィールドＤポインタ
Ｆ２の値が“１０”、フィールドＥポインタＦ３の値が
“０１”、フィールドＦポインタＦ５の値が“１１”で
あることより、パターンＰ１、パターンＰ０、パターン
Ｐ２、および、拡張マイクロ命令としてパターンＰ５を
選択し、第２ステップとしてマイクロ命令処理回路に送
出する。

【０１０６】また、もし、読み出したマイクロ命令パタ
ーンにパリティエラー等の不具合がある場合には、各フ
ィ−ルド毎に、追加アドレス領域の第２〜第５のアドレ
スＡＤＲ７、ＡＤＲ８のマイクロ命令パターンをマイク
ロ命令処理回路に送出するようにする。

【０１０７】なお、この図５に示した例では、本例の特
徴を明確にするため、前記ＡＤ２、ＡＤ３についての説
明を省略した。本例においても、ＡＤ２、ＡＤ３の処理
については先に第３図に示した例と同様であるが、拡張
指示フラグビットＦ１は、アドレス領域のアドレスによ
って実行される場合にのみ有効とし、ＡＤ２によって実
行される場合は無効とするよう制御するのが望ましい。

【０１０８】これにより、他の処理との、マイクロ命令
の共用を、より汎用的に行うことができる。

【０１０９】以上説明してきたように、本実施例によれ
ば、マイクロ命令の一部のフィールドのみが異なってい
る複数のマイクロ命令を少数のマイクロ命令に統合する
ことができ、制御記憶の効率的な使用が可能となり、そ
の容量を削減することができる。

【０１１０】また、制御記憶に格納されるマイクロ命令
自体のビット長は一定であるため、さほど処理が複雑化
することがなく、ハ−ドウェア量をさほど増加せること
もない。

【０１１１】また、登録指示フラッグとマスク処理指示
フラッグにより、必要に応じてマイクロ命令パターンを
マスクレジスタに登録し、必要なときマスク処理ができ
るため、効率的かつ簡易なマイクロプログラム制御を可
能にする効果もある。

【０１１２】さらに、マイクロ命令のビット長を変えず
、また、拡張用制御記憶を追加しないで、拡張指示フラ
ッグにより、必要に応じて特定のマイクロ命令のみ拡張
性を持たせ拡張マイクロ命令を処理できる。

【０１１３】さらに、分割したマイクロ命令フィールド
を同じ長さに構成し、フィールドフラッグ領域の各フィ
ールド制御フラッグにて対象フィールド位置を示すポイ
ンタで制御することにより、同じフィールドばかりでな
く、異なるフィールドのマイクロ命令フィールドパター
ンを使用することができ、より一層の制御記憶の効率的
な使用が可能となる。

【０１１４】さらに、追加アドレス領域に呼び出すマイ
クロ命令パターンと同じパターンを構成するアドレスを
付加することにより、読み出しマイクロ命令パターンに
パリティエラー等の障害に対して、交代のマイクロ命令
パターンの供給を可能にすることができ、信頼性を高め
ることができる。

【０１１５】

【発明の効果】以上のように、本発明によれば、さほど
制御記憶の容量を増加することなしに、単一の制御記憶
によって、さほど処理を複雑化することなしに多様な処
理を実現することのできるマイクロプロセッサを提供す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るマイクロプロセッサに
構成を示すブロック図である。

【図２】制御記憶内のマイクロ命令を示す説明図である
。

【図３】制御記憶内のマイクロ命令の第１の具体例を示
す説明図である。

【図４】マイクロ命令パターンの第１の具体例を示す説
明図である。

【図５】制御記憶内のマイクロ命令の第２の具体例を示
す説明図である。

【図６】マイクロ命令パターンの第２の具体例を示す説
明図である。

【図７】従来のマイクロプロセッサ構成を示す説明図で
ある。

【符号の説明】

１　　　　制御記憶 １ａ　　　　マイクロ命令領域 １ｂ　　　　フィールド０領域（ＣＳＦ０）１ｃ　　　
　フィールド１領域（ＣＳＦ１）１ｄ　　　　フィール
ドｎ領域（ＣＳＦｎ）１ｅ　　　　フィールドフラッグ
領域（Ｆ）１ｆ　　　　アドレス領域（ＡＤＲ） １ｇ　　　　追加アドレス領域（Ａ．ＡＤＲ）１ｈ　　
　　拡張マイクロ命令領域 ２　　　　セレクタ（ＳＥＬ） ２ａ　　　　複数セレクタ（ＳＥＬｎ）３ａ　　　　マ
イクロ命令領域読み出しパス３ｂ　　　　フィールド０
領域読み出しパス３ｃ　　　　フィールド１領域読み出
しパス３ｄ　　フィールドｎ領域読み出しパス３ｅ　　
　　フィールドフラッグ領域読み出しパス４ａ　　　　
アドレス領域読み出しパス４ｂ　　　　追加アドレス領
域読み出しパス５　　　　先頭マイクロ命令アドレス ６　　　　マイクロプログラムロードパス７　　　　ア
ドレス生成回路（ＡＤＤＲ）７ａ　　　　複数アドレス
生成回路（ＡＤＤＲｎ）８　　　　マイクロ命令処理回
路 ９　　　　マイクロ命令制御回路（ＣＴＬ）１０　　　
　マスクレジスタ １１　　　　拡張マイクロ命令パス １２　　　　マイクロ命令パス １３　　　　入力データパス １４　　　　出力データパス １５　　　　拡張用制御記憶

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　複数のマイクロ命令よりなるマイクロ
   プログラムを格納する制御記憶と、制御記憶に格納され
   たマイクロ命令を順次処理し、実行する処理回路とを備
   えたマイクロプロセッサであって、前記制御記憶は、各
   マイクロ命令の次に処理すべきマイクロ命令を指定する
   第１指定情報と、次に処理すべきマイクロ命令と組み合
   わせるべきマイクロ命令を指定する第２指定情報と、次
   に処理すべきマイクロ命令と、これと組み合わせるべき
   マイクロ命令との、組み合わせのパタ−ンを規定するパ
   タ−ン情報とを、各マイクロ命令に対応して記憶し、前
   記処理回路は、順次、前記第１指定情報および第２指定
   情報に従って、次に処理すべきマイクロ命令と、これと
   組み合わせるべきマイクロ命令とを前記制御記憶より読
   み出し、前記パタ−ン情報に従ったパタ−ンで組み合わ
   せ、１つのマイクロ命令を構成し、これを実行すること
   を特徴とするマイクロプロセッサ。