JPH02143328A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピュータの制御装置に関し、特にマイクロ
プログラム制御装置に関する。

〔従来の技術〕

従来コンピュータの制御は、その複雑な制御の実現性や
１機能変更の容易性、新機能追加の容易性といった面か
ら、マイクロプログラムによる制御方式が採用されてい
る。

マイクロプログラム制御方式は各命令に対応してデータ
構造（被制御回路）全制御するためのマイクロ命令の集
合がちシ（サブルーチンと考えれｔ−ｆ’ｊい〕、命令
語のオ被し−ションコートニょうて、いずれかのルーチ
ンが選択される。マイクロ命令は解読されて、データ構
造（被制御回路〕各部への制御信号となシ、１ステップ
ごとに新しいマイクロ命令が読み田されてくる。順番に
マイクロプログラム命令を読み出すだけでよいときには
。

アドレスに＋１することで次のマイクロ命令のアドレス
が得られるが、マイクロ命令自体の中に次に実行すべき
マイクロ命令のアドレス金持っている方式もある。ある
マイクロ命令を実行した結果として変化したデータ構造
の内部状態によって制御シーケンスを変更し友いときに
は、この状態情報でアドレスを修飾して次のマイクロ命
令を読み出す。マイクロプログラムはメモリの中に格納
しておく。

このようなマイクロプログラム制御方式において従来の
マイクロプログラム制御装置はひとつのマイクロプログ
ラムによって被制御回路全体を制御する構成となってい
た。

〔発明が解決しようとする課題〕

前述した従来のマイクロプログラム制御装置は。

コンピュータの大型化に伴うその制御の複雑化により、
マイクロ命令語長が増長し、ステップ数が増加してしま
うという欠点がある。

本発明は従来のもののこのような課題を解決しようとす
るもので、マイクロ命令語長を短くでき。

ステップ数も短くできるマイクロプログラム制御装置を
提供するものである。

Ｃ課Ｎを解決するための手段〕 本発明のマイクロプログラム制御装置は。

複数個の被制御回路に対応し、それぞれの被制御回路を
制御するためのマイクロプログラムが格納してある複数
個のマイクロプログラムメモリと。

命令起動時に命令語のオペレーションコード全解読した
アドレス金それぞれのマイクロプログラムメモリに対応
したアドレスレジスタに格納する手段と、特定のマイク
ロプログラムメモリから読み出されたマイクロ命令の特
定の部分に書き込まれているアドレスを他のマイクロプ
ログラムメモリに対応したアドレスレジスタに格納する
手段と。

特定のマイクロプログラムメモリから読み出されたマイ
クロ命令語の特定の部分に条件分岐指示が書き込まれて
いる場合において、それぞれのマイクロプログラムメモ
リから読み出されたマイクロ命令が特定の被制御回路の
状態情報によって条件分岐を行うことにより、それぞれ
のマイクロプログラムメモリに格納されているマイクロ
プログラムが同一の制御シーケンスをとる手段とを含ん
で構成される。

〔実施例〕

次に１本発明について図面を参照して説明する。

第１図は本発明の一実施例の構成図である。

１１は被制御回路ｌの制御を行うためのマイクロプログ
ラムを格納してあるマイクロプログラムメモリ、１２は
マイクロプログラムメモリ１１のアドレスレジスタ、１
３はアドレスレジスタ１２の入力セレクタでアシ、命令
起動時は命令のオペレーションコードを解読したアドレ
スを選択し。

その他の場合は、マイクロプログラムメモリ１１から読
み出されたマイクロ命令語の特定の部分に書き込まれて
いるアドレスを選択する。

１４はマイクロプログラムメモリ１１から読み出された
マイクロ命令語を格納するマイクロ命令レジスタ、１５
はアドレス修飾回路であシ、マイクロプログラムメモリ
１１から読み出され、マイクロ命令レジスタ１４に格納
されたマイクロ命令語の特定の部分に条件分岐指示が書
き込まれている場合に、被制御回路１または被制御回路
２の特定の状態情報によってアドレスレジスタ１２の出
力データを修飾する。

２１は被制御回路２の制御を行うためのマイクロプログ
ラムを格納してあるマイクロプログラムメモリ、２２Ｆ
ｉ、マイクロプログラムメモリ２１のアドレスレジスタ
、２３１１ｍアドレスレジスタ２２０入力セレクタでア
シ、命令起動時にアドレスレジスタ１２に格納されたア
ドレスを選択し、命令が特定のステップから被制御回路
２を用いる場合はマイクロプログラムメモリから読み出
さｎ、マイクロ命令レジスタ１４に格納されているマイ
クロ命令語の特定の部分に書き込壕れているアドレスを
選択し、その他の場合はマイクロプログラムメモリ２１
から読み出されたマイクロ命令語の特定の部分に書き込
まれているアドレスを選択する。

２４はマイクロプログラムメモリ２１のマイクロ命令レ
ジスタ、２５はアドレス修飾回路であシ。

マイクロプログラムメモリ１１から読み出されマイクロ
命令レジスタ１４に格納されたマイクロ命令語の特定部
分に条件分岐指示が書き込まれている場合に、アドレス
修飾回路１５が参照する被制御回路の状態情報と同一の
情報によって、アドレスレジスタ２２の出力データを修
飾する。

命令起動時に命令のオペレーションコードに対応した起
動アドレスが入力セレクタ１３で選択されてアドレスレ
ジスタ１２に格納されると、そのアドレスのマイクロ命
令がマイクロプログラムメモリ１１から読み出される。

読み出されたマイクロ命令が、マイクロ命令レジスタ１
４に格納され。

被制御回路１に制御信号として送られる。それと同ｆｆ
Ｈｃアドレスレソスタ１２に格納されていたアドレスが
アドレスレジスタ２２に格納され、マイクロプログラム
メモリ２１からそのアドレスのマイクロ命令が読み出さ
れる。読み出されたマイクロ命令はマイクロ命令レジス
タ２４に格納され。

被制御回路２に制御信号として送られる。その後は、マ
イクロプログラムメモリ１１のアドレスレジスタ１２の
入力セレクタ１３はマイクロプログラムメモリ１１から
読み出されたマイクロ命令語の特定の部分に書き込まれ
ているアドレスを選択し、アドレスレジスタ１２に格納
して次のマイクロ命令を読み出す。マイクロプログラム
メモリ２１のアドレスレジスタ２２の入力セレクタ２３
は、マイクロプログラムメモリ２１から読み出されたマ
イクロ命令語の特定の部分に書き込まれているアドレス
を選択し、アドレスレジスタ２２に格納して１次のマイ
クロ命令を読み出して命令を実行してゆく。

命令が特定のステップから被制御回路２を用いる場合は
、マイクロプログラムメモリ２１のアドレスレジスタ２
２の入力セレクタ２３は、マイクロプログラムメモリ１
１から読み出されて、マイクロ命令レジスｊ１１４に格
納されているマイクロ命令語の特定の部分に書き込まれ
ているアドレスを選択し、アドレスレジスタ２２に格納
してマイクロプログラムメモリ２１からマイクロ命令を
読み出し、マイクロ命令レジスタ２４に格納して被制御
回路２に制御信号を送シ制御を行う。

マイクロプログラムメモリ１１から読み出されマイクロ
命令レジスタ１４に格納されているマイクロ命令語の特
定の部分に条件分岐指示が書き込まれている場合は、被
制御回路１または被制御回路２の特定の状態情報によっ
て、アドレス修飾回路１５とアドレス修飾回路２５がア
ドレスレジスタ１２とアドレスレジスタ２２の出力ブー
タラ修飾して、読み出すべきマイクロ命令のアドレスを
決定して同一の制御シーケンスをとる。

このようにして種々の命令に対応して被制御回路１をマ
イクロプログラムメモリ１１に格納されているマイクロ
プログラムによって制御し、被制御回路２をマイクロプ
ログラムメモリ２１に格納されているマイクロプログラ
ムによって制御する。

〔発明の効果〕

以上説明したように本発明は、マイクロプログラム制御
方式において、被制御回路全体全特定の制御範囲によっ
て分割した複数個の被制御回路のそれぞれに対応した被
制御回路を制御するためのマイクロプログラムを格納し
てあるマイクロプログラムメモリヲ設け、それぞれのマ
イクロプログラムが命令のオペレーションコードに対応
したアドレスで起動する手段と、特定のマイクロプログ
ラムが他のマイクロプログラムを制御する手段と。

それぞれのマイクロプログラムが同一の被制御回路の状
態情報によって条件分岐を行う手段と全備えることによ
り、それぞれのマイクログログラムのマイクロ命令語長
が短くなシ、命令を実行するステップ数も短くなるとい
う効果がある。

従ってコンピュータの大型化に伴うその制御の複雑化に
よるマイクロ命令語長の増加とステップ数の増加を削減
できる効果がある。

以下余白

【図面の簡単な説明】

第１図は本発明の一実施例の構成図である。 記号の説明＝１１・・・マイクロプログラムメモリ。 １２・・・アドレスレジスタ、１３・・・入力セレクタ
。 １４・・・マイクロ命令レジスタ、４１５・・・アドレ
ス修飾回路、２１・・・マイクロプログラムメモリ、２
２・・・アドレスレジスタ、２３・・・入力セレクタ、
２４・・・マイクロ命令レジスタ、２５・・・アドレス
修飾回路。 下 シスタ 被＋１ｌｌｌヱ回路２

Claims (1)

【特許請求の範囲】
1. １、複数個の被制御回路に対応し、それぞれの被制御回
   路を制御するためのマイクロプログラムが格納してある
   複数個のマイクロプログラムメモリと、命令起動時に命
   令語のオペレーションコードに対応したアドレスをそれ
   ぞれのマイクロプログラムメモリに対応したアドレスレ
   ジスタに格納する手段と、特定のマイクロプログラムメ
   モリから読み出されたマイクロ命令語の特定の部分に書
   き込まれているアドレスを他のマイクロプログラムメモ
   リに対応したアドレスレジスタに格納する手段と、特定
   のマイクロプログラムメモリから読み出されたマイクロ
   命令語の特定の部分に条件分岐指示が書き込まれている
   場合において、それぞれのマイクロプログラムメモリか
   ら読み出されたマイクロ命令が特定の被制御回路の状態
   情報によって条件分岐を行うことにより、それぞれのマ
   イクロプログラムメモリに格納されているマイクロプロ
   グラムが同一の制御シーケンスをとる手段とを含むこと
   を特徴とするマイクロプログラム制御装置。