JPH0869305A - 制御演算装置 - Google Patents

制御演算装置

Info

Publication number
JPH0869305A
JPH0869305A JP20627594A JP20627594A JPH0869305A JP H0869305 A JPH0869305 A JP H0869305A JP 20627594 A JP20627594 A JP 20627594A JP 20627594 A JP20627594 A JP 20627594A JP H0869305 A JPH0869305 A JP H0869305A
Authority
JP
Japan
Prior art keywords
control
control arithmetic
arithmetic unit
program
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20627594A
Other languages
English (en)
Inventor
Satoshi Sakai
敏 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP20627594A priority Critical patent/JPH0869305A/ja
Publication of JPH0869305A publication Critical patent/JPH0869305A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Stored Programmes (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】 【目的】複数制御演算部を備えた制御演算装置におい
て、それぞれの制御演算部において実行される異なる種
類のプログラムとデータテーブルとを、ローダから一回
の操作で格納する。 【構成】ローダL3から、制御演算装置3を構成する個々
の制御演算部31,33が実行すべき命令が格納されるプロ
グラム記憶手段M31,M33 とデータ記憶手段MD31,MD33 の
記憶素子の個別の番地を指定する番地信号を、番地信号
線の複数本からなる同一のアドレスバスABによって伝送
する構成とし、ローダL3からはすべての制御演算部31,3
3 に同一のプログラムとデータテーブルとをロードす
る。個々の制御演算部においては、個別に設定される制
御演算部の番号によって、起動条件を起動条件A,D,I の
中から選択し、選択した起動条件によって、演算プログ
ラムPA3 、シーケンス制御プログラムPS3 、入出力通信
制御プログラムPC3 の内の一つのプログラムを実行す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、化学、製鉄、水処理な
どのプラントの制御を行う複数の制御演算部を備えた制
御演算装置に関する。
【0002】
【従来の技術】図5の(a) に、制御演算装置の制御対象
の一例として、液体RQ1 を所定温度に加熱し、加熱した
液体RQ1 を送り出すプラントを示す。図において、TKは
バルブV1を経て注入される液体RQ1 のタンクであり、液
体RQ1 はヒータHTで所定温度に加熱され、ポンプPM1 で
バルブV3を経て次の行程に送られる。液体RQ1 の温度の
制御は、温度センサTHの出力に応じてヒータHTに流れる
蒸気の流量を増減するように、バルブV2の開度を制御し
て行い、液体RQ1 の流入量の制御は、液面スイッチQLで
液面位を検出し、検出された液面位に応じてバルブV1を
開閉することによって行う。このプラントの制御を行う
ためには、液の温度を測定する温度計TH、流量を測定す
る流量計FLなどを設置し、これらの測定器からのアナロ
グデータを処理し、バルブの開度を算定するアナログ的
処理が必要である。また、ポンプの始動停止やバルブの
開閉を決められた順序で行うシーケンス制御が必要であ
る。さらに、バルブを算出された開度に制御するために
デジタル化さたデータを処理して、バルブの操作機を駆
動するサーボモータを制御することも必要とされる。図
5の(b) はこの様なプラントの制御に使用される制御演
算装置の一例を表したブロック図である。図において、
1は制御演算装置であり、制御演算装置1は制御演算手
段C1、プログラム記憶手段MP1 、データ記憶手段MD1 、
入出力回路IO1、ローダインターフェースLIF1とからな
る。プログラム記憶手段MP1 には、アナログデータの処
理やサーボモータの制御に必要とされる演算を主として
行うプログラムPAと、シーケンス制御を主として行うプ
ログラムPSと、外部の装置との交信のための通信制御制
御を行うプログラムPCと、共通的な処理や、それぞれの
プログラムに共通して使用されるプログラムPMが格納さ
れている。この制御演算装置1は図5の(a) に示した制
御の内、温度、流量などのアナログ量に基づく制御はプ
ログラムAPを、シーケンス制御はプログラムPSを、デー
タの入出力制御はプログラムPCを制御演算手段C1が実行
することにより行われる。この制御演算装置1のプログ
ラム記憶手段MP1 へのプログラムの格納には、ローダと
称する制御演算装置へのプログラムの書き込みやプログ
ラムの修正を行い、また制御演算手段が持っている情報
を読み出して表示する装置が使用される。図において、
L1がローダであり、ローダL1は制御演算装置1のローダ
インターフェースLIF1を介して制御演算装置1の内部と
交信する。
【0003】小規模な制御対象や、演算内容が簡単なシ
ステムを対象とする制御の場合は、図5の(b) に示した
様な制御演算装置によって十分目的を達成することがで
きる。ところが制御対象の規模が拡大してデータ量が増
え、演算内容が複雑化し、早いデータ処理速度が要求さ
れるようになると、この例の様な1個の制御演算手段に
よっては対応が不可能になる。そこで一つの解決方法と
して、制御内容に応じて、目的別に制御演算手段を備え
た制御演算装置が使用されるようになった。
【0004】図6に上述の制御演算装置(以下の説明で
は単に制御演算装置と略記する)の一例を示す。図にお
いて、2は制御演算装置であり、制御演算装置2は制御
演算部21、22、23とからなる。ABは制御演算部21,22,23
の内部を構成する記憶手段などの要素の番地指定をする
信号線からなるアドレスバスであり、DBは制御演算部2
1,22,23の相互で交信するデータを伝送するデータ線か
らなるデータバスであり、CBは制御演算部21,22,23の相
互での交信を秩序正しく行うための制御信号を伝送する
線からなるコントロールバスである。
【0005】制御演算部21は制御演算手段C21 とプログ
ラム記憶手段MP21とデータ記憶手段MD21と入出力回路IF
21とからなる。プログラム記憶手段MP21には演算処理プ
ログラムPA2 と共通プログラムPM2 が格納されており、
データ記憶手段MD21には、演算処理プログラムPA2 を実
行するにあたって予め必要なデータとしての起動条件A
と、プログラムの実行時に参照されるデータ群からなる
データテーブルDAが格納されており、制御演算手段C21
は起動条件A に従って、データテーブルDAを参照しつつ
これらのプログラムを実行し、演算プログラムPA2 に記
述された、主としてアナログ関係のデータの処理やサー
ボモータを制御するための演算を行う。入出力回路IF21
は、アドレスバスAB、データバスDB、コントロールバス
CBを経由して入出力する信号を伝送する回路である。
【0006】制御演算部22は、制御演算手段C22 とプロ
グラム記憶手段MP22とデータ記憶手段MD22と入出力回路
IF22との構成要素からなり、プログラム記憶手段MP22に
格納されているプログラムの内容とデータ記憶手段MD22
に格納されているデータの内容とが、制御演算部21のプ
ログラム記憶手段MP21に格納されているプログラムの内
容とデータ記憶手段MD21に格納されているデータの内容
とそれぞれに異なる点を除き、制御演算部22を構成する
各要素は制御演算部21を構成する同名の要素と同一の構
造と機能を有するものであるので各要素の説明は省略す
る。プログラム記憶手段MP22にはシーケンス制御プログ
ラムPS2 と共通プログラムPM2 が格納されており、デー
タ記憶手段MD22には起動条件S とデータテーブルDSとが
格納されている。制御演算手段C22 は、起動条件S に従
って、データテーブルDSを参照しつつ、プログラム記憶
手段PA22の内容を実行することによって、制御対象のシ
ーケンス制御制御を行う。
【0007】制御演算部23は、制御演算手段C23 とプロ
グラム記憶手段MP23とデータ記憶手段MD23と入出力回路
IF23とプロセスインターフェースPI2 とからなる。制御
演算部23を構成する要素は制御演算部21を構成する同名
の要素と同一の構造と機能を有するものであるので同名
の要素についての説明は省略する。プロセスインターフ
ェースPI2 は制御演算装置2と図外の制御対象との間の
データの交信を中継する回路である。プログラム記憶手
段MP23にはプロセスインターフェースPI2 を介して行う
外部との交信を制御するプログラムPC2 が格納されてお
り、データ記憶手段MD23には交信制御プログラムPC2 の
起動条件C と、このプログラムの実行時に参照されるデ
ータテーブルDCとが格納され、他の制御演算部から入出
力回路IF23を経由して伝送された外部に出力すべきデー
タや、外部からプロセスインターフェースPI23を経由し
て入力されたデータが格納される入出力データ領域IOD3
が確保されている。制御演算手段C23 は通信制御プログ
ラムPC23を実行することによって、外部からのデータ記
憶手段MD23へのデータの書き込みを制御し、内部の他の
制御演算部からデータ記憶手段MD23に書き込まれたデー
タをプロセスインターフェースPI2 を介して出力する。
【0008】L2は制御演算装置2へのプログラムの格納
をし、制御演算装置2が有するデータを読みだ出して表
示をするなどの機能を有する、ローダと呼ばれるマンマ
シーンインターフェースとしての装置であり、以下の説
明ではローダという名称を使用する。ローダL2は制御演
算手段CL2 とプログラム記憶手段MPL2とデータ記憶手段
MDL2と入出力回路IFL2とからなる。プログラム記憶手段
MPL2には制御演算装置2に格納すべきプログラムやデー
タを作成することを支援するプログラムを含むプログラ
ムが格納されており、データ記憶手段MDL2には制御演算
装置2に格納すべき作成されたプログラムやデータを格
納する領域が用意されている。
【0009】ローダL2で作成されたプログラムとデータ
とは次に説明するとおりにして制御演算装置2に格納さ
れる。ローダL2は、先ず制御演算装置2の内の制御演算
部21との交信状態を確立し、制御演算部21へのプログラ
ムとデータを格納する。次いで、制御演算部22との交信
状態を確立し、制御演算部22へのプログラムとデータを
格納する。最後に、制御演算部23との交信状態を確立
し、制御演算部23へのプログラムとデータを格納する。
【0010】制御演算装置2においては、データ量が多
く複雑な内容の演算は制御演算部21において行い、シー
ケンス制御は制御演算部22て行い、外部との交信は制御
演算部23にて行う。各制御演算部間の交信は各制御演算
部内部で行うデータの処理量に比較してはるかに少ない
ので、各制御演算部は同一時点を見ると平行して異なる
処理をしている場合が多く、従って単独の制御演算手段
によって処理する装置に比較し数倍の速度での制御が可
能となる。
【0011】図7はローダL2から見た、複数の制御演算
部を区別する方法を示した図である。図において、2は
制御演算装置、21,22,23は制御演算部、L2はローダ、AB
はアドレスバスであって図5に示した同符号のものと同
一である。アドレスバスABはA0〜An-1のn本の番地信号
を伝達する信号線とAU0 とAU1 の符号で示された上位の
2本の番地を伝達する信号線からなる。A0〜An-1のn本
の番地信号線は、制御演算部21,22,23それぞれの内部に
ある記憶手段の番地を指定する番地指定用の信号線であ
り、この信号線で指定される番地の範囲を、それぞれの
制御演算部内部で見た場合は、0番地ないし(2のn乗
─ 1)番地となる。上位の番地信号線AU0 とAU1 と
を使用すると、上述の0番地ないし(2のn乗 ─
1)番地をさらに4倍の4個のブロックに分けて指定す
ることができ、ローダL2は信号線AU0 とAU1 とを使用し
て、制御演算部21,22,23それぞれを異なる番地に配列さ
れているものとして区別する。
【0012】
【発明が解決しようとする課題】前述の制御演算装置に
よれば、制御対象から要求される制御演算内容を、類別
し、制御演算の内容別にそれぞれ専用の制御演算部によ
って処理するので処理内容が多く複雑であっても高速の
リアルタイム処理が可能である。しかし、制御の実行に
当たっては、制御演算装置を構成するそれぞれの制御演
算部に対して、それぞれプログラムを格納し、それぞれ
プログラムの起動条件やプログラムを実行する際に参照
すべきデータテーブルを格納する必要がある。この作業
は類似の作業の繰り返しとなるので実際以上に時間の無
駄が実感され、またプログラムやデータを格納する記憶
手段中での領域に付いて制御演算部ごとの管理が必要で
あるので誤りも生じ易い。
【0013】上述の事情に鑑み、本発明は制御演算装置
において、あたかも単一の制御演算部を有する制御演算
装置のように1回のプログラムやデータの格納で運転を
可能とする制御演算装置を提供することを目的とする。
【0014】
【課題を解決するための手段】前述の目的を達成するた
め、第1の発明によれば、プログラムの記憶手段と、こ
のプログラムを実行する制御演算手段と、データの記憶
手段とからなり、プログラム記憶手段とデータ記憶手段
の内部の記憶素子を番地単位で指定する信号を伝送する
アドレスバスを備え、プログラム記憶手段に格納すべき
プログラムとデータ記憶手段に格納するべきデータとを
外部のローダから格納される、制御演算部を複数個備え
た制御演算装置において、アドレスバスを、制御演算装
置を構成する全ての制御演算部が有するプログラム記憶
手段の同一番地を同時に指定することが可能な構成とす
ることにより、またアドレスバスを、制御演算装置を構
成する全ての制御演算部が有するデータ記憶手段の同一
番地を同時に指定することが可能な構成とすることによ
り、ローダから制御演算装置を構成する全ての制御演算
部に同時に同一のプログラムと、同一のデータと、個別
の制御演算部に対する起動条件を示すデータの全てとを
格納し、それぞれの制御演算部の制御演算手段は、ロー
ダから格納された個別の起動条件に従って、ローダから
格納されたプログラムの中から個別に実行すべきプログ
ラムを選択して実行することを特徴とする。
【0015】また、第2の発明によれば、制御演算装置
を構成する制御演算部を装着すべき箇所に、制御演算部
を装着することにより、この装着された制御演算部によ
って読み取りが可能な、この装着された制御演算部固有
の番号を与える回路を付加し、制御演算装置に装着され
た制御演算部は、この回路から読みだした番号から、こ
の制御演算部に固有の起動条件を選択してプログラムを
実行する構成にすると好適である。
【0016】さらに、第3の発明によれば、制御演算部
の内の一つに通信用インターフェースを設け、制御演算
装置の外部に設置された、制御対象との交信を行う装置
との間で、通信用インターフェースを介してデータの交
信を行う構成にすると好適である。
【0017】
【作用】第1の発明の制御演算装置においては、ローダ
をこの制御演算装置に接続し、ローダからプログラムを
制御演算装置に格納する際に、プログラムを構成する命
令の一つを格納すべきプログラム記憶手段の番地を制御
演算装置に送信すると、制御演算装置を構成する全ての
制御演算部の同一番地のプログラム記憶要素にローダか
らの命令の書き込みが可能となる。この状態で一つの命
令をローダから送信すると同一の命令が、それぞれの制
御演算部のプログラム記憶手段の同一番地に格納され
る。また同様にして、ローダからデータ記憶手段の番地
を送信すると、制御演算装置を構成する全ての制御演算
部の同一番地のデータ記憶要素にローダからのデータの
書き込みが可能となる。この状態で一つのデータをロー
ダから送信すると同一のデータが、それぞれの制御演算
部のデータ記憶手段の同一番地に格納される。それぞれ
の制御演算部の制御演算手段は、ローダから格納された
起動条件の中から、自制御演算手段に対する起動条件を
選択し、この起動条件に従ってプログラムの実行を開始
することにより、自制御演算部のプログラムを実行す
る。
【0018】また、第2の発明の制御演算装置において
は、制御演算装置に、この制御演算装置の構成部分とな
る制御演算部を装着すると、制御演算装置の制御演算部
の装着部分に予め設けられた制御演算部固有の番号を与
える回路が接続され、制御演算部はこの回路が生成する
信号を読み出しし、この番号からデータ記憶手段内にロ
ーダから格納された自制御演算部に対する起動条件を選
択し、この起動条件に従ってローダから自制御演算部の
プログラム記憶手段に格納されたプログラムを実行す
る。
【0019】さらに、第3の発明の制御演算装置におい
ては、制御演算装置の外部に設置された制御対象との交
信を行う装置に送信すべきデータを、制御演算部または
ローダから制御演算装置を構成する通信用インターフェ
ースを有する制御演算部に格納すると、この制御演算部
は通信用インターフェースを介して、ローダから格納さ
れたデータを外部に設置された装置に送信する。また、
外部に設置された制御対象との交信を行う装置に制御対
象から入力されたデータは、通信用インターフェースを
介して通信用インターフェースを有する制御演算部のデ
ータ記憶手段に格納され、この入力されたデータは、制
御演算装置を構成する他の制御演算部またはローダに読
み取られる。
【0020】
【実施例】 (実施例1)図1に本発明による制御演算装置の一実施
例の主要部分を示す。図1の(a) において、3は制御演
算装置であり、この図では、制御演算装置3を構成する
3個の制御演算部の内、制御演算部31と制御演算33およ
び制御演算装置3に接続するローダL3が示されている。
【0021】図に示すとおり、制御演算部31は、制御演
算手段C31 とプログラム記憶手段MP31とデータ記憶手段
MD31と入出力回路IF31とからなる。プログラム記憶手段
MP31には、アナログデータの演算などを主として行う演
算処理プログラムPA3 と、シーケンス制御を主として行
うシーケンス制御プログラムPS3 と、周辺装置への入出
力制御や通信回線を経由して行うデータの交信を制御す
る入出力通信制御プログラムPC3 と、各制御演算部にお
いて共通に使用される基礎的なプログラムからなる共通
プログラムPM3 とが、ローダL3から入出力回路IF31を経
由して格納されている。データ記憶手段MD31には、演算
処理プログラムPA3 を実行するにあたって必要な条件を
与えるデータとしての起動条件A と、シーケンス制御プ
ログラムPS3 を実行するにあたって必要な条件を与える
データとしての起動条件S と、入出力通信制御プログラ
ムPC3 を実行するにあたって必要な条件を与えるデータ
としての起動条件I を格納する領域と、演算処理プログ
ラムPA3 の実行にあたって参照されるデータからなるデ
ータテーブルDAと、シーケンス制御プログラムPS3を実
行するにあたって参照されるデータからなるデータテー
ブルDSと入出力通信制御プログラムPC3 を実行するにあ
たって参照されるデータからなるデータテーブルDIとを
格納する領域とが設けられている。起動条件A,S,I は制
御演算装置3の始動に先立ってローダL3からロードさ
れ、データテーブルDA,DS,DIは制御演算装置3の始動に
先立ってローダL3からロードされデータと、命令の実行
中に作成されるデータあるいは外部から入力されるデー
タとをその内容とする。
【0022】制御演算部33は、制御演算手段C33 とプロ
グラム記憶手段MP33とデータ記憶手段MD33と入出力回路
IF33とプロセスインターフェースIP3 とからなり、制御
演算部31を構成する各要素と同名の構成要素は、制御演
算部31を構成する各要素と同一の構造と機能を有するも
のであり、制御演算部33はデータ記憶手段MD33の中に、
制御演算装置3の外部と入出力されるデータの領域IOD3
が設けられている点と、プロセスインターフェースIP3
を有する点を除いては、制御演算部31と同一の構造を有
する。また図1の(b) に示されている制御演算部32は制
御演算部31と同一の構造を有するので図1の(a) におい
ては省略されている。
【0023】同じく、図1の(a) において、L3はローダ
であり、ローダL3は制御演算手段CL3 とプログラム記憶
手段MPL3と、データ記憶手段MDL3と、入出力回路IFL3
と、入力装置IL3 と表示装置DP3 とからなる。入力装置
IL3 は手動による操作信号や手動によって作成されるプ
ログラムやデータを入力し、また作成済のプログラムや
データを入力する装置であり、表示装置DP3 は入力装置
IL3 介して行われる操作の内容を表示したり、入力装置
IL3 を介して行われる指令信号に基づいて、ローダL3や
制御演算装置3が有するデータを表示する装置である。
制御演算手段CL3はプログラム記憶手段MPL3に格納され
ているローダ用プログラムを実行することにより、入力
装置IL3 と表示装置DP3 に関する上述の動作を行い、ま
た入力装置IL3 から入力される制御演算装置3の各制御
演算部に格納すべきプログラムと、起動条件を示すデー
タと、プログラムの実行時に参照されるデータからなる
データテーブルとをデータ記憶手段MDL3に格納し、入力
装置IL3 からの操作信号に基づいて、記憶手段MDL3に格
納された内容を入出力回路IFL3を経由して、制御演算装
置3を構成するそれぞれの制御演算部に格納する。
【0024】図1の(b) は、ローダL3から制御演算装置
3にプログラムおよびデータをロードする場合の番地指
定の方法を示した図である。図において、L3はローダ、
31,32,33は制御演算部、ABはアドレスバスであって、図
1の(a) に示した同符号のものと同一である。アドレス
バスABはn本の番地信号線A0〜An-1と、番地信号線AU0
と番地信号線AU1 とからなり、アドレスバスABは制御演
算部31,32,33のそれぞれのプログラム記憶手段とデータ
記憶手段との記憶要素を指定するアドレスバスに接続さ
れている。従って、ローダL3から見た一つの記憶手段の
番地はそれぞれの制御演算部の記憶手段に一つづつ存在
する。例えば、ローダL3から番地信号の0番地をアドレ
スバスABを経由して送信し、データとして数値の1をデ
ータバスDB(図1の(a) を参照)に出力すると、制御演
算部31,32,33全ての記憶手段の0番地にデータの1が格
納される。プログラム記憶手段とデータ記憶手段とは、
アドレスバスABを構成する番地信号線を異なる組み合わ
せで接続することによって、異なる番地の記憶領域とし
て区別する。
【0025】以上に説明した機構によって、ローダL3か
らは同一の時点で並列に演算処理プログラムPA3 、シー
ケンス制御プログラムPS3 、通信入出力制御プログラム
PC3、共通プログラムPM3 がそれぞれの制御演算部3i (i
は2桁目符号を表す数の1〜3)のプログラム記憶手
段MP3iに格納され、また起動条件A ,D,Iとデータテーブ
ルDA,DS,DIとがデータ記憶手段MD3iに格納される。
【0026】制御演算部31によるプログラムの実行は次
に説明するとおりに行われる。制御演算装置3が始動す
ると、制御演算部31の制御演算手段C31 は制御演算部31
に予め与えられている制御演算部の区別を表す番号によ
って起動条件A をデータ記憶手段MD31の中から検索し、
この起動条件A が示す番地によって、演算処理プログラ
ムPA3 の実行に入る。演算処理プログラムPA3 の実行中
に共通プログラムPM3の実行が必要な部分があれば共通
プログラムPM3 のなかの必要なサブルーチンをコールし
て実行する。またプログラムの実行に必要なデータはデ
ータテーブルDAを参照することによって得られる。制御
演算部32、制御演算33によるプログラムの実行も制御演
算部31によるプログラムの実行と同様に、制御演算部32
においては起動条件S を参照することから、制御演算部
33においては起動条件I を参照することから始まる。各
制御演算部によるデータバスDBを使用するデータの交信
は、コントロールバスCBを経由して行われる制御演算部
相互の調停信号によってデータの混信が発生しないよう
に制御される。
【0027】制御演算部3iで処理されたデータを制御演
算装置3の外部に出力する場合は、制御演算部3iから出
力すべきデータを制御演算部33の入出力データ領域MD33
内の入出力データ領域IOD3に格納する。制御演算部33
は、入出力通信制御プログラムPC3 によってこの出力領
域に格納されたデータをプロセスインターフェースIP3
を介して外部に出力する。外部からのデータはプロセス
インターフェースIP3 を経由して先ず入出力データ領域
MD33の、制御演算部3iごとに区分された入出力データ領
域IOD3に格納される。入力されたデータは、制御演算部
33がコントロールバスCBを経由して発信する読み取りを
促す信号を入力された制御演算部3iによって読み取ら
れ、制御演算部3iのデータ記憶手段MD3iの所定入力デー
タ領域に格納されプログラムの実行にあたって参照され
る。例えば、制御演算部33の入出力データ領域IOD3の制
御演算部31に割り当てられた領域にデータが格納される
と、制御演算部33はコントロールバスCBを経由して制御
演算部31に入力データの読み取りを促す信号を送り、入
出力データ領域IOD3にある入力データをデータバスDBに
出力する。制御演算部31は、入力データの読み取りを促
す信号を受けると、他の仕事に優先してデータバスDB上
にある制御演算部33からの入力データを入力し、データ
記憶手段MD31の入力データ領域に格納する。
【0028】図2は制御演算部3iに、この制御演算部の
番号i を与える回路を示した図である。図2の(a) は制
御演算部3iの内部に設けられた番号設定回路CRN1と他の
部分の関係を示した図であり図では番号1が設定された
場合が示されている。図において、R1,R2 は抵抗であ
り、各抵抗の一方の端子は制御演算部を動作させる直流
電源の正極Vcc (この極の電位が2値信号の値1の基準
電位を与える)に接続され、抵抗R0の他の端子はスイッ
チS0に、抵抗R1の他の端子はスイッチS1に接続されてい
る。スイッチS0とS1の抵抗に接続されない側の端子は直
流電源の負極GND(この極の電位が2値信号の値0の基
準電位を与える)に接続されている。抵抗R0とスイッチ
S0の接続点からは、2進数の最小桁を与える信号が出力
されて制御演算手段C31 の入力回路PIN の端子P0に入力
され、抵抗R1とスイッチS1の接続点からは、2進数の2
桁目を与える信号が出力されて入力回路PIN の端子P1に
入力される。スイッチS0,S1 が開放した状態では、端子
P0,P1 に入力される信号はともに電圧Vcc で与えられる
信号値の1になり、スイッチS0,S1 が閉路した状態で
は、信号SN0,SN1 はともに電圧GND で与えられる信号値
の0になる。図示の状態はスイッチS1は閉路され、スイ
ッチS0が開路しているので、端子P0に入力される信号は
1となり、端子P1に入力される信号は0になるので、制
御演算手段C3i にこの信号が読み取とられることによっ
て、制御演算部に2進数の01、即ち十進数の1が番号
として与えられる。制御演算部3iを構成する他の部分に
付いては図1に示した同名の部分と同一であるので説明
を省略する。
【0029】図2の(b) は、制御演算部3iの内部に番号
設定回路を設けない場合の番号設定回路CRN2を示した図
であり、図において、3iは図1の(a) に示した制御演算
部3iと同一のものであり、番号設定回路CRN2は、抵抗R2
と着脱自在な接続端子C1とからなり、制御演算装置3
(図1の(a) を参照)の制御演算部3iを装着する回路部
分に設けられる。R2は一端が制御演算装置3の直流電源
の正極Vcc に接続され他の端子が着脱可能な接続端子C1
に接続された抵抗であり、接続端子C1の抵抗R1に接続さ
れない側の端子は直流電源の負極GND に接続されてい
る。接続端子C1の抵抗R2に接続する端子からは2値信号
の値1が、電源GND に接続する端子からは2値信号の値
0が出力されるので、制御演算部がこの回路に装着され
ると制御演算の端子P0には、接続端子C1から2値信号の
値1が入力され、端子P1には、2値信号の0が入力され
る。この信号が示すデータが制御演算部に読み取られる
とこの値が制御演算部の番号を与え、装着された制御演
算部3iが制御演算部31として確定する。
【0030】図3に図2に示した番号設定回路CRN1また
はCRN2から番号を入力した後の制御演算部3i(図1の
(a) を参照)の動作を示す。図3の(a) は制御演算部3i
の始動後の動作を表したフローチャートであり、図に示
すとおり制御演算部3iは始動すると、処理F1において、
番号設定回路CRN1またはCRN2から入力回路PIN に入力さ
れている番号を表す信号を読み込む。処理F2において入
力した番号から起動条件を選択し、起動条件に従って以
後のプログラムの実行をする。例えば処理F1において読
み込んだ番号が1ならば、この制御演算部は31となり、
読み込んだ数値の1から起動条件A の先頭番地が格納さ
れているデータ記憶手段の番地を算出し、起動条件A を
読み込む命令から実行に入る。図3の(b) は、制御演算
部31の命令実行の遷移を示した図であり、起動条件A か
ら演算プログラムPA3 の実行に入ると、制御演算部31は
演算プログラムPA3 からコールされる共通プログラムPM
3 のプログラムを実行したり、あるいはデータテーブル
DAの内容を参照しつつ演算プログラムPA3 を実行する。
他の制御演算部32,33 における動作も上述した制御演算
部31の動作と同様な機構によって行われるので説明を省
略する。
【0031】本実施例においては、制御演算部31,32,33
のすべてに、自制御演算部において実行されないプログ
ラムも格納されるのであるが、プログラムが必要とする
記憶手段中の記憶容量は、共通プログラムが占める部分
が大半であり、実行されないプログラムの領域による記
憶手段の外形の増加はないか、無視できる程度であり、
価格の増加分についてもないか、無視できる程度であ
る。 (実施例2)図4に本発明の他の実施例を示す。図に於
いて、4は制御演算装置であり、制御演算装置4は制御
演算部34と図1に示した制御演算部31,32 と同一の図外
の制御演算部とからなる。制御演算部34は通信用インタ
ーフェースIC4 を有する点を除き図1に示した制御演算
部33と同一の構成である。A1とA2とは、制御演算装置4
の外部に設置されている制御対象への制御信号を出力
し、制御対象からの情報を入力するプロセスインターフ
ェース装置である。プロセスインターフェース装置A1は
制御演算手段CA1 、プログラム記憶手段MPA1、通信用イ
ンターフェースICA1、プロセスインターフェースIPA1と
からなり、プロセスインターフェースIPA1を経由して入
出力される図外の制御対象との交信データを通信用イン
ターフェースICA1を経由して制御演算部4と交信する。
プロセスインターフェースA2は、制御演算手段CA2 、プ
ログラム記憶手段MPA2、通信用インターフェースICA2、
プロセスインターフェースIPA2とからなり、これらの構
成要素はプロセスインターフェースA1の同名の構成要素
と同一仕様のものであり、プロセスインターフェースA2
は、図外の制御対象が異なる点を除き、プロセスインタ
ーフェースA1と同様な機能を有する。
【0032】制御演算装置4を構成する各制御演算部あ
るいは図外のローダからプロセスインターフェース装置
A1,A2 に接続する制御対象に出力されるデータは、デー
タ記憶手段MD34の入出力データ領域IOD4に格納された
後、通信用インターフェースIC4 を介して出力され、プ
ロセスインターフェース装置A1,A2 に接続する制御対象
からのデータは、通信用インターフェースIC4 を介して
入出力データ領域IOD4に格納された後、制御演算部ある
いはローダによって読み取られる。
【0033】
【発明の効果】以上に説明したとおり、第1の発明にお
いては、プログラムの記憶手段と、このプログラムを実
行する制御演算手段と、データの記憶手段とからなり、
プログラム記憶手段とデータ記憶手段の内部の記憶素子
を番地単位で指定する信号を伝送するアドレスバスを備
え、プログラム記憶手段に格納すべきプログラムとデー
タ記憶手段に格納するべきデータとを外部のローダから
格納される、制御演算部を複数個備えた制御演算装置に
おいて、アドレスバスを、制御演算装置を構成する全て
の制御演算部が有するプログラム記憶手段の同一番地を
同時に指定することが可能な構成とすることにより、ま
たアドレスバスを、制御演算装置を構成する全ての制御
演算部が有するデータ記憶手段の同一番地を同時に指定
することが可能な構成とすることにより、ローダから制
御演算装置を構成する全ての制御演算部に同時に同一の
プログラムと、同一のデータと、個別の制御演算部に対
する起動条件を示すデータの全てとを格納する。制御演
算装置を構成するそれぞれの制御演算部の制御演算手段
は、ローダから格納された個別の起動条件に従って、ロ
ーダから格納されたプログラムの中から個別に実行すべ
きプログラムを選択して実行する。
【0034】従って、第1の発明によれば、複数の制御
演算部において実行すべき異なるプログラムを、複数の
制御演算部の個々に格納する必要がなく、一回の操作で
格納が可能な、あたかも一台の制御演算部からなる制御
演算装置の様に取扱が便利な、制御演算装置が提供され
る。また、第2の発明によれば、制御演算装置を構成す
る制御演算部を装着すべき箇所に、制御演算部を装着す
ることにより、この装着された制御演算部によって読み
取りが可能な、この装着された制御演算部固有の番号を
与える回路が付加されていて、制御演算装置に装着され
た制御演算部は、この回路から読み出した番号から、こ
の制御演算部に固有の起動条件を選択してプログラムを
実行するので、同一の仕様で製作された制御演算部を制
御演算装置の目的別に製作された回路部分に装着するの
みで、それぞれの異なる目的の動作をする、製作する上
で、また管理をする上で便利な制御演算装置が提供され
る。
【0035】さらに、第3の発明によれば、制御演算部
の内の一つに通信用インターフェースを設け、制御演算
装置の外部に設置された、制御対象との交信を行う装置
との間で、通信用インターフェースを介してデータの交
信を行うので、ローダからプログラムをロードしデータ
の入出力を行うシステムにおいて、制御や監視が可能な
制御対象の範囲を通信用インターフェースを介して通信
可能な範囲にまで拡大した制御演算装置が提供される。
【図面の簡単な説明】
【図1】本発明による制御演算装置の一実施例の図であ
り、(a) は複数制御演算部を備えた制御演算装置のブロ
ック図、(b) はローダと、制御演算装置を構成する制御
演算部との間のアドレスバスの接続関係を表した図
【図2】図1に示した制御演算装置において、制御演算
部の番号設定回路を示した図であり、(a) は制御演算部
の内部に番地設定回路がある形式の番地設定回路の回路
図、(b) は制御演算部の外部に番地設定回路がある形式
の番地設定回路の回路図
【図3】制御演算部による命令の実行開始の機構を説明
した図であり、(a) は命令の実行開始時の動作を表すフ
ローチャート、(b) はプログラムの実行の遷移を表した
【図4】本発明の他の実施例を表した図
【図5】従来の一台の制御演算部からなる制御演算装置
の例を示した図であり、(a) は制御対象を示した図、
(b) は制御演算装置と、この装置へのプログラムのロー
ドを行うローダとを表した図
【図6】従来の制御演算装置の一例のブロック図
【図7】図6に示した制御演算装置のローダと、制御演
算装置を構成する制御演算部との間のアドレスバスの接
続関係を示した図
【符号の説明】
3 制御演算装置 31,32,33 制御演算部 C31,C32,C33 制御演算手段 MP31,MP32,MP33 プログラム記憶手段 MD31,MD32,MD33 データ記憶手段 PA3 演算プログラム PS3 シーケンス制御プログラム PC3 入出力通信制御プログラム PM3 共通プログラム IF31,IF32,IF33 入出力回路 IP3 プロセスインターフェース L3 ローダ AB アドレスバス DB データバス CB コントロールバス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G06F 15/16 420 S

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】プログラムの記憶手段と、このプログラム
    を実行する制御演算手段と、データの記憶手段とからな
    り、プログラム記憶手段とデータ記憶手段の内部の記憶
    素子を番地単位で指定する信号を伝送するアドレスバス
    を備え、プログラム記憶手段に格納すべきプログラムと
    データ記憶手段に格納するべきデータとを外部のローダ
    から格納される、制御演算部を備えた制御演算装置にお
    いて、 アドレスバスを、制御演算装置を構成する全ての制御演
    算部が有するプログラム記憶手段の同一番地を同時に指
    定することが可能な構成とすることにより、またアドレ
    スバスを、制御演算装置を構成する全ての制御演算部が
    有するデータ記憶手段の同一番地を同時に指定すること
    が可能な構成とすることにより、ローダから制御演算装
    置を構成する全ての制御演算部に同時に同一のプログラ
    ムと、同一のデータと、個別の制御演算部に対する起動
    条件を示すデータの全てとを格納し、それぞれの制御演
    算部の制御演算手段は、ローダから格納された個別の起
    動条件に従って、ローダから格納されたプログラムの中
    から個別に実行すべきプログラムを選択して実行するこ
    とを特徴とする制御演算装置。
  2. 【請求項2】請求項1に記載の制御演算装置において、
    制御演算装置を構成する制御演算部を装着すべき箇所
    に、制御演算部を装着することにより、この装着された
    制御演算部によって読み取りが可能な、この装着された
    制御演算部固有の番号を与える回路を付加し、制御演算
    装置に装着された制御演算部は、この回路から読みだし
    た番号から、この制御演算部に固有の起動条件を選択し
    てプログラムを実行することを特徴とする制御演算装
    置。
  3. 【請求項3】請求項1に記載の制御演算装置において、
    制御演算部の内の一つに通信用インターフェースを設
    け、制御演算装置の外部に設置された、制御対象との交
    信を行う装置との間で、通信用インターフェースを介し
    てデータの交信を行うことを特徴とする制御演算装置。
JP20627594A 1994-08-31 1994-08-31 制御演算装置 Pending JPH0869305A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20627594A JPH0869305A (ja) 1994-08-31 1994-08-31 制御演算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20627594A JPH0869305A (ja) 1994-08-31 1994-08-31 制御演算装置

Publications (1)

Publication Number Publication Date
JPH0869305A true JPH0869305A (ja) 1996-03-12

Family

ID=16520631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20627594A Pending JPH0869305A (ja) 1994-08-31 1994-08-31 制御演算装置

Country Status (1)

Country Link
JP (1) JPH0869305A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7013381B2 (en) 2002-01-21 2006-03-14 Matsushita Electric Industrial Co., Ltd. Function-variable type digital signal processing apparatus, and method of and program for controlling the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7013381B2 (en) 2002-01-21 2006-03-14 Matsushita Electric Industrial Co., Ltd. Function-variable type digital signal processing apparatus, and method of and program for controlling the same

Similar Documents

Publication Publication Date Title
CA1242031A (en) Programmable controller with function chart interpreter
CA1139002A (en) Microprogrammed programmable controller
JPH0869305A (ja) 制御演算装置
JPH11110033A (ja) 制御装置の制御機能のシミュレーション方法
KR920005227B1 (ko) 프로그램어블 콘트롤러
JPS6219904A (ja) マイクロプロセツサを用いた制御装置
JPS5999529A (ja) デ−タ転送の制御方法および装置
JP3916253B2 (ja) プログラム記憶式制御装置に対する命令から成るユーザープログラムを生成かつ記憶するための方法およびプログラム記憶式制御装置の作動方法
JP2002163003A (ja) 制御プログラム作成装置および制御プログラム作成方法ならびに記録媒体
KR880001648B1 (ko) 수치제어장치
JPH07182013A (ja) プログラマブルロジックコントローラへ結合した入力/出力モジュールを識別する方法及び装置
JP3102486B2 (ja) ディジタル保護リレーの解析装置
JPH0916220A (ja) 入出力表示装置
JPH0614330B2 (ja) マイクロプロセツサ装置
JP2001034330A (ja) 制御情報表示入力装置およびその制御方法
JP3541383B2 (ja) 入出力装置及び入出力装置を持つプロセス制御システム
JPH0969001A (ja) 操作表示器
JPS5987509A (ja) プログラマブルコントロ−ラ
JP2000214921A (ja) 表示装置
JP3111911B2 (ja) マイクロプロセッサ搭載装置
JPH0895610A (ja) プログラマブルコントローラ
JP2581214B2 (ja) 論理シミュレータ
JPS59119413A (ja) プログラマブルコントロ−ラ
JPS5818726A (ja) リセツト方式
JPH07219608A (ja) プロセス制御装置