JPS6361333A - 命令制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はロジックＬＳＩ等の命令制御方式に係り、特に
複数の命令を組合わせて新規な命令全増設するのに好適
な回路構成法に関する。

〔従来の技術〕

マイクロコンピュータ等のロジックＬＳＩで内部動作を
マイクロプログラム制御しているものは一般に第２図の
ような回路で構成される。チップ外部より入力された命
令１はＰＬＡ（プログラマブルロジック　アレイＨｐｒ
ｏｇｒａｍａｄｌｅ　ＬｏｇｉｃＡｒ　ｒ　ａｙ）回路
等で構成される命令デコーダ２でデコードされ、その命
令？実行するためのマイクロプログラムの先頭アドレス
３を出力する。マイクロプログラムはＲＯＭ（リード　
オンリー　メモリＨＲｅａｄ　０ｎｌｙ　Ｍｅｍｏｒｙ
）等の記憶装装置４に格納されている。マイクロプログ
ラム内では演算回路８等の内部１理を制御する情報５や
次サイクルで実行すべきマイクロプログラムのアドレス
６等を指定する。ランダムゲート等で構成される制御論
理回路７は情報５をデコードして演算回路８等の制御信
号９を生成する。命令は複数のマイクロプログラムをア
ドレス６によって順次読み出し、それによって演算回路
８等を動作させることによって実行される。なお、この
種のマイクロプログラム制御装置として関連するものに
は例えば特、願昭５６−１０８１４９　等が挙げられる
。

このような構成のロジックＬＳＩで複雑な演算をくり返
し行なう場合、ソフトウェア作成を容易にする方法とし
て、従来より次の２通りの方法がある。

最初の方法は、くり返して実行される一連の演Ｊｆに対
して１つの命令コードを与え、それに対応するマイクロ
プログラムを作成する方法（一般にファームウェア化と
称されるものがこれに対応する）である。この方法は、
複雑な演算全１命令で指定できるのでソフトウェア作成
が容易になる利点の他に、チップ外部から命令を読込む
回数が減り、チップ内での処理で演算実行できるため高
速化できるという利点もある。ところがそのためにマイ
クロプログラムという特殊なプログラムを作成しなけれ
ばならない。このプログラムをユーザに開放するために
は、特別な開発ツールを提供することが必須であり、メ
ーカにとっても大きな負担となる。

一部ユーザが簡単に適用できる方法としては。

一連の演算をサブルーチン化する方法が考えられる。１
１常のロジックＬＳＩではサブルーチンの呼出し、復帰
全命令としてサポートしている。サブルーチン金利用す
れば前述のようにソフトウェア作成は容易となる。しか
しチップ外部のメモリに対するアクセス回数は減らない
ので高速化することは困難である。

シングルチップマイコン等では、この外部メモリの一部
を同一チップ上に構成している。同一チップ上に構成さ
れたメモリへのアクセス時間は短縮化し易いので高速化
に有効である。しかし、アドレス空間、容量共に制限さ
れた状況でソフトウェア作成をすることは困難である。

さらに開発ソフトウェアの保護という面で考えると、サ
ブルーチンを利用する方法はソフトウェアがユーザがア
クセス可能なアドレス空間にあるため対策が困難である
。

〔発明が解決しようとする問題点〕

上記従来技術は、ある複雑な演算をくり返し実行する場
合のソフトウェア作成の容易化という点と、演算実行の
高速化という点を両立されるという配慮はされていなか
った。本発明の目的はこれ？両立させることにある。さ
らに本発明は開発ソフトウェアの保護という問題も解決
しようとしている。

〔間慌点を解決するための手段〕

上記目的は、命令セットの中に通常のサブルーチン呼出
し命令、復帰命令以外に、チップ内に搭載されたメモリ
上に格納されたサブルーチンに対する呼出し命令、復帰
命令を新たに設け、チップ上て命令デコーダと並列に新
設の呼出し命令をデコードしてサブルーチン飛先き番地
全生成する不揮発性ＰＬＡとその出力によって初期値セ
ットされる第２のプログラムカウンタとそのカウンタ出
力によってアドレス指定される不揮発性メモリとｔｉ成
し、命令デコーダへの入力？外部メモリからと内部不揮
発性メモリからとに新設の命令の実行によって切換える
ことによって達成される。さらにソフトウェアの保護に
関しては内蔵の不揮発性素子の読出し書き込みを制限す
ることによって可能となる。

〔作用〕

新設すべき呼出し命令、復帰命令は機能的には通常のサ
ブルーチン呼出し命令、復帰命令と同じである。そのた
めソフトウェア開発時には通常のサブルーチンを用いた
プログラムを作成していく。

プログラム全体が完成した時点で内蔵するサブルーチン
に対応する呼出し命令全新設の呼出し命令に変更し、サ
ブルーチン内の復帰命令？新設の復帰命令に変更すれば
よい。そのためソフトウェアの作成は従来のサブルーチ
ン方式が適用できるため容易であり、かつサブルーチン
本体はチップ内に格納されているため高速化がし易い。

さらにサブルーチンを格納している不揮発性メモリ等に
読出し禁止等の手段を適用すれば、ユーザが直接アクセ
スできるメモリ空間にあるのは新設の呼出し命令だけで
あるから開発したソフトウェアを保護することができる
。

〔実施例〕

以下、本発明の一実施例？第１図により説明する。命令
デコーダ２、マイクロプログラムを格納しておくＲ，Ｏ
Ｍ等の記憶素子４、制御論理回路７゜演算回路８の機能
、構成は従来のマイクロプログラム制御で動作するロジ
ックＬＳＩのもの（第２図）と同じである。チップ内に
格納すべきサブルーチン等は不揮発性メモリ１５に入力
しておく。

命令デコーダ２と並列に、新設した呼出し命令をデコー
ドして次に実行すべき命令の不揮発性メモリ上でのアド
レス１３を生成する不揮発性ＰＬＡ１２を配置する。こ
れは一般にはプログラマブルロジック　デバイス（ｐｒ
ｏｇｒａｍａｂｌｅ　ＬｏｇｉｃＤｅｖｔｃｅ）と称さ
れるアンド（ＡＮＤ）面あるいはオア（ＯＲ）面が不揮
発性メモリと同様に書換え可能なＰＬＡである。命令デ
コーダ２０入力部には外部メモリからの命令１と内部不
揮発性メモリ１５からの命令１１との切換えを行なうセ
レクタ１０を設置する。また不揮発性ＰＬＡ１２の出力
１３によって初期値設定される第２のプログラムカウン
タ１４を設け、その出力で不揮発性メモリ１５の読出し
アドレスを指定する。セレクタ１０は新設の呼出し命令
および復帰命令の実行により切換え動作を行なう。

不＋′４発性ＰＬＡ１２．不揮発性メモリ１５へのデー
タ１込みは別系で行なう。この書込み動作は内部回路の
動作と全く関係なく、現状でもいくつかのシングルチッ
プマイコンで実現されている。

そのため実施例としては説明しないが、この書込み動作
訃よび確認の意味での読出し動作？制御情報により制限
することで、この中に書込まれたデータ（命令）が保護
され、ソフトウェア全体全保護することが可能となる、
このような不揮発性素子の書込み読出し動作を制限する
制御法に関してはすでに５ＥＥＯ社のシングルチップマ
イコン７２７２０等に適用されている。

次に命令実行の動作について簡単に説明する。

外部メモリからの命令１として通常の命令を命令デコー
ダ２へ入力した場合の動作は従来のマイクロプログラム
制御で動作するロジックＬＳＩの動作と同じである。命
令１として新設した呼出し命令が命令デコーダ２に入力
されると、マイクロプログラム制御によって次の動作を
実行する。まずセレクタ１０？、不揮発性メモリ１５の
出力１１？選択する状態とする。また、読出すべき命令
のアドレス？指定するプログラムカウンタを＄２のプロ
グラムカウンタ１４に切換え、不運発性ＰＬＡ１２から
の出力１３を初期値としてセットする。

さらに不揮発性メモリ１５より次に実行すべき命令に２
出し、命令デコーダ２に入力する。以下、順次不ポ発性
メモリ１５より命令全読出し実行していく。

不揮発性メモリ１５から読出した命令１１が新設の復帰
命令であった場合、その命令の実行として次の動作を行
なう。まずセレクタ１０ｉ外部メモリからの値１を選択
する状態とする。また現状使用している第２のプログラ
ムカウンタ１４を通常使用するプログラムカウンタに切
換え、次に実行すべき命令を外部メモリより読出し、命
令デコーダ２に入力する。このようにして命令読出しの
方法？切換える。

外部メモリ上に構成されたソフトウェアで考えら順次読
出した命令で実行した一連の演算は、あたかも新設の呼
出し命令が実行したよって見える。

そのため、この新設の呼出し命令をユーザ定義の命令と
考えることができる。一方、内部不揮発性メモリ１５の
読出し？禁止しておけば、外部メモリ上に構成されたソ
フトウェアを読むだけでは、ソフトウェア全体全把握す
ることはできないのでソフトウェアの保護が可能となる
。

〔発明の効果〕

本発明によれば、既存の命令を組合わせて作った一卓の
処理上１つの命令としてユーザが定義できるので、ソフ
トウェア作成が容易となり、かつその一連の処理はチッ
プ内部のメモリを利用して実行されるので高速化が可能
となる。チップ内部のメモリに格納すべきプログラムは
既在の命令の組合わせであるため、ソフトウェアの作成
は容易である。さらにチップ内部のメモリに対するチッ
プ外部からのアクセスを制限することによってソフトウ
ェア全保護することが可能である。

第１図は本発明の一実施例のブロック構成図、第２図は
従来のマイクロプログラム制御で動作するロジックＬＳ
Ｉのブロック構成図である。

２・・・命令デコーダ、４・・・マイクロプログラム格
納用メモリ、７・・・制御論理回路、８・・・演算回路
、１２・・・不揮発性ＰＬＡ　（ＰＬＤ）、１４・・・
第２プ笛　１　国

Claims (1)

【特許請求の範囲】
1. １、ロジックＬＳＩの命令セットとして、既存のサブル
   ーチン呼出しおよび復帰命令の他に、さらに別のサブル
   ーチン呼出しおよび復帰命令を設け、このサブルーチン
   呼出し命令をデコードしてサブルーチンの先頭アドレス
   を生成する不揮発性の論理素子とその出力値を初期値と
   して動作する第２のプログラムカウンタとその出力値に
   より動作する命令群を格納する不揮発性メモリとを設け
   たことを特徴とする命令制御装置。