JPS59128638A - メモリ保護方式 - Google Patents
メモリ保護方式Info
- Publication number
- JPS59128638A JPS59128638A JP58002833A JP283383A JPS59128638A JP S59128638 A JPS59128638 A JP S59128638A JP 58002833 A JP58002833 A JP 58002833A JP 283383 A JP283383 A JP 283383A JP S59128638 A JPS59128638 A JP S59128638A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- indicator
- program
- memory area
- memory protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はメモリ保護方式に関するものである。
（背景技術）
従来、メモリ保護はメモリ領域を適当な大きさに分割し
く例えば２ＫＢ単位）、分割された領域毎にメモリフェ
ッチキーとメモリライトキーを割付け、一方命令又は入
出力装置がメモリアクセス１−る場合、メモリアクセス
キーを与え、割付けられたメモリキーとメモリアクセス
キーを比較し一致した場合のみメモリアクセスが可能で
あるという方法が代表的な方法であった。
く例えば２ＫＢ単位）、分割された領域毎にメモリフェ
ッチキーとメモリライトキーを割付け、一方命令又は入
出力装置がメモリアクセス１−る場合、メモリアクセス
キーを与え、割付けられたメモリキーとメモリアクセス
キーを比較し一致した場合のみメモリアクセスが可能で
あるという方法が代表的な方法であった。
このメモリ保護の目的は複数のプログラムがメモリ上に
あった場合、プログラム相互間の干渉を防ぐことが主な
目的であった。
あった場合、プログラム相互間の干渉を防ぐことが主な
目的であった。
ところが近年コンピュータ犯罪が増加し、コンピュータ
セキュリティの強化の要求が高まっている。コンピュー
タセキュリティの立場で従来のメモリ保護方式を評価す
ると、保護したいプログラムの実行時と非実行時の切替
時に常にメモリキーを操作する必要があり、犯罪者に対
する弱点となっていた。メモリキーの解除もマスタキー
（メモリキーの特定パターン）により行なわれていたの
で、デバッグ時に使用されるダンブユーティリティは、
通常マスクキーでメモリフェッチしていた。
セキュリティの強化の要求が高まっている。コンピュー
タセキュリティの立場で従来のメモリ保護方式を評価す
ると、保護したいプログラムの実行時と非実行時の切替
時に常にメモリキーを操作する必要があり、犯罪者に対
する弱点となっていた。メモリキーの解除もマスタキー
（メモリキーの特定パターン）により行なわれていたの
で、デバッグ時に使用されるダンブユーティリティは、
通常マスクキーでメモリフェッチしていた。
この結果、ダンプユーティリティ等によって保護される
べきプログラムが容易に公開される欠点があった。さら
に、メモリキーの操作もオーバーへラドの増大を招いて
いた。
べきプログラムが容易に公開される欠点があった。さら
に、メモリキーの操作もオーバーへラドの増大を招いて
いた。
（発明の課題）
本発明はこれらの欠点を除去するため、プログラムの実
行は可能でしかもそれをデータとして読み取ることがで
きなくし、さらにこのメモリ保護の解除を別途手段によ
って行なうもので、以下詳細に説明する。
行は可能でしかもそれをデータとして読み取ることがで
きなくし、さらにこのメモリ保護の解除を別途手段によ
って行なうもので、以下詳細に説明する。
（発明の構成および作用）
第１図は本発明の表示子とメモリ分割との対応を示した
もので、２はメモリ領域で２にバイト毎にＡ、Ｂ、Ｃ・
・・・・・と分割されている。１は表示子で通常Ｒ・Ａ
Ｍによって構成され、メモリ領域の２にバイト毎に１ワ
ードずつ対応している。ここで、メモリ領域Ａに対応す
る表示子の内容をａ、領域Ｂに対応する表示子の内容を
ｂ（以下同様）とする。これは公知のメモリ保護機構の
対応方法と同様である。今、メモリ領域Ａにセキ−、リ
ティを要求されるプログラムを、メモリ領域Ｂ、Ｃにそ
のプログラムで使用するデータ又はセキュリティを要求
されないプログラムを格納したとする。この（３） 場合、表示子の内容はａ＝ｌ、ｂ＝Ｑ、ｃ＝Ｑとする。
もので、２はメモリ領域で２にバイト毎にＡ、Ｂ、Ｃ・
・・・・・と分割されている。１は表示子で通常Ｒ・Ａ
Ｍによって構成され、メモリ領域の２にバイト毎に１ワ
ードずつ対応している。ここで、メモリ領域Ａに対応す
る表示子の内容をａ、領域Ｂに対応する表示子の内容を
ｂ（以下同様）とする。これは公知のメモリ保護機構の
対応方法と同様である。今、メモリ領域Ａにセキ−、リ
ティを要求されるプログラムを、メモリ領域Ｂ、Ｃにそ
のプログラムで使用するデータ又はセキュリティを要求
されないプログラムを格納したとする。この（３） 場合、表示子の内容はａ＝ｌ、ｂ＝Ｑ、ｃ＝Ｑとする。
第２図は、本発明の特許請求の範囲第１項および第３項
を実施した場合の回路例である。１１は表示子用１’ｔ
ＡＭであり、その入力は分割されたメモリ領域と対応す
るようにメモリアドレスの上位アドレス線（図には記載
されていない）に接続されている。ＳＷは本発明の特許
請求の範囲第３項のメモリ保護を解除する手段で、本実
施例では物理的なスイッチとした。ＳＷは開放状態で論
理工を、閉鎖状態で論理Ｏを送出するものとする。すな
わち、ＳＷはメモリ保護機構が働いているときは開放状
態になっている。一方、ＰＦ 、 Ｐ’Ｗ、 Ｉ Ｆは
命令を実行するＣＰＵからのオペランドフェッチ信号、
オペランドライト信号、命令フェッチ信号である。
を実施した場合の回路例である。１１は表示子用１’ｔ
ＡＭであり、その入力は分割されたメモリ領域と対応す
るようにメモリアドレスの上位アドレス線（図には記載
されていない）に接続されている。ＳＷは本発明の特許
請求の範囲第３項のメモリ保護を解除する手段で、本実
施例では物理的なスイッチとした。ＳＷは開放状態で論
理工を、閉鎖状態で論理Ｏを送出するものとする。すな
わち、ＳＷはメモリ保護機構が働いているときは開放状
態になっている。一方、ＰＦ 、 Ｐ’Ｗ、 Ｉ Ｆは
命令を実行するＣＰＵからのオペランドフェッチ信号、
オペランドライト信号、命令フェッチ信号である。
ＩＯＲ，ＩＯＷは、それぞれ入出力機器からのメモリリ
ード信号、メモリライト信号である。１２はナントゲー
ト、１３ 、１５はオアゲート、１４はアンドゲートで
ある。今、通常の運用状態でＳＷは開放状態であるとす
る。プログラムがＡのメモリ領域を実行しているとき、
１１の出力はａ ＝ ｌとなり、１２の（４） 出力は０となる。１４によってオペランドフェッチ信号
ＰＦ及び入出力機器からのメモＩＪ ＩＪ−ド信号ＩＯ
Ｒは１５に到達しないが、命令フェッチ信号ＩＦは１５
に経由してメモリアクセス可能である。
ード信号、メモリライト信号である。１２はナントゲー
ト、１３ 、１５はオアゲート、１４はアンドゲートで
ある。今、通常の運用状態でＳＷは開放状態であるとす
る。プログラムがＡのメモリ領域を実行しているとき、
１１の出力はａ ＝ ｌとなり、１２の（４） 出力は０となる。１４によってオペランドフェッチ信号
ＰＦ及び入出力機器からのメモＩＪ ＩＪ−ド信号ＩＯ
Ｒは１５に到達しないが、命令フェッチ信号ＩＦは１５
に経由してメモリアクセス可能である。
従って、Ａのメモリ領域をプログラムとして実行するこ
とは可能であるが、へのメモリ領域をデータとしてオペ
ランドフェッチ（ＣＩ）Ｕ内での加工、移動）又は入出
力装置からのメモリリード（ダンプ等）は禁止される。
とは可能であるが、へのメモリ領域をデータとしてオペ
ランドフェッチ（ＣＩ）Ｕ内での加工、移動）又は入出
力装置からのメモリリード（ダンプ等）は禁止される。
ＩＰ、 ＰＷ、 ＩＯＷは、第２図においては表示子に
よって制御されていないが、通常メモリ制御部ＭＣＴＬ
内でメモリ保護が行なわれているが本特許請求範囲外で
あるので、図には示していない。
よって制御されていないが、通常メモリ制御部ＭＣＴＬ
内でメモリ保護が行なわれているが本特許請求範囲外で
あるので、図には示していない。
また、ＳＷを閉鎖状態にすると表示子１１０機能は抑止
される。ＳＷ閉鎖状態にするのはプログラム時等であり
、通常ＳＷを操作することはないので、ＳＷはセキュリ
ティ確保の点から保護、管理する必要がある。
される。ＳＷ閉鎖状態にするのはプログラム時等であり
、通常ＳＷを操作することはないので、ＳＷはセキュリ
ティ確保の点から保護、管理する必要がある。
さらに、ＳＷ及び表示子１１を複数ビットに拡張し、１
２を複数ビットの一致回路とすれば、表示子月がＳＷの
示すパターンと一致した時のみオペランドフェッチ、入
出力機器からのメモリリードが可能となる。従って、セ
キュリティを要求されるプログラムがメモリ上に複数個
あった場合、特定のプログラムのみデバッグ中地のプロ
グラムを見ることはできず、セキュリティは確保される
。
２を複数ビットの一致回路とすれば、表示子月がＳＷの
示すパターンと一致した時のみオペランドフェッチ、入
出力機器からのメモリリードが可能となる。従って、セ
キュリティを要求されるプログラムがメモリ上に複数個
あった場合、特定のプログラムのみデバッグ中地のプロ
グラムを見ることはできず、セキュリティは確保される
。
以上説明したように、第２図の実施例では、保護すべき
プログラムは命令としては実行可能であるが、データと
して操作することは不可能である。
プログラムは命令としては実行可能であるが、データと
して操作することは不可能である。
従って、物理的な鍵（第２図のＳＷ）ｇえ管理者が管理
しさえすれば、保護すべきプログラムは改ざん、計算機
システムの外への転送の危険から守られる。
しさえすれば、保護すべきプログラムは改ざん、計算機
システムの外への転送の危険から守られる。
さらに、副次的効果としてＯ８のオーバーヘッドの減少
がある。従来、プログラムの切替時必ずメモリ読取キー
を操作する必要があったが、本発明によるとメモリキー
の操作はメモリにロードする時のみで、後の操作は不要
である。
がある。従来、プログラムの切替時必ずメモリ読取キー
を操作する必要があったが、本発明によるとメモリキー
の操作はメモリにロードする時のみで、後の操作は不要
である。
第３図は、本発明の特許請求の範囲第２項及び１第３項
を実施した場合の回路例である。第２０実施例に比較し
、表示子の効果をメモリライトにまで拡張したものであ
る。特に表示子を複数ビットにすると、従来のメモリ保
護機構を包含したメモリ保護機構を構築することができ
る。
を実施した場合の回路例である。第２０実施例に比較し
、表示子の効果をメモリライトにまで拡張したものであ
る。特に表示子を複数ビットにすると、従来のメモリ保
護機構を包含したメモリ保護機構を構築することができ
る。
（発明の効果）
本発明は以上説明したように、コンピュータセキュリテ
ィの強化手段を提供するものであるが、副次的効果とし
てＯ８のオーバヘッドの減少も図れ、また従来のメモリ
保護機構に追加することが容易なので、金物量も少量で
構築可能である。
ィの強化手段を提供するものであるが、副次的効果とし
てＯ８のオーバヘッドの減少も図れ、また従来のメモリ
保護機構に追加することが容易なので、金物量も少量で
構築可能である。
第１図は表示子とメモリ分割の対応図、策２図と第３図
は本発明の実施例の回路図である。 １．１１．２１・・・・・・表示子 ２・・・・・・・・・・・・・・・メモリ領域ａ 、
ｌ） 、 Ｃ・・・・・・表示子の内容Ａ、Ｂ、Ｃ・・
・・・・分割されたメモリ領域Ｓ’ＷＩ、ＳＷ２・・・
・・・スイッチ１２．２２ ・・・・・・・・・ナント
ゲート１．３ 、２３ 、１５ 、２５ ・・・オアゲ
ート（７） １４．２４ ・・・・・・・・・アンドゲートＭＣＴＬ
１．ＭＣＴＬ２・・・・・・メモリ制御部ＰＦ ・・
・・・・・・・・・・オペランドフェッチ信号ＰＷ・・
・・・・・・・・・・オペランドライト信号ＩＦ ・
・・・・・・・・・・命令フェッチ信号ＩＯＲ，・・・
・・・・・・入出力機器からのメモＩＪ ＩＪ−ド信号
ＩＯＷ ・・・・・・・・・入出力機器からのメモリラ
イト信号特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 − （８） 番２図
は本発明の実施例の回路図である。 １．１１．２１・・・・・・表示子 ２・・・・・・・・・・・・・・・メモリ領域ａ 、
ｌ） 、 Ｃ・・・・・・表示子の内容Ａ、Ｂ、Ｃ・・
・・・・分割されたメモリ領域Ｓ’ＷＩ、ＳＷ２・・・
・・・スイッチ１２．２２ ・・・・・・・・・ナント
ゲート１．３ 、２３ 、１５ 、２５ ・・・オアゲ
ート（７） １４．２４ ・・・・・・・・・アンドゲートＭＣＴＬ
１．ＭＣＴＬ２・・・・・・メモリ制御部ＰＦ ・・
・・・・・・・・・・オペランドフェッチ信号ＰＷ・・
・・・・・・・・・・オペランドライト信号ＩＦ ・
・・・・・・・・・・命令フェッチ信号ＩＯＲ，・・・
・・・・・・入出力機器からのメモＩＪ ＩＪ−ド信号
ＩＯＷ ・・・・・・・・・入出力機器からのメモリラ
イト信号特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 − （８） 番２図
Claims (4)
- （１） メモリに対し命令フェッチ、オペランドフェ
ッチ及びオペランド書込みを行なうことにより命令を実
行するデータ処理装置において、メモリ領域を複数個に
分割し、プログラムを命令部とデータ部に分け、命令部
とデータ部が分割された同一のメモリ領域上に含まれな
いようにプログラムを配置し、該データ処理装置内に分
割されたメモリ領域に対応する表示子を記憶するメモリ
をもうけ、該表示子が１を示した場合は対応するメモリ
領域はオペランドフェッチと入出力機器からのメモリフ
ェッチを禁止され、該表示子がＯを示した場合は上記メ
モリフェッチの禁止は無効となることを特徴とするメモ
リ保護方式。 - （２）表示子が１の場合に、オペランドフェッチと入出
力機器からのメモリフェッチと、オペランド書込み及び
入出力機器からのメモリ書込みを禁止するごとき特許請
求の範囲第１項記載のメモリ保護方式。 - （３）上記メモリ保護を無効にするスイッチ手段を有す
るごとき特許請求の範囲第１項又は第２項記載のメモリ
保護方式。 - （４）表示子が複数ビットな有し、表示子が特定パター
ン以外のパターンを示した場合メモリ保護が有効になり
、表示子が上記特定パターンを示した場合メモリ保護が
無効になり、更に任意のパターンを示す表示子に対応す
るメモリ領域のみメモリ保護を無効にする手段を有する
ごとき特許請求の範囲第１項又は第２項記載のメモリ保
護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58002833A JPS59128638A (ja) | 1983-01-13 | 1983-01-13 | メモリ保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58002833A JPS59128638A (ja) | 1983-01-13 | 1983-01-13 | メモリ保護方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59128638A true JPS59128638A (ja) | 1984-07-24 |
Family
ID=11540415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58002833A Pending JPS59128638A (ja) | 1983-01-13 | 1983-01-13 | メモリ保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59128638A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434562A (en) * | 1991-09-06 | 1995-07-18 | Reardon; David C. | Method for limiting computer access to peripheral devices |
-
1983
- 1983-01-13 JP JP58002833A patent/JPS59128638A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434562A (en) * | 1991-09-06 | 1995-07-18 | Reardon; David C. | Method for limiting computer access to peripheral devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319677B1 (ko) | 메모리액세스제어회로 | |
| US4777588A (en) | General-purpose register file optimized for intraprocedural register allocation, procedure calls, and multitasking performance | |
| KR970011207B1 (ko) | 원자 억세스를 제공하는 레지스터가 소프트웨어 인터록 없이 공유된 레지스터의 개별 비트를 세트하고 클리어하기 위한 방법 및 장치 | |
| EP2842041B1 (en) | Data processing system and method for operating a data processing system | |
| KR970012145A (ko) | 데이타 프로세서와 그 작동 방법, 그 디버깅 작동 실행 방법 및 그 중단점 값 수정 방법 | |
| TWI808869B (zh) | 硬體處理器及處理器 | |
| EP1763761A1 (en) | Digital signal controller secure memory partitioning | |
| JPS6184756A (ja) | メモリアクセス制御装置 | |
| GB1440695A (en) | Digital data processing systems | |
| IE50246B1 (en) | Multi-programming data processing system process suspension | |
| EP1124184A2 (en) | Privilege promotion in computer systems | |
| US4493025A (en) | Digital data processing system using unique means for comparing operational results and locations at which such results are to be stored | |
| WO2019237865A1 (zh) | 一种数据保护方法及计算装置 | |
| US4493024A (en) | Digital data processing system | |
| JPS59128638A (ja) | メモリ保護方式 | |
| GB2239334A (en) | Communication between execution environments in a data processing system employing an object-oriented memory protection mechanism | |
| KR100327641B1 (ko) | 부정한기입으로부터메모리를보호하는메모리어드레스관리회로 | |
| US4493023A (en) | Digital data processing system having unique addressing means and means for identifying and accessing operands | |
| JPH01232452A (ja) | ワンチッププロセッサ | |
| JPS5958563A (ja) | マイクロプロセツサシステムにおけるメモリアドレス拡張方式 | |
| JPH02148152A (ja) | マイクロコンピュータ | |
| JPS634343A (ja) | 評価用マイクロコンピユ−タ | |
| JPS60230248A (ja) | メモリ保護方式 | |
| JPS63285653A (ja) | 情報処理装置 | |
| JPS6129022B2 (ja) |