JPS6184756A

JPS6184756A - メモリアクセス制御装置

Info

Publication number: JPS6184756A
Application number: JP60180388A
Authority: JP
Inventors: マーチン　フリーマン; セシル　ハーツ　カプリンスキー
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1984-08-17
Filing date: 1985-08-16
Publication date: 1986-04-30
Anticipated expiration: 2009-06-01
Also published as: DE3587694T2; EP0171859A2; JPH0642212B2; US4677546A; EP0171859B1; EP0171859A3; DE3587694D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、メモリアクセス制御装置（以下、ＭＡＣと省
略する）に係る。メモリアクセス制御装置は、メモリに
対して幾つかの制御機能を実行するためにプロセッサと
メモリとの間に相互接続されるものである。特に、メモ
リアクセス制御装置は、メモリがコンピュータシステム
に組み込まれた時にメモリ内の幾つかのアドレスへのア
クセスを制限する技術を実施するために必要であること
が分かっている。より詳細には、本発明は、保護領域の
考え方を実現化することに関する。保護領域の考え方と
は、オペレーティングシステムやプロセッサの監視状態
を伴うことなくコード（命令）及びデータに対するアク
セスを保護できるような保護機構をいう。保護領域は、
これらの保護されたリソースへ素早くアクセスできるよ
うにし、これらのリソースを操作するための成る種のダ
イナミックルーチンリンクを与えると共に、このように
保護されたリソースを使用するための規定の要件に基づ
いてリソースへの保護されたアクセス経路を与えるもの
である。

従来の技術信頼性のあるソフトウェアを形成できるようにするため
には、これらの保護機構がハードウェアをベースとして
ものでなければならないことが分かっている。従って、
このような保護機構は、開発サイクルにおいて早期にソ
フトウェアのエラーを検出できるものである。又、ソフ
トウェアの欠陥によって、他の適切に動作しているソフ
トウェアモジュールが悪影響を受けることもない。公知
の保護機構は、複雑な上に使いにくく、然も。

はとんどの保護機構は、アドレススペースの成る部分へ
アクセスを拘束しようとするものである。

仮想アドレス機構について簡単に述べる。仮想メモリ管
理ハードウェアは、プロセッサによって発生された「仮
想アドレス」をＲＡＭの物理的アドレスに変換するマツ
ピング機構を含んでいる。

仮想アドレッシングの背景にある技術的な理論は公知で
あり、簡略化のためここでは説明しない。

さて、公知のシステムにおいて、仮想−物理変換が実行
できない場合には（必要なデータがまだディスク上に存
在するために）、プロセッサに割り込みがなされ（たと
え、命令処理の最中であっても）、プロセッサは、オペ
レーティングシステムのメモリ管理ルーチンに入るよう
にされる。このルーチンでは、ディスクからＲＡＭへの
転送が開始される。もし必要であれば、スペースを作る
ために最初にＲＡＭからディスクへブロックが転送され
る。これらのディスク転送は、いったん開始されると、
プログラム制御のもとで実行され、その間、プロセッサ
は別の命令を実行することができる。

仮想アドレスを物理アドレスにマツピングする方法は多
数ある。マツピングテーブルの大きさを減少するために
、マツピングはワードレベルでは行なわれず、連続する
ワードのグループで行なわれる。これには、２つの主た
る機構が一般的である。第１の機構は、一定長さのペー
ジをマツピングする。人為的にアドレススペースを分割
するようなハードウェアによる本質的なトリックである
典型的なページは、５１２ないし４０９６の連続するバ
イトで構成され、これらは、全体的に、ディスク上の成
る位置にマツピングされるか、或いは、ＲＡＭにマツピ
ングされる。

これとは別の機構は、セグメントを使用することである
。セグメントとは、アドレススペースの可変長さ区分で
あり、これは、プログラマに対する論理的なエンティテ
ィであって、ディスク及び／又はＲＡＭのアドレススペ
ースに全体的にマツピングされる。典型的なセグメント
のサイズは、数バイトから全アドレススペースまで変化
する。

成るシステムアーキテクチャ（例えば、ＩＢＭ３７０）
では、プログラマが論理的なセグメントを論理的に別々
の個々のエンティティ　（コード、スタック、データ等
のモジュール）に分割することができる。然し乍ら、セ
グメント長さに対する許容値は、非常に大きなステップ
、はゾ２にバイトをとる。セグメントは、メモリハイア
ラーキ内の種々の装置に個々にマツピングされたページ
に物理的に分割される。これにより、メモリ内にページ
を容易に配置できる一方、アドレススペースを論理的に
別々のセグメントに分割する方法がプログラマに与えら
れる。

更に別のアドレススペース分割機構について説明する。

セグメントは、プログラム及びデータを知的に管理でき
るチャンクに分割できるが、プログラムとオペレーティ
ングシステムとの間でアドレススペースの分配環を定め
ることが必要である。理想的には、２つの個々のアドレ
ススペースをもたせることによってこの分配が行なわれ
る６６８０１０　（モートローラ社）のマイクロプロセ
ッサでは、ハードウェアによりＦＣ２ビンを用いてこれ
を行なうことができる。然し乍ら、この構成は、特殊な
命令により２つのアドレススペース間で全てのパラメー
タを転送しなければならないので、オペレーティングシ
ステムに対する呼び出しが低速になる。

ＶＡＸ　（デジタルイクイップメント社）のようなコン
ピュータは、別の解決策を用いている。

これらコンピュータは、アドレススペースを「領域」に
分割し、各領域は、それ自身の変換テーブルを有し、そ
の各々を個々に管理することができる。オペレーティン
グシステムの中心は、全領域に対してアクセス権を有し
、従って、プロセスとは独立したデータを容易に得るこ
とができる。然し乍ら、ユーザが形成したプログラムは
、気密保持の理由でシステムのアドレススペースにアク
セスすることができない。ＶＡＸの３２ビツトアドレス
スペースは、３個の一定サイズ領域に分割さ　　　゛れ
る。

メモリ管理ユニット（ＭＭＵ）は、メモリマツピング及
びアクセス保護を含む機構を形成する。

ユーザのプログラムは、多数の方法で保護される。

各アドレスは、これに関連したアドレススペースの指示
で識別される。アドレススペースに許可なくアクセスす
ると、システムエラーが発生し、例えば、スーパーバイ
ザーの許可なくスーパーバイザーのデータスペースにア
クセスしたというエラーが発生する。一般に、システム
の全アドレススペースは、サブスペースに分割され、サ
ブスペースをアクセスするには許可が必要である。この
ような許可は、プロセッサモードに関連したもので、プ
ロセッサモード変更命令を用いて許可レベルが変更され
る。典型的に、プロセッサモートをユーザモードからス
ーパーバイザモードに変更するには、トラップ命令が使
用される。いったんスーパーバイザモードになると、ス
ーパーバイザの許可がそれに関連したアクセス許可と共
に与えられる。

オペレーティングシステムは、この技術を用いて、シス
テムソフトウェアに対するシステム呼び出しを実行する
。これは、割込み又はトラップによって行なわれる。こ
れにより、スーパーバイザのスペースへ制御されたジャ
ンプが行なわれると同時に、プロセッサモードが変更さ
れる。この　１ようにして、実際のプロセッサモードは
、プロセッサモードごとに異なる関連形態のアクセス保
護を与える。然し乍ら、プロセッサモードによるアクセ
ス保護は、例えば、次のような動作によって相当のオー
バーヘッド作用が生じ、従って、全システムが実際上低
速化されるという欠点がある。

（１）プロセッサ状態の変更及び復帰。（２）呼び出し
アドレススペースのアーギュメントを呼び出されたアド
レススペースにマツピングするか又は転送すること。（
３）アーギュメントのサイズ及び位置を確認すること。

例えば、典型的なオペレーティングシステムの管理ソフ
トウェアへの呼び出しを実行する際には、トラップ命令
を呼び出し、トラップの形式を決定し、管理呼び出しア
ーギュメントを得、そしてこれらアーギュメントを確認
することが含まれる。

アドレススペースを保護するためには、先ず、アドレス
スペースの境界を定めねばならない。１つの標準的な技
術は、アドレススペースをセグメント、即ち、メモリの
可変サイズ区分に仕切−ることである。セグメントの関
連グループによりアドレススペースが決定される。典型
的に、セグメントは、セグメント記述子によって識別さ
れ、アドレススペースは、セグメント記述子で構成され
たテーブル、即ち、セグメントテーブルによって識別さ
れる。プロセッサのアドレススペースは、可変サイズの
領域に仕切ることができ、各領域は、それ自身のセグメ
ントテーブルを有する。１つの領域は、オペレーティン
グシステムの中心部と、別のユーザコードと、全てのプ
ロセッサに共通した更に別のライブラリコードとを含む
ことができる。これらの領域は、コードを共有すること
ができる。各領域には、当該セグメントテーブルを指示
するセグメントテーブルポインタと、セグメントテーブ
ルの長さとが組み合わされる。典型的に、これらの値は
、特殊なレジスタに存在する。

今日存在する大部分のシステムでは、このような保護４
ｉ！構を変更するための構成体がハードウェアに含まれ
ていない。全ての保護は、ソフトウェアによって行なわ
れる。保護されたルーチンを呼び出すと、ハードウェア
によってトラップが発生され、監視プログラムが呼び出
される。次いで、プロセッサが現在実行している命令の
内容又は状態（レジスタの内容、基本的なパラメータの
値、等）が記憶され、当該内容をもつ新たなプログラム
がロードされる。この新たなプログラムは、要求を検査
し、もしこれが許可されれば、要求されたルーチンへの
入力を許可する新たな内容が形成される。典型的に、上
記の動作には、３００マイクロ秒を要する。

更に別の保護機構を有した既存のシステムは。

アドレススペースを１組のハイアラーキ式の所謂同心リ
ングに分割する。各リング、即ち、部分アドレススペー
スは、当該アドレス、即ち、リングの所謂「半径」によ
って定められる。いかなる所与のリングにおいても、プ
ログラムは、それ自身のリングのアドレススペースと、
それ自身の外部にある全てのリングのアドレススペース
へアクセスすることができる。外側のリングから内側の
リングへの移行は、直接行なうことができず、所謂「グ
ー８１機構によって制御される。各ゲートは、条件情報
を含んでいると共に、当該リングに入力する入力点の指
示も含んでいる。この技術は、初歩的なものであると共
にハイアラーキ式のもであるが、明らかにシステムを保
護するように働き、保護システムを構成できるようにす
る。

発明の目的本発明は、上記の典型的なプロセッサモード保護よりも
一般的な新規なアクセス保護機構を提供するものである
。更に、使い方が簡単で、特に。

各々のユーザプロセス間で保護機能が異なる時により効
果のあるアクセス保護機構を提供するものである。

発明の構成ここに開示する保護領域技術は、アクセスをアドレスス
ペースの一部分に制限するだけでなく、再構成もできる
ようにする。当該システムソフトウェアに基づいて、同
じソフトウェアルーチンに対して多数の構成が存在する
。

本発明は、特許請求の範囲に記載した手段により保護機
能の改善を果たすものである。便利なことに、これらの
手段は、単一の集積回路チップで実施できる。更に、本
発明は、上記したメモリアクセス制御装置が設けられた
メモリに係る。このような装置は、プリント回路板上に
メモリチップと共に取付けることができる。或いは又、
このような装置は、これによって制御されるメモリの一
部分又はその全部と一体化することもできる。

以下、添付図面を参照し、本発明を一例として詳細に説
明する。以下の説明では、先ず最初に、本発明の一般的
な特徴について述べ、その後、好ましい実施例について
詳細に説明する。

先ず、本発明の一般的な特徴について述べる。

本発明は、メモリアクセス制御装置（ＭＡＣ）について
の部分的な特徴として、解決策を組み合わせるという問
題を、単一のシリコン部片上での次のような問題に向け
るものである。即ち、プロセッサメモリシステムのサブ
システムをインターフェイスし、プロセッサ／メモリの
速度の不一致を解決し、仮想アドレスを変換し、多数の
メモリハイアラーキを制御し、バスアクセスにバッファ
作用を与えそして仮想Ｉ１０の制御を行なう。これらの
特徴を組み合わせることにより、システム設計者は、「
コンピュータの核Ｊ　　（６８０１０又は６８０２０マ
イクロプロセツサ）を、ＶＡＸのスループットをもつシ
ステムに変換することができる。これにより形成された
システムは、ユーザが選択できる種々の仮想メモリ機構
を与えるが、このシステムは、１つ以上のプロセッサ／
ＭＡＣの対を追加すると共に、オペレーティングシステ
ムの最も低いレベルで僅かな変更を行なうことによりマ
ルチプロセッサシステムへと拡張することができる。

１つの重要な特徴は１ＭＡＣによりユーザがそれ自身の
保護機構を形成できることであり、その選択には、非保
護、仮想メモリシステムに用いられる「通常」の保護、
及び機能的な保護領域設計、即ち、シリコンにおいて実
施さるへき第１の種類のもの、が含まれる。　　　゛好ましい実施例の植造仕様好ましい実施例においては、システム設計者は、アドレ
ススペースを１ないし４つの領域に分割することができ
る。ＶＡＸとは異なり、成る領域が使用されない場合、
これが、他の領域に使用できるアドレススペースから減
少されることばない。これら領域に適用される唯一の制
約は、成る仕切内にあるその一部分が連続的であって且
つ仕切りが隣接していることである。各領域は、それ自
身の変換テーブルを有し、成る実施例では、その長さを
全アドレススペースの３．２５％から１００％まで変え
ることができる。

ＭＡＣは、プロセッサの仮想アドレススペースを最大４
つの別々の領域に置き換えることができる。これら領域
は、コード及びデータを共有するのに有用である０例え
ば、成るプロセスには４つの領域があり、領域Ｏはオペ
レーティングシステムの核に指定され、領域２はシステ
ムライブラリに指定され、領域３はプロセスの特定コー
ド及びデータに指定される。その−例が第２図に示され
ており、２つのプロセスＡ及びＢは、両方ともそれら自
身の領域１１０及び１１８に各々使用されるオペレーテ
ィングシステムの核１０２を用いている。更に、２つの
プロセスは、同じやり方でシステムライブラリ１０４を
記憶する。然し乍ら、これらは、システムメモリ１ｏｏ
の各部分１０．６及び１０８に含まれたそれら自身のコ
ード及びデータに専用アクセスすることができる。この
レベルでの共有は非常に有用である。典型的なＵＮＩＸ
プログラムでは、システムサブルーチンライブラリに対
して多数の参照がある。小規模なサブルーチンでは、こ
のライブラリからルーチンを呼び出す時にその有効サイ
ズ（コードの動作可能なラインの本数で測定した）を数
倍高めることができる。従って、システムライブラリは
、リンクされた各プログラムごとに各呼び出しルーチン
を反復する必要性を排除することができる。ここでは。

各ライブラリのサブルーチンの入力点は、各ユーザプロ
グラムの仮想アドレススペースの固定素子によって表わ
される。

４つの領域の各々は、それに関連したセグメントテーブ
ルを有している。仮想位置の内容がチップ上のＭＡＣリ
ソースで見つからない時には、それに関連した主メモリ
位置をアドレスするために１つ以上のセグメントテーブ
ルが順次にアクセスされる。ＭＡＣは、仮想アドレスの
上位５ビツトを領域番号にマツピングすることにより、
このウオーキング工程を開始するための最も適当なセグ
メントテーブルを決定する。

ＭＡＣは、この特徴により、３２個の部分に分割される
仮想アドレススペースで機能する。領域の仕切りは、多
数のこれら部分を含んでいる。

従って１例えば、２領域システムは、領域Ｏに１２個の
部分を有すると共に領域１に２０個の部分を有する。

４つの領域を維持するために、ＭＡＣは、４つのレジス
タ対を含み、各レジスタ対は、セグメントテーブルポイ
ンタレジスタと、セグメントテーブル長さレジスタで構
成される。

典型的なシステムは、３つの領域で構成される。そのう
ちの１つは、オペレーティングシステムの核を含み、第
２の領域は、共有された全てのユーティリティ及びライ
ブラリを含み、そして第３の領域は、ユーザプログラム
及びデータを含も；。

通常、最初の２つの領域は不変であるが、第３の領域は
、別々のプログラムの実行を開始する時に本来的に変化
するものである（第２図参照）。

メモリシステムの保護メモリの保護とは、各領域、セグメント又はページへの
アクセスを選択的に形成及び構成できることを意味する
。これは、保護情報及び変換テーブルを含ませることに
よって実施される。セグメント又はページのいずれがで
ある各エンティティは１次のような少なくとも５つの別
々の保護形態で与えられる（然し乍ら、それ以上も可能
である）。

１、システム状態においてのみアクセス可能。

２、実行可能、即ち、プログラムとして動作可能。

３、データとして読み取り可能。

４．１き込み可能。

５、非有効。即ち、マツピングが存在せず。

許可されないアクセスがなされた場合には（即ち、プロ
セッサが実行不能なページからのコードを実行しようと
した場合には）、ＭＡＣは。

メモリアクセスを完了せず、バスエラー（Ｂ　Ｅ　ＲＲ
）信号をプロセッサに発生し、オペレーティングシステ
ムは、何を実行すべきかを判断することができる。

いずれの機構を使用するかによって、全ての保護ビット
をセグメントレベルで用いることもできるし、ページレ
ベルで用いることもできる。更に、１つのレベルで許可
が与えられた場合には。

これを別のレベルでオフにすることができる。こ゛　れ
により、「コピー・オン・ライト（書き込み時コピー）
」を用いたオペレーティングシステムを容易に実施する
ことができる。簡略化のため、これらの保護形態につい
ての特定の使用は、これ以上説明しない。

ＭＡＣの保護機能は、これら５つの保護形態に勝るもの
である。一般に、保護は、２つの相互作用機構によって
行なわれる。第１の機構は、マツピングテーブルにおい
て実施される。プロセッサにより発生された全ての仮想
アドレスは、マツピングテーブルによって物理アドレス
に変換されるので、もしマツピングが無効と表示された
場合には、プログラムは、そのアドレスもしくはメモリ
モジュールをアクセスすることができない。

これは、メモリ保護機能の基本的な形態であり、プロセ
スには、これが必要とするオブジェクト又はモジュール
に対して１組の明確なアクセス権が与えられるが、その
他のものに対しては与えられない。然し乍ら、効率的で
完全な保護システムを得るためには、これらのアクセス
権を拡張しなければならない。Ｍ　Ａ　Ｃで得られる１
つの強力な機構は、成るプロセスに現在利用できるコー
ド及びデータに対して拡張を要求することができそして
これを動的に許可できるようにすることである。

この追加コードが意図した通りに使用されるようにする
ためには、１組の所与の入力ポイントへコードアクセス
を限定する必要がある。次いで、他のコートへのアクセ
スにより、他のデータをアクセスすることも必要となる
。例えば、ファイルシステムが１組の入力ポイント（例
えば、読み取りについて１つ、書き込みについて１つ、
オープンについて１つそしてクローズについて１つ）を
有する場合には、これらの動作を実行するためのコード
は、ファイルシステムの状態を含んだ幾つかのシステム
巾のテーブルにアクセスすることが必要となる。然し乍
ら、これらのテーブルは、ユーザプログラムからは隠れ
たものでなければならない。

更に、ファイルシステムは、ディスクに対して読み取り
及び書き込みを行なう必要があり、即ち、ファイルシス
テムから隠れたまシでなければならないデータをそれ自
体必要とするルーチンを呼び出すタスクを行なう必要が
ある。

保護領域セグメント及びページ記述子の許可ビットに関連した典
型的なアクセス保護に加えて、ＭＡＣは、保護領域とし
て知られている機構により更に別の保護を果たす。保護
領域とは、ゲートによって定められた一定の入力ポイン
トのみを経て入るような領域である。

ゲートは、セグメントテーブルポインタ、セグメントテ
ーブル長さ及び入力ポイントで構成される。許可が与え
られた時には、ゲートのセグメントテーブルポインタ及
びセグメントテーブル長さフィールドにより領域が再構
成され、プログラムカウンタは、ゲートの入力ポイント
にセットされる。ここで、ユーザプロセスは、丁度内容
が再構成された領域内のコードを実行する。このゲート
の呼び出しから復帰した時に、プロセスは、ゲート呼び
出し後のポイントからピック・アップを行なう。サブル
ーチン呼び出しの場合と同様に、ゲート呼び出しもネス
トすることができる。

従って、ゲートは、他の方法では入ることのできないル
ーチンに入ることができる。これらのルーチンを含む保
護領域は、最初は、プロセスのアドレススペースの一部
分ではないが、一時的にその一部分となる。これは、保
護リングの解決策と区別されるものであり、この解決策
では、全ての「外側」ルーチンがプロセスのアドレスス
ペース内にあるが、正しいリングレベルに適当なゲート
がない場合にアクセス権を得ることができない。

これに対し、「保護領域」の考え方は、ハードウェアに
よって支持される。

この考え方では、セグメント（その記述子においてゲー
トセグメントとして表示される）がゲートのリストを含
む。各ゲートは、許可された入力ポイントを含み、新た
な内容情報を指示する。

この内容情報は、マツピングテーブルの新たなリストと
、ゲートの新たなリストとを含む。従って、今やアドレ
スが有効な即ち新たなマツピングを有するので、新たな
１組のルーチンを使用できるようになる。データテーブ
ルも同じ方法で使用できる。ゲートに入ると、ソフトウ
ェアでは使用できない特殊なスタックに復帰情報が入れ
られ、保護領域から出る時には、この復帰情報が使用さ
れる。

実施される実際の機構は、入念に定められた特殊な条件
のもとてマイクロプロセッサ／ＭＡＣの対により実行さ
れるコードの小区分を書き込むことにより、システム設
計者によって形成することができる。ゲートは、保護領
域に入った時に元に戻り、従って、保護領域に入った時
にチェックを行なう必要はない。というのは、呼び出し
プログラムにゲートを使用できるようになったことによ
り、ゲートの使用に許可が与えられたことになるからで
ある。

各プログラムは、ファイルシステムに対して１組の入力
ポイントゲートを有することができる。

その１つが使用された時には、動作を実行するためのコ
ードと状態を定めるテーブルとがプロセッサに使用でき
るようになる。更に、新たな組のゲートによりファイル
システムはディスク処理ルーチンにアクセスすることが
できる。これらルーチンがゲートを通してアクセスされ
ると、必要なコード及びデータが使用できるようになる
にれを実行するに要する時間は、特定の動作によって決
まる。然し乍ら、３０マイクロ秒以内に保護領域に入れ
るように非ハイアラーキシステムを実施することもでき
る。

次に、好ましい実施例を６８０１０／２０マイクロプロ
セツサに関連付けて説明する。モトローラ社の６８０１
０及び６８０２０仮想メモリマイクロプロセツサは、Ｖ
ＡＸ　（デジタルイクイップメント社）のような高級な
マイクロコンピュータの性能をもつスーパーマイクロコ
ンピュータシステムを構成するためのコンピュータの核
をなすものである。このコンピュータ核は、所望の性能
仕様に合致する設計をとった後にのみ高性能コンピュー
タとなる。このような作業は、核の理論的な性能を実際
のシステムの実際の性能とすることができるようなＶＬ
ＳＩ部品を設計者が見つけることに基づく。

実際のシステム設計では、常に、マイクロプロセッサの
理想的な性能より低いものとなる。というのは、プロセ
ッサのメモリ管理技術並びにこれに関連したシステムメ
モリ及びそのインターフェイスには本来遅延があるから
である。

プロセッサは、常に、メモリより高速である。

これは本来その技術によるものであるから、メモリハイ
アラーキといった構造技術によって、このような速度の
不一致を改善することができる（完全に排除することは
できない）。

このようなハイアラーキ構造では、小型で高速なキャッ
ジメモリがプロセッサの最も近くに置かれる。このキャ
ッジには、各々のプロセッサメモリ参照の内容、即ち、
プログラム及びデータのコピーが動的にロードされる。

典型的に、全てのメモリ読み取り参照の９５％までが１
６にバイトのキャッジ内に見られる。

キャッジの管理は、ＭＡＣに向けられた第１のシステム
の問題であり、Ｍ　Ａ　Ｃは、キャッジを制御するため
の全ての論理及び識別メモリを含み、そしてキャッジは
、ここに示す実施例では、ユーザにより、ＩＫバイトと
３２にバイトとの間で構成することができる。

第２のシステムの問題は、メモリの管理である。この点
において、ＭＡＣは、メモリ分割についての融通性のあ
る構成体によって、その対応マイクロプロセッサの全ア
ドレッシング範囲を与える。ＭＡＣは、ページ（ユーザ
がそのサイズを選択する）、セグメント（ユーザが全ア
ドレススペースについて選択する）又はページ化セグメ
ント（メモリの隣接領域にセグメントを配置する必要を
回避する）においてアドレススペースを分割することが
できる。

更に、ＭＡＣは、入力／出力、即ち、仮想Ｉ１０に対し
て解決策を与える。その利点は、マイクロプロセッサと
ｒ／○コントローラとの間に仮想アドレスバスが形成さ
れることである。その結果、システムの速度が非常に速
くなる。

従って、ＭＡＣは、真の高性能システムに必要な全ての
素子をなすようにマイクロプロセッサと結合される「シ
ステムチップＪと考えることができる。ＭＡＣは、この
ように一体化される第１のシステム素子であるから、従
来の設計を制限していた制約の幾つかが排除される。そ
の結果、システムの速度を高めるような従来の問題に対
する幾つかの新たな解決策が見つかる。

ＭＡＣの構造第１図は、単一のシリコンチップ上に形成される本発明
の好ましい実施例によるメモリアクセス制御装置ＭＡＣ
の構造を示すブロック図である。

このＭＡＣ２０は、３つの主サブシステム、即ち、キャ
ッジコントローラ２４、変換用ルック・アサイド・バッ
ファ２６及びマイクロコントローラ２２を備えている。

キャッジコントローラ２４は、外部のスタテイマクＲＡ
Ｍキャッジに対し、必要な全ての一致及び制御論理を果
たす。ハードウェアレベルにあるこのようなキャッジは
、公知であり、ここでは詳細に説明しない。キャッジコ
ントローラ２４は、内容によってアドレスできるメモリ
３２を備え、このメモリは、バス５２を経て受信する上
位の仮想アドレスによってアドレス可能である。

内容によってアドレスできるメモリ３２からの等価信号
によりランダムアクセスメモリ３４内の当該位置がアド
レスされる。この時、ランダムアクセスメモリは、下位
の仮想及び物理アドレスを出力バス６４に出力する。キ
ャッジコントローラ２４には、更に、保護論理回路も設
けられている。この論理回路は、バス５２を経て上位の
仮想アドレスの小組を受信すると共に、これと並列に入
力５４を経てこのようなアドレスを受信し、第３図ない
し第５図について以下で述べる保護機構の役目を果たす
。図示されたように、この保護論理回路には、当該制御
信号をＭＡＣの他の部品及びサブシステムに出力するた
めの出力端子も設けられている。更に、「ヒツト」アン
ドゲート６６も設けられており、このアンドゲートの１
つの入力は、ＲＡＭ３４から通じており、そしてその他
方の入力は、特に図示されていない保護論理回路から通
じている。その両方の信号が「１」である場合には、「
ヒツト」が生じ、ライン６７を経て「データ確認出力」
信号が送られる。更に、ライン６８のキャッジ制御信号
は、キャッジコントローラ２４から、これに接続できる
キャッジへ送られる。キャッジメモリはその容量に限度
があるため、少数の物理アドレスビット（１６にバイト
のキャッジに対して１４個）しか必要とされないことに
注意されたい。簡略化のため、メモリ３２．３４の内容
を更新する手順については、詳細に説明しない。

変換用のルック・アサイド・バッファは、仮想アドレス
を、システムメモリ内の対応する物理アドレスに変換す
るのに使用される。このため、変換用のルック・アサイ
ド・バッファは、内容によってアドレスできるメモリ３
０も備えている。

更に、メモリ３０からの出力信号によってアドレスされ
るページ記述子ＲＡＭ２８も設けられている。このＲＡ
Ｍ２８からの出力は、バス５８に接続される。変換用の
ルック・アサイド・バッファ２６には、保護論理回路５
ｏと並列に、若干類似した保護論理回路４８が設けられ
ている。

マイクロコントローラ２２は、他のものの中でも、変換
用のルック・アサイド・バッファ２６の内容を更新する
のに使用される。更に、これによって、多数の色々なア
ドレス動作が実行される。

このため、バス５２にインターフェイスするバレルシフ
タ３８が設けられており、これにより、アドレスの桁レ
ベルのシフトが行なわれる。更に、レジスタバンク３６
も設けられている。又、アドレス量を加えると共に他の
演算機能を実行するＡＬＵ４６も設けられている。これ
ら全ての素子は、バス５８に相互接続され、バス５８は
、物理アドレスが発生された時にこれを出方するように
接続されている。コントロールレジスタ４ｏは、適当な
制御データを記憶する。バス制御論理回路４４は、例え
ば、バスハンドシェイクプロトコルを実行するために、
プロセッサ（図示せず）及び主メモリ（図示せず）と制
御信号（ライン６０を経て受信できるような）を両方向
に通信する。更に、マイクロコントローラ２２は、バス
６４に接続されたデコード論理回路を備えている。ここ
では、レジスタバンク３６内のレジスタを選択したり、
マイクロコードシーケンサを制御したりするために特定
の制御信号が発生される。マイクロコードシーケンサは
、マイクロコン、トローラ２２に一般的に設けられるも
ので、簡略化のため図示されていない６更に、入力５６
を経て読み取り／書き込み制御信号を受信できる。

第１図のブロック図に示された大部分の素子は、一般的
なものであるが、それらの新規性及び効果は、それらの
組み合わせ及び新たな機能にあることに注意されたい。

それ故、これらの機能について以下に詳細に説明する。

キャッジコントローラ及びＴＬＢは、はとんどの読み取
りをキャッジから行ない、多数の書き込みをそれに続く
読み取りと重畳させ、然も、ＭＡＣのＭＭＵの動作をＭ
ＡＣのキャッジの動作と並列に行なわせるので、システ
ムの作動速度を高める。

好ましい実施例本発明システムのこの動作の作用は、領域の考え方を保
護ドメインの考え方と結合して保護領域を形成すること
である。保護領域は、（１）新たなリソースに素早くア
クセスできるようにし、（２）これらリソースを操作す
るための成る形式の動的なルーチンリンクを与えそして
（３）認知の必要性に基づいてリソースへの保護アクセ
ス経路を形成するという効果を有する。大部分の場合、
保護領域は、成るプロセスがその関連ゲートを経てアク
セスできる１組のリソースを定める。この場合のリソー
スは、データ構造を処理するルーチンと考えるべきであ
るが、他のリソースとしては新規なゲートがある。最初
２プロセスは、その保護領域に関連して定められた１組
のゲートでスタートする。ドメイン呼び出しを用いてゲ
ートを通してその領域のリソースにアクセスすると、そ
の領域のアドレススペースの内容が再構成される。

リソースは（最初）プロセスのアドレススペース内にな
いので、プロセスがリソースをアクセスできる方法は他
にはない。保護領域内のドメインがらドメインへの移動
は、本質的に、分岐ツリーを介してのウオークであり、
リソースへのアクセス路は、「アクセスツリーノの分岐
路に対応する６保護領域は、明らかに保護されたやり方
でルーチンの形成を変更するのに有用である。例えば、
成るプログラムは、特定のデータ構造体に対し「追加」
、「削除」、「挿入」といった基本的など宇佐を使用し
、これら基本的な動作に対して幾つかのゲートを参照す
る。その後、その下にあるデータ構造体を変更できるが
、この新たなデータ構造体に対する同様の組のゲートへ
のドメインの変更である場合には、同じゲート番号を使
用できる。

この作用は、メニュー状システムに有用である。

従って、ドメインを変えることにより、ルーチンに対し
てゲート番号を異なったやり方で結合し。

動的なリンク構成体を効果的に形成することができる。

保護領域の実施について詳細に述べる。保護領域は、動
作及びそれらのデータ構造を不適切な、アクセスから保
護できるようにする１つの方法である。保護領域は、１
つ又は複数のゲートを通してしか入ることのできないア
ドレススペース（即ち、ドメイン）である。ゲートは、
特定のアクセスを行なえるようにするもの（即ち、キー
）である。このようなものを設けないと、アクセスを行
なうことはできない。ゲートは、領域に関連したアドレ
ススペースの内容を再構成すると共にこの新たなアドレ
ススペースに向かう選択された実行入力ポイントを定め
るに充分な情報を与える。この新たなアドレススペース
もゲートを含んでいるので、これらゲー１〜は、次々の
アドレススペースドメインを通るツリー状のアクセス経
路を与える。

ゲートは、ゲート記述子及びゲートモジュールで構成さ
れる。ゲート記述子は、セグメントテーブルポインタ、
セグメントテーブル長さ及び入力ポイントで構成される
。例示的なゲート記述子のフォーマットが第３図に示さ
れている。入力ポイントは、保基領域内でアクセスされ
るルーチンに関連される。ゲート記述子は、ゲートセグ
メントとして知られている特殊なセグメントに保持され
る。

簡単化のため、ここでは、ゲートを特定の領域（即ち、
領域２）に限定するものとする。ゲートモジュールは、
ゲート機能を実行するコードと、それまでのゲート入力
を追跡する制御スタックとで構成される。ゲートモジュ
ールの例示的なフォーマットが第４図に示されている。

ドメイン変更命令を用いて、１つの保護領域内で成るド
メインから別のドメインへ切り換えが行なわれる。この
命令に対するアーギュメントは、ゲート番号である。こ
こに示す実施例では、ドメイン変更命令を処理すると、
次のような動作が行なわれる。

１、ゲート番号を用いてゲートセグメントをアクセスし
、それに関連したゲート記述子を見つける。ゲート記述
子が有効でない場合には、欠陥信号が発生される。

２、プログラムカウンタの実際の内容を特殊な制御スタ
ックに入れる。

３８領域２（当該領域）のセグメントテーブルポインタ
レジスタ及びセグメントテーブル長さレジスタの現在の
内容を同じ特殊な制御スタックに入れる。

４、このようにして見つけたゲートをアクセスし、それ
に関連した新たなセグメントテーブルポインタ及び新た
なセグメントテーブル長さ記述子を関連領域２のレジス
タに入力する。

５、ゲート入力ポイントのアドレスをプログラムカウン
タに入力する。

ドメイン復帰命令を用いて。保護領域内の呼び出された
ドメインから復帰が行なわれる。基本的に、領域２のセ
グメントテーブルポインタ及びセグメントテーブル長さ
についての古い値が上記の制御スタックの最上部からポ
ツプされてそれに関連した領域２のレジスタに復帰され
、復帰アドレスも制御スタックからポツプされてプログ
ラムカウンタに入れられる。

保護ドメインの考え方は、ハードウェア及びソフトウェ
アを色々に組み合わせて多数のやり方で実施することが
できる。ここでは、６８０００をベースとするマイクロ
プロセッサシステム及びメモリ管理機能を果たすメモリ
アクセスコントローラ（ＭＡＣ）について保護ドメイン
を実施するものとする。ドメインの入力／出力機構は、
幾つかの余分なリソース、即ち、ドメイン動作の状態を
表わすイン・プログレス（処理中）ビットを必要とする
。

ドメインは、ゲートを通さなければアクセスできない。

ゲートは、アドレス可能な対象物であって、これは、第
３図に例示的にフォーマットが示されたゲート記述子と
、第４図に例示的にフォーマットが示されたゲートモジ
ュールとで構成される。ゲート記述子は、各８ビツトの
１６バイトで植成される。第１のバイトにおいては、１
つのビットＶが有効フィールドを含んでいる。記述子は
、■＝０の場合に有効となる。この第１バイトの他部分
は、使用されない。次の３バイト（１３２）は、領域の
セグメントテーブルの長さを指示する。次の４バイト（
１３４）は、領域のセグメントテーブルポインタを含む
。次の４バイト（１３６）は、ドメインの入力ポイント
を含む。最後の４バイト（１３８）は、今のところ、将
来実施する有用な機能のためにとっである。

ゲートセグメントにおいては、ゲート記述子１がゲート
ｉに組み合わされる。従って、ドメインセルを経てゲー
ト記述子がアクセスされた時には、この記述子のＶビッ
トが、ゲートが有効であるかどうかを決定する。ドメイ
ンセル以外のものによってアクセスされるのを防ぐため
、間接ゲート記述子が、それらのＥ、Ｗ及びＲ保護ビッ
トにより、欠陥信号を生じることなく、直接的な読み取
りアクセスのみを実行できるようにする。従って、Ｒビ
ット（読み取り）が「１」にセットされる。Ｅビット（
実行）及びＷビット（書き込み）は、０にセットされる
。それ故、ゲートへの書き込みアクセス又は実行アクセ
スによって欠陥信号が生じる。前記したように、このよ
うな欠陥信号により、監視プログラムへの呼び出しが生
じる。

ゲートモジュール（第４図）は、ドメイン変更動作のた
めのコードと、それまでのドメインセルを一時的に記憶
するための制御スタック（前記した）とを備えた特殊な
セグメントである。この特殊なセグメントは、実行（Ｅ
）、読み取り（Ｒ）又は書き込み（Ｗ）許可がセットさ
れていない。

従って、いかなるアクセスが生じても、ＭＡＣは、成る
矯正的な処置をとるようにされる。

ドメインの呼び出しは、分割できない動作である。標準
的なジャンプサブルーチン命令ＪＳＲ（Ａｎ）を用いて
プロセスがスタートされる。ここで、アドレスレジスタ
Ａｎの内容がプログラムカウンタ（ｐｃ）に入れられ、
ＪＳＲ命令に続くアドレスがシステムスタックに入れら
れる６レジスタＡｎの内容は、ゲートモジュールの第１
ページ（Ｏ）、即ち、ドメイン変更コードを参照しなけ
ればならない。ＪＳＲ命令が実行された後、次の命令フ
ェッチにより、ＭＡＣは、アクセス許可のないしょうた
いＥ＝Ｒ＝Ｗ＝Ｏで記述子を処理するようにされる。通
常は、これによってアクセス違反となり、前記の欠陥信
号が生じる。然し乍ら、この特定の場合には、次の条件
のもとてのドメイン変更に対し、アクセス違反が回避さ
れる。

１、ＭＡＣに送られたアドレスがページ番号０及びオフ
セットＯを有する。

２、アクセスがプログラム及び読み取りアクセスである
。

３、イン・プログレス（処理中）ビットがセットされな
い。

これらの条件がいずれも得られない場合には、アクセス
違反となる。さもなくば、イン・プログレスピットがセ
ットされ、ドメインの変更がスタートする。イン・プロ
グレスピットは、これがセットされている間は、Ｅ、Ｒ
及びＷによって定められる必要な許可に拘りなく、全て
のアクセスが有効であるという点で、ＭＡＣの保護機構
に影響を及ぼす。Ａｎのアドレスは、ゲートモジュール
制御コードの第１アドレスである。ＭＡＣの保護が与え
られた後は、アクセス違反の発生に拘りなく制御プログ
ラムを実行することができる。これにより、制御プログ
ラムは、監視状態になくてもＭＡＣの全てのレジスタを
アクセスすることができる。いうまでもなく、制御プロ
グラムは、信頼性の高いものであるように、欠陥のない
コードでなければならない。これは、広範なテスト及び
／又は通常の動作条件の模擬によって確保される。

又、イン・プログレスピットは、成るプロセスに対する
手前のドメイン変更命令が完了するまで。

その同じプロセスに対するドメイン変更命令が実行され
ないようにする。イン・プログレスピットは、制御プロ
グラムから出る時にセットされる。

制御プログラムは１次のような段階を実行する。

１、ゲートモジュールのスタックポインタを減少し、ス
タックカウンタを増加する。

２、復帰アドレスをユーザスタックからゲートモジュー
ルスタックへ転送する。

３、ユーザスタックの最上部からゲート番号を得、ゲー
トモジュールページ２内の指定のゲートセグメントをア
クセスする。

４、ゲート番号に関連したゲートセグメント内のゲート
記述子が有効でない場合には、欠陥信号を発生する。

５、さもなくば、ゲート記述子内の新たな５ＴＰＲ（１
３４）、５ＴＬＲ（１３２）及び入力ポイント（１３６
）をアクセスする。

６、古い５ＴＰＲ及び５ＴＬＲをゲートモジュールスタ
ックに・入れる。

７、マイクロコントローラ内に形成された第ルジスタで
あるレジスタＡ。にドメインの入力ポイントを入れる。

８、ゲート記述子からの５ＴＰＲ及び５ＴＬＲ情報をそ
れに関連した領域２のレジスタに入れる。

９、第５図に一例としてフォーマットが示された命令Ｊ
ＭＰ　（ＭＡＣアドレス）を実行する。

この４バイト情報がメモリからフェッチされた時には、
ＭＡＣが選択され、コマンドＲＡ　（６ビツト）を実行
する６２ビツトのフィールドＲＮは。

当該領域を指定する（ここでは、前記したように領域２
）。コマンドＲＡは、このように指定された領域に基づ
いて動作し、イン・プログレスピットをリセットし、ジ
ャンプ命令ＪＭＰ（Ａｏ）に復帰する。従って、プロセ
ッサは、ジャンプ命令を実行し、プログラムカウンタは
、新たなドメイン内の正しい命令を実行するような位置
とされる。

ドメインからの復帰も分割できない動作である。標準的
なジャンプ命令ＪＭＰ（Ａｎ）を用いてプロセスがスタ
ートされる。ここで、アドレスレジスタＡｎの内容がプ
ログラムカウンタ（ｐｃ）に入れられる。レジスタＡｎ
の内容は、ゲートモジュールの第２ページ（１）を参照
しなければならない。ＪＭＰ（Ａｎ）命令を実行した後
、次の命令フェッチにより、ＭＡＣは、アクセス許可な
しに、記述子を処理する。通常は、これにより。

アクセス違反が生じ、欠陥信号が発生する。然し。

次のような条件のもとでは、ドメインの変更に対し、ア
クセス違反が回避される。

１、ＭＡｃに送られたアドレスがページ番号１及びオフ
セット○を有する。

２、アクセスがプログラム及び読み取りアクセスである
。

３、イン・プログレスビットがセットされなり１１１これら条件のいずれも有効でなければ、アクセス違反が
生じ、さもなくば、イン・プログレスビットがセットさ
れ、復帰がスタートする。イン・プログレスビットは、
これがセットされている間は、全てのアクセスが有効で
あるという点で、ＭＡＣの保護機構に影響を及ぼす。Ａ
ｎのアドレスは、ゲートモジュール復帰制御コードの第
１のアドレスである。ＭＡＣの保護を受けた後、制御プ
ログラムは、アクセス違反なしで実行することができる
。これにより、制御プログラムは、監視状態になくても
、ＭＡ、Ｃの全レジスタをアクセスすることができる。

これを適切に行なうためには、制御プログラムが信頼性
の高いコードでなければならない。この場合も、イン・
プログレスビットは、成るプロセスに対する手前のドメ
イン命令が完了するまでその同じプロセスに対し別のド
メイン命令が実行されないようにする。イン・プログレ
スビットは、制御プログラムから出る時にセットされる
。制御プログラムは、次のような段階をとる。

１、古い５ＴＰＲ及び５ＴＬＲを得、制御スタックから
のアドレスを復帰する。

２、復帰アドレスをレジスタＡｏに入れる。

３、古い５ＴＰＲ及びＳ−Ｔ　Ｌ　Ｒを復帰する。

４、第５図に一例としてフォーマットが示された命令Ｊ
ＭＰ　（ＭＡＣアドレス）を実行するが、１つの相違点
は、６ビツトコマンドＲＡがここではコマンドＲＤに代
わることである。この４バイト情報がメモリからフェッ
チされた時には、ＭＡＣが選択され、コマンドＲＤを実
行する。この例でもフィールドＲＮは、領域２を指定す
る。コマンドＲＤは、このように指定された領域に基づ
いて動作し、イン・プログレスビットをリセットし、ジ
ャンプ命令ＪＭＰ（Ａｏ）を復帰する。従って、プロセ
ッサは、ジャンプ命令を実行し、プログラムカウンタは
、古いドメイン内の正しい命令を実行するような位置と
される。

制御スタックは、模擬スタックである。これは、ゲート
モジュールの１ページ内に完全に含まれる。ゲートモジ
ュールは、スタックポインタ、スタックカウンタ及びこ
れに関連したスタックデータエリアで構成される。スタ
ックにエレメントを入れる動作は、スタックポインタを
減少し、これを用いて、新たなスタックデータを配置す
るようにスタックデータ溝造体を指示することより成る
。更に、スタックカウンタが増加される。スタックカウ
ンタの位置は、スタック上のエレメントの数を指示する
。スタックからエレメントを出す動作は、スタックポイ
ンタを用いてスタックデータエリアを指示し、データを
アクセスし、次いで、スタックポインタを増加すること
より成る。更に、スタックカウンタが減少される。

マイクロプロセサ６８０２０は、内部命令キャッジを有
する。ドメイン機構が適切に動作するためには、このキ
ャッジもドメイン入力及びドメイン出力でアクセスしな
ければならない。これは、ドメイン呼び出し及びドメイ
ン復帰コマンドに対して成る程度の追加を意味する。又
、キャッジを作動させることが問題である。というのは
、これを行なうコマンドは、監視モードで実行しなけれ
ばならないからである。従って、キャッジは、ＭＡＣに
よって作動されない。６８０２０には外部ピンがあり、
これに信号を送ると、６８０２．０はその内部キャッジ
をバイパスする。この信号は、一連のドメイン呼び出し
の最初の呼び出しの際に発生され、この一連のドメイン
呼び出しから最後に復帰する際に終了される。内部フリ
ップ−フロップは、この発生を処理する。最初のドメイ
ン呼び出しの際には、ＭＡＣがこのフリップ−フロップ
をセントし、最後のドメイン呼び出しの際に、ＭＡＣが
このフリップ−フロップをリセットする。

ソフトウェアには、ドメインカウンタ、即ち、スタック
カウンタがあり、これは最初Ｏにセットされる。ドメイ
ン変更コマンドの際には、このカウンタが増加され、一
方、ドメイン復帰コマンドの際には、二〇カウンタが減
少される。位置Ｏから位置１へのカウンタの移行により
、外部フリップ−フロップがセットされ、一方、１から
０へのカウンタの移行により、外部フリップ−フロップ
がリセットされる。この内部フリップ−フロップは。

ＭＡＣにより間接的にアドレスされる。内容が切り換わ
ることによりデータが古くなるという問題を回避するよ
うに６８０２０キヤツジを作動するのは、ソフトウェア
である。

イン・プログレスピットを読み取ったり書き込んだりす
るためのコマンドが必要である。これらのコマンドは、
ＲＩ及びＷＩである。コマンドＲ１は、イン・プログレ
スピットを読み取ると共にリセットし、一方、コマンド
ＷＩは、イン・プログレスピットを書き込む。

ドメイン動作中に割込みが発生された場合には、イン・
プログレスピットに対して何かを行なわねばならない。

さもなくば、何の保護もなしに割込みルーチンが実行さ
れてしまう。これに対する解決策は、割込みルーチンに
入る時にイン・プログレスピットを読み取ってリセット
すると共に、割込みルーチンから復帰する時にイン・プ
ログレスピットを復帰することである。

ドメイン変更コマンドは、次のような６８０００コード
で実行することができる（６８０００ユーザマニユアル
も参照されたい）。

ｍｏｖｅａ、１　５ｔａｃｋｃｎｔｒ、　Ａｏ　　　ス
タックカウンタを得る　　　　１６（４１０）ａｄｄｑ
、１　　　＃１．　Ａ、　　　　　　スタックカウンタ
増加　　　　　８（Ｉｌｏ）ｌｅａ、ｌ　　　５ｔａｃ
ｋｃｎｔｒ＋　Ａ１　　　スタックカウンタアドレスを
得る８（２１０）ｍｖｅ、Ｉ　　　Ａ、、　（ＡＪ　　
　　　スタックカウンタ更新　　　　　１２（１／２）
ｍｏｖａａ、１　５ｔａｃｋｐｏｉｎｔｅｒ、　Ａ、、
模擬スタックポインタを得る　　１６（４１０）ａｄｄ
ｑ、１　　１２．　Ａ、、　　　　　　　スタックポイ
ンタ増加　　　　　　８（Ｉｌｏ）ｍｏｖｅ、Ｉ　　　
（Ａ、）＋（Ａ＝）　　　　　復帰アドレスをスタック
に入力　２０（３／２）ｍｏｖｅ、１　　　（Ａ７）十
、Ｄｏ　　　　　　ゲート＃を得る　　　　　　　　　
　１２（３１０）、１ＩＳ１．１１　　　Ａ４．　Ｄｏ
　　　　　　　１６で乗算　　　　　　　　　　１０（
Ｉｌｏ）ｍｏｖｅ、１　　　ｇａｔｅｓｅｇ＋ｎｅｎｔ
、　Ａ、　　ゲートセグメントアドレスを得る１６（４
１０）ａｄｄａ、Ｉ　　　Ｄｏ＋　Ａ１　　　　　　　
ゲートアドレスの計算　　　　　８（Ｉｌｏ）菊νｅ、
１　　　（Ａ□）、賜　　　　　ゲートの第１ワードを
得る　　　　１２（３／のｂｍｉ、１　　　ｅｒｒｏｒ
　　　　　　　無効Ｖ＝１の場合にエラー　　　１０（
２１０）ａｄｄｑ、１　　１２．　Ａ、　　　　　　　
スタックポインタ増加　　　　　８（１１０）ｍｏｖｅ
、Ｉ　　　ＭＡＣａｄｒＳＴＰＲ，（Ａ、）古い５ＴＰ
Ｒをスタックに入力　２８　（５／２）ａｄｄｑ、ｌ　
　　１２．　Ａｏ　　　　　　　スタックポインタ増加
　　　　　８（Ｉｌｏ）ｍｏｖｅ、Ｉ　　　ＭＡｃｌｄ
ｒＳＴＬＲ，（Ａｎ）古い５ＴＬＲをスタックに入力　
２８　（５／２）ｌｅａ、１　　５ｔａｃｋｐｏｉｎｔ
ｅｒ、　Ａ、スタックポインタアドレスを得る８（２１
０）ｍｏｖｅ、Ｉ　　　Ａｏ＋　（Ａｘ）　　　　　　
スタックポインタ更新　　　　　１２（１／２）ｍｐｖ
ｅ、　１　　　（Ａ、　）＋ＭＡＣａｄｒＳ且上　新た
な値を５ＴＬＲに入力　　　２ｇ（５／２）ｍｐｖｅ、
１　　　（Ａ、）＋ＭＡＣａｄｒＳＴＰＲ新たな値を５
ＴＰＲに入力　　　２８（５／２）ｍｐｖｅｊ　　　（
Ａ＋）＋　Ａａ　　　　　入力アドレスをＡＯに入力　
　　１２（３１０）ｊｍｐ、Ｉ　　　ＭＡＣａｄｒＥ　
　　　　　入力ボンドにジャンプする準備　１２（３１
０）↓ ↓　　　　これにより生じる命令 ↓ ↓ ｊｍｐ、１　　　（Ａｏ）　　　　　　　入力ボンドへ
ジャンプ　　　　　８（Ｚｌｏ）ドメイン変更コマンド
は、３３６のタロツクサイクルを必要とする。ここでは
、レジスタＡ０、Ａ４、Ａ２及びＤｏが入力の際に新た
なドメインにセーブされ、そのドメインから戻る際に復
帰するものと仮定する。

ドメイン復帰呼び出しは、次のような６８０ｏＯコード
で実行することができる。

ｍｏｖｅ、１　　５ｔａｃｋｃｎｔｒ＋　Ａｘ　　　ス
タックカウンタを得る　　　　１６（４／のｂｅｑ、ｌ
　　　ｅｒｒｏｒ　　　　　　　１つのドメイン力饗し
過ぎ　　１０（２１０）ｓｕｂｑ、１　　　＄１．　Ａ
１　　　　　　スタックカウンタ減少　　　　　８（Ｚ
１０’）ｌｅａ、ｌ　　　Ａｘ、（Ａｏ）　　　　　ス
タックカウンタ更新　　　　　１２（１／２）ｍｏｖｅ
ａ、１　５ｔａｃｋｐｏｉｎｔｅｒ、　Ａ、模擬スタッ
クポインタを得る　　１６（４１０）ｍｏｖｅ、ｌ　　
　（Ａ、）、　ＭＡＣａｄｒＳπ、Ｒ古い値を５ＴＬＲ
に入力　　　　２８（５／２）ｓｕｂｑ、１　　８２．
　Ａ、　　　　　　　スタックのポツプ　　　　　　　
　８（Ｉｌｏ）ｍｏｖｃ、ｌ　　　（Ａ１）、　ＭＡＣ
ａｄｒＳＴＰＲ古い値を５ＴＰＲに入力　　　　２８（
５／２）ｓｕｂｑ、１　　８２．　Ａ、　　　　　　　
スタックのポツプ　　　　　　　　８（Ｉｌｏ）ｍｏｖ
ｅ、Ｌ　　　Ａ、、　（Δ。）　　　　復帰アドレスを
Ａｏに入力　　　１２（３１０）ｓｕｂｑ、１　　８２
．Ａ１　　　　　　スタックのポツプ　　　　　　　　
８（Ｉｌｏ）ｌｅａ、１　　５ｔａｃｋｐｏｉｎｔｅｒ
、　Ａ２スタックポインタアドレスを得る８（２１０）
ｍｏｖｃ、　ｌ　　　ＭＡＣａｄｒＲ復帰の準備　　　
　　　　　　　１２　（３１０）↓　　　これにより得
られた命令 ↓ ↓ ｊｕｍｐ、１　　　（Ａｎ）　　　　　　　入力ポイン
トへジャンプ　　　　８（２１０）ドメイン復帰呼び出
しには、２０２個のクロックサイクルが必要である。

その他のドメイン復帰手順も考えられる。例えば、エラ
ー復帰ドメイン呼び出しは、制御スタックからポツプし
、一連のネストされたドメイン呼び出しにおいて第１の
ドメイン呼び出しを発生する最初のプログラムに復帰す
ることができる。

【図面の簡単な説明】

第１図は、本発明によるメモリアクセス制御装置のアー
キテクチャを示すブロック図、第２図は、領域の考え方
を示す概略図、第３図は、ゲート記述子のフォーマット
を例示的に示す図、第４図は、ゲートモジュールと称する特殊なセグメント
のフォーマットを例示的に示す図、そして第５図は、命令ＪＭＰ　　ＭＡＣアドレスのフォーマッ
トを例示的に示す図である。２２・・・マイクロコントローラ２４・・・キャッジコントローラ２６・・・変換用ルック・アサイド・バッファ２８・・
・ページ記述子ＲＡＭ３０．３２・・・内容でアドレスできるメモリ３４・・
・ランダムアクセスメモリ３６・・・レジスタバンク３８・・・バレルシフタ４０・・・コントロールレジスタ４２・・・デコード論理回路４４・・・バスコントローラ４６・・・ＡＩ、Ｕ４８．５０・・・保護論理回路６６・・・アンドゲート１００・・・システムメモリ１０２・・・オペレーティングシステム１０４・・・シ
ステムライブラリ１０６・・・プロセスＡＩコード及びデータ１０８・ｔ
・プロセスＢ−７コード及びデータ１１０＝１．１８・
・・オペレーティングシステム１１４．１２２・・・シ
ステムライブラリ１１６・・・プロセスＡＩコード及び
データ１１８・・・プロセスＢ；コード及びデータ１３
０・・・未使用１３２・・・セグメントテーブル長さ１３４・・・セグメントテーブルポインタ１３６・・・
入力ポイント１３８・・・リザーブ済

Claims

【特許請求の範囲】

（１）情報を記憶するためにメモリに接続されると共に
、複数の識別可能なアドレススペースに仕切られている
ような第１の接続部と、中央処理ユニットに接続されて
ここから仮想アドレス情報を受け取るようにされた第２
の接続部とを具備していて、データ処理システムに使用
されるメモリアクセス制御装置において、上記中央処理ユニットで実行できる少なくとも１つのプ
ロセスの仮想アドレススペースを、長さが可変な少なく
とも２つの領域に仕切る第１のプログラム可能な手段と
、命令及びデータを上記領域の各々に割り当てる第２のプ
ログラム可能な手段と、情報を受け取り、上記領域の各々に対する各保護レベル
及びこれに関連したアクセス許可レベルをアクセスする
第３のプログラム可能な手段と、情報を受け取り、上記
アドレススペースのサブスペースに対する入力ポイント
を指定する第４のプログラム可能な手段と、上記各領域内の仮想アドレスを物理メモリの上記各サブ
スペース内の物理アドレスへとマッピングするアドレス
マッピング手段と、条件によってアクセスできる更に別の保護領域を定める
と共に、この保護領域のための少なくとも１つの固定の
入力ポイントも定めるようなゲート構造体を参照するこ
とによって、所定の領域内で、上記領域に関連した仮想
アドレススペースの内容を再構成する手段とを具備した
ことを特徴とするメモリアクセス制御装置。
（２）ゲートは、ゲート動作を実行するゲートモジュー
ルと、セグメントテーブルポインタ、セグメント長さ及
び入力ポイントを有するゲート記述子とを備えている特
許請求の範囲第（１）項に記載の装置。
（３）各領域は、それに関連したセグメントテーブルポ
インタ及びセグメントテーブル長さによって定められる
特許請求の範囲第（１）項又は第（２）項に記載の装置
。
（４）プロセスのアドレススペースは、そのセグメント
テーブルを再構成することによって変更される特許請求
の範囲第（３）項に記載の装置。
（５）アドレススペースの１つのセグメントは、ゲート
のリストである特許請求の範囲第（４）項に記載の装置
。
（６）保護領域から出る際に使用される復帰情報を記憶
するスタックを更に備えた特許請求の範囲第（１）項な
いし第（５）項のいずれかに記載の装置。
（７）上記装置は、単一の集積回路チップに含まれる特
許請求の範囲第（１）項ないし第（６）項のいずれかに
記載の装置。
（８）上記メモリは、複数の上記アドレスサブスペース
を含む特許請求の範囲第（１）項ないし第（７）項のい
ずれかに記載のメモリ。
（９）上記メモリは、ページ構成を維持する特許請求の
範囲第（８）項に記載のメモリシステム。
（１０）上記メモリは、セグメント構成を維持する特許
請求の範囲第（８）項に記載のメモリシステム。
（１１）特許請求の範囲第（１）項ないし第（７）項の
いずれかに記載の装置に相互接続されたメモリと、仮想
アドレスデータを上記装置に送るように上記メモリ及び
上記装置に相互接続された中央プロセッサとを備えたこ
とを特徴とするコンピュータシステム。
（１２）並列処理を行なうように特許請求の範囲第（１
１）項に記載のコンピュータシステムを複数個備えたこ
とを特徴とするデータ処理システム。