JPH0916461A

JPH0916461A - 仮想メモリ・システム内で効率的な共用メモリを提供するためのシステムおよび方法

Info

Publication number: JPH0916461A
Application number: JP8133637A
Authority: JP
Inventors: William H Schwartz; ウィリアム・エイチ・シュワルツ; Suresh Yanamadala; スレーシュ・ヤナマダラ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1995-06-07
Filing date: 1996-05-28
Publication date: 1997-01-17
Also published as: EP0747828A3; EP0747828A2; US5875487A

Abstract

(57)【要約】（修正有）【課題】コンピュータ用の仮想メモリ管理システムを
動作させる改善された方法を提供する。【解決手段】コンピュータ用のメモリ管理システムに
おいて、多数のタスクに仮想メモリ域を共用させる場合
に、多数のアドレス空間に「接続」できるように生成さ
れた独立したアドレス空間を使用する。共用アドレス空
間に対するどのような変更も、共用アドレス空間に対す
るただ１つのオペレーションで、接続されたすべてのア
ドレス空間に反映される。共用アドレス空間内のエンテ
ィティは、ただ１組のシステム資源しか必要としない。
接続されたすべてのアドレス空間に同じ仮想セグメント
ＩＤが使用されるので、１組のページ・テーブル・エン
トリしか必要でない。特徴は共用メモリを、保護を行う
ための制御特権付きでまたは制御特権なしで接続するこ
とである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ処理システ
ムに関する。詳細には、本発明は、効率的な共用メモリ
を提供するためコンピュータ用の仮想メモリ・システム
を動作させるシステムおよび方法に関する。

【０００２】

【従来の技術】

関連出願本願に記載の主題は、ウィリアム・エイチ・シュワルツ
（ＷｉｌｌｉａｍＨ．Ｓｃｈｗａｒｔｚ）が本願とと
もに出願した同時係属の米国特許出願第０８／４７２３
６３号（ＩＢＭ整理番号ＢＣ９−９５−０１５）「ＳＹ
ＳＴＥＭＡＮＤＭＥＴＨＯＤＦＯＲＰＲＯＶＩ
ＤＩＮＧＳＨＡＲＥＤＭＥＭＯＲＹＵＳＩＮＧＳ
ＨＡＲＥＤＶＩＲＴＵＡＬＳＥＧＭＥＮＴＩＤＥ
ＮＴＩＦＩＣＡＴＩＯＮＩＮＡＣＯＭＰＵＴＥＲ
ＳＹＳＴＥＭ」にも記載されている。

【０００３】上述の関連出願第０８／４７２３６３号
（ＩＢＭ整理番号ＢＣ９−９５−０１５）では、インテ
ルｉ３８６やｉ４８６などのアーキテクチャを対象とす
る共用メモリ・システムが記載されている。そこにおけ
る概念は、本願に記載されているように、ｐｏｗｅｒＰ
Ｃおよびそのオペレーティング・システムの特性を有す
るものなど、より一般的な意味で他のアーキテクチャに
も応用できる。

【０００４】従来、仮想メモリ管理システムの共用メモ
リは、ページ・エイリアシングによって提供されてい
た。共用物理ページの各仮想マッピングには、個々のカ
ーネル構造およびハードウェア・ページ・テーブル・エ
ントリ資源が必要であった。そのような配置では、共用
メモリを大幅に利用する、ＯＳ／２やｐｏｗｅｒＰＣ用
ＯＳ／２（またはワークプレース・オペレーティング・
システム）など、システムの冗長オーバヘッドが非常に
大きくなる。そのようなシステムでは、共用メモリ属性
を変更するのに、各マッピングを個別に修正することが
必要になり、その結果性能が大きく低下する。

【０００５】仮想メモリ・システムの中には、各アドレ
ス空間内の同じアドレスに現れる共用メモリ・バンドを
特徴とするものがある。反対に、本願に記載したシステ
ムは、任意のアドレスに選択的に接続することができる
独立したアドレス空間の生成を使用する。

【０００６】本願に記載のシステムは、アドレス空間を
生成し共用するものである。すなわち、アドレス空間
は、メモリ・オブジェクト用の容器のようなものであ
る。他の多くの共用メモリ方式は、メモリ・オブジェク
トの共用を扱うだけである。メモリ・オブジェクトを共
用すると、１つのタスクによる修正が多数のタスクから
見えるようになる。アドレス空間を共用すると、メモリ
・オブジェクトの生成や破壊などのアドレス空間の修
正、および保護の変更などのメモリ・オブジェクトの属
性の変更が、共用アドレス空間に対してだけこのオペレ
ーションを実行することによって多数のタスクから見え
るようになる。

【０００７】インテルｉ３８６アーキテクチャでは、一
般に共用メモリが多数のタスクによって使用されるた
め、各アドレス空間内のディレクトリ・ページが、それ
ぞれ同じ物理ページを参照するページ・テーブル・エン
トリを含むページ・テーブルのページを指すことにな
る。また、アクセス保護を変更する場合など、このペー
ジのアクセスを変更するには、すべてのページ・テーブ
ルを修正することが必要になる。共用メモリを提供する
ために、ｐｏｗｅｒＰＣ仮想セグメントＩＤをエミュレ
ートするようにページ・テーブルのページを管理する効
率的なデータ構造の編成が、出願第０８／４７２３６３
号（ＩＢＭ整理番号ＢＣ９−９５−０１５）に記載され
た方法に提供されている。

【０００８】

【発明が解決しようとする課題】本発明の目的は、コン
ピュータ用の仮想メモリ管理システムを動作させる改善
された方法を提供することである。

【０００９】本発明の他の目的は、システム資源を複製
せずに、コンピュータ・システムの多数のタスクがメモ
リ空間を共用できるようにするシステムおよび方法を提
供することである。

【００１０】

【課題を解決するための手段】本発明の上記その他の目
的は、以下に説明するようにして達成される。仮想メモ
リ・システム内で効率的な共用メモリを提供する方法
は、ｐｏｗｅｒＰＣの反転ページ・テーブル・アーキテ
クチャおよびＩＢＭマイクロカーネル仮想メモリ設計を
利用する。

【００１１】本発明の共用メモリ方法は、ページ・エイ
リアシングの（システム資源の）費用の問題を解決す
る。多数のアドレス空間に「接続する」ことができる独
立したアドレス空間が生成される。共用アドレス空間に
変更があると、共用アドレス空間に対するただ１つのオ
ペレーションにより、すべての接続アドレス空間に反映
される。共用アドレス空間内のエンティティは、１組の
システム資源しか必要としない。すべての接続アドレス
空間に同じｐｏｗｅｒＰＣ仮想セグメントＩＤが使用さ
れるので、１組のｐｏｗｅｒＰＣページ・テーブル・エ
ントリしか必要でない。

【００１２】他の特徴は、共用メモリを保護を行うため
の制御特権付きでまた制御特権なしで接続することであ
る。すなわち、特権を有するタスクは、通常の非共用ア
ドレス空間の場合と同じオペレーションおよび基底アド
レスを使用してアドレス空間を操作できる。通常の接続
タスクは、オーバレイ共用アドレス空間内のメモリ・オ
ブジェクトを参照できるだけであり、メモリ・オブジェ
クトを生成または破壊することができない。保護を行う
ため、共用アドレス空間は、共用マップ内のエントリを
追加または差し引くための特権付きでまたは特権なしで
接続することができる。制御特権付きの場合、割振り、
アクセス保護の変更、削除などの仮想メモリ・オペレー
ションが可能である。制御特権なしの場合、データの読
取りと書込みだけが可能である。アドレス空間を操作す
るオペレーションは拒絶される。

【００１３】アドレス空間内のメモリ・オブジェクト
は、その属性を記述するためにカーネル制御構造を必要
とする。共用メモリ・アドレス空間を接続するには、共
用アドレス空間に記述をリダイレクトする特別の種類の
構造を使用する。この構造は、接続が制御＝ｙｅｓか制
御＝ｎｏかを宣言する。あるオペレーションが許される
か否かを判断するとき、アドレス空間操作オペレーショ
ンでこのインジケータを検査する。

【００１４】本発明の特徴は、ｐｏｗｅｒＰＣ仮想セグ
メントＩＤを独立した共用アドレス空間と関連付け、次
いでこの単一のセグメントＩＤを、タスクのアドレス空
間と「重複」するように多数のタスク中にマップして、
共用アドレス空間内のメモリ・オブジェクトに対する共
用アクセスを提供することである。したがって、１組の
カーネルとハードウェア資源だけが必要である。

【００１５】他の特徴は、多数の独立した共用アドレス
空間を生成し、タスクのアドレス空間内の任意のアドレ
スにそれを接続できることである。

【００１６】同時係属出願第０８／４７２３６３号（Ｉ
ＢＭ整理番号ＢＣ９−９５−０１５）の本発明の同じ概
念は、本願では、インテルｉ３８６アーキテクチャでは
なくｐｏｗｅｒＰＣ形アーキテクチャに適用される。

【００１７】

【発明の実施の形態】次に図面、特に図１を参照する
と、データ処理システム１１が示されている。データ処
理システム１１は、システム中央演算処理装置またはＣ
ＰＵ１２、システム・メモリ１３、大容量記憶制御装置
１４、ならびにデータおよびコマンドを交換するために
ＣＰＵ１２とメモリ１３と大容量記憶制御装置１４とを
連結する通信リンク１５を含む。通信リンク１５は、シ
ステム・バスでもよく、ある種のネットワークでもよ
い。

【００１８】図２は、図１のシステム用の仮想メモリお
よび物理メモリのマップである。仮想アドレス空間２０
は、ｉ４８６、ｐｏｗｅｒＰＣチップなど、ＣＰＵ１２
内で使用されるマイクロプロセッサの種類によって確定
される。例えば、ｉ４８６は、１つの４ＧＢ仮想アドレ
ス空間だけを示し、いくつかのタスクがこの４ＧＢ空間
内の空間を使用するが、ｐｏｗｅｒＰＣオペレーティン
グ・システムは、各タスクごとに別々の４ＧＢ仮想アド
レス空間をセットアップすることに留意されたい。物理
メモリ１３は、ブロック２１によって表され、仮想アド
レス空間よりもはるかに小さい。ページ・テーブル２２
は、通常はメモリ１３内に格納され、空間２０からの仮
想アドレスを空間２１内の物理アドレスに変換する。Ｃ
ＰＵ１２上で動作するタスク１は、仮想アドレス空間の
ブロック２３を使用し、ブロック２３内の個々の仮想ペ
ージ・アドレスをページ・テーブル２２内で表引きし
て、物理アドレスを見つける。各ページ・テーブル・エ
ントリ２４は、仮想アドレス・フィールド２５と、それ
に対応する物理アドレス・フィールド２６を含む。ペー
ジ・テーブル・エントリはまた、保護情報と、そのペー
ジが物理メモリ１３内にあるかそれともディスク記憶装
置１５内にあるか（後者の場合はページを使用する前に
物理メモリへ移す必要がある）の指示を含む。ＣＰＵ１
２上で動作するタスク２は、仮想メモリ・ブロック２７
を使用し、ページ・テーブル２２内のエントリ２４を参
照する。これらのエントリの一部はタスク１のエントリ
と同じことがある。すなわち、タスクが物理メモリを共
用する。これは、物理メモリ内のページがタスク１内で
もタスク２内でも使用されるので、ページ・エイリアシ
ングの例である。ただし、これらの位置は異なる仮想ア
ドレスを有するので、２つのページ・テーブル・エント
リ２４が使用される。

【００１９】図３も、ｉ４８６形アーキテクチャ用のメ
モリを共用する他の方法を示す、図２と同様の仮想メモ
リおよび物理メモリのマップである。図３では、タスク
１とタスク２は重複領域３１を有し、同じ仮想アドレス
の一部が各タスク内に現われる。したがって、同じペー
ジ・テーブル・エントリ２４が共用メモリの参照に使用
され、そのためページ・テーブル・エントリの重複が回
避される。例えば、各タスク内の仮想メモリ位置３０
は、ページ・テーブル２２内の特定のエントリ２４を指
し、もちろんこのエントリ２４は同じ物理メモリ位置を
指す。これは、非常に有用な方法であり、本発明の概念
によって達成されるが、それでもなおユーザに対する制
約がある。すなわち、異なるタスクの共用アドレス空間
が同じ仮想アドレスを有する必要がある。

【００２０】図４も、本発明によるメモリを共用する方
法を示す図２および図３と同様の仮想メモリおよび物理
メモリのマップである。図４では、タスク１とタスク２
は、共用メモリ位置３２または３３を有し、このメモリ
位置は、別のトランスレータ３４によってページ・テー
ブル２２内の同じエントリ２４を、したがって物理メモ
リ２１内の同じ位置３５を指す。インテルｉ３８６やｉ
４８６の例では、トランスレータ３４は、Ｗ．シュワル
ツが本願とともに出願した同時係属出願第０８／４７２
３６３号（ＩＢＭ整理番号ＢＣ９−９５−０１５）に記
載されているように、図５に示される形式のものでよ
い。共用メモリは、ＩＢＭｐｏｗｅｒＰＣ上では、同じ
仮想セグメントＩＤを多数のアドレス空間中にマップす
ることによって効率的に生成できる。図５は、仮想セグ
メントＩＤをエミュレートするために共用インテル・ペ
ージ・テーブルを管理する効率的なデータ構造の編成を
示す。ｐｏｗｅｒＰＣ仮想セグメントＩＤの場合と同様
に、２５６ＭＢ（２８ビット・アドレス）の共用メモリ
域を生成し、２５６ＭＢ境界上のアドレス空間中にマッ
プすることができる。図５は、データ構造の編成、すな
わち、ＯＳによってメモリ内に生成される新しいデータ
構造を示す。仮想アドレス空間２０内の各共用メモリ域
ごとに、「Ａ」で示す構造が生成される。すべての
「Ａ」構造は互いに連結される。すなわち、各データ構
造「Ａ」は、次の構造「Ａ」のアドレスを含む。共用メ
モリ域がタスク１やタスク２などのタスク中にマップさ
れる仮想メモリ空間２０内の各位置ごとに、タイプ
「Ｇ」の構造が生成され、その「Ａ」構造に分岐して連
結される。すなわち、構造「Ａ」はその中に第１の
「Ｇ」のアドレスを有し、各「Ｇ」は次の「Ｇ」のアド
レスを有する。各「Ｇ」構造は、共用メモリがタスク中
にマップされた２５６ＭＢスロットを記録する。多数の
「Ｇ」構造は、同じタスク内で異なる２５６ＭＢオフセ
ット（２８ビット・アドレス）で仮想アドレス空間２０
内に指示できる。タスク１やタスク２などの各タスク
は、図６に示されるように、１６エントリのアレイ３６
を有し、３２ビット（４ＧＢ）仮想アドレス空間２０内
の各２５６ＭＢスロットごとにアレイ内の１つのエント
リ３７がある。エントリ３７は、共用メモリ域がタスク
中のその２５６ＭＢにスロットにマップされている場
合、「Ａ」構造を指す。「Ｇ」構造は、パス３８を介し
て「Ｔ」構造内のオフセットを指示し、このオフセット
はパス３９を介してディレクトリ・ページ「Ｄ」をアド
レスする。

【００２１】タスク１やタスク２などの各タスクは、そ
れ自体のインテル・ディレクトリ・ページを有する。デ
ィレクトリ・ページは図５に「Ｄ」で示されている。共
用メモリ域「Ａ」用のすべてのディレクトリ・ページ
「Ｄ」内のディレクトリ・ページ・エントリはすべて、
パス４０を介して、図４のページ・テーブル２２に対応
する共通の１組の共用ページ・テーブル「Ｐ」を指す。

【００２２】図４および図５の編成では、既存のページ
・テーブル・エントリを修正する仮想メモリ・オペレー
ションで、「Ｐ」内の共通のページ・テーブル・エント
リ、すなわちページ・テーブル２２内の単一のエントリ
２４を修正するだけでよい。共用メモリ域をマップした
すべてのタスクは、この変更の影響を受ける。

【００２３】ディレクトリ・ページ「Ｄ」を修正する仮
想メモリ・オペレーションは、共用メモリ域を使用する
すべてのディレクトリ・ページ「Ｄ」を修正しなければ
ならない。例えば、新しい仮想変換を付加する場合、新
しいページ・テーブルを割り振る必要がある。この場合
には、図６の１６エントリ・アレイ３６を検査して、こ
のアドレスが共用域内にあるかどうか確認する。アドレ
スが共用域内にない場合は、タスクのディレクトリ・ペ
ージが修正できる。修正が共用域の修正ある場合、
「Ｔ」構造内のエントリは、パス４１を介して、この共
用域用の「Ａ」構造を指す。この共用メモリの「Ｇ」リ
スト内のすべてのタスクのディレクトリ・ページが修正
される。

【００２４】各仮想アドレスには、セグメント記述子お
よびページ・テーブル２１内で、インテルｉ３８６また
はｉ４８６アーキテクチャにおける様々なレベルのメモ
リ保護が関連付けられており、これらを使用して、共用
メモリ域に対する各参照が共用位置からの読取りしかで
きないのか、それとも共用位置の読取りと書込みができ
るのかを制御することができる。

【００２５】本発明の好ましい実施形態による共用メモ
リ方法が、図７の線図に概略的に示されている。この場
合も、ｐｏｗｅｒＰＣ用のマイクロカーネル・オペレー
ティング・システムは、インテルｉ４８６形のアーキテ
クチャの場合と同様に、タスクに連続した４ＧＢ３２ビ
ット・アドレス空間を共用させるのではなく、各タスク
ごとに独立した仮想アドレス空間をセットアップするこ
とに留意されたい。この図７には、タスク１、タスク
２、タスク３の３つのタスクと、空間Ａおよび空間Ｂと
呼ばれる２つの独立した共用アドレス空間４５および４
６が示されている。また、メモリ・オブジェクトＭＯ−
１、ＭＯ−２、ＭＯ−３、およびＭＯ−４も示されてい
る。タスク１には、共用アドレス４５空間Ａのアドレス
空間が、パス４７によって表される制御＝ｙｅｓ付きで
接続されている。これにより、タスク１が、共用アドレ
ス空間Ａが接続されるアドレスの範囲内でそれ自体のア
ドレス空間を操作することによって、共用アドレス空間
Ａ内でメモリ・オブジェクトを付加したり破壊すること
が可能になる。タスク２には、共用アドレス空間Ａが、
パス４８によって表される制御＝ｎｏ付きで接続され
る。タスク２は、共用アドレス空間Ａ内に含まれるメモ
リ・オブジェクトを参照することはできるが、そのアド
レス空間内のこのアドレスの範囲内でメモリ・オブジェ
クトを付加したり破壊することはできない。タスク１
は、共用アドレス空間Ａに含まれるメモリ・オブジェク
トに対して同一のアクセス権を有する。

【００２６】図７のタスク２には、共用アドレス空間Ｂ
が、パス４９によって表される制御＝ｙｅｓ付きで接続
され、したがってタスク２が共用アドレス空間Ｂを操作
することが可能になる。タスク３には、共用アドレス空
間Ｂが、パス５０によって表される制御＝ｎｏ付きで接
続される。タスク３は、共用アドレス空間Ｂ内に含まれ
るメモリ・オブジェクトを参照できるだけである。

【００２７】共用アドレス空間のユーザは、各共用アド
レス空間内のメモリ・オブジェクトを管理するのに必要
なカーネル構造およびハードウェア資源の単一のインス
タンスを共用するので、資源は保存される。ページ・エ
イリアシングは、共に図７のメモリ・オブジェクトＭＯ
−４へのアクセス権を有するタスク１およびタスク２に
よって例示されるように、各タスク内に（ページ・テー
ブル２２内のページ・テーブル・エントリ２４などの）
複製された資源を必要とする。これは、これらの資源が
共用されていないためである。共用アドレス空間が１つ
のオペレーションで接続されるすべての場所が明らかで
ある、共用アドレス空間内で新しいメモリ・オブジェク
トを割り振る場合と異なり、ページ・エイリアシングに
より新しいメモリ・オブジェクトを割り振るには、オペ
レーションをそれが見える各アドレス空間内で実行する
必要がある。

【００２８】タスク１は、図７の共用アドレス空間Ｂへ
のアクセス権を有しない。同様に、タスク３は、共用メ
モリ・アドレス空間Ａまたは共用アドレス空間Ａ内に含
まれる他のメモリ・オブジェクトへのアクセス権を有し
ない。タスク２は、両方の共用アドレス空間内のメモリ
・オブジェクトへのアクセス権を有する。

【００２９】異なるタスクのアドレス空間内の同じアド
レスに異なる共用アドレス空間を接続し、それによって
タスクが、共通のアドレスにある異なるメモリ・オブジ
ェクトを参照できるようにすることも可能である。

【００３０】共用アドレス空間の典型的な使用法は、共
用ライブラリや大域データなど、共用システム資源を共
用アドレス空間内に配置し、共用アドレス空間を制御＝
ｎｏ付きで同じ仮想アドレスにあるユーザ・タスク内に
接続することである。システム・ローダは、共用アドレ
ス空間が制御＝ｙｅｓ付きで接続され、新しいライブラ
リがロードできるようになる。異なる普及パーソナリテ
ィを有するユーザ・タスクは、異なる共用アドレス空間
に接続することができる。

【００３１】ｐｏｗｅｒＰＣ用のＩＢＭマイクロカーネ
ル・オペレーティング・システムでは、上述のように、
共用メモリ構成をセットアップするための特定のインタ
フェースまたはデータ構造が準備されている。いわゆる
ｈｏｓｔ＿ｓｈａｒｅｄ＿ｍｅｍｏｒｙ＿ｃｒｅａｔｅ
機能は、そのサイズが機械依存セグメントのサイズの倍
数である仮想アドレス空間を生成する。インテルｉ３８
６やｉ４８６では、セグメント・サイズは、４ＧＢまで
の任意のサイズとすることができる。この機能は、ホス
ト機械用のポートを指定し、また仮想アドレス空間用の
ｖｍ＿ｓｐａｃｅ＿ｐｏｒｔと呼ばれるカーネル割振り
ポート名を指定する。これは、生成された仮想アドレス
空間にアクセスするためのトークンとして使用され、こ
のポートに対する他の呼出しはすべて失敗する。したが
って、ｖｉｒｔｕａｌ＿ｓｈａｒｅｄ＿ｍｅｍｏｒｙ＿
ａｔｔａｃｈ機能は、例えばタスクによる仮想アドレス
空間へのアクセスを提供する。この機能は、仮想アドレ
ス空間を所与のアドレス範囲にマップする。この範囲
は、継承パラメータにより子タスクによって継承される
ように設定できる。この範囲は、上述のように仮想アド
レス空間に対する制御権を有するか否か、すなわち制御
＝ｙｅｓまたは制御＝ｎｏに設定できる。このｖｉｒｔ
ｕａｌ＿ｓｈａｒｅｄ＿ｍｅｍｏｒｙ＿ａｔｔａｃｈ機
能は、仮想アドレス空間をマップすべき仮想メモリ・ア
ドレス空間のポートである、ｔａｒｇｅｔ＿ｓｐａｃｅ
と呼ばれる値を指定し、また仮想アドレス空間をマップ
すべきアドレスであるｂａｓｅ＿ａｄｄｒと呼ばれる値
を指定する。このアドレスは、機械依存セグメント境界
でなければならない。ｖｉｒｔｕａｌ＿ｓｈａｒｅｄ＿
ｍｅｍｏｒｙ＿ａｔｔａｃｈ機能はまた、マップすべき
仮想アドレス空間のサイズである「ｓｉｚｅ」値と、ｈ
ｏｓｔ＿ｓｈａｒｅｄ＿ｍｅｍｏｒｙ＿ｃｒｅａｔｅ機
能によって戻されるポートであるｖｍ＿ｓｐａｃｅ＿ｐ
ｏｒｔと呼ばれる値を指定し、また真でも偽でもよい
「ｉｎｈｅｒｉｔ」と呼ばれる継承インジケータ、なら
びに制御＝ｙｅｓまたは制御＝ｎｏである制御インジケ
ータを有する。同様に、ｖｉｒｔｕａｌ＿ｓｈａｒｅｄ
＿ｍｅｍｏｒｙ＿ｄｅｔａｃｈ機能は、あるタスクに関
連する所与の仮想アドレス空間からマップする仮想アド
レス空間を割振り解除する。共用メモリがマップされた
範囲は、要求に応じて予約でき、そうでない場合には空
になる。このｖｉｒｔｕａｌ＿ｓｈａｒｅｄ＿ｍｅｍｏ
ｒｙ＿ｄｅｔａｃｈ機能は、（ｉｎｈｅｒｉｔとｃｏｎ
ｔｒｏｌを有さない点以外は）ｖｉｒｔｕａｌ＿ｓｈａ
ｒｅｄ＿ｍｅｍｏｒｙ＿ａｔｔａｃｈ機能と全く同じパ
ラメータを指定し、また予約インジケータである「ｒｅ
ｓｅｒｖｅ」と呼ばれる、真または偽の値を指定する。

【００３２】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００３３】（１）複数のタスクによって共用される複
数のアドレス空間のそれぞれについて、仮想セグメント
ＩＤに独立したタスク・アドレス空間を接続するステッ
プと、前記仮想セグメントＩＤを前記複数のタスクのそ
れぞれにマップするステップとを含む、コンピュータ・
メモリ管理システム内で仮想メモリ域を多数のタスクに
よって共用する方法。（２）前記複数のアドレス空間のうちの少なくとも１つ
のアドレス空間の前記仮想セグメントＩＤが、前記共用
アドレス空間にアクセスする制御特権を有することを特
徴とする、上記（１）に記載の方法。（３）前記複数のアドレス空間のうちの少なくとも１つ
のアドレス空間の前記仮想セグメントＩＤが、前記共用
アドレス空間にアクセスする制御特権を有しないことを
特徴とする、上記（２）に記載の方法。（４）さらに、前記タスクのうちの少なくとも１つのタ
スクについて、前記仮想セグメントＩＤエントリのうち
の１つのエントリを変更することによって、前記共用メ
モリ・アドレス空間のうちの少なくともいくつかのアド
レス空間のメモリ・アクセス特性を変更するステップを
含むことを特徴とする、上記（１）に記載の方法。（５）複数の前記タスク内のメモリ・オブジェクトが、
前記仮想アドレス空間内で異なるアドレス位置を有する
共用アドレス空間を有することを特徴とする、上記
（１）に記載の方法。（６）コンピュータ・メモリ管理システムを使用する、
多数のタスクによって共用される仮想メモリ域を有する
コンピュータ・システムにおいて、多数のタスクによっ
て共用される複数のアドレス空間のそれぞれについて、
仮想セグメントＩＤに独立したタスク・アドレス空間を
接続する手段と、前記仮想セグメントＩＤを前記複数の
タスクのそれぞれにマップする手段とを含むシステム。（７）前記複数のアドレス空間のうちの少なくとも１つ
のアドレス空間の前記仮想セグメントＩＤが、前記共用
アドレス空間にアクセスする制御特権を有することを特
徴とする、上記（６）に記載のシステム。（８）前記複数のアドレス空間のうちの少なくとも１つ
のアドレス空間の前記仮想セグメントＩＤが、前記共用
アドレス空間にアクセスする制御特権を有しないことを
特徴とする、上記（６）に記載のシステム。（９）さらに、前記タスクのうちの少なくとも１つのタ
スクについて、前記仮想セグメントＩＤエントリのうち
の１つのエントリを変更することによって、前記共用メ
モリ・アドレス空間のうちの少なくともいくつかのアド
レス空間のメモリ・アクセス特性を変更するステップを
含むことを特徴とする、上記（６）に記載のシステム。（１０）前記複数のタスク内のメモリ・オブジェクト
が、前記仮想アドレス空間内で異なるアドレス位置を有
する共用アドレス空間を有することを特徴とする、上記
（９）に記載のシステム。

【図面の簡単な説明】

【図１】本発明による仮想メモリ管理システムを使用す
るデータ処理システムの高水準ブロック図である。

【図２】単一の仮想アドレス空間を有するｉ３８６など
のアーキテクチャについて、ページ・テーブルによる変
換を示す、図１のシステム用の仮想メモリおよび物理メ
モリのマップである。

【図３】メモリを共用する方法を使用したページ・テー
ブルによる変換を示す、図２のシステムと同様のシステ
ム用の仮想メモリおよび物理メモリのマップである。

【図４】本発明によるメモリを共用する方法を使用した
ページ・テーブルによる変換を示す、図２および図３の
システムと同様の、図１のシステム用の仮想メモリおよ
び物理メモリのマップである。

【図５】図４のメモリを共用する方法とともに使用する
データ構造の編成を示す図である。

【図６】図５の「Ｔ」構造のデータ構造を示す図であ
る。

【図７】図４の本発明において、タスクがメモリ空間を
どのように共用できるかの例を示すメモリ・マップと同
様の図である。

【符号の説明】

１１データ処理システム１２ＣＰＵ１３メモリ１４大容量記憶制御装置１５通信リンク２０仮想アドレス空間２１物理アドレス空間２２ページ・テーブル２３ブロック２４ページ・テーブル・エントリ２５仮想アドレス・フィールド２６物理アドレス・フィールド２７仮想メモリ・ブロック３０仮想メモリ位置３１重複領域３４トランスレータ３６１６エントリ・アレイ３７エントリ３８パス３９パス４０パス４１パス４５共用アドレス空間４６共用アドレス空間４７パス４８パス４９パス５０パス

───────────────────────────────────────────────────── フロントページの続き (72)発明者スレーシュ・ヤナマダラアメリカ合衆国33442 フロリダ州ディアフィールド・ビーチディア・クリーク・ロード 41 ナンバー・ジー208

Claims

【特許請求の範囲】

【請求項１】複数のタスクによって共用される複数のア
ドレス空間のそれぞれについて、仮想セグメントＩＤに
独立したタスク・アドレス空間を接続するステップと、前記仮想セグメントＩＤを前記複数のタスクのそれぞれ
にマップするステップとを含む、コンピュータ・メモリ
管理システム内で仮想メモリ域を多数のタスクによって
共用する方法。
【請求項２】前記複数のアドレス空間のうちの少なくと
も１つのアドレス空間の前記仮想セグメントＩＤが、前
記共用アドレス空間にアクセスする制御特権を有するこ
とを特徴とする、請求項１に記載の方法。
【請求項３】前記複数のアドレス空間のうちの少なくと
も１つのアドレス空間の前記仮想セグメントＩＤが、前
記共用アドレス空間にアクセスする制御特権を有しない
ことを特徴とする、請求項２に記載の方法。
【請求項４】さらに、前記タスクのうちの少なくとも１
つのタスクについて、前記仮想セグメントＩＤエントリ
のうちの１つのエントリを変更することによって、前記
共用メモリ・アドレス空間のうちの少なくともいくつか
のアドレス空間のメモリ・アクセス特性を変更するステ
ップを含むことを特徴とする、請求項１に記載の方法。
【請求項５】複数の前記タスク内のメモリ・オブジェク
トが、前記仮想アドレス空間内で異なるアドレス位置を
有する共用アドレス空間を有することを特徴とする、請
求項１に記載の方法。
【請求項６】コンピュータ・メモリ管理システムを使用
する、多数のタスクによって共用される仮想メモリ域を
有するコンピュータ・システムにおいて、多数のタスクによって共用される複数のアドレス空間の
それぞれについて、仮想セグメントＩＤに独立したタス
ク・アドレス空間を接続する手段と、前記仮想セグメントＩＤを前記複数のタスクのそれぞれ
にマップする手段とを含むシステム。
【請求項７】前記複数のアドレス空間のうちの少なくと
も１つのアドレス空間の前記仮想セグメントＩＤが、前
記共用アドレス空間にアクセスする制御特権を有するこ
とを特徴とする、請求項６に記載のシステム。
【請求項８】前記複数のアドレス空間のうちの少なくと
も１つのアドレス空間の前記仮想セグメントＩＤが、前
記共用アドレス空間にアクセスする制御特権を有しない
ことを特徴とする、請求項６に記載のシステム。
【請求項９】さらに、前記タスクのうちの少なくとも１
つのタスクについて、前記仮想セグメントＩＤエントリ
のうちの１つのエントリを変更することによって、前記
共用メモリ・アドレス空間のうちの少なくともいくつか
のアドレス空間のメモリ・アクセス特性を変更するステ
ップを含むことを特徴とする、請求項６に記載のシステ
ム。
【請求項１０】前記複数のタスク内のメモリ・オブジェ
クトが、前記仮想アドレス空間内で異なるアドレス位置
を有する共用アドレス空間を有することを特徴とする、
請求項９に記載のシステム。