JP4867412B2 - 半導体集積回路及び音響信号処理装置 - Google Patents
半導体集積回路及び音響信号処理装置 Download PDFInfo
- Publication number
- JP4867412B2 JP4867412B2 JP2006076705A JP2006076705A JP4867412B2 JP 4867412 B2 JP4867412 B2 JP 4867412B2 JP 2006076705 A JP2006076705 A JP 2006076705A JP 2006076705 A JP2006076705 A JP 2006076705A JP 4867412 B2 JP4867412 B2 JP 4867412B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- dsp
- integrated circuit
- memory
- operation mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Microcomputers (AREA)
Description
このような調停を行う技術はいくつか知られているが、調停に際しては、処理のリアルタイム性が重要なDSPからのメモリアクセスを優先することが知られている。例えば特許文献1には、同じメモリに対しCPUとDSPからアクセスが同時に発生した場合に、CPUにウェイト信号を供給してDSPからのアクセスを優先するアクセス制御手段が記載されている。
この要求に対応するためには、特許文献2に記載の技術を利用し、CPUとDSPとで外部メモリにアクセスするためのバスを分けることも考えられるが、このようにすると、バスが2組必要となるため、外部メモリと接続するための端子数が増加し、それを搭載する基板の配線パターンの複雑化やサイズの大型化、そしてこれらに伴うコストの増加を招くため、好ましくないという問題があった。
また、この発明の音響信号処理装置は、上記の半導体集積回路を備え、上記DSPを音響信号処理手段としたものである。
まず、図1に、この発明の半導体集積回路の実施形態である集積回路を備えた、この発明の音響信号処理装置の実施形態の構成を示す。
このうち、集積回路10は1チップの大規模集積回路(LSI)であって、図1に示す通り、CPU11,DSP12,モード切替部13,メモリI/O(入出力部)14,15,内部RAM16,波形I/O17,タイマ18,MIDI(Musical Instruments Digital Interface:登録商標)I/O19,通信I/O20,パラレルポート21,操作子I/O22,外部CPUインタフェース23を備え、またこれらのうち必要な部分を接続するためのCPUバス24及びDSPバス25を備えている。
なお、CPU11が実行するプログラムは、外部ROM31に記憶させておくが、実行する際には、直接ここから読み出して実行してもよいし、予め読み出して内部RAM16等にコピーしておき、そこから読み出して実行してもよい。これらのどちらの動作を行うかは、集積回路10の動作モードによって異なるが、この点については後に詳述する。
なお、動作モードは音響信号処理装置の機種毎にメーカが決めるものであり、ユーザが動作モードの切り替えを行うことはない。外部ROM31にいずれの動作モードでも動作できるようなプログラムを用意する場合は、音響信号処理装置30のプリント基板上のディップスイッチやジャンパ線で動作モードを指定するようにして、それをCPU11がパラレルポート21を使って読み込み、指定された動作モードでの動作を行うようにすればよい。
一方、メモリI/O14は、内部RAM16に対するCPU11とDSP12の両方からのアクセスが可能になるよう、CPU11とDSP12から内部RAM16に対するアクセスの調停を行う。
MIDII/O19は、外部回路との間でのMIDIデータを入出力する機能を有する。ここでは音響信号処理装置30側にMIDIデータを取り扱う機能を設けていないが、音響信号処理装置30にも適切なインタフェースを設ければ、電子楽器やPC(パーソナルコンピュータ)等が出力するMIDIデータを集積回路10に入力し、CPU11にそのMIDIデータの内容に従ってDSP12による信号処理の内容を変更させることも可能である。
パラレルポート21は、スイッチ/表示回路40のような外部回路との間でデジタル信号の入出力を行うためのインタフェースである。
操作子I/O22は、操作子回路39のような外部回路からのアナログ信号の入力を受け付け、これをデジタルデータに変換してCPU11による処理に供するためのインタフェースである。
なお、外部SRAM32と外部SDRAM33は両方を設ける必要はなく、また内部RAM16のみで十分なワークエリアを確保できるのであれば、どちらも設けなくてもよい。すなわち、外部メモリとしては、最低限外部ROM31を設ければよい。外部SRAM32と外部SDRAM33を破線で示したのは、このことを示すためである。
DAC36は、波形I/O17から入力する波形データをアナログの音響信号に変換して音声出力端子38に出力する変換手段である。
上述した通り、集積回路10は、CPU11に外部ROM31に記憶しているプログラムを実行させ、DSP12のワークエリアを内部RAM16に設ける第1の動作モードと、CPU11に内部RAM16に記憶しているプログラムを実行させ、DSP12のワークエリアを外部RAM(外部SRAM32又は外部SDRAM33)に設ける第2の動作モードとでの動作を可能としている。
まず、この点に関してCPU11が起動時に実行する処理について説明する。
電源の投入あるいはリセット等により、音響信号処理装置30が起動されると、集積回路10も起動され、CPU11は、所定のアドレス(例えば0番地)からプログラムを読み出して実行することにより、図2のフローチャートに示す処理を開始する。なお、上記の「所定のアドレス」がどのメモリユニット内の位置を示すかはモード切替部13により設定可能であるが、ここでは、初期状態では「所定のアドレス」が外部ROM31内の位置を示すようにしてある。従って、ここではCPU11は外部ROM31からプログラムを読み出して実行する。
この処理では、まず外部ROM31から内部RAM16に、必要なプログラム及びデータを読み込む(S17)。この場合、図2のステップS19以降のプログラムが内部RAM16の所定のアドレス(例えば0番地)からの領域へ読み込まれる。第2の動作モードにおいては、CPU11は外部メモリに全くアクセスできないので、この時点で、CPU11の動作に必要なプログラム及びデータは全て読み込まなければならない。以上により、集積回路10を第2の動作モードに移行させる準備が完了する。
なお、CPU11のワークエリアについては、第1の動作モードでも第2の動作モードでも、内部RAM16に設けておいてよい。しかし、第1の動作モードにおいては、内部RAM16に必要な領域を確保できない場合には、外部RAMに設けてもよい。
また、DSP12のワークエリアは内部RAM16に設けているため、DSP12が外部のメモリバス34にアクセスすることはなく、CPU11とDSP12とで、メモリバス34へのアクセスが競合することがない。従って、CPU11がアクセス要求を待たされて処理速度が遅延する事態は発生しない。
また、DSP12のワークエリアを内部RAM16中に確保するため、内部RAM16中にはCPU11のワークエリアを十分に確保できない場合も考えられるが、このような場合には、外部SRAM32にCPU11のワークエリアを確保するといった対応も可能である。そして、外部SRAM32の容量を増やすことにより、広いワークエリアも容易に確保することができる。もちろん、内部RAM16と外部SRAM32の双方にCPU11のワークエリアを確保してもよい。
従って、第1の動作モードは、集積回路10を、遅延メモリをあまり必要としないエフェクトしか備えていないエフェクタやそれを組み込んだアナログミキサ、あるいは複雑な制御が必要でプログラムの容量は大きくなるが大容量の遅延メモリは必要としないデジタルミキサ等に搭載する場合に有効であると言える。
すなわち、CPU11が実行するプログラムを予め全て内部RAM16に読み込んでおき、またワークエリアやデータエリアも内部RAM16に設けているため、CPU11が外部のメモリバス34にアクセスすることはなく、CPU11とDSP12とで、メモリバス34へのアクセスが競合することがない。従って、CPU11がアクセス要求を待たされて処理速度が遅延する事態は発生しない。
DSP12のワークエリアも内部RAM16に設ける場合には、内部RAM16へのアクセスについての競合は発生するが、これがあまり問題とならないことは第1の動作モードの場合と同様である。
逆に、CPU11は、実行するプログラムを予め全て内部RAM16に読み込んだ上でワークエリアやデータエリアも内部RAM16に確保するため、プログラムのサイズが内部RAM16の容量により制限されてしまい、複雑な処理を実行することは困難である。
従って、第2の動作モードは、集積回路10を、操作子や表示が少なく、ユーザインタフェース等に関するCPU11の処理が簡単だが、長時間の遅延処理を必要とする種類のエフェクトを備えたエフェクタ等に搭載する場合に有効であると言える。
また、この場合において、外部のメモリバス34への接続部は1系統設けるのみでよいので、集積回路10の小型化と低コスト化が可能である。
さらに、適当な動作モードを選択すれば、集積回路10を広範な用途に利用可能とすることができため、大量生産が可能となり、このことによりコストダウンを図ることができる。
このため、内部RAM16を設けたことにより、用途によっては集積回路10に無駄なメモリを搭載することになったとしても、量産効果及び、搭載する基板の単純化や小型化によりその欠点を補い、総合的に見ればコストダウンの効果を得ることができると言える。
図2に示した起動処理のステップS16の後、CPU11は、操作子回路39やスイッチ/表示回路40に設けた操作子により受け付けた指示に従ってDSP12における音響信号処理の内容を制御したり、受け付けた指示、音響信号処理の状態、あるいは設定されているパラメータの値等に応じてスイッチ/表示回路40に接続された表示器に表示を行わせたりするための定常処理を行う。
すなわち、CPU11は、操作子の操作を検出した場合には、まずその操作に応じてCPU11のワークエリア内の動作データ(DSP12による信号処理の内容や音響信号処理装置30の動作状態を規定するデータ)の値を更新する(S61)。
以上の処理により、操作子の操作に応じてDSP12に実行させる信号処理の内容を変更することができる。
この処理においては、CPU11はまず、検出したイベントに応じてCPU11のワークエリア内の動作データの値を更新する(S71)と共に、マイクロプログラムやパラメータの変更時にノイズが出力されないよう、DSP12のうちエフェクトタイプ選択イベントのあったブロックをミュートする(S72)。ここで、ブロックとは、DSP12の処理能力を仮想的に区切った単位であり、エフェクトの種類を設定する単位である。
なお、ステップS75でワークエリアをクリアした際に、ワークエリアの位置やサイズを変更できるようにしてもよい。
例えば、上述した実施形態においては、CPU11に起動時に実行させるプログラムとして、図2のフローチャートに示したような、第1の動作モードと第2の動作モードの両方に対応可能なプログラムを外部ROM31に記憶させておく例について説明した。
例えば、第1の動作モードで動作する装置専用にするのであれば、CPU11に図2のステップS11,S12,S15,S16及びそれ以降の処理を実行させるためのプログラムを用いればよく、第2の動作モードで動作する装置専用にするのであれば、CPU11に図2のステップS11,S12,S17,S18及びそれ以降の処理を実行させるためのプログラムを用いればよい。
すなわち、第1の動作モードでは、CPU11のワークエリアを外部メモリのみに設け、メモリI/O14に、CPU11から内部RAM16へのアクセスを禁止させるようにしてもよい。また、第2の動作モードでは、DSP12のワークエリアを外部メモリのみに設け、メモリI/O14に、CPU11から内部RAM16へのアクセスを禁止させるようにしてもよい。
また、この発明の半導体集積回路の用途及びこの発明の音響信号処理装置の適用範囲がミキサやエフェクタに限られないことは、もちろんである。
Claims (3)
- CPUと、該CPUの制御に従って信号処理を行うDSPと、外部の第1の記憶手段を接続して前記CPU及び前記DSPから該第1の記憶手段にアクセス可能とするための接続手段と、前記CPU及び前記DSPからアクセス可能な第2の記憶手段とを備えた半導体集積回路であって、
前記CPUに前記第1の記憶手段に記憶しているプログラムを実行させ、前記DSPのワークエリアを前記第2の記憶手段に設けると共に、前記DSPから前記第1の記憶手段へのアクセスを禁止する第1の動作モードと、
前記CPUに前記第2の記憶手段に記憶しているプログラムを実行させ、前記DSPのワークエリアを前記第1の記憶手段に設けると共に、前記CPUから前記第1の記憶手段へのアクセスを禁止する第2の動作モードとでの動作を可能とし、
前記第1の動作モードと前記第2の動作モードとを切り替える切替手段を設けたことを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路であって、
当該半導体集積回路を前記第2の動作モードで動作させる場合に、まず前記CPUに前記第1の記憶手段からプログラムを読み出させて前記第2の記憶手段に記憶させ、その後、前記第2の動作モードでの動作に移行させる手段を設けたことを特徴とする半導体集積回路。 - 請求項1又は2記載の半導体集積回路を備え、前記DSPが音響信号処理手段である音響信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006076705A JP4867412B2 (ja) | 2006-03-20 | 2006-03-20 | 半導体集積回路及び音響信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006076705A JP4867412B2 (ja) | 2006-03-20 | 2006-03-20 | 半導体集積回路及び音響信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007257007A JP2007257007A (ja) | 2007-10-04 |
JP4867412B2 true JP4867412B2 (ja) | 2012-02-01 |
Family
ID=38631244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006076705A Expired - Fee Related JP4867412B2 (ja) | 2006-03-20 | 2006-03-20 | 半導体集積回路及び音響信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4867412B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2850707B2 (ja) * | 1993-06-15 | 1999-01-27 | ヤマハ株式会社 | 楽音制御装置 |
JP2005151535A (ja) * | 1995-10-09 | 2005-06-09 | Renesas Technology Corp | 端末装置 |
JP3791162B2 (ja) * | 1997-12-04 | 2006-06-28 | ヤマハ株式会社 | 信号処理装置 |
JP3152198B2 (ja) * | 1998-01-07 | 2001-04-03 | ヤマハ株式会社 | 楽音発生方法および楽音発生装置 |
JP3152196B2 (ja) * | 1998-01-07 | 2001-04-03 | ヤマハ株式会社 | 楽音発生回路 |
JP4354268B2 (ja) * | 2003-12-22 | 2009-10-28 | 株式会社河合楽器製作所 | 信号処理装置 |
-
2006
- 2006-03-20 JP JP2006076705A patent/JP4867412B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007257007A (ja) | 2007-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007047993A (ja) | 制御回路、それを用いた電子機器およびファームウェアの更新方法 | |
JPH08106375A (ja) | 信号処理演算器 | |
US5567900A (en) | Electronic tone generator system with CPU and DSP | |
JP4867412B2 (ja) | 半導体集積回路及び音響信号処理装置 | |
US8957295B2 (en) | Sound generation apparatus | |
JP2008041059A (ja) | マルチプロセッサ制御装置及び情報処理装置 | |
JPH11202864A (ja) | 楽音発生回路 | |
JP4961788B2 (ja) | 半導体集積回路、音響信号処理装置及び操作装置 | |
JP3152198B2 (ja) | 楽音発生方法および楽音発生装置 | |
US7734860B2 (en) | Signal processor | |
JP5229990B2 (ja) | 1チップ電子楽音発生器 | |
JP5267057B2 (ja) | デジタル信号処理装置 | |
JP2010181723A (ja) | 信号処理集積回路及び効果付与装置 | |
JP2005100131A (ja) | パラメータ設定装置およびパラメータ設定プログラム | |
JP4354268B2 (ja) | 信号処理装置 | |
JP3888236B2 (ja) | プログラムカウンタ回路 | |
JP2014112198A (ja) | 音発生装置 | |
JP5228579B2 (ja) | 楽音発生装置用の集積回路 | |
JP2002006844A (ja) | 楽音発生方法 | |
JP2008065549A (ja) | マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法 | |
JP4642348B2 (ja) | データ処理用lsi | |
JP2003216420A (ja) | 機能可変型dsp装置およびその制御方法およびその制御プログラム | |
JPH09128221A (ja) | 信号処理装置 | |
JP2014092723A (ja) | 音発生装置 | |
WO2005062183A1 (ja) | 共有メモリに対するアクセス競合処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |