JP2003204076A - 受光素子、回路内蔵受光素子および光ピックアップ - Google Patents

受光素子、回路内蔵受光素子および光ピックアップ

Info

Publication number
JP2003204076A
JP2003204076A JP2002291712A JP2002291712A JP2003204076A JP 2003204076 A JP2003204076 A JP 2003204076A JP 2002291712 A JP2002291712 A JP 2002291712A JP 2002291712 A JP2002291712 A JP 2002291712A JP 2003204076 A JP2003204076 A JP 2003204076A
Authority
JP
Japan
Prior art keywords
type semiconductor
type
receiving element
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002291712A
Other languages
English (en)
Other versions
JP3976185B2 (ja
Inventor
Takahiro Takimoto
貴博 瀧本
Isamu Okubo
勇 大久保
Masaru Kubo
勝 久保
Hironori Nakamura
弘規 中村
Toshihiko Fukushima
稔彦 福島
Toshibumi Yoshikawa
俊文 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002291712A priority Critical patent/JP3976185B2/ja
Priority to TW091132061A priority patent/TW569467B/zh
Priority to US10/283,323 priority patent/US6949809B2/en
Priority to KR10-2002-0066775A priority patent/KR100459860B1/ko
Priority to CNB021606064A priority patent/CN1229875C/zh
Publication of JP2003204076A publication Critical patent/JP2003204076A/ja
Application granted granted Critical
Publication of JP3976185B2 publication Critical patent/JP3976185B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/13—Optical detectors therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/13—Optical detectors therefor
    • G11B7/133—Shape of individual detector elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation

Abstract

(57)【要約】 【課題】 空乏層より深い領域で発生し、空乏層近傍ま
で移動するのに時間のかかる応答速度のおそい遅い光キ
ャリアを低減する。 【解決手段】 Ｎ＋型半導体基板１とＰ＋型埋め込み拡
散層２との界面にＰＮ接合領域を形成することによっ
て、Ｐ＋型埋め込み拡散層２の不純物濃度のピーク値近
傍の領域を狭くし、この領域の内蔵電界の電界強度を強
くしている。これにより、この領域にて発生する移動時
間の長い光キャリアおよびＮ＋型半導体基板１内の深い
領域に発生する光キャリアを、前述のＰＮ接合領域に存
在するポテンシャルバリアによって、Ｎ型エピタキシャ
ル層４と高比抵抗Ｐ型エピタキシャル層３との界面に形
成されるＰＮ接合領域に到達させず、光電流に寄与させ
ない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＣＤ−Ｒ／ＲＷ、
ＤＶＤ−ＲＡＭ等の光ディスクに対してデータの書き込
みおよび読み出しを行うために使用される受光素子、受
光素子を内蔵した回路内蔵受光素子およびそれらを搭載
した光ピックアップに関する。
【０００２】
【従来の技術】受光素子であるフォトダイオード（Ｐ
Ｄ：Ｐｈｏｔｏ Ｄｉｏｄｅ）は、受光面に入射した光
を電気信号に変換する半導体素子であり、例えば、ＣＤ
−Ｒ／ＲＷ、ＤＶＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ等に代
表される光ディスクのデータの書き込み等を行う光ディ
スク装置の光ピックアップに使用されている。
【０００３】図１２は、フォトダイオードを用いた光ピ
ックアップの概略構成を示す図である。図に示す光ピッ
クアップは、ＣＤ−Ｒ／ＲＷ等の光ディスク３４の情報
記録面の所定の位置にデータを書き込むための光を照射
する半導体レーザ（レーザダイオード）ＬＤ、および、
光ディスク３４の情報記録面の所定の位置からの反射光
を電気信号に変換するフォトダイオードＰＤを有してい
る。また、フォトダイオードＰＤは、５つの分割された
光検出部Ｄ１〜Ｄ５を有する。
【０００４】半導体レーザＬＤから出射されたレーザ光
は、半導体レーザＬＤとホログラム素子３１との間に配
置されたトラッキングビーム生成用回折格子３０によっ
て、２つのトラッキング用副ビームと情報信号読み出し
用主ビームとの３つのレーザビームに分けられる。そし
て、これらのレーザビームは、ホログラム素子３１を０
次光として透過し、コリメートレンズ３２により平行に
され、対物レンズ３３によって、光ディスク３４の情報
記録面上に集光されビームスポットが形成される。光デ
ィスク３４の情報記録面のトラック上には、凹凸、磁気
変調、屈折率変調等の手段によりビット情報が書きこま
れている。
【０００５】光ディスク３４の情報記録面のトラック上
に集光されたレーザビームは、情報記録面のトラック上
に記録された情報に応じてピットにて変調され、光ディ
スク３４の情報記録面から反射される。光ディスク３４
の情報記録面からの反射光は、対物レンズ３３およびコ
リメートレンズ３２を透過し、ホログラム素子３１によ
って回折され、一次回折光としてフォトダイオードＰＤ
の各光検出部Ｄ１〜Ｄ５に導かれる。
【０００６】前述のホログラム素子３１は、回折周期の
異なる２つの領域３１ａおよび３１ｂを有しており、ホ
ログラム素子３１の一方の領域に入射した情報信号読み
出し用主ビームの反射光の一方が、フォトダイオードＰ
Ｄの光検出部Ｄ２およびＤ３を分割する分割線上に集光
され、ホログラム素子３１の他方の領域に入射した他方
の反射光が、フォトダイオードＰＤの光検出部Ｄ４の上
に集光される。また、トラッキング用副ビームの反射光
は、ホログラム素子３１によって、フォトダイオードＰ
Ｄの光検出部Ｄ１およびＤ５の上にそれぞれ集光され
る。
【０００７】図１２に示す光ピックアップは、ホログラ
ム素子３１と光ディスク３４との距離の変化に応じて、
フォトダイオードＰＤ上における情報信号読み出し用主
ビームの反射光の集光される位置が、フォトダイオード
ＰＤの一対の光検出部Ｄ２およびＤ３が並んだ方向に沿
って変化する。そして、情報信号読み出し用主ビームの
焦点が光ディスク３４の情報記録面上に合っているとき
には、情報信号読み出し用主ビームの反射光が、前述の
フォトダイオードＰＤの一対の光検出部Ｄ２およびＤ３
の間の分割線上に入射する。
【０００８】これにより、フォトダイオードＰＤにおけ
る各光検出器Ｄ１〜Ｄ５に対応する出力をＳ１〜Ｓ５と
すると、フォーカス誤差信号ＦＥＳは、 ＦＥＳ＝Ｓ２−Ｓ３ によって与えられる。
【０００９】一方、トラッキング誤差は、２つのトラッ
キング用副ビームを、フォトダイオードＰＤの光検出部
Ｄ１およびＤ５の上に集光させ、トラッキング誤差信号
ＴＥＳを求めることによって検出される。トラッキング
誤差信号ＴＥＳは、 ＴＥＳ＝Ｓ１−Ｓ５ によって与えられ、トラッキング誤差信号ＴＥＳが０で
ある場合、情報信号読み出し用主ビームは、光ディスク
３４の情報記録面上の照射すべきトラック上に集光され
ている。
【００１０】また、光ディスク３４の情報記録面のデー
タを読み出す再生（読み出し）信号ＲＦは、情報信号読
み出し用主ビームの反射光を受光するフォトダイオード
ＰＤの光検出部Ｄ２〜Ｄ４の出力の総和として、 ＲＦ＝Ｓ２＋Ｓ３＋Ｓ４ によって与えられる。
【００１１】このように、光ピックアップにおいて、フ
ォトダイオードＰＤは、光ディスク３４の情報記録面か
らの反射光である情報記録面に書き込まれたデータ信号
の再生信号ＲＦを検出するとともに、半導体レーザＬＤ
からのレーザ光の焦点調整を行うためのフォーカス信号
であるフォーカス誤差信号ＦＥＳおよび光ディスク３４
の情報記録面上のレーザ光の照射位置を確認するための
アドレス信号であるトラッキング誤差信号ＴＥＳを検出
する。これにより、光ピックアップは、フォトダイオー
ドにて検出されるフォーカス誤差信号ＦＥＳおよびトラ
ッキング誤差信号ＴＥＳによって、データが書き込まれ
ている光ディスク３４に対して、半導体レーザＬＤから
出射されるレーザ光が、光ディスク３４の情報記録面上
の所定の位置に正確に照射されるように制御している。
【００１２】近年、このような光ピックアップを使用し
た光ディスク装置によってデータの書き込み等が行われ
る光ディスクは、映像データ等の多量のデータを取り扱
うようになってきており、光ディスクに対するデータ量
の増加に伴い、光ディスクの情報記録面へのデータの書
き込み（記録）速度および読み出し（再生）速度を高速
化（１６倍速、３２倍速等）することによって、光ディ
スクに対するデータの書き込み時間および読み出し時間
を短縮する要望が非常に強くなっている。
【００１３】光ディスク装置の光ピックアップには、図
１２に示す受光素子であるフォトダイードＰＤを信号処
理回路とともに同一素子内に形成した回路内蔵受光素子
が用いられている。光ディスクの情報記録面へのデータ
の書き込み速度および読み出し速度を高速化するために
は、フォトダイオードが高速動作する必要があり、この
ために、フォトダイオードの入射光に対する応答速度を
向上させることが重要になる。
【００１４】フォトダイオードの応答速度は、主に、Ｐ
Ｎ接合領域の空乏層における接合容量（Ｃ）およびカソ
ード領域、アノード領域等における直列抵抗（Ｒ）によ
り決定されるＣＲ時定数と、空乏層より深い半導体層内
で発生した光キャリアが光キャリアの濃度差に基づく拡
散により発生領域から空乏層の端部まで移動する移動時
間とによって決定される。フォトダイオードの応答速度
は、ＣＲ時定数が小さく、光キャリアの移動時間が短く
なると速くなる。
【００１５】光ディスク装置において、光ディスクの情
報記録面へのデータの書き込みは、半導体レーザＬＤか
らのレーザ光の熱により光ディスクの情報記録面上の色
素の形状もしくは色素を相変化させること等により行わ
れる。このため、光ディスクの情報記録面へのデータの
書き込み時間を短縮するためには、半導体レーザＬＤか
ら光ディスクの情報記録面に照射するレーザ光の光出力
を大きくし、光量を多くする必要がある。この場合、光
ディスクの情報記録面から反射して、フォトダイオード
ＰＤに入射する光（反射光）の光量も多くなる。フォト
ダイオードに入射する反射光の光量が多くなると、フォ
トダイオードを形成する半導体層の内部にて発生した光
キャリアが、ＰＮ接合領域の付近に蓄積するため、この
光キャリアの蓄積によって空乏層の間隔が狭くなり、接
合容量が増加する現象が生じる。その結果、フォトダイ
オードの遮断（カットオフ）周波数が低下し、フォトダ
イオードの応答速度が遅くなるおそれがある。
【００１６】このような光キャリアの蓄積によるフォト
ダイオードの応答速度の低下に対して、フォトダイオー
ドのＰＮ接合領域の空乏層の幅を制限し、空乏層内の電
界強度を上げることによって、半導体層の内部にて発生
した光キャリアがＰＮ接合領域の近傍へ蓄積することに
よる空乏層の幅が狭くなることを防止できる。
【００１７】ところが、フォトダイオードのＰＮ接合領
域の空乏層の幅を制限する場合、フォトダイオードの受
光面に入射した光によって、空乏層より深い半導体層内
部にて発生する光キャリアは、光キャリアの濃度差に基
づいた拡散によって空乏層よりも深い半導体層内部から
空乏層の端部までゆっくりと移動するために、光キャリ
アの移動時間が長くなる。この結果、光キャリアの移動
時間が増加し、フォトダイオードの応答速度が低下する
おそれがある。
【００１８】このような問題を改善するフォトダイオー
ドの構成が、特開２００１−７７４０１号公報（特許文
献１）に開示されている。
【００１９】図１３（ａ）は、前述の公報に開示されて
いるフォトダイオードの断面図、図１３（ｂ）は、図１
３（ａ）のＷ−Ｗ’線に対応するフォトダイオードの断
面構造の不純物濃度分布を表すグラフである。
【００２０】図１３（ａ）に示すフォトダイオードは、
低比抵抗Ｐ型半導体基板７上に、この低比抵抗Ｐ型半導
体基板７よりも不純物濃度の高いＰ＋型埋め込み拡散層
２と、低比抵抗Ｐ型半導体基板７よりも不純物濃度の低
い高比抵抗Ｐ型エピタキシャル層３と、Ｎ型エピタキシ
ャル層４とが順番に形成された積層構造を有している。
高比抵抗Ｐ型エピタキシャル層３とＮ型エピタキシャル
層４との界面には、複数のＰ＋型分離埋め込み拡散層１
２が所定の領域に形成されており、Ｎ型エピタキシャル
層４内のＰ＋型分離埋め込み拡散層１２上には、Ｐ＋型
分離埋め込み拡散層１１が形成されている。Ｐ＋型分離
埋め込み拡散層１１の表面は、Ｎ型エピタキシャル層４
の表面に露出している。このように、図１３（ａ）に示
すフォトダイオードは、高比抵抗Ｐ型エピタキシャル層
３上のＰ＋型分離埋め込み拡散層１２およびＰ＋分離埋
め込み拡散層１１によって囲まれた領域に形成されてい
る。
【００２１】図１３（ａ）に示すフォトダイオードの表
面から内部への不純物濃度分布は、図１３（ｂ）に示す
ような分布である。
【００２２】Ｎ型エピタキシャル層４の不純物濃度は、
フォトダイオードの表面からＮ型エピタキシャル層４と
高比抵抗Ｐ型エピタキシャル層３との界面のＰＮ接合領
域まで均一に分布するように設定されている。
【００２３】Ｎ型エピタキシャル層４と高比抵抗Ｐ型エ
ピタキシャル層３との界面のＰＮ接合領域では、Ｎ型エ
ピタキシャル層４および高比抵抗Ｐ型エピタキシャル層
３の不純物濃度が、相互に補償されて、急激に低下して
いる。このため、ＰＮ接合領域では、接合面に向かって
Ｎ型エピタキシャル層４および高比抵抗Ｐ型エピタキシ
ャル層３から強い電界が生じている。
【００２４】高比抵抗Ｐ型エピタキシャル層３の不純物
濃度は、ＰＮ接合領域を除いて、Ｎ型エピタキシャル層
４の不純物濃度よりも低く、均一に分布するように設定
されている。
【００２５】Ｐ＋型埋め込み拡散層２の不純物濃度は、
高比抵抗Ｐ型エピタキシャル層３の不純物濃度より高く
設定されており、さらに、不純物濃度のピーク値を持つ
曲線状のプロファイルになるように設定されている。こ
のため、Ｐ＋型埋め込み拡散層２は、不純物濃度のピー
ク値を持つ領域から高比抵抗Ｐ型エピタキシャル層３側
の領域が高比抵抗Ｐ型エピタキシャル層３に対してポテ
ンシャル（電位）が高くなっている。この結果、Ｐ＋型
埋め込み拡散層２の不純物濃度のピーク値を持つ領域か
ら高比抵抗Ｐ型エピタキシャル層３に向かって内蔵電界
が生じている。
【００２６】低比抵抗Ｐ型半導体基板７の不純物濃度
は、Ｐ＋型埋め込み拡散層２の不純物濃度のピーク値よ
りも低く、均一に分布するように設定されている。この
ため、Ｐ＋型埋め込み拡散層２の不純物濃度のピーク値
を持つ領域のポテンシャルは、低比抵抗Ｐ型半導体基板
７の電子に対してポテンシャルバリア（電位障壁）とし
て作用する。
【００２７】このような構成のフォトダイオードでは、
フォトダイオードの受光面であるＮ型エピタキシャル層
４の表面から入射した光によって、Ｐ＋型埋め込み拡散
層２より内部の低比抵抗Ｐ型半導体基板７で発生した光
キャリアは、Ｐ＋型埋め込み拡散層２の低比抵抗Ｐ型半
導体基板７側の領域のポテンシャルが、低比抵抗Ｐ型半
導体基板７のポテンシャルに対して、ポテンシャルバリ
アとして作用するため、Ｐ＋型埋め込み拡散層２を越え
て高比抵抗Ｐ型エピタキシャル層３とＮ型エピタキシャ
ル層４との界面に形成されるＰＮ接合領域まで到達する
比率が低下する。このため、低比抵抗Ｐ型半導体基板７
で発生した多数の光キャリアは、Ｐ＋型埋め込み拡散層
２のポテンシャルバリアによって、ＰＮ接合領域まで到
達できず、低比抵抗Ｐ型半導体基板７内で再結合して消
滅する。
【００２８】これにより、図１３（ａ）および（ｂ）に
示すフォトダイオードは、フォトダイオードの内部の深
い位置にて発生して、高比抵抗Ｐ型エピタキシャル層３
とＮ型エピタキシャル層４との界面に形成されるＰＮ接
合領域である空乏層の端部までの長い距離を光キャリア
の濃度差に基づく拡散によって移動する光キャリアの数
を低減させることが可能となる。この結果、フォトダイ
オードの応答速度が低下することを防止できる。
【００２９】また、図１３（ｂ）に示すように高比抵抗
Ｐ型エピタキシャル層３とＰ＋型埋め込み拡散層２との
不純物濃度の濃度差を大きくすると、Ｐ＋型埋め込み拡
散層２から高比抵抗Ｐ型エピタキシャル層３の方向に生
じる内蔵電界の電界強度が強くなる。このため、高比抵
抗Ｐ型エピタキシャル層３とＮ型エピタキシャル層４と
の界面の空乏層よりも下方の領域と、Ｐ＋型埋め込み拡
散層２の不純物濃度のピーク値の領域よりフォトダイオ
ードの表面側の領域との間にて発生した光キャリアの移
動速度が速くなる。これにより、光ディスクの情報記録
面へのデータの書き込み時において、書き込み時間を短
縮するために、大光量のレーザ光が光ディスクの情報記
録面に照射され、情報記録面からの大光量の反射光がフ
ォトダイオードに入射する場合でも、フォトダイオード
の応答速度を向上させることができる。
【００３０】また、データ書き込み時間を短縮するため
に、大光量のレーザ光が光ディスクの情報記録面に照射
され、情報記録面からの大光量の反射光がフォトダイオ
ードに入射する場合でも、高比抵抗Ｐ型エピタキシャル
層３とＮ型エピタキシャル層４との界面の空乏層近傍に
おける電荷の蓄積によるフォトダイオードの応答速度の
低下を抑制するために、高比抵抗Ｐ型エピタキシャル層
３の厚みを所定値だけ薄くし、空乏層の間隔を制限する
ことによって空乏層内の電界強度を強めても良い。これ
により、フォトダイオードの応答速度を向上させること
ができる。
【００３１】通常、光ディスクの情報記録面へのデータ
の書き込みを行う書き込みモードでは、データの書き込
みと、書き込まれたデータが情報記録面上の所定の位置
に正確に書き込まれたかどうかを確認するために、アド
レス信号の読み出しとを交互に行っている。
【００３２】光ディスク装置の書き込みモードでは、デ
ータの書き込みには光出力の大きいレーザ光が光ディス
クの情報記録面上に照射され、アドレス信号の読み出し
モードでは、データの書き込み時のレーザ光の光出力よ
りも非常に低い一定のレーザ光が光ディスクの情報記録
面上に照射される。そして、そのレーザ光が光ディスク
によって反射されて、データの書き込み時の反射光の２
／１００以下の光がフォトダイオードにて検出される。
【００３３】フォトダイオードは、書き込みモードにお
けるアドレス信号を読み出す際には、微弱なレーザ光の
反射光によって生じる光キャリアを確実に検出する必要
があり、そのために、データの書き込み時において、光
出力の大きいレーザ光の反射光によって発生した光キャ
リアを高速にて光電流として取り出し、一部の余分な光
キャリア（移動時間の長いキャリア）を再結合させるこ
とで、信号となる光電流に寄与させないことにより、そ
の後のアドレス信号の読み出しを迅速に行うことができ
る。
【００３４】
【特許文献１】特開２００１−７７４０１号公報（第７
―８頁、第３図）
【００３５】
【発明が解決しようとする課題】しかしながら、光ディ
スク装置による光ディスクへのデータの書き込み速度
が、さらに、高速化され、データの書き込み時における
レーザ光の光出力が一層大きくなる傾向にある。このよ
うに、レーザ光の光量が増加すると、書き込みモードで
は、光ディスクへのデータの書き込みを行った直後に
は、フォトダイオードによって、アドレス信号を読み出
せないおそれがある。
【００３６】この現象について、シミュレーションを使
用して分析した結果、光ディスクへのデータ書き込み時
に、フォトダイオードの半導体層のＰＮ接合領域よりも
深い領域にて発生した光キャリアにおいて、一部の光キ
ャリアは、ＰＮ接合領域まで移動して光電流として検出
されるまでに、移動時間が長くなることが確認された。
そして、移動時間の長い光キャリアによる信号（光電
流）のレベルが、アドレス信号のレベルと比較して所定
のレベル以上になると、移動時間の長い光キャリアによ
る信号とアドレス信号とが重畳された信号（光電流）と
して検出され、アドレス信号としての光電流が読み出せ
なくなるおそれがある。
【００３７】以下に、図１３（ａ）および（ｂ）に示す
フォトダイオードにおいて、書き込みモードにおいて、
アドレス信号としての光電流が読み出せなくなるメカニ
ズムについて説明する。
【００３８】図１４は、図１３（ａ）および（ｂ）に示
すフォトダイオードのパルスレーザ光（波長λ＝７８０
ｎｍ）に対する応答特性を示すグラフである。このグラ
フは、光ディスク装置の書き込みモードにおけるデータ
の書き込み時の高光出力のパルスレーザ光よる反射光に
よって、フォトダイオードの内部の各領域に発生した光
キャリアが外部回路に取り出されることによって発生す
る光電流（出力電流）の時間変化を示している。
【００３９】図１４のグラフ内の上部には、図１３
（ｂ）に示す各半導体層が示されており、Ｎ型エピタキ
シャル層４はＢ領域、高比抵抗Ｐ型エピタキシャル層３
はＣ領域、Ｐ＋型埋め込み拡散層２の高比抵抗Ｐ型エピ
タキシャル層３側の傾斜領域はＤ領域、Ｐ＋型埋め込み
拡散層２の高比抵抗Ｐ型エピタキシャル層３側の不純物
濃度のピーク値近傍の領域はＥ領域、Ｐ＋型埋め込み拡
散層２の不純物濃度のピーク値近傍の領域から低比抵抗
Ｐ型半導体基板１側の領域はＦ領域になっている。
【００４０】図１４にＡで示す実線は、光キャリア全体
としての応答速度を表し、高光出力のレーザ光よる反射
光によって発生した光キャリアが光電流として外部回路
に取り出され、発生した光キャリアによる光電流が、ア
ドレス信号の読み出し可能な２／１００以下に減少する
までに、約１４ｎｓｅｃ程度の時間がかかることを表し
ている。
【００４１】フォトダイオードに入射された高光出力の
パルスレーザ光よる反射光によって、フォトダイオード
内部の各領域に発生した光キャリアは、以下の４つの成
分に分類できる。
【００４２】Ｎ型エピタキシャル層４および高比抵抗
Ｐ型エピタキシャル層３の界面に形成される空乏層内に
て発生し空乏層内の電界によって高速に移動する光キャ
リア成分（Ｂ領域およびＣ領域に発生する光キャリア） Ｎ型エピタキシャル層４および高比抵抗Ｐ型エピタキ
シャル層３の界面に形成される空乏層の外側にて発生し
Ｐ＋型埋め込み拡散層２の内蔵電界によって移動する光
キャリア成分（Ｄ領域に発生する光キャリア） Ｐ＋型埋め込み層２の不純物濃度のピーク値近傍の領
域にて発生し光キャリアの濃度差に基づく拡散によって
移動する光キャリアの成分（Ｅ領域に発生する光キャリ
ア） Ｐ＋型埋め込み層２の不純物濃度のピーク値近傍の領
域より低比抵抗Ｐ型半導体基板７側の深い領域にて発生
し、再結合によって殆ど消滅し僅かに光電流として寄与
する成分（Ｆ領域に発生する光キャリア） 〜の各成分の光キャリアの応答速度は、の成分の
光キャリアが最も速く、の成分の光キャリア、の成
分の光キャリアの順で遅くなり、の成分の光キャリア
は、再結合によってほとんど消滅し、わずかしか光電流
に寄与しなくて、応答速度が最も遅い。
【００４３】の成分の光キャリアは、５ｎｓｅｃ以内
で、殆ど光電流として外部回路に取り出される。の成
分の光キャリアは、２６ｎｓｅｃ以内で、殆ど光電流と
して外部回路に取り出される。の成分の光キャリア
は、約２８ｎｓｅｃで、殆ど光電流として外部回路に取
り出される。の成分の光キャリアは、３０ｎｓｅｃ経
過後も、光電流として外部回路に取り出されない光キャ
リアが存在する。
【００４４】次に、図１５は、図１３（ａ）および
（ｂ）に示すフォトダイオードに、高光出力のパルスレ
ーザ光（波長λ＝７８０ｎｍ）による反射光が入射した
場合のフォトダイオードの表面から深さ方向への光強度
の変化を示すグラフである。光強度は、フォトダイオー
ドの表面から深さ方向へ指数関数的に減少している。例
えば、フォトダイオードの表面からＰ＋型埋め込み拡散
層２の不純物濃度のピーク値までの距離が１７μｍの場
合、フォトダイオードの表面の光強度に対して、前述の
Ｐ＋型埋め込み拡散層２の高比抵抗Ｐ型エピタキシャル
層３側の不純物濃度のピーク値近傍の領域であるＥ領域
と、Ｐ＋型埋め込み拡散層２の不純物濃度のピーク値近
傍の領域から低比抵抗Ｐ型半導体基板１側の領域である
Ｆ領域との境界近傍では、フォトダイオードの表面の光
強度の１３％まで減少している。
【００４５】フォトダイオードの表面から内部の各領域
にて発生する光キャリアの絶対数は、それぞれの領域に
おける光強度に比例するため、Ｎ型エピタキシャル層４
のＢ領域、高比抵抗Ｐ型エピタキシャル層３のＣ領域お
よびＰ＋型埋め込み拡散層２の高比抵抗Ｐ型エピタキシ
ャル層３側の傾斜領域のＤ領域において、全体の光キャ
リアの８０％以上が発生している。
【００４６】の成分の光キャリアおよびの成分の光
キャリアは、それぞれＥ領域およびＦ領域で発生してお
り、どちらの領域もフォトダイオードの表面から空乏層
より深い領域であるため、発生する光キャリアの絶対数
は少なく、通常の光ディスク装置によるデータの読み出
しモードでは、アドレス信号の読み出し時に、アドレス
信号のレベルに対して全く影響がない。
【００４７】これに対して、光ディスク装置によるデー
タの書き込みモードでは、データの書き込み時に、フォ
トダイオードに入射する光ディスクからの反射光の光量
が多くなり、これに伴いＥ領域で発生するの成分の光
キャリアおよびＦ領域で発生するの成分の光キャリア
の絶対数も増加する。
【００４８】データの書き込み直後に実施されるアドレ
ス信号の読み出し時には、フォトダイオードによって検
出される光信号は、データの書き込み時に光ディスクに
よる反射光の２／１００以下の光出力の微小な一定の信
号である。このため、データ書き込み直後に、アドレス
信号を読み出す場合、データ書き込み時にフォトダイオ
ードの内部の前述のの成分の光キャリアおよびＦ領域
で発生するの成分の光キャリアが増加するために、こ
れらの応答速度の遅い光キャリアによる光電流のレベル
がデータ書き込み直後にはアドレス信号により発生する
光キャリアに基づく光電流のレベルと比較して所定のレ
ベル以上となり、応答速度の遅い光キャリアによる光電
流がアドレス信号に基づく光電流に重畳されて、アドレ
ス信号としての光電流を検出できないおそれがある。
【００４９】このような現象は、光ディスク装置による
データの書き込みモードにおいて、高速にてデータの書
き込みが行われる場合、高出力であって光量の多いパル
スレーザ光が使用されると起こりやすくなり、データの
書き込み時の高速化を図る場合の大きな問題となる。
【００５０】本発明は、このような課題を解決するもの
であり、その目的は、空乏層より深い領域で発生し、空
乏層近傍まで移動するのに時間のかかる応答速度の遅い
光キャリアを低減することによって、光ディスク装置に
よるデータの書き込みモードにおいて光ディスクに対し
てデータを高速にて書き込むことができる受光素子、受
光素子を用いた回路内蔵受光素子およびそれらを搭載し
た光ピックアップを提供することにある。
【００５１】
【課題を解決するための手段】本発明の受光素子は、少
なくとも第１導電型半導体層を有する半導体構造と、該
半導体構造の第１導電型半導体層上に形成された第１の
第２導電型半導体層と、第１の第２導電型半導体層上に
形成された第１の第２導電型半導体層より不純物濃度の
低い第２の第２導電型半導体層と、第２の第２導電型半
導体層上に設けられた第２の第１導電型半導体層、また
は、第２の第２導電型半導体層内に設けられた第２の第
１導電型半導体層と、を具備するものであり、そのこと
により上記目的が達成される。
【００５２】また、好ましくは、本発明の受光素子にお
いて、半導体構造は、第１導電型半導体基板である。
【００５３】さらに、好ましくは、本発明の受光素子に
おいて、半導体構造は、第２導電型半導体基板上に第１
導電型半導体層が形成されている。
【００５４】さらに、好ましくは、本発明の受光素子に
おいて、半導体構造は、第１導電型半導体基板上に第１
導電型半導体層が形成されている。
【００５５】さらに、好ましくは、本発明の受光素子
は、第１導電型半導体基板に含まれる不純物元素がアン
チモン（Ｓｂ）である。
【００５６】さらに、好ましくは、本発明の受光素子
は、第１導電型半導体層に含まれる不純物元素がアンチ
モン（Ｓｂ）である。
【００５７】さらに、好ましくは、本発明の受光素子
は、第１の第２導電型半導体層に含まれる不純物元素が
ボロン（Ｂ）である。
【００５８】さらに、好ましくは、本発明の受光素子
は、第１の第２導電型半導体層に含まれる不純物濃度が
１×１０１６〜２×１０１８／ｃｍ３である。
【００５９】さらに、好ましくは、本発明の受光素子
は、第１導電型半導体層の厚さが７μｍ以下である。
【００６０】さらに、好ましくは、本発明の受光素子
は、第２の第１導電型半導体層および第２の第２導電型
半導体層の厚さの合計ｄが、入射光の吸収係数Ｇに対し
て、 ＥＸＰ（−Ｇｄ）＜０．０２ の関係を満足するように設定されている。
【００６１】さらに、好ましくは、本発明の受光素子に
おいて、第２の第２導電型半導体層の厚さは、第２の第
２導電型半導体層と第２の第１導電型半導体層との界面
のＰＮ接合領域に、逆バイアス電圧を印加した際に生じ
る空乏層の電界強度が０．３Ｖ／μｍ以上となるように
設定されている。
【００６２】さらに、好ましくは、本発明の受光素子
は、第１導電型半導体層が、エピタキシャル成長層で形
成されている。
【００６３】さらに、好ましくは、本発明の受光素子
は、第２の第１導電型半導体層が、エピタキシャル成長
層で形成されている。
【００６４】さらに、好ましくは、本発明の受光素子
は、第２の第１導電型半導体層が、熱拡散法によって形
成されている。
【００６５】さらに、好ましくは、本発明の受光素子
は、第１の第２導電型半導体層が、エピタキシャル成長
層で形成されている。
【００６６】さらに、好ましくは、本発明の受光素子
は、第１導電型半導体基板の不純物濃度が、前記第１の
第２導電型半導体層から拡散されて該第１導電型半導体
基板に到達する不純物濃度よりも高く設定されている。
【００６７】さらに、好ましくは、本発明の受光素子
は、前記第１導電型半導体基板の比抵抗が０．５Ωｃｍ
以下である請求項４に記載の受光素子。
【００６８】さらに、好ましくは、本発明の受光素子に
おいて、第１の第２導電型半導体層の不純物濃度は、半
導体構造の第１導電型半導体層における不純物濃度より
も低く設定されている。
【００６９】さらに、好ましくは、本発明の受光素子
は、第１の第２導電型半導体層の不純物濃度のピーク値
近傍の領域の内蔵電界強度が増加している。
【００７０】さらに、好ましくは、本発明の受光素子
は、第１の第２導電型半導体層と、半導体構造の第１導
電型半導体層とがチップの端面にて短絡されている。
【００７１】さらに、好ましくは、本発明の受光素子
は、第１の第２導電型半導体層と前記半導体構造の第１
導電型半導体層との界面のＰＮ接合領域の接合面積が
０．２５ｍｍ２以上である請求項１〜１９のいずれかに
記載の受光素子。
【００７２】さらに、好ましくは、本発明の受光素子
は、第１の第２導電型半導体層と、半導体構造の第１導
電型半導体層とが外部配線にて短絡されている。
【００７３】さらに、好ましくは、本発明の受光素子
は、半導体構造の第１導電型半導体基板が外部配線によ
って高電位に接続されている。
【００７４】本発明の回路内蔵受光素子は、請求項１〜
２３のいずれかに記載の受光素子と、その受光素子にて
検出された信号を処理する信号処理回路とが同一基板上
に設けられているものであり、そのことにより上記目的
が達成される。
【００７５】また、好ましくは、本発明の回路内蔵受光
素子において、請求項３または４に記載の受光素子に形
成されている半導体構造の第１導電型半導体層は、少な
くとも前記信号処理回路が設けられている領域に形成さ
れていない。
【００７６】本発明の光ピックアップは、請求項１〜２
３のいずれかに記載の受光素子、または、請求項２４ま
たは２５に記載の回路内蔵受光素子を搭載したものであ
り、そのことにより上記目的が達成される。
【００７７】また、好ましくは、本発明の光ピックアッ
プは、前記受光素子を搭載するフレームがグランド（Ｇ
ＮＤ）に接続されている。
【００７８】上記構成により、以下、その作用を説明す
る。
【００７９】本発明の受光素子は、受光素子の受光面で
ある第２の第１導電型半導体層の表面から入射した光に
よって、第１の第２導電型半導体層より内部の深い位置
ある第１導電型半導体層を有する半導体構造である第１
導電型半導体基板で発生した光キャリアが、第１の第２
導電型半導体層と第１導電型半導体基板との界面のＰＮ
接合領域まで移動すると、強い電界によってほとんどそ
のＰＮ接合領域の空乏層内に取り込まれ再結合して消滅
する。したがって、第１導電型半導体基板で発生した光
キャリアは、第２の第１導電型半導体層と第２の第２導
電型半導体層とのＰＮ接合領域までは移動せず、光電流
として寄与しない。また、第１の第２導電型半導体層の
不純物濃度のピーク値近傍の狭い領域に発生した光キャ
リアは、第１の第２導電型半導体層と第１導電型半導体
基板との界面のＰＮ接合領域側に向かう光キャリアα
と、第２の第２導電型半導体層側に向かう光キャリアβ
の２つに分かれる。
【００８０】光キャリアα（電子）は、第１導電型半導
体基板の方向へ移動し、光電流に寄与せず、光キャリア
βは、第１の第２導電型半導体層の第２の第２導電型半
導体層側の強い内蔵電界によって、第２の第１導電型半
導体層と第２の第２導電型半導体層３との界面の空乏層
まで高速にて移動する。
【００８１】これにより、受光素子の内部の第１の第２
導電型半導体層の不純物濃度のピーク値近傍の狭い領域
より深い位置にて発生して、第２の第２導電型半導体層
と第２の第１導電型半導体層との界面に形成されるＰＮ
接合領域である空乏層の端部までの長い距離を移動する
応答速度の遅い光キャリアの数を著しく低減させること
が可能となる。また、第１の第２導電型半導体層の不純
物濃度のピーク値近傍の領域が狭くなっており、この領
域おける内蔵電界の電界強度が増加している。このた
め、第１の第２導電型半導体層の不純物濃度のピーク値
近傍の狭い領域の第２の第２導電型半導体層側に発生し
た光キャリアを、確実に、第２の第１導電型半導体層と
第２の第２導電型半導体層との界面の空乏層まで高速に
て移動させ光電流として取り出せる。この結果、移動時
間の長い応答速度の遅い光キャリアによる遅れて取り出
される光電流を殆ど低減でき、入射光に対して、応答速
度が非常に向上した受光素子が得られる。
【００８２】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。 （本発明の第１の実施形態）図１（ａ）は、本発明の第
１の実施形態の受光素子であるフォトダイオードの構造
を示す断面図、図１（ｂ）は、図１（ａ）のＸ−Ｘ’線
に対応するフォトダイオードの断面構造の不純物濃度を
表すグラフである。尚、図１（ａ）では、アノード電
極、カソード電極、信号配線および表面保護膜を省略し
ている。
【００８３】図１（ａ）に示すフォトダイオードは、不
純物濃度の高いＮ＋型半導体基板１（第１導電型半導体
基板）上に、この不純物濃度の高いＮ＋型半導体基板１
よりも不純物濃度の低いＰ＋型埋め込み拡散層２（第１
の第２導電型半導体層）と、Ｐ＋型埋め込み拡散層２よ
りも不純物濃度の低い高比抵抗Ｐ型エピタキシャル層３
（第２の第２導電型半導体層）と、Ｎ型エピタキシャル
層４（第２の第１導電型半導体層）とが順番に形成され
た積層構造を有している。高比抵抗Ｐ型エピタキシャル
層３とＮ型エピタキシャル層４との界面には、複数のＰ
＋型分離埋め込み拡散層１２が所定の領域に形成されて
おり、Ｎ型エピタキシャル層４内のＰ＋型分離埋め込み
拡散層１２上には、Ｐ＋型分離埋め込み拡散層１１が形
成されている。Ｐ＋型分離埋め込み拡散層１１の表面
は、Ｎ型エピタキシャル層４の表面に露出している。こ
のように、図１（ａ）に示すフォトダイオードは、高比
抵抗Ｐ型エピタキシャル層３上のＰ＋型分離埋め込み拡
散層１２およびＰ＋型分離埋め込み拡散層１１によって
囲まれた領域に形成されている。そして、図１（ａ）に
示すフォトダイオードは、Ｎ型エピタキシャル層４と高
比抵抗Ｐ型エピタキシャル層３との界面、および、Ｐ＋
型埋め込み拡散層２とＮ＋型半導体基板１との界面にＰ
Ｎ接合領域が形成されている。
【００８４】ここで、上記Ｎ型エピタキシャル層４に相
当するＮ型半導体層は、熱拡散法によって高比抵抗Ｐ型
エピタキシャル層３内に、Ｎ型半導体層の表面が高比抵
抗Ｐ型エピタキシャル層３の表面から露出するように形
成されるＮ型拡散層であっても良い。
【００８５】図１（ａ）に示すフォトダイオードの表面
から内部への不純物濃度分布は、図１（ｂ）に示すよう
な分布である。
【００８６】Ｎ型エピタキシャル層４と高比抵抗Ｐ型エ
ピタキシャル層３との界面のＰＮ接合領域では、ＰＮ接
合に印加されている逆バイアス電圧により、強い電界が
存在している。
【００８７】高比抵抗Ｐ型エピタキシャル層３の不純物
濃度は、ＰＮ接合領域を除いて、Ｎ型エピタキシャル層
４の不純物濃度より低く設定されている。
【００８８】Ｐ＋型埋め込み拡散層２の不純物濃度は、
高比抵抗Ｐ型エピタキシャル層３の不純物濃度より高く
設定されており、さらに、不純物濃度のピーク値を持つ
曲線状のプロファイルになるように設定されている。こ
のため、Ｐ＋型埋め込み拡散層２は、不純物濃度のピー
ク値を持つ領域から高比抵抗Ｐ型エピタキシャル層３側
の領域が高比抵抗Ｐ型エピタキシャル層３に対してポテ
ンシャル（電位）が高くなっている。この結果、Ｐ＋型
埋め込み拡散層２の不純物濃度のピーク値を持つ領域か
ら高比抵抗Ｐ型エピタキシャル層３に向かって内蔵電界
が生じている。
【００８９】Ｐ＋型埋め込み拡散層２とＮ＋型半導体基
板１との界面のＰＮ接合領域では、Ｐ＋型埋め込み拡散
層２およびＮ＋型半導体基板１の不純物濃度が、相互に
補償されて、急激に低下している。このため、ＰＮ接合
領域では、接合面に向かってＰ＋型埋め込み拡散層２お
よびＮ＋型半導体基板１から強い電界が生じている。ま
た、ＰＮ接合領域の接合面が、Ｐ＋型埋め込み拡散層２
の不純物濃度のピーク値近傍の領域に形成されているた
めに、Ｐ＋型埋め込み拡散層２の不純物濃度のピーク値
近傍の領域が狭くなり、この領域おける内蔵電界の電界
強度が増加している。
【００９０】Ｎ＋型半導体基板１の不純物濃度は、Ｐ＋
型埋め込み拡散層２の不純物濃度のピーク値よりも高
く、均一平坦に分布するように設定されている。Ｎ＋型
半導体基板１の不純物濃度がＰ＋型埋め込み拡散層２の
不純物濃度のピーク値より高く設定されているため、Ｐ
＋型埋め込み拡散層２とＮ＋型半導体基板１との界面の
ＰＮ接合領域をＰ＋型埋め込み拡散層２の不純物濃度の
ピーク値の領域近傍に形成できる。
【００９１】このような構成の本発明のフォトダイオー
ドは、フォトダイオードの受光面であるＮ型エピタキシ
ャル層４の表面から入射した光によって、Ｐ＋型埋め込
み拡散層２より内部の深い位置あるＮ＋型半導体基板１
で発生した光キャリアは、Ｐ＋型埋め込み拡散層２とＮ
＋型半導体基板１との界面のＰＮ接合領域まで移動する
と、強い電界によってほとんどそのＰＮ接合領域の空乏
層内に取り込まれ再結合して消滅する。したがって、Ｎ
＋型半導体基板１で発生した光キャリアは、Ｎ型エピタ
キシャル層４と高比抵抗Ｐ型エピタキシャル層３とのＰ
Ｎ接合領域までは移動せず、光電流として寄与しない。
また、Ｐ＋型埋め込み拡散層２の不純物濃度のピーク値
近傍の狭い領域に発生した光キャリアは、Ｐ＋型埋め込
み拡散層２とＮ＋型半導体基板１との界面のＰＮ接合領
域側に向かう光キャリアαと、高比抵抗Ｐ型エピタキシ
ャル層３側に向かう光キャリアβの２つに分かれる。
【００９２】光キャリアα（電子）は、Ｎ＋型半導体基
板１の方向へ移動し、光電流に寄与しない。
【００９３】光キャリアβは、Ｐ＋型埋め込み拡散層２
の高比抵抗Ｐ型エピタキシャル層３側の強い内蔵電界に
よって、Ｎ型エピタキシャル層４と高比抵抗Ｐ型エピタ
キシャル層３との界面の空乏層まで高速にて移動する。
【００９４】これにより、図１（ａ）および（ｂ）に示
す本発明の第１の実施形態であるフォトダイオードは、
フォトダイオードの内部のＰ＋型埋め込み拡散層２の不
純物濃度のピーク値近傍の狭い領域より深い位置にて発
生して、高比抵抗Ｐ型エピタキシャル層３とＮ型エピタ
キシャル層４との界面に形成されるＰＮ接合領域である
空乏層の端部までの長い距離を移動する応答速度の遅い
光キャリアの数を著しく低減させることが可能となる。
また、Ｐ＋型埋め込み拡散層２の不純物濃度のピーク値
近傍の領域が狭くなっており、この領域おける内蔵電界
の電界強度が増加している。このため、Ｐ＋型埋め込み
拡散層２の不純物濃度のピーク値近傍の狭い領域の高比
抵抗Ｐ型エピタキシャル層３側に発生した光キャリア
を、確実に、Ｎ型エピタキシャル層４と高比抵抗Ｐ型エ
ピタキシャル層３との界面の空乏層まで高速にて移動さ
せ光電流として取り出せる。この結果、移動時間の長い
応答速度の遅い光キャリアによる遅れて取り出される光
電流を殆ど低減でき、入射光に対して、応答速度が非常
に向上したフォトダイオードが得られる。
【００９５】図１（ａ）に示すフォトダイオードの作製
方法を簡単に説明する。
【００９６】まず、Ｎ型不純物濃度が１×１０１８／ｃ
ｍ３以上の不純物濃度の高いＮ＋型半導体基板１上に、
例えば、１×１０１７／ｃｍ３程度の高濃度のＰ型不純
物の拡散によって、Ｐ＋型埋め込み拡散層２を形成す
る。その後、Ｐ＋型埋め込み拡散層２上に、エピタキシ
ャル成長法によって、不純物濃度の低い高比抵抗Ｐ型エ
ピタキシャル層３を形成する。その後、高比抵抗Ｐ型エ
ピタキシャル層３上に、Ｐ＋型分離埋め込み拡散層１２
を形成し、エピタキシャル成長法によってＮ型エピタキ
シャル層４を形成するとともに、Ｐ＋型分離埋め込み拡
散層１１を形成する。Ｐ＋型分離埋め込み拡散層１１
は、Ｎ型エピタキシャル層４の表面からＰ＋型分離埋め
込み拡散層１２と接するように形成される。
【００９７】これにより、Ｎ＋型半導体基板１上に、Ｐ
＋型分離埋め込み拡散層１１および１２によって、周辺
回路部から電気的に分離された図１（ａ）に示すフォト
ダイオードが形成される。また、Ｎ＋型半導体基板１上
の周辺回路部には、図１（ａ）に示すフォトダイオード
で検出された信号を処理する信号処理回路を設けても良
い。さらに、特開平１０―１０７２４３号公報に開示さ
れている高比抵抗Ｐ型エピタキシャル層３の上部に、Ｎ
型不純物の拡散によって、Ｎ型拡散層を形成した構造の
フォトダイオードでも良い。
【００９８】ここで、Ｎ＋型半導体基板１の不純物濃度
は、Ｐ＋型埋め込み拡散層２の不純物濃度よりも高く設
定することがより好ましい。図９は、本発明の第１の実
施形態のフォトダイオードの断面構造におけるＮ＋型半
導体基板１およびＰ＋型埋め込み拡散層２の不純物濃度
分布の関係を表すグラフである。このような構造にする
ことよって、本発明のフォトダイオードは、Ｐ＋型埋め
込み拡散層２の不純物濃度のピーク値のより近傍の領域
にＰＮ接合領域が形成でき、Ｐ＋型埋め込み拡散層２の
不純物濃度のピーク値近傍の領域を一層狭くできる。こ
のため、Ｐ＋型埋め込み拡散層２の不純物濃度のピーク
値近傍の領域で発生していた光キャリアを、前述の光キ
ャリアαと光キャリアβとに容易に分離でき、光キャリ
アβのみを高比抵抗Ｐ型エピタキシャル層３側のＰ＋型
埋め込み拡散層２の不純物濃度分布による内蔵電界によ
って高速移動させることが可能となる。
【００９９】また、Ｐ＋型埋め込み拡散層２の不純物濃
度は、１×１０１６〜１×１０１８／ｃｍ３程度にする
のが好ましい。図１０は、図９におけるＮ＋型半導体基
板１の不純物濃度が、Ｐ＋型埋め込み拡散層２の不純物
濃度に対して、十分に高くない場合の不純物濃度分布の
関係を表すグラフである。Ｐ＋型埋め込み拡散層２の不
純物濃度が２×１０１８／ｃｍ３より高い場合は、図１
０に示すように、Ｐ＋型埋め込み拡散層２とＮ＋型半導
体基板１との界面に生じるＰＮ接合領域の空乏層がＰ＋
型埋め込み拡散層２の不純物濃度のピーク値近傍より遠
くなる。このため、Ｐ＋型埋め込み拡散層２の不純物濃
度のピーク値近傍の領域に発生した一部の光キャリア
は、Ｐ＋型埋め込み拡散層２とＮ＋型半導体基板１との
界面に生じるＰＮ接合領域の空乏層に取り込まれて再結
合せずに、Ｎ型エピタキシャル層４と高比抵抗Ｐ型エピ
タキシャル層３との界面のＰＮ接合領域の空乏層まで移
動しその空乏層内に取り込まれ、応答速度を改善する効
果が減少する。これにより、光キャリアを高速移動さ
せ、光キャリアの応答速度の改善効果を十分達成するに
は、Ｎ＋型半導体基板１の不純物濃度がＰ＋型埋め込み
拡散層２の不純物濃度よりも１〜２桁高い方が好まし
い。反対に、Ｐ＋型埋め込み拡散層２の不純物濃度が１
×１０１６／ｃｍ３より低い場合は、フォトダイオード
のアノード抵抗が高くなり、データ読み出し速度が低下
する。
【０１００】また、Ｎ＋型半導体基板１のＮ型不純物
は、アンチモン（Ｓｂ）であることが好ましい。Ｎ型不
純物を拡散係数の小さいアンチモン（Ｓｂ）にすること
によって、Ｐ＋型埋め込み拡散層２とＮ＋型半導体基板
１との界面のＰＮ接合領域のＮ＋型半導体基板１側の不
純物濃度分布のプロファイルを急峻とすることができ
る。これにより、Ｎ＋型半導体基板１側の不純物濃度分
布に基づく内蔵電界の電界強度は非常に高くなり、Ｎ＋
型半導体基板１側の深い領域にて発生した光キャリア
を、Ｐ＋型埋め込み拡散層２とＮ＋型半導体基板１との
界面に、ＰＮ接合によるポテンシャルバリアが存在する
ことにより、移動時間が長く応答速度の遅い光キャリア
がフォトダイオードを形成する接合に到達しない。
【０１０１】また、Ｐ＋型埋め込み拡散層２のＰ型不純
物はボロン（Ｂ）であることが望ましい。Ｐ型不純物を
拡散係数の比較的大きいボロン（Ｂ）にすることによっ
て、Ｎ＋型半導体基板１上の所定の領域に、所定量のボ
ロン（Ｂ）を添加できる。その後、エピタキシャル成長
法により高比抵抗Ｐ型エピタキシャル層３を形成した際
に、ボロン（Ｂ）がＮ型不純物のアンチモン（Ｓｂ）よ
り多くエピタキシャル成長層に拡散され、所定の構造が
得られる。
【０１０２】また、Ｐ＋型埋め込み拡散層２は、高比抵
抗Ｐ型エピタキシャル層３側の不純物濃度分布のプロフ
ァイルの傾きが急峻である方が良いため、エピタキシャ
ル成長法によって形成されることが、より好ましい。
【０１０３】また、フォトダイオードへの入射光量が比
較的低い（例えば数百μＷ程度）場合は、高比抵抗Ｐ型
エピタキシャル層３およびＮ型エピタキシャル層４の厚
さの合計ｄは、以下の（１）式を満足するように設定す
ることが好ましい。
【０１０４】 ＥＸＰ（−Ｇｄ）＜０．０２ （１） ここで、Ｇは入射光の吸収係数である。
【０１０５】この理由は、以下の通りである。一般的
に、半導体に入射した光の任意の深さｘでの強度は、次
式で表される。
【０１０６】 Ｉ（ｘ）＝Ｉ０ＥＸＰ（−Ｇｘ） ｘ：位置（深さ） フォトダイオード表面から距離ｄの位置は、ほぼＰ＋型
埋め込み拡散層２の不純物濃度のピーク値付近となるた
め、高比抵抗Ｐ型エピタキシャル層３およびＮ型エピタ
キシャル層４の厚さの合計ｄが上記（１）式を満足する
ように設定されていれば、入射光の光強度がＰ＋型埋め
込み拡散層２の不純物濃度のピーク値付近で２／１００
まで減衰している。これにより、仮にＮ＋型半導体基板
１とＰ＋型埋込拡散層２の界面のＰＮ接合領域の空乏層
より光キャリアが、漏れて高比抵抗Ｐ型エピタキシャル
層３とＮ型エピタキシャル層４の界面のＰＮ接合領域の
空乏層に到達したとしても、アドレス信号のレベルには
影響を与えないほど十分に少ない光電流であり、応答に
寄与する光キャリアは、すべて高比抵抗Ｐ型エピタキシ
ャル層３側のＰ＋型埋め込み拡散層２の不純物濃度分布
による内蔵電界の大きい領域で発生するため、本発明の
フォトダイオードはさらに高速な動作が可能となる。
【０１０７】また、フォトダイオードへの入射光量が比
較的高い（例えば数ｍＷ程度）場合、および、フォトダ
イオードへの入射光の波長が６５０ｎｍおよび４００ｎ
ｍの短波長では、高比抵抗Ｐ型エピタキシャル層３の厚
さは、Ｎ型エピタキシャル層４とのＰＮ接合領域の空乏
層内の電界強度が０．３Ｖ／μｍ以上となるように設定
することが好ましい。特開２００１―７７４０１号公報
（特許文献１）に開示されているように、空乏層内の電
界強度が弱いとデータ書き込み時にフォトダイオードへ
の入射光量が大きくなった場合に発生した光キャリアの
蓄積によりポテンシャルのフラット化が起こり、フォト
ダイオードの応答性能が低下するからである。
【０１０８】尚、図１（ａ）に示す本発明の第１の実施
形態のフォトダイオードでは、高比抵抗Ｐ型エピタキシ
ャル層３上にＮ型エピタキシャル層４が形成されている
場合を示したが、高比抵抗Ｐ型エピタキシャル層３内に
前述したＮ型拡散層等が埋め込まれている場合でも、同
様の効果が得られる。
【０１０９】図２（ａ）および（ｂ）は、それぞれ本発
明のフォトダイードと従来のフォトダイオードとの光キ
ャリアの動作を比較した図である。
【０１１０】図２（ａ）は、本発明のフォトダイードの
内部に発生した光キャリアの動作を表している。本発明
のフォトダイオードは、Ｐ＋型埋め込み拡散層２の不純
物濃度のピーク値近傍の領域にＰＮ接合領域が形成さ
れ、Ｐ＋型埋め込み拡散層２の不純物濃度のピーク値近
傍の領域が狭くなっており、この領域の内蔵電界の電界
強度が増加している。このため、フォトダイオードの表
面から深い、Ｐ＋型埋め込み拡散層２の不純物濃度のピ
ーク値近傍の領域よりＮ＋型半導体基板１側で発生した
光キャリアは、Ｐ＋型埋め込み拡散層２とＮ＋型半導体
基板１との界面のＰＮ接合領域に存在するポテンシャル
バリアによって、Ｎ型エピタキシャル層４と高比抵抗Ｐ
型エピタキシャル層３との界面に形成されるＰＮ接合領
域に到達できず、光電流に寄与できない。Ｐ＋型埋め込
み拡散層２の不純物濃度のピーク値近傍の領域より高比
抵抗Ｐ型エピタキシャル層３側に発生した光キャリア
は、内蔵電界によって、Ｎ型エピタキシャル層４と高比
抵抗Ｐ型エピタキシャル層３との界面の空乏層まで高速
にて移動し、光電流として外部回路に取り出される。こ
れにより、本発明のフォトダイオードには、移動時間が
長く応答速度の遅い光キャリアが殆ど存在していない。
【０１１１】図２（ｂ）は、従来のフォトダイードの内
部に発生した光キャリアの動作を表している。低比抵抗
Ｐ型半導体基板７のポテンシャルに対して、Ｐ＋型埋め
込み拡散層２の不純物濃度のピーク値近傍の領域のポテ
ンシャルは、ポテンシャルバリアとなるが、Ｐ＋型埋め
込み拡散層２の不純物濃度のピーク値近傍の領域は、図
２（ａ）のＰ＋型埋め込み拡散層２の不純物濃度のピー
ク値近傍の領域と比較すると、相当広くなっている。こ
のため、Ｐ＋型埋め込み拡散層２の不純物濃度のピーク
値近傍の領域より高比抵抗Ｐ型エピタキシャル層３側に
発生した光キャリアは、内蔵電界によって、Ｎ型エピタ
キシャル層４と高比抵抗Ｐ型エピタキシャル層３との界
面の空乏層まで高速にて移動し、光電流として外部回路
に取り出されるが、Ｐ＋型埋め込み拡散層２の不純物濃
度のピーク値近傍の領域に発生した一部の光キャリア
は、内部電界が殆ど作用せず、拡散によって移動する領
域を経て、Ｎ型エピタキシャル層４と高比抵抗Ｐ型エピ
タキシャル層３との界面の空乏層まで移動し、また、そ
の近傍の一部の光キャリアは小さい濃度勾配による弱い
内臓電界により移動する領域を経て、Ｎ型エピタキシャ
ル層４と高比抵抗Ｐ型エピタキシャル層３との界面の空
乏層まで移動しており、移動時間が長く応答速度の遅い
光キャリアが存在している。
【０１１２】したがって、図２（ａ）に示す本発明のフ
ォトダイオードのように、Ｐ＋型埋め込み拡散層２の不
純物濃度のピーク値近傍の領域にＰＮ接合領域を形成
し、Ｐ＋型埋め込み拡散層２の不純物濃度のピーク値近
傍の領域を狭くすることによって、移動時間が長く応答
速度の遅い光キャリアが殆ど低減できることが確認でき
る。
【０１１３】図３は、本発明のフォトダイオードおよび
従来のフォトダイオードに対して、パルスレーザ光（波
長λ＝７８０ｎｍ、光出力Ｐｏｐｔ＝１．２ｍＷ）に対
する応答特性を示すグラフである。
【０１１４】このグラフは、光ディスク装置の書き込み
モードにおける書き込み時における高光出力のパルスレ
ーザ光の反射光によって、フォトダイオードの内部に発
生した光キャリアの外部回路に取り出される光電流（出
力電流）の時間変化を示している。
【０１１５】従来のフォトダイオードでは、高光出力の
レーザ光の反射光によって発生した光キャリアが光電流
として外部回路に取り出され、発生した光キャリアによ
る光電流が、アドレス信号の読み出し可能な２／１００
以下に減少するまでに、１４ｎｓｅｃ程度の時間がかか
ることを表している。
【０１１６】これに対して、本発明のフォトダイオード
では、６ｎｓｅｃ程度の時間しかかからないことを表し
ている。
【０１１７】光ディスク装置の書き込みモードにおける
書き込み速度を、例えば、４０倍速とした場合、高光出
力のレーザ光の反射光によって発生した光キャリアが光
電流として外部回路に取り出され、発生した光キャリア
による光電流が、アドレス信号の読み出し可能な２／１
００以下に減少するまでの時間は、１０ｎｓｅｃ以下で
なければならない。
【０１１８】したがって、図３の結果より、本発明のフ
ォトダイオードでは、４０倍速の書き込み速度に対応し
た、非常に速い応答速度が得られた。 （本発明の第２の実施形態）図４（ａ）は、本発明の第
２の実施形態の受光素子であるフォトダイオードの構造
を示す断面図、図４（ｂ）は、図４（ａ）のＹ−Ｙ’線
に対応するフォトダイオードの断面構造の不純物濃度を
表すグラフである。尚、図４（ａ）では、アノード電
極、カソード電極、信号配線および表面保護膜を省略し
ている。
【０１１９】図４（ａ）に示すフォトダイオードは、低
比抵抗Ｐ型半導体基板７（第２導電型半導体基板）上
に、低比抵抗Ｐ型半導体基板７より不純物濃度の高いＮ
＋＋型埋め込み拡散層６（第１導電型半導体層）が形成
された半導体構造を有する。Ｎ＋＋型埋め込み拡散層６
上には、Ｎ＋＋型埋め込み拡散層６よりも不純物濃度の
低いＰ＋型埋め込み拡散層２と、Ｐ＋型埋め込み拡散層
２よりも不純物濃度の低い高比抵抗Ｐ型エピタキシャル
層３と、Ｎ型エピタキシャル層４とが順番に形成されて
いる。その他は、図１（ａ）のフォトダイオードと同様
の構成である。
【０１２０】ここで、上記Ｎ型エピタキシャル層４に相
当するＮ型半導体層は、熱拡散法によって高比抵抗Ｐ型
エピタキシャル層３内に、Ｎ型半導体層の表面が高比抵
抗Ｐ型エピタキシャル層３の表面から露出するように形
成されるＮ型拡散層であっても良い。
【０１２１】図４（ａ）に示すフォトダイオードの表面
から内部への不純物濃度分布は、図４（ｂ）に示すよう
な分布である。
【０１２２】低比抵抗Ｐ型半導体基板７およびＮ＋＋型
埋め込み拡散層６の領域の不純物濃度分布が、図１
（ｂ）のＮ＋型半導体基板１の不純物濃度分布と異なる
が、その他の領域では、図１（ａ）のフォトダイオード
と同様の不純物濃度分布となっている。
【０１２３】これにより、図４（ａ）および（ｂ）に示
すフォトダイオードは、図１（ａ）および（ｂ）に示す
フォトダイオードと同様の効果が得られる。
【０１２４】図４（ａ）に示すフォトダイオードは、通
常の不純物濃度の低比抵抗Ｐ型半導体基板７上に、例え
ば、１×１０１８／ｃｍ３以上の高濃度のＮ型不純物の
拡散によって、Ｎ＋＋型埋め込み拡散層６を形成する。
その後、Ｎ＋＋型埋め込み拡散層６上に、１×１０１７
／ｃｍ３以上のＰ型不純物の拡散によって、Ｐ＋型埋め
込み拡散層２を形成する。その後、Ｐ＋型埋め込み拡散
層２上に、エピタキシャル成長法によって、不純物濃度
が１×１０１４／ｃｍ３以下の高比抵抗Ｐ型エピタキシ
ャル層３を形成する。その後、高比抵抗Ｐ型エピタキシ
ャル層３上に、Ｐ＋型分離埋め込み拡散層１２を形成し
た後に、エピタキシャル成長法によってＮ型エピタキシ
ャル層４を形成するとともに、Ｐ＋型分離埋め込み拡散
層１１を形成する。Ｐ＋型分離埋め込み拡散層１１は、
Ｎ型エピタキシャル層４の表面からＰ＋型分離埋め込み
拡散層１２と接するように形成される。
【０１２５】これにより、低比抵抗Ｐ型半導体基板７上
に、Ｎ＋＋型埋め込み拡散層６を形成し、Ｐ＋型分離埋
め込み拡散層１１および１２によって、周辺回路から電
気的に分離された図４（ａ）に示すフォトダイオードが
形成される。
【０１２６】図４（ａ）に示すフォトダイオードは、Ｎ
＋＋型埋め込み拡散層６とＰ＋型埋め込み拡散層２との
界面にＰＮ接合領域が形成されるため、図１（ａ）に示
すフォトダイオードと同様に、移動時間が長く応答速度
の遅い光キャリアの著しい低減が図れる。
【０１２７】また、図４（ａ）に示すフォトダイオード
は、低比抵抗Ｐ型半導体基板７とＮ＋＋型埋め込み拡散
層６との界面にも、ＰＮ接合領域が形成されているため
に、Ｎ＋＋型埋め込み拡散層６より深い領域に発生した
光キャリアを、ポテンシャルバリアにより、Ｎ＋＋型埋
め込み拡散層６に閉じ込めることで、光電流として寄与
させず、移動時間が長く応答速度の遅い光キャリアを一
層低減できる。
【０１２８】また、Ｎ＋＋型埋め込み拡散層６の不純物
濃度は、Ｐ＋型埋め込み拡散層２の不純物濃度よりも高
く設定することがより好ましい。
【０１２９】また、Ｎ＋＋型埋め込み拡散層６のＮ型不
純物は、アンチモン（Ｓｂ）であることが好ましい。
【０１３０】また、Ｐ＋型埋め込み拡散層２のＰ型不純
物は、ボロン（Ｂ）であることが好ましい。
【０１３１】また、Ｎ＋＋型埋め込み拡散層６またはＰ
＋型埋め込み拡散層２は、不純物濃度分布のプロファイ
ルの傾きが急峻である方が良いため、エピタキシャル成
長法によって形成されことがより好ましい。
【０１３２】また、Ｎ＋＋型埋め込み拡散層６の厚さ
（拡散幅）は、７μｍ以下であることが望ましい。Ｎ＋
＋型埋め込み拡散層６の厚さがブロードに広がっている
と、Ｐ＋型埋め込み拡散層２の不純物濃度のピーク値付
近が急峻にならず、応答速度の遅い光キャリアの低減が
図れない。また、例えばＮ＋＋型埋め込み拡散層６の不
純物の総量が同じであると、Ｎ＋＋型埋め込み拡散層６
の厚さ（拡散深さ）が薄い（浅い）方が、不純物濃度分
布における不純物濃度のピーク値を高くできるという製
造上の利点もある。
【０１３３】また、図４（ａ）に示すフォトダイオード
は、Ｎ＋型半導体基板１より不純物濃度の低い低比抵抗
Ｐ型半導体基板７を使用するために、低比抵抗Ｐ型半導
体基板７からフォトダイオードの表面方向へのオートド
ーピングを防止する必要がなく容易に製造できる。
【０１３４】尚、図４（ａ）に示す本発明の第２の実施
形態のフォトダイオードでは、高比抵抗Ｐ型エピタキシ
ャル層３上にＮ型エピタキシャル層４が形成されている
場合を示したが特開平１０―１０７２４３号公報に開示
されているような高比抵抗Ｐ型エピタキシャル層３内に
Ｎ型拡散層等が埋め込まれている場合でも、同様の効果
が得られる。
【０１３５】ところで、図４（ａ）および（ｂ）に示す
本発明の第２の実施形態であるフォトダイオードの構造
では、低比抵抗Ｐ型半導体基板７を使用しているため次
の点に注意しなければならない。すなわち、Ｐ＋型埋め
込み拡散層２と低比抵抗Ｐ型半導体基板７との間に形成
されるＮ＋＋型埋め込み拡散層６の電位が浮いてしまう
ため、図１１に示すＮ型エピタキシャル層４をエミッタ
領域、高比抵抗Ｐ型エピタキシャル層３とＰ＋型埋め込
み拡散層２とをベース領域およびＮ＋＋型埋め込み拡散
層６をコレクタ領域とする寄生ＮＰＮトランジスタが動
作状態となり、キャリアがベース領域となるＰ型エピタ
キシャル層３に注入される。このため、フォトダイオー
ドの光電流レベルが、いつまでもアドレス信号のデータ
読み出し可能な２／１００以下に減少しないことであ
る。この現象は、コレクタ領域となるＮ＋＋型埋込拡散
層６内で発生した光キャリアのキャリア密度が異常に高
くなった場合に発生し、通常では発生しない。例えば、
Ｎ＋＋型埋め込み拡散層６とＰ＋型埋込拡散層２とのＰ
Ｎ接合領域の接合面積が０．２５ｍｍ２以上であれば、
Ｎ＋＋型埋込拡散層６内で発生した光キャリアは横方向
へ拡散し、Ｎ＋＋型埋込拡散層６内の光キャリアのキャ
リア密度は低下し、上記現象によるフォトダイオードの
応答速度の低下は生じない。
【０１３６】また、素子を搭載する光ピックアップのフ
レームの電位をグランド（ＧＮＤ：アース接地）に固定
する方が望ましい。光ピックアップのフレームの電位を
グランドに固定することにより、低比抵抗Ｐ型半導体基
板７の電位が変動し、Ｎ＋＋型埋め込み拡散層６の電位
が不安定になり、上記寄生ＮＰＮトランジスタが動作す
ることを防止できる。 （本発明の第３の実施形態）図５（ａ）は、本発明の第
３の実施形態の受光素子であるフォトダイオードの構造
を示す断面図、図５（ｂ）は、図５（ａ）のＺ−Ｚ’線
に対応するフォトダイオードの断面構造の不純物濃度を
表すグラフである。尚、図５（ａ）では、アノード電
極、カソード電極、信号配線および表面保護膜を省略し
ている。
【０１３７】図５（ａ）に示すフォトダイオードは、低
比抵抗Ｎ型半導体基板５（第１導電型半導体基板）上
に、低比抵抗Ｎ型半導体基板５より不純物濃度の高いＮ
＋＋型埋め込み拡散層６（第１導電型半導体層）が形成
された半導体構造を有する。Ｎ＋＋型埋め込み拡散層６
上には、Ｎ＋＋型埋め込み拡散層６よりも不純物濃度の
低いＰ＋型埋め込み拡散層２と、Ｐ＋型埋め込み拡散層
２よりも不純物濃度の低い高比抵抗Ｐ型エピタキシャル
層３と、Ｎ型エピタキシャル層４とが順番に形成されて
いる。その他は、図１（ａ）のフォトダイオードと同様
の構成である。
【０１３８】ここで、上記Ｎ型エピタキシャル層４に相
当するＮ型半導体層は、熱拡散法によって高比抵抗Ｐ型
エピタキシャル層３内に、Ｎ型半導体層の表面が高比抵
抗Ｐ型エピタキシャル層３の表面から露出するように形
成されるＮ型拡散層であっても良い。
【０１３９】図５（ａ）に示すフォトダイオードの表面
から内部への不純物濃度分布は、図５（ｂ）に示すよう
な分布である。
【０１４０】低比抵抗Ｎ型半導体基板５およびＮ＋＋型
埋め込み拡散層６の領域の不純物濃度分布が、図１
（ｂ）のＮ＋型半導体基板１の不純物濃度分布と異なる
が、その他の領域では、図１（ａ）のフォトダイオード
と同様の不純物濃度分布となっている。
【０１４１】これにより、図５（ａ）および（ｂ）に示
すフォトダイオードは、図１（ａ）および（ｂ）に示す
フォトダイオードと同様の効果が得られる。
【０１４２】図５（ａ）に示すフォトダイオードは、Ｎ
型不純物（リン：Ｐ）を添加し、比抵抗が０．１Ωｃｍ
の低比抵抗Ｎ型半導体基板５上に、例えば、１×１０
１８／ｃｍ３以上の高濃度のＮ型不純物の拡散によっ
て、Ｎ＋＋型埋め込み拡散層６を形成する。その後、Ｎ
＋＋型埋め込み拡散層６上に、１×１０１７／ｃｍ３以
上のＰ型不純物の拡散によって、Ｐ＋型埋め込み拡散層
２を形成する。その後、Ｐ＋型埋め込み拡散層２上に、
エピタキシャル成長法によって、不純物濃度が１×１０
１４／ｃｍ３以下の高比抵抗Ｐ型エピタキシャル層３を
形成する。その後、高比抵抗Ｐ型エピタキシャル層３上
に、Ｐ＋型分離埋め込み拡散層１２を形成し、エピタキ
シャル成長法によって、Ｎ型エピタキシャル層４を形成
するとともに、Ｐ＋型分離埋め込み拡散層１１を形成す
る。Ｐ＋型分離埋め込み拡散層１１は、Ｎ型エピタキシ
ャル層４の表面からＰ＋型分離埋め込み拡散層１２と接
するように形成される。
【０１４３】これにより、低比抵抗Ｎ型半導体基板５上
に、Ｎ＋＋型埋め込み拡散層６を形成し、Ｐ＋型分離埋
め込み拡散層１１および１２によって、周辺回路から電
気的に分離された図５（ａ）に示すフォトダイオードが
形成される。
【０１４４】図５（ａ）に示すフォトダイオードも、Ｎ
＋＋型埋め込み拡散層６とＰ＋型埋め込み拡散層２との
界面にＰＮ接合領域が形成されるため、図１（ａ）に示
すフォトダイオードと同様に、移動時間が長く応答速度
の遅い光キャリアの著しい低減が図れる。
【０１４５】また、図５（ａ）に示すフォトダイオード
は、Ｎ＋＋型埋め込み拡散層６が低比抵抗Ｎ型半導体基
板５にて発生するキャリア（ホール）に対して、ポテン
シャルバリアとなるために、Ｎ＋＋型埋め込み拡散層６
より深い領域に発生した光キャリアが、高比抵抗Ｐ型エ
ピタキシャル層３とＮ型エピタキシャル層４との界面の
空乏層まで移動することを確実に防止し、移動時間が長
く応答速度の遅い光キャリアを一層低減できる。
【０１４６】また、低比抵抗Ｎ型半導体基板５の不純物
濃度は、低比抵抗Ｎ型半導体基板５の上方のＰ＋型埋め
込み拡散層２のＰ型不純物が、Ｎ＋＋型埋め込み拡散層
６を超えて、低比抵抗Ｎ型半導体基板５の領域に拡散す
るＰ型不純物の濃度より高くなるように設定されている
ほうが望ましい。低比抵抗Ｎ型半導体基板５の領域に拡
散するＰ型不純物の濃度が、低比抵抗Ｎ型半導体基板５
の不純物濃度より高いと、図６の低比抵抗Ｎ型半導体基
板５の領域にて点線で示すように、Ｎ＋＋型埋め込み拡
散層６と低比抵抗Ｎ型半導体基板５との間に、Ｐ型拡散
層領域５ａが形成され、Ｎ＋＋型埋め込み拡散層６と低
比抵抗Ｎ型半導体基板５との間が電気的に分離される。
このため、Ｎ＋＋型埋め込み拡散層６と低比抵抗Ｎ型半
導体基板５との間の電気的分離が生じないように、低比
抵抗Ｎ型半導体基板５の不純物濃度は、低比抵抗Ｎ型半
導体基板５の領域に拡散するＰ型不純物の濃度より高く
設定されている。
【０１４７】例えば、低比抵抗Ｎ型半導体基板５の比抵
抗は、０．５Ωｃｍ以下とするのが好ましい。
【０１４８】また、Ｎ＋＋型埋め込み拡散層６の不純物
濃度は、Ｐ＋型埋め込み拡散層２の不純物濃度よりも高
く設定することがより好ましい。
【０１４９】また、Ｎ＋＋型埋め込み拡散層６のＮ型不
純物は、アンチモン（Ｓｂ）であることが好ましい。
【０１５０】また、Ｐ＋型埋め込み拡散層２のＰ型不純
物は、ボロン（Ｂ）であることが好ましい。
【０１５１】また、Ｎ＋＋型埋め込み拡散層６またはＰ
＋型埋め込み拡散層２は、不純物濃度分布のプロファイ
ルの傾きが急峻である方が良いため、エピタキシャル成
長法によって形成されことがより好ましい。
【０１５２】また、Ｎ＋＋型埋め込み拡散層６の厚さ
（拡散幅）は、７μｍ以下であることが望ましい。Ｎ＋
＋型埋め込み拡散層６の厚さがブロードに広がっている
と、Ｐ＋型埋め込み拡散層２の不純物濃度のピーク値付
近が急峻にならず、応答速度の遅い光キャリアの低減が
図れない。また、例えばＮ＋＋型埋め込み拡散層６の不
純物の総量が同じであると、Ｎ＋＋型埋め込み拡散層６
の厚さ（拡散深さ）が薄い（浅い）方が、不純物濃度分
布における不純物濃度のピーク値を高くできるという製
造上の利点もある。
【０１５３】また、図５（ａ）に示すフォトダイオード
は、Ｎ＋型半導体基板１より不純物濃度の低い低比抵抗
Ｎ型半導体基板５を使用するために、低比抵抗Ｎ型半導
体基板５からフォトダイオードの表面方向へのオートド
ーピングを防止する必要がなく容易に製造できる。
【０１５４】尚、図５（ａ）に示す本発明の第３の実施
形態のフォトダイオードでは、高比抵抗Ｐ型エピタキシ
ャル層３上にＮ型エピタキシャル層４が形成されている
場合を示したが、特開平１０―１０７２４３号公報に開
示されているような高比抵抗Ｐ型エピタキシャル層３内
にＮ型拡散層等が埋め込まれている場合でも、同様の効
果が得られる。 （本発明の第４の実施形態）図７は、本発明の第４の実
施形態の受光素子であるフォトダイオードの構造を示す
断面図である。
【０１５５】図７に示すフォトダイオードは、不純物濃
度の高いＮ＋型半導体基板１上に、不純物濃度の高いＮ
＋型半導体基板１より不純物濃度の低いＰ＋型埋め込み
拡散層２、Ｐ＋型埋め込み拡散層２より不純物濃度の低
い高比抵抗Ｐ型エピタキシャル層３、Ｎ型エピタキシャ
ル層４が順番に形成された積層構造を有している。高比
抵抗Ｐ型エピタキシャル層３とＮ型エピタキシャル層４
との界面には、複数のＰ＋型分離埋め込み拡散層１２が
所定の領域に形成されており、Ｎ型エピタキシャル層４
内のＰ＋型分離埋め込み拡散層１２上には、Ｐ＋型分離
埋め込み拡散層１１が形成されている。Ｐ＋型分離埋め
込み拡散層１１の表面は、Ｎ型エピタキシャル層４の表
面に露出している。
【０１５６】Ｎ型エピタキシャル層４およびＰ＋型分離
埋め込み拡散層１１の表面には、絶縁性保護膜１０が形
成されている。一方のＰ＋型分離埋め込み拡散層１１上
の絶縁性保護膜１０には、コンタクトホールが形成さ
れ、そこにアノード電極２１が形成され、Ｐ＋型分離埋
め込み拡散層１１に接続されている。Ｐ＋型分離埋め込
み拡散層１１間のＮ型エピタキシャル層４上の所定の領
域にも、コンタクトホールが形成され、そこにカソード
電極２２が形成されている。カソード電極２２の下方の
Ｎ型エピタキシャル層４には、Ｎ＋型拡散層４ａが形成
されカソード電極２２に接続されている。Ｎ＋型半導体
基板１の裏面には、Ｎ型電極２３が形成されている。Ｎ
型電極２３とアノード電極２１とは、外部配線によって
接続されている。
【０１５７】ここで、上記Ｎ型エピタキシャル層４に相
当するＮ型半導体層は、熱拡散法によって高比抵抗Ｐ型
エピタキシャル層３内に、Ｎ型半導体層の表面が高比抵
抗Ｐ型エピタキシャル層３の表面から露出するように形
成されるＮ型拡散層であっても良い。
【０１５８】図７のフォトダイオードに、光ディスクか
ら入射する反射光の光出力が大きくなると、フォトダイ
オードの内部のＮ＋型半導体基板１内にて発生する光キ
ャリアが増加する。このような光キャリアが増加する
と、Ｎ＋型半導体基板１とＰ＋型埋め込み拡散層２との
界面に形成されたＰＮ接合領域によるポテンシャルバリ
アおよび不純物濃度分布による電界を越えて、光キャリ
アが高比抵抗Ｐ型エピタキシャル層３とＮ型エピタキシ
ャル層４との界面の空乏層まで移動するようになる。
【０１５９】この光キャリアの移動を防止するには、Ｎ
＋型半導体基板１の電位を、Ｐ＋型分離埋め込み拡散層
１１の電位と短絡するか、または、高電位に接続し安定
化する必要がある。このため、図７に示したように、Ｎ
＋型半導体基板１の裏面にＮ型電極２３を形成し、Ｎ型
電極２３とＰ＋型分離埋め込み拡散層１１上のアノード
電極２１とを外部配線にて接続すればよい。通常、Ｐ＋
型分離埋め込み拡散層１１は、アノード電極２１とし
て、接地されているので、Ｎ＋型半導体基板１の裏面の
Ｎ型電極２３も接地されるか、または、Ｎ＋型半導体基
板１の裏面にＮ型電極２３を高電位に接続すれば良い。
【０１６０】また、図８に示すように、ウェハに形成さ
れたフォトダイオードを製造工程にて、ダイシング等に
よって各チップに切断される時に、切断されるチップの
端面に短絡したいＰＮ接合領域の接合面（ダイシングに
よる短絡箇所）を出すことで、短絡と同様の効果が得ら
れる。
【０１６１】また、以上のいずれの実施形態において
も、本発明のフォトダイオードが形成された周囲に、通
常のプロセスを使用して、フォトダイオードで検出され
た信号を処理する信号処理回路（図示せず）を形成する
ことができ、回路内蔵受光素子が通常のプロセスで容易
に製造できる。このため、本発明のフォトダイオードま
たは上記回路内蔵受光素子が搭載された光ピックアップ
も通常のプロセスで容易に製造できる。
【０１６２】また、本発明の第３および第４の実施形態
においては、それぞれＮ型半導体基板を使用しており、
Ｎ＋＋型埋込拡散層６の電位が固定できる。このため、
Ｎ＋＋型埋込拡散層６を必ずしもウェハ全面に形成する
必要はなく、少なくともフォトダイオード領域内に形成
すればよい。本発明の第２の実施形態においても、何ら
かの方法でＮ＋＋型埋込拡散層６の電位を安定化し、寄
生ＮＰＮトランジスタの動作が防止できればＮ＋＋型埋
込拡散層６を必ずしもウェハ全面に形成する必要はな
く、少なくともフォトダイオード領域内に形成すればよ
い。
【０１６３】
【発明の効果】本発明の受光素子は、少なくとも第１導
電型半導体層を有する半導体構造と、第１の第２導電型
半導体層との界面にＰＮ接合領域を形成することによっ
て、第１の第２導電型半導体層の不純物濃度のピーク値
近傍の領域を狭くして、この領域の内蔵電界の電界強度
を強くしている。これにより、この領域にて発生する移
動時間の長い光キャリアおよび半導体構造内の深い領域
に発生する光キャリアを、前述のＰＮ接合領域に存在す
るポテンシャルバリアによって、第２の第１導電型半導
体層と第２の第２導電型半導体層との界面に形成される
ＰＮ接合領域に到達させず、光電流に寄与させない。そ
して、受光素子の空乏層よりより深い領域で発生し、空
乏層近傍まで移動するのに時間のかかる応答速度のおそ
い遅い光キャリアを確実に低減できる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の第１実施形態の受光素子で
あるフォトダイオードの構造を示す断面図、（ｂ）は、
（ａ）のＸ−Ｘ’線に対応するフォトダイオードの断面
構造の不純物濃度を表すグラフである。
【図２】（ａ）および（ｂ）は、それぞれ本発明のフォ
トダイードと従来のフォトダイオードとの光キャリアの
動作を比較した図である。
【図３】本発明のフォトダイオードおよび従来のフォト
ダイオードに対して、パルスレーザ光に対する応答特性
を示すグラフである。
【図４】（ａ）は、本発明の第２実施形態の受光素子で
あるフォトダイオードの構造を示す断面図、図（ｂ）
は、（ａ）のＹ−Ｙ’線に対応するフォトダイオードの
断面構造の不純物濃度を表すグラフである。
【図５】（ａ）は、本発明の第３実施形態の受光素子で
あるフォトダイオードの構造を示す断面図、（ｂ）は、
（ａ）のＺ−Ｚ’線に対応するフォトダイオードの断面
構造の不純物濃度を表すグラフである。
【図６】図５（ａ）に示すフォトダイオードの低抵抗Ｎ
型半導体基板の不純物濃度分布を説明するグラフであ
る。
【図７】本発明の第４実施形態の受光素子であるフォト
ダイオードの構造を示す断面図である。
【図８】図７に示すフォトダイオードのＰＮ接合領域の
接合面を短絡状態を示す断面図である。
【図９】本発明の第１の実施形態のフォトダイオードの
断面構造におけるＮ＋型半導体基板およびＰ＋型埋め込
み拡散層の不純物濃度分布の関係を表すグラフである。
【図１０】図９におけるＮ＋型半導体基板の不純物濃度
が、Ｐ＋型埋め込み拡散層の不純物濃度に対して、十分
に高くない場合の不純物濃度分布の関係を表すグラフで
ある。
【図１１】本発明の第２の実施形態のフォトダイオード
の断面構造における寄生トランジスタのエミッタ領域、
ベース領域およびコレクタ領域の不純物濃度分布の関係
を表すグラフである。
【図１２】フォトダイオードを用いた光ピックアップの
概略構成を示す図である。
【図１３】（ａ）は、従来のフォトダイオードの断面
図、（ｂ）は、（ａ）のＷ−Ｗ’線に対応するフォトダ
イオードの断面構造の不純物濃度分布を表すグラフであ
る。
【図１４】従来のフォトダイオードのパルスレーザ光に
対する応答特性を示すグラフである。
【図１５】従来のフォトダイオードに、高光出力のパル
スレーザ光による反射光が入射した場合のフォトダイオ
ードの表面から深さ方向への光強度の変化を示すグラフ
である。
【符号の説明】
１ Ｎ＋型半導体基板 ２ Ｐ＋型埋め込み拡散層 ３ 高比抵抗Ｐ型エピタキシャル層 ４ Ｎ型エピタキシャル層 ４ａ Ｎ＋型拡散層 ５ 低比抵抗Ｎ型半導体基板 ５ａ Ｐ型拡散層領域 ６ Ｎ＋＋型埋め込み拡散層 ７ 低比抵抗Ｐ型半導体基板 １０ 絶縁保護膜 １１ Ｐ＋型分離埋め込み拡散層 １２ Ｐ＋型分離埋め込み拡散層 ２１ アノード電極 ２２ カソード電極 ２３ Ｎ型電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保 勝 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 中村 弘規 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 福島 稔彦 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 吉川 俊文 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 4M118 AA10 AB10 BA02 CA03 CA18 CA22 GA10 5F049 MA02 MB12 NA03 NA17 NB08 PA08 QA03 QA15 SS02

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも第１導電型半導体層を有する
    半導体構造と、 該半導体構造の第１導電型半導体層上に形成された第１
    の第２導電型半導体層と、 該第１の第２導電型半導体層上に形成された該第１の第
    ２導電型半導体層より不純物濃度の低い第２の第２導電
    型半導体層と、 該第２の第２導電型半導体層上に設けられた第２の第１
    導電型半導体層、または、該第２の第２導電型半導体層
    内に設けられた第２の第１導電型半導体層と、 を具備する受光素子。
  2. 【請求項２】 前記半導体構造は、第１導電型半導体基
    板である請求項１に記載の受光素子。
  3. 【請求項３】 前記半導体構造は、第２導電型半導体基
    板上に前記第１導電型半導体層が形成されている請求項
    １に記載の受光素子。
  4. 【請求項４】 前記半導体構造は、第１導電型半導体基
    板上に前記第１導電型半導体層が形成されている請求項
    １に記載の受光素子。
  5. 【請求項５】 前記第１導電型半導体基板に含まれる不
    純物元素がアンチモン（Ｓｂ）である請求項２または４
    に記載の受光素子。
  6. 【請求項６】 前記第１導電型半導体層に含まれる不純
    物元素がアンチモン（Ｓｂ）である請求項１または３に
    記載の受光素子。
  7. 【請求項７】 前記第１の第２導電型半導体層に含まれ
    る不純物元素がボロン（Ｂ）である請求項１〜６のいず
    れかに記載の受光素子。
  8. 【請求項８】 前記第１の第２導電型半導体層に含まれ
    る不純物濃度が１×１０１６〜２×１０１８／ｃｍ３で
    ある請求項１に記載の受光素子。
  9. 【請求項９】 前記第１導電型半導体層の厚さが７μｍ
    以下である請求項３または４に記載の受光素子。
  10. 【請求項１０】 前記第２の第１導電型半導体層および
    前記第２の第２導電型半導体層の厚さの合計ｄが、入射
    光の吸収係数Ｇに対して、 ＥＸＰ（−Ｇｄ）＜０．０２ の関係を満足するように設定されている請求項１に記載
    の受光素子。
  11. 【請求項１１】 前記第２の第２導電型半導体層の厚さ
    は、該第２の第２導電型半導体層と前記第２の第１導電
    型半導体層との界面のＰＮ接合領域に、逆バイアス電圧
    を印加した際に生じる空乏層の電界強度が０．３Ｖ／μ
    ｍ以上となるように設定されている請求項１に記載の受
    光素子。
  12. 【請求項１２】 前記第１導電型半導体層が、エピタキ
    シャル成長層で形成されている請求項１に記載の受光素
    子。
  13. 【請求項１３】 前記第２の第１導電型半導体層が、エ
    ピタキシャル成長層で形成されている請求項１に記載の
    受光素子。
  14. 【請求項１４】 前記第２の第１導電型半導体層が、熱
    拡散法によって形成されている請求項１に記載の受光素
    子。
  15. 【請求項１５】 前記第１の第２導電型半導体層が、エ
    ピタキシャル成長層で形成されている請求項１に記載の
    受光素子。
  16. 【請求項１６】 前記第１導電型半導体基板の不純物濃
    度が、前記第１の第２導電型半導体層から拡散されて該
    第１導電型半導体基板に到達する不純物濃度よりも高く
    設定されている請求項４に記載の受光素子。
  17. 【請求項１７】 前記第１導電型半導体基板の比抵抗が
    ０．５Ωｃｍ以下である請求項４に記載の受光素子。
  18. 【請求項１８】 前記第１の第２導電型半導体層の不純
    物濃度は、前記半導体構造の第１導電型半導体層におけ
    る不純物濃度よりも低く設定されている請求項１に記載
    の受光素子。
  19. 【請求項１９】 前記第１の第２導電型半導体層の不純
    物濃度のピーク値近傍の領域の内蔵電界強度が増加して
    いる請求項１〜４のいずれかに記載の受光素子。
  20. 【請求項２０】 前記第１の第２導電型半導体層と、前
    記半導体構造の第１導電型半導体層とがチップの端面に
    て短絡されている請求項１〜１９のいずれかに記載の受
    光素子。
  21. 【請求項２１】 前記第１の第２導電型半導体層と前記
    半導体構造の第１導電型半導体層との界面のＰＮ接合領
    域の接合面積が０．２５ｍｍ２以上である請求項１〜１
    ９のいずれかに記載の受光素子。
  22. 【請求項２２】 前記第１の第２導電型半導体層と、前
    記半導体構造の第１導電型半導体層とが外部配線にて短
    絡されている請求項１、２、４〜１９のいずれかに記載
    の受光素子。
  23. 【請求項２３】 前記半導体構造の第１導電型半導体基
    板が外部配線によって高電位に接続されている請求項
    １、２、４のいずれかに記載の受光素子。
  24. 【請求項２４】 請求項１〜２３のいずれかに記載の受
    光素子と、その受光素子にて検出された信号を処理する
    信号処理回路とが同一基板上に設けられていることを特
    徴とする回路内蔵受光素子。
  25. 【請求項２５】 請求項３または４に記載の受光素子に
    形成されている前記半導体構造の第１導電型半導体層
    は、少なくとも前記信号処理回路が設けられている領域
    に形成されていない請求項２４に記載の回路内蔵受光素
    子。
  26. 【請求項２６】 請求項１〜２３のいずれかに記載の受
    光素子、または、請求項２４または２５に記載の回路内
    蔵受光素子を搭載した光ピックアップ。
  27. 【請求項２７】 前記受光素子を搭載するフレームがグ
    ランド（ＧＮＤ）に接続されている請求項２６に記載の
    光ピックアップ。
JP2002291712A 2001-10-31 2002-10-03 受光素子、回路内蔵受光素子および光ピックアップ Expired - Fee Related JP3976185B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002291712A JP3976185B2 (ja) 2001-10-31 2002-10-03 受光素子、回路内蔵受光素子および光ピックアップ
TW091132061A TW569467B (en) 2001-10-31 2002-10-29 Light receiving element and light detector with built-in circuitry
US10/283,323 US6949809B2 (en) 2001-10-31 2002-10-30 Light receiving element, light detector with built-in circuitry and optical pickup
KR10-2002-0066775A KR100459860B1 (ko) 2001-10-31 2002-10-31 수광소자, 회로 내장 광검출기 및 광픽업
CNB021606064A CN1229875C (zh) 2001-10-31 2002-10-31 光接收元件、有内构电路的光检测器以及光拾取器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-335610 2001-10-31
JP2001335610 2001-10-31
JP2002291712A JP3976185B2 (ja) 2001-10-31 2002-10-03 受光素子、回路内蔵受光素子および光ピックアップ

Publications (2)

Publication Number Publication Date
JP2003204076A true JP2003204076A (ja) 2003-07-18
JP3976185B2 JP3976185B2 (ja) 2007-09-12

Family

ID=26624265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002291712A Expired - Fee Related JP3976185B2 (ja) 2001-10-31 2002-10-03 受光素子、回路内蔵受光素子および光ピックアップ

Country Status (5)

Country Link
US (1) US6949809B2 (ja)
JP (1) JP3976185B2 (ja)
KR (1) KR100459860B1 (ja)
CN (1) CN1229875C (ja)
TW (1) TW569467B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3977735B2 (ja) * 2002-12-25 2007-09-19 浜松ホトニクス株式会社 光検出装置
JP2005327858A (ja) * 2004-05-13 2005-11-24 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2006031833A (ja) * 2004-07-16 2006-02-02 Sharp Corp 受光アンプ素子、光ピックアップ装置、および光ディスク装置
US7723215B2 (en) * 2005-02-11 2010-05-25 Sarnoff Corporation Dark current reduction in back-illuminated imaging sensors and method of fabricating same
TWI261378B (en) 2005-09-19 2006-09-01 Ind Tech Res Inst Polarized light emitting device
JP2007317768A (ja) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 光半導体装置およびその製造方法
JP2007317767A (ja) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 光半導体装置およびその製造方法
US8436443B2 (en) 2006-09-29 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside depletion for backside illuminated image sensors
JP2009033043A (ja) * 2007-07-30 2009-02-12 Panasonic Corp 光半導体装置
DE102008008486A1 (de) * 2008-02-11 2009-08-13 Mettler-Toledo Ag Windschutz für eine Waage
RU2009107568A (ru) * 2009-03-04 2010-09-10 Броня Цой (RU) Фотопреобразующая часть преобразователя электромагнитного излучения (варианты), преобразователь электромагнитного излучения
JP5493430B2 (ja) * 2009-03-31 2014-05-14 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US8889461B2 (en) * 2012-05-29 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. CIS image sensors with epitaxy layers and methods for forming the same
EP3422424B1 (en) * 2017-06-27 2022-09-07 ams AG Semiconductor photodetector device with protection against ambient back light

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586068A (en) * 1983-10-07 1986-04-29 Rockwell International Corporation Solid state photomultiplier
JPS60177684A (ja) * 1984-02-23 1985-09-11 Sony Corp 光電変換装置
JPH02196463A (ja) * 1989-01-25 1990-08-03 Sharp Corp 回路内蔵受光素子
JP2957837B2 (ja) * 1993-04-02 1999-10-06 シャープ株式会社 受光素子および回路内蔵受光素子
JP3170463B2 (ja) * 1996-09-30 2001-05-28 シャープ株式会社 回路内蔵受光素子
JP3900233B2 (ja) * 1999-09-06 2007-04-04 シャープ株式会社 受光素子および回路内蔵型受光素子
JP3317942B2 (ja) * 1999-11-08 2002-08-26 シャープ株式会社 半導体装置およびその製造方法
US6583482B2 (en) * 2000-12-06 2003-06-24 Alexandre Pauchard Hetero-interface avalance photodetector
US6586789B1 (en) * 2002-10-07 2003-07-01 Lixin Zhao Pixel image sensor

Also Published As

Publication number Publication date
JP3976185B2 (ja) 2007-09-12
TW569467B (en) 2004-01-01
TW200300297A (en) 2003-05-16
CN1229875C (zh) 2005-11-30
US6949809B2 (en) 2005-09-27
US20030080280A1 (en) 2003-05-01
KR20030036063A (ko) 2003-05-09
CN1419299A (zh) 2003-05-21
KR100459860B1 (ko) 2004-12-03

Similar Documents

Publication Publication Date Title
JP3976185B2 (ja) 受光素子、回路内蔵受光素子および光ピックアップ
JP3170463B2 (ja) 回路内蔵受光素子
JP2731115B2 (ja) 分割型受光素子
KR100704323B1 (ko) 광반도체 집적 회로 장치 및 광기억 재생 장치
EP2023405A1 (en) Optical semiconductor device and method for manufacturing same
JP2001060713A (ja) 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP4086860B2 (ja) 半導体装置
JP2828244B2 (ja) 受光素子
EP0634742B1 (en) Optical head and optical detector used in the same
KR100272868B1 (ko) 분할 포토다이오드
JP2009064800A (ja) 分割フォトダイオード
US7015560B2 (en) Light-receiving device, method for manufacturing the same, and optoelectronic integrated circuit comprising the same
JP2003197949A (ja) 受光素子および回路内蔵型受光装置および光ディスク装置
JP4384030B2 (ja) フォトダイオード
JP2875244B2 (ja) 分割フォトダイオード
JP2003158251A (ja) 受光素子、回路内蔵受光素子、回路内蔵受光素子の製造方法および光学装置
JP3449590B2 (ja) 回路内蔵受光素子
JPH11312823A (ja) 受光素子
KR100643034B1 (ko) 수광소자, 회로 내장형 수광장치 및 광디스크 장치
JP3112407B2 (ja) 受光素子
JP2000150842A (ja) 受光素子及びその製造方法
JP2007329512A (ja) 半導体装置
JP2004047569A (ja) 受光素子および回路内蔵型受光装置および光ディスク装置
JP2004247769A (ja) 受光素子および回路内蔵受光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070417

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070614

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees