JP2003195800A

JP2003195800A - 電子ビーム発生装置

Info

Publication number: JP2003195800A
Application number: JP2001398173A
Authority: JP
Inventors: Tsutomu Sakamoto; 務坂本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-12-27
Filing date: 2001-12-27
Publication date: 2003-07-09
Anticipated expiration: 2021-12-27
Also published as: JP3697412B2

Abstract

(57)【要約】【課題】電子放出素子の駆動方法をパルス幅変調方式と
バイアス電圧印加方式との併用とした際、クロック周波
数を通常のパルス幅駆動に比べて減らすことが可能とな
り、また、システムの必要階調数、量子化ビット数に合
わせることを可能とする。【解決手段】複数の水平ライン１１と複数の垂直ライン
１２とを交差させて配線し、各交差部で水平ライン１１
と垂直ライン１２とに複数の電子放出素子１３を接続す
る。水平ライン１１を順次選択し、選択された水平ライ
ン１１に接続されている電子放出素子１３に垂直ライン
１２を介して電圧パルスを印加する。入力データ値を複
数の異なる領域で識別し、各領域毎に得られる変換デー
タ値に応じて、電圧パルスのパルス幅と振幅とを変化さ
せる際、パルス幅の最大値Lmaxを設定可能とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えばＦＥＤ
（Field Emission Display）パネル等の画像形成装置に
用いられる電子ビーム発生装置に関する。より詳しく
は、例えば複数の表面伝導型電子放出素子をマトリック
ス状に配列した画像形成装置において、電力消費を安定
化させることができる電子ビーム発生装置に関するもの
である。

【０００２】

【従来の技術】周知のように、２つの素子電極間に電圧
を印加することにより、電子放出部から電子ビームを放
出する素子が開発されている。この素子は、表面伝導型
電子放出素子と称され、製造方法、動作原理等は、特開
平９−２９７５５６号公報、特開平９−２３０８１９号
公報、特開平９−２３０８２０号公報等に開示されてい
る。この表面伝導型電子放出素子は、単に、電子放出素
子、電子源、電子放出源、電子ビーム発生素子等と称さ
れる場合もある。

【０００３】上記の表面伝導型電子放出素子から放出さ
れた電子ビームが、蛍光体をコーティングしたスクリー
ンに照射されることにより、蛍光物質を発光させること
ができる。したがって、多数の電子放出素子を基板上に
マトリックス状に配列し、この配列体をスクリーンに対
向させ、個々の電子放出素子を画像信号のサンプリング
信号により駆動することで、スクリーン上に画像イメー
ジを形成することができる。

【０００４】ここで、輝度の強さは、電子放出素子に供
給される一定レベルの電圧の時間長で決まる。ただし、
個々の電子放出素子に供給される一定レベルの電圧の時
間長は、０〜１水平期間内である。電圧印加時間が０の
ときは、電子放出素子からの電子ビームは得られない。
このことは、輝度レベルが最小である。逆に、電圧印加
時間がほぼ１水平期間のときは、輝度レベルが最大とな
る。

【０００５】上記の原理を利用して、画像表示用のディ
スプレイを構成することができる。すなわち、基板上に
複数の電子放出素子が、複数のロー（または水平）ライ
ンと複数のカラム（または垂直）ラインとのクロス部に
それぞれ配置された、マトリックス配列基板が用意され
る。そして、このマトリックス配列基板をスクリーンに
対向させる。各電子放出素子の一方の電極端子は、対応
する水平ラインに接続され、他方の電極端子は対応する
垂直ラインに接続される。

【０００６】次に、マトリックス配列された電子放出素
子を制御するために、水平方向ドライブ、垂直方向ドラ
イブが設けられる。水平方向ドライブは、１水平ライン
分の画像データを１水平期間毎に複数の垂直ラインに向
けて同時に出力する。この画像データは、データ値に応
じてパルス幅変調されて対応する垂直ラインに与えられ
る。

【０００７】垂直方向ドライブは、複数の水平ラインを
垂直方向に１ラインづつ、１水平期間毎に選択し駆動す
る。これにより、１水平ライン単位でスクリーンがスキ
ャンされることになる。このドライブ方式は、液晶表示
装置のドライブ方式に類似している。

【０００８】上記のパルス幅変調による変調波は、電子
放出素子に一定電圧Vrefを印加する時間長を決めるもの
であり、この時間長が階調表現を実現することになる。

【０００９】

【発明が解決しようとする課題】ここで、ある１つの水
平ラインに接続されている１ライン分の数の電子放出素
子の１ライン期間における駆動状態に着目する。通常、
映像信号には、絵柄を構成するために、１水平ライン上
の輝度レベルを見た場合、最小レベルから最大レベル内
の異なる輝度レベルが種々存在する。つまり、各電子放
出素子に印加される一定電圧の印加期間として種々の期
間が存在する。一定電圧が印加されない素子があった
り、印加される素子があったりする。また、一定電圧
が、複数の電子放出素子に印加されても、それぞれの電
子放出素子により電圧印加の終了時間が異なる場合があ
る。

【００１０】しかしながら、絵柄の内容によっては、１
ライン分の全ての電子放出素子に対して、同時に一定電
圧が印加される場合もある。このように、１ライン分の
全ての電子放出素子に同時に一定電圧が印加された場
合、以下の問題が生じる。

【００１１】上記のような場合、１ライン分の全ての電
子放出素子が電流を消費する。この結果、垂直方向ドラ
イブに流れる電流は、極めて大きな電流量となる。例え
ば、１つの電子放出素子に流れる電流が０．３mＡで、
１ライン分の電子放出素子の数が３０２７個であるとす
ると、垂直方向ドライブに流れる電流は１Ａ近くの電流
が流れることになる。

【００１２】通常、電流は、垂直ラインから電子放出素
子を介して水平ラインに流れ込む。この結果、垂直方向
ドライブは、水平ラインに流れ込んだ全電流を十分受け
入れることができる性能を持つ必要がある。このこと
は、垂直方向ドライブを設計する上で、大きなキャパシ
ティーの垂直方向ドライブが必要となり、コスト高とな
る。また、垂直方向ドライブの消費電力も大きくなり、
利用者にとっても不利益である。

【００１３】そこで、この発明は上記事情を考慮してな
されたもので、垂直方向ドライブを小規模かつ低消費電
力の回路で実現し得るようにした極めて良好な電子ビー
ム発生装置を提供することを目的とする。

【００１４】

【課題を解決するための手段】この発明に係る電子ビー
ム発生装置は、相互に交差させて配線された複数の水平
ライン及び複数の垂直ラインと、この複数の水平ライン
及び複数の垂直ラインの各交差部で、水平ラインと垂直
ラインとに接続された複数の電子放出素子と、この複数
の電子放出素子の配列面に対して、所定間隔を置いて対
向して配置された加速電圧印加用のスクリーンと、複数
の水平ラインを順次選択する走査手段と、この走査手段
で選択された水平ラインに接続されている電子放出素子
に、垂直ラインを介して電圧パルスを印加する電圧パル
ス印加手段とを備えたものを対象としている。

【００１５】そして、電圧パルス印加手段が、入力デー
タ値を複数の異なる領域で識別し、各領域毎に変換デー
タを得るデータ変換手段と、このデータ変換手段から得
られた変換データ値に応じて、電圧パルスのパルス幅と
振幅とを変化させる変調手段と、この変調手段における
パルス幅の最大値を設定する設定手段とを備えるように
したものである。

【００１６】上記のような構成によれば、入力データ値
を複数の異なる領域で識別し、各領域毎に得られる変換
データ値に応じて、電圧パルスのパルス幅と振幅とを変
化させる際、パルス幅の最大値を設定可能とするように
したので、電子放出素子の駆動方法をパルス幅変調方式
とバイアス電圧印加方式との併用とした際、クロック周
波数を通常のパルス幅駆動に比べて減らすことが可能と
なり、また、システムの必要階調数、量子化ビット数に
合わせることを可能とすることができる。

【００１７】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して詳細に説明する。まず、この発明の
前提となるディスプレイ部の全体を説明する。図１にお
いて、１は表面伝導型電子放出素子パネルである。

【００１８】１１は水平ライン（走査電極）であり、例
えばパーソナルコンピュータのＸＧＡ解像度用の場合は
７６８本必要となる。１２は垂直ライン（信号電極）で
あり、パーソナルコンピュータのＸＧＡ用であれば１０
２４の３倍の３０７２本で構成される。

【００１９】１３は表面伝導型電子放出素子であり、対
応する信号電極と走査電極とに加わった電位がスレッシ
ョルドを越えると電子放電が起き、対向する蛍光体を励
起して発光させることができる。赤、緑、青の蛍光体を
交互に配することで、カラー表示が可能となる。

【００２０】２００は電圧パルス印加回路である。この
電圧パルス印加回路２００は、ラインメモリ２１１，２
１２を有している。ラインメモリ２１１は、入力のＲＧ
Ｂ映像信号を、１水平走査期間分、クロックＣＫ１によ
りサンプリングし、保持する。通常は、１ワードが６ビ
ットから１０ビット程度で構成され、ＸＧＡ表示用では
３０７２ワードの容量となる。

【００２１】ラインメモリ２１２は、ラインメモリ２１
１が１ライン分の映像信号データをサンプリングした
後、次の水平走査期間に後述するパルス幅変調信号を出
力する動作のためにデータを保持する役割を担う。ライ
ンメモリ２１２は、ラッチパルスＤＬのタイミングに合
わせてラインメモリ２１１のデータをラッチする。

【００２２】２２は１０ビットカウンタである。このカ
ウンタ２２は、リセット信号Ｒで初期化され、クロック
ＣＫ２によりカウントアップし、水平期間毎に０から１
０２３の間の１０ビットの値を出力する。カウンタ２２
の値は、後述するコンパレータに供給される。

【００２３】２３はコンパレータで、ラインメモリ２１
２からの映像のサンプリング値と、カウンタ２２の値と
を入力とし、カウンタ２２からの値がサンプリング値よ
り小さい場合にＨ（High）レベルを出力し、カウンタ２
２からの値がサンプリング値を越えた場合にＬ（Low）
レベルを出力する。

【００２４】２４は出力バッファアンプで、対応するコ
ンパレータ２３の出力がＨレベルの場合に入力リファレ
ンス電圧Vrefを出力する。

【００２５】３００は走査回路である。この走査回路３
００は、シフトレジスタ３１を有している。このシフト
レジスタ３１は、垂直同期パルスＶＰでリセットされ、
水平同期パルスＨＰが入力する毎にＨレベル出力が順次
シフトする。バッファアンプ３２は、そのシフトレジス
タ３１の出力がＨレベルのときに、対応する走査電極１
１に一定の負の電位Vyonを出力する。

【００２６】図２（ａ），（ｂ）は、表面伝導型電子放
出素子１３の部分を拡大して表記している。製造方法、
動作原理等は、特開平９−２９７５５６号公報、特開平
９−２３０８１９号公報、特開平９−２３０８２０号公
報等に開示されている。

【００２７】１３１は基板、１３２，１３３は素子電
極、１３４は導電性薄膜、１３５は通電フォーミング処
理により形成した電子放出部、１３６は通電活性化処理
により形成した薄膜である。

【００２８】複数の電子放出素子１３の配列面に対し
て、間隔を置いて対向して加速電圧印加用のスクリーン
１３７が配置される。電子放出素子１３の電極１３２，
１３３間に電圧が印加されると、電子放出部１３５から
電子が放出される。この電子は、加速電圧印加用のスク
リーン１３７にコーティングされている蛍光体に衝突
し、この蛍光体を発光させる。

【００２９】基板１３１としては、例えば、石英ガラス
や青板ガラスをはじめとする各種ガラス基板や、アルミ
ナをはじめとする各種セラミクス基板、あるいは上述の
各種基板上に例えばＳｉＯ_２を材料とする絶縁層を積層
した基板、等を用いることができる。

【００３０】また、基板１３１上に基板面と平行に対向
して設けられた素子電極１３２と１３３は、導電性を有
する材料によって形成されている。例えば、Ｎｉ，Ｃ
ｒ，ＡｕＴｉＭｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ
等をはじめとする金属、あるいはこれらの金属の合金、
あるいはＩｎ_２０_３−ＳｎＯ_２をはじめとする金属酸化
物、ポリシリコン等の半導体、等の中から適宜材料を選
択して用いればよい。電極を形成するには、例えば真空
蒸着等の製膜技術とフォトリソグラフィー、エッチング
等のパターニング技術を組み合わせて用いれば容易に形
成できるが、それ以外の方法（例えば印刷技術）を用い
て形成してもさしつかえない。

【００３１】素子電極１３２と１３３の形状は、当該電
子放出素子の応用目的に合わせて適宜設計される。一般
的には、電極間隔Ｌは通常は数百オングストロームから
数百マイクロメータの範囲から適当な数値を選んで設計
されるが、なかでも画像形成装置に応用するために好ま
しいのは数マイクロメータより数十マイクロメータの範
囲である。また、素子電極の厚さｄについては、通常は
数百オングストロームから数マイクロメータの範囲から
適当な数値が選ばれる。

【００３２】また、導電性薄膜１３４の部分には、微粒
子膜を用いる。ここで述べた微粒子膜とは、構成要素と
して多数の微粒子を含んだ膜（島状の集合体も含む）の
ことをさす。微粒子膜を微視的に調べれば、通常は、個
々の微粒子が離間して配置された構造か、あるいは微粒
子が互いに隣接した構造か、あるいは微粒子が互いに重
なり合った構造が観測される。

【００３３】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。即ち、素子電極１３２あ
るいは１３３と電気的に良好に接続するのに必要な条
件、後述する通電フォーミングを良好に行うのに必要な
条件、微粒子膜自身の電気抵抗を後述する適宜の値にす
るために必要な条件、等である。具体的には、数オング
ストロームから数千オングストロームの範囲のなかで設
定するが、なかでも好ましいのは１０オングストローム
から５００オングストロームの間である。

【００３４】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａ
ｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ等をはじめとする金属や、ＰｄＯ，Ｓｎ０
_２，Ｉｎ_２Ｏ_３，ＰｂＯ，Ｓｂ _２Ｏ_３等をはじめとする
酸化物や、ＨｆＢ_２，ＺｒＢ_２，ＬａＢ_６，ＣｅＢ_６，
ＹＢ_４，ＧｄＢ_４等をはじめとする硼化物や、ＴｉＣ，
ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等をはじめとす
る炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ等をはじめとする
窒化物や、Ｓｉ，Ｇｅ等をはじめとする半導体や、カー
ボン等があげられ、これらの中から適宜選択される。

【００３５】以上述べたように、導電性薄膜１３４を微
粒子膜で形成したが、そのシート抵抗値については、１
０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含ま
れるよう設定した。

【００３６】尚、導電性薄膜１３４と素子電極１３２及
び１３３とは、電気的に良好に接続されるのが望ましい
ため、互いの一部が重なりあうような構造をとってい
る。その重なり方は、図２の例においては、下から、基
板、素子電極、導電性薄膜の順序で積層したが、場合に
よっては下から基板、導電性薄膜、素子電極の順序で積
層してもさしつかえない。

【００３７】また、電子放出部１３５は、導電性薄膜１
３４の一部に形成された亀裂状の部分であり、電気的に
は周囲の導電性薄膜よりも高抵抗な性質を有している。
亀裂は、導電性薄膜１３４に対して、後述する通電フォ
ーミングの処理を行うことにより形成する。亀裂内に
は、数オングストロームから数百オングストロームの粒
径の微粒子を配置する場合がある。尚、実際の電子放出
部の位置や形状を精密且つ正確に図示するのは困難なた
め、図２においては模式的に示した。

【００３８】また、薄膜１３６は、炭素もしくは炭素化
合物よりなる薄膜で、電子放出部１３５及びその近傍を
被覆している。薄膜１３６は、通電フォーミング処理後
に、後述する通電活性化の処理を行うことにより形成す
る。薄膜１３６は、単結晶グラファイト、多結晶グラフ
ァイト、非晶質カーボンのいずれか、もしくはその混合
物であり、膜厚は５００オングストローム以下とする
が、３００オングストローム以下とするのが更に好まし
い。

【００３９】尚、実際の薄膜１３６の位置や形状を精密
に図示するのは困難なため、図２においては模式的に示
した。また、平面図［図２（ａ）］においては、薄膜１
３６の一部を除去した素子を図示した。

【００４０】以上、好ましい素子の基本構成を述べた
が、この実施の形態においては以下のような素子を用い
た。すなわち、基板１３１には背板ガラスを用い、素子
電極１３２と１３３にはＮｉ薄膜を用いた。素子電極の
厚さｄは１０００オングストローム、電極間隔Ｌは２マ
イクロメータとした。微粒子膜の主要材料としてＰｄも
しくはＰｄＯを用い、微粒子膜の厚さは約１００オング
ストローム、幅Ｗは１００マイクロメータとした。

【００４１】図３（ａ）〜（ｉ）を用いて、パルス幅変
調出力の動作を説明する。図３（ａ）の波形は水平同期
信号ＨＤである。この図では１水平走査期間分を説明す
る。図３（ｂ）の波形は前記カウンタ２２に与えるクロ
ックＣＫ２である。図３（ｃ）の波形はそのカウンタ２
２の出力値を示す。本来ならばデジタル１０ビット値で
あるが、その値を縦軸を１０進数値として三角波状に表
記して説明する。

【００４２】図３（ｄ）〜（ｈ）の波形ａ〜ａ＋４はラ
インメモリ２１２の出力値がａの場合、ａ＋１の場合、
…、ａ＋４の場合を示している。図３（ｉ）の波形は図
１における水平ライン１１のｎ本目の電位を示してい
る。シフトレジスタ３１が水平同期に合わせて上から順
に１本づつ選択してオンし、振幅Vyonの負のパルスを１
水平走査期間出力する。

【００４３】図３（ｄ）のようにカウンタ２２の出力値
がａより小さい場合はコンパレータ２３がＨレベルを出
力し、出力バッファアンプ２４がVrefの振幅の信号を出
力する。ａを越えるとオフし、グランドレベルに落ち
る。

【００４４】同じようにラインメモリ２１２の出力値が
ａ＋１の場合は、さらに１クロック分長く出力し、オフ
する。同様にａ＋２、ａ＋３、…ではその値に応じてパ
ルス幅が決定する。

【００４５】これにより、ラインメモリ２１２に保持さ
れた映像信号のサンプリング値に比例したパルス幅（階
調表現に対応するパルス幅）で電子放出素子を駆動する
ことができる。１つの走査電極１１には、１水平ライン
分の数の電子放出素子が接続されている。そして、これ
らの電子放出素子のオン期間は、それぞれ対応する映像
信号のサンプリング値によって決まる。

【００４６】映像信号のサンプリング値に応じた幅のパ
ルスは、出力バッファアンプ２４を介して垂直ライン１
２に出力される。選択された水平ライン１１に負の電圧
Vyonが出力され、かつ、サンプリング値に応じた幅のパ
ルス（電圧Vref）が垂直ライン１２を介して出力されて
いる期間に、水平ラインの横１列の３０７２個の電子放
出素子にVref＋Vyonの振幅が加わる。これにより、各電
子放出素子は、映像の明るさに応じた時間（パルス幅
分）ドライブされ、その時間対応する蛍光体が発光する
ことになる。これにより、１水平走査分の映像が表示さ
れる。

【００４７】以上の構成、動作によって映像信号を、１
０ビット精度のパルス幅に比例した明るさで表示するこ
とが可能となるが、以下の問題がある。

【００４８】水平走査期間の開始時に、全ての出力バッ
ファアンプ２４の出力が黒レベル以外の映像信号のサン
プリング値を出力し、対応する電子放出素子が全てオン
することである。これらの電子放出素子の中で、それぞ
れが担当する画素の明るさに応じて、オフする素子数が
次第に増えていく。

【００４９】しかし、最初（水平走査の開始時に相当す
る）は、全ての素子が同時にオンするために、バッファ
アンプ３２やシフトレジスタ３１で構成される垂直方向
ドライブに流れ込む電流は膨大な量となる。例えば、１
つの表面伝導型電子放出素子に流れる電流が０.３ｍＡ
だとしても、1水平ラインでは３０７２個あるため、ト
ータルでは１Ａ近くの電流となりその電流を引き抜くだ
けの性能が垂直方向ドライブに求められる。

【００５０】また、ハイビジョンの７２０Ｐ（Progress
ive）規格を例に考えると、１水平走査期間にカウンタ
２２を１０２４段カウントアップするためには、ブラン
キング期間も含めると５０ＭＨｚ程度のクロック周波数
が必要となる。このように高い周波数でカウンタ２２を
動かすと、消費電力の増加、不要輻射の増大が問題とな
る。

【００５１】特に、表面伝導型電子放出素子パネル１の
大きさが、対角で１０００ｍｍ程度の大型になると、５
０ＭＨｚもの高い周波数で動作する回路の配置が長くな
り、不要輻射の増大はもとより、クロックの遅れ、スキ
ューによって安定した動作の実現が難しくなる。

【００５２】そこで、このような問題点を解決するため
に、単なるパルス幅変調だけでなく、振幅も利用した電
子ビーム発生装置であり、この発明の実施の形態を図４
に示している。なお、図４において、図１と同一部分に
は同一符号を付している。

【００５３】この例では、まず、ＲＧＢ信号のサンプリ
ング値を変換テーブル４により変換してラインメモリ２
１１に入力させている。また、２８は９ビットカウンタ
で、リセット信号Ｒで初期化され、クロックＣＫ２によ
りカウントアップすることにより、０から５１１の９ビ
ットの値を出力する。

【００５４】２７は後ほど説明するように、パルス幅の
最大幅を規定するＭＡＸレジスタである。そして、上記
カウンタ２８の出力、ラインメモリ２１２の出力、ＭＡ
Ｘレジスタ２７の出力は、パルス発生回路２５に供給さ
れる。このパルス発生回路２５の出力は、４レベルのリ
ファレンス電圧を切り換えるスイッチ回路を兼ねた出力
バッファ２６を介して、垂直ライン１２に供給される。

【００５５】次に、図５を用いて、前記パルス発生回路
２５の内部構成を説明する。２５１はコンパレータであ
り、前記カウンタ２８のカウント値と、ラインメモリ２
１２の１画素分の出力のうち下位９ビットとを比較し、
カウンタ２８からの値の方が小さい場合に出力をＨレベ
ルにする。

【００５６】２５２も同じくコンパレータで、同じくカ
ウンタ２２の値を一方の入力とし、もう一方の入力を最
大パルス幅を保持するＭＡＸレジスタ２７の値とし、カ
ウンタ２２の出力が小さい場合にＨレベルを出力する。
２５３はインバータゲートであり、コンパレータ２５１
の出力を反転し、減算回路２５５の入力とする。

【００５７】２５４はＯＲゲートであり、コンパレータ
２５１の出力とコンパレータ２５２の出力の論理和を取
り出力する。すなわち、コンパレータ２５１か２５２の
どちらかの出力がＨレベルの場合にＨレベルを出力バッ
ファ２６へ出力する。

【００５８】２５５は減算回路であり、ラインメモリ２
１２の上位２ビットの値からインバータゲート２５３の
出力を減算する。つまり、インバータ２５３の出力がＬ
レベルの場合はそのまま出力し、Ｈレベルの場合は
‘１’減算して、出力バッファ２６へ出力する。

【００５９】出力バッファ２６の構成を図６を用いて説
明する。２６６１はマルチプレクサであり、入力端Ａ，
Ｂには前記減算回路２５５の２ビット出力を入力する。
下位ビットを入力端Ａに、上位ビットを入力端Ｂに入力
する。入力端Ｇはイネーブル端子であり、前記ＯＲゲー
ト２５４の出力を入力とする。

【００６０】つまり、Ｇ端子がＨレベルの場合、Ａ，Ｂ
端子が‘００’の場合はＺ０端子からＨレベルを出力
し、Ａ，Ｂ端子が‘０１’の場合はＺ１端子からＨレベ
ルを出力し、‘１０’の場合はＺ２端子からＨレベルを
出力し、‘１１’の場合はＺ３端子からＨレベルを出力
し、その他の端子はＬレベルを出力する。２６６７はイ
ンバータゲートであり、ＯＲゲート２５４の出力を反転
して出力する。

【００６１】２６６２から２６６６はレベルシフタであ
り、マルチプレクサ２６６１、インバータゲート２６６
７からの３．３Ｖレベルロジックを次段のレベル（５Ｖ
〜１０Ｖ）に合わせる働きをし、次段の出力トランジス
タ２６６８〜２６７２のゲートに出力する。

【００６２】このうち、出力トランジスタ２６６８〜２
６７１は、そのドレインにＶ１からＶ４のリファレンス
電圧が加わっている。前記マルチプレクサ２６６１はＧ
端子がＨレベルの場合はどれかの出力をＨレベルにする
ので、出力トランジスタ２６６８〜２６７１の何れかが
オンし、Ｖ１からＶ４のどれかが出力端子ＯＵＴに出力
されることになる。

【００６３】また、ＯＲゲート２５４の出力がＬレベル
の場合、つまり、マルチプレクサ２６６１が休止状態の
場合、トランジスタ２６７２がオンし、出力端子ＯＵＴ
をグランドレベルにする。

【００６４】Ｖ１からＶ４の基準電圧は図７の動作カー
ブから求められる。横軸は電子放出素子１３に加わる電
圧である。縦軸は、この電子放出素子１３から放出され
る電流値Ｉｅである。この電流と輝度が比例する。図７
の如くＶ１からＶ４の値を選ぶと、Ｖ４の場合の輝度の
３／４、１／２、１／４の輝度を取り出す電圧値が求め
られる。

【００６５】ここで、これらの回路で出力する波形につ
いて、図８（ａ）〜（ｄ）を用いて説明する。元の映像
信号が０の場合は何も出力せず、グランドレベルとす
る。図８（ａ）に示すように、１から２５６まではＶ１
のレベルのみを用い、それぞれの値に応じた時間だけパ
ルスをオンし、後半はグランドレベルとする。

【００６６】図８（ｂ）に示すように、２５７から５１
２までは、その値から２５６を引いた値に応じたパルス
幅だけＶ２レベルで出力し、後半はＶ１レベルとし、２
５６クロック幅出力後はグランドレベルとする。

【００６７】図８（ｃ）に示すように、５１３から７６
８までは、その値から５１２を引いた値に応じたパルス
幅だけＶ３レベルで出力し、後半はＶ２レベルとし、２
５６クロック幅出力後はグランドレベルとする。

【００６８】図８（ｄ）に示すように、７６９から１０
２３までは、その値から７６８を引いた値に応じたパル
ス幅だけＶ４レベルで出力し、後半はＶ３レベルとし、
２５６クロック幅出力後はグランドレベルとする。

【００６９】以上のような波形がこれまでの説明での回
路（図４、図５、図６）で実現するわけだが、０から１
０２３の１０ビットの映像信号を、これら回路を働かせ
るために、変換する必要がある。そのことを、以下に説
明する。

【００７０】図９（ａ）に実際の映像信号と出力波形と
の関係を示し、図９（ｂ）にラインメモリ２１２の出力
下位９ビットであるＤ［８：０］の値と出力波形との関
係を示し、図９（ｃ）にラインメモリ２１２の出力上位
２ビットであるＤ［１０：９］の値と出力波形との関係
を示している。この図のように映像データとラインメモ
リ２１２の出力とは一致していない。このため、図４に
示した変換テーブル４で変換を行う。

【００７１】図１０に変換テーブル４の対応を示す。入
力が０から１０２３の場合の出力値を右側に２進表記と
１０進表記で示している。この変換テーブル４は、入力
データ値を複数の異なる領域で識別し、各領域毎に変換
データを得ている。この変換データは、映像信号のサン
プリング値を、複数の異なる領域で識別した各領域毎に
異なる第1のデータ部分Ｄ［１０：９］と、各領域で共
通する値となる第２のデータ部分Ｄ［８：０］とを含ん
でいる。

【００７２】図１１（ａ）〜（ｊ）を用いて、実際の動
作を説明する。なお、ＭＡＸレジスタ２７に２５６が保
持されている場合を例とする。図１１（ａ）は今回の回
路の動作の基準となる水平同期信号ＨＤを示している。
図１１（ｂ）はカウンタ２８の入力クロックＣＫ２を示
している。

【００７３】図１１（ｃ）はカウンタ２８の出力値を示
している。実際は９ビットのデジタル出力であるが、こ
こでは値が徐々に増加していくことを、わかりやすく示
すために鋸波状に表現した。０から始まり、２５６以上
の値まで増加する。

【００７４】図１１（ｄ）〜（ｉ）は、ラインメモリ２
１２に保持された値が、元の映像データで７６６から７
７１の場合について示している。実際の値は変換テーブ
ル４で変換後括弧の中の値になっている。括弧の中の数
字は、左側が上位２ビットの値、右側が下位９ビットの
値を１０進で示している。

【００７５】７６６では上位２ビットが２であるため、
コンパレータ２５１がＨレベルを出力している間、つま
り、ラインメモリ２１２の下位９ビットの値よりもカウ
ンタ２８の値の方が小さい間は、インバータ２５３の出
力はＬレベルのため、出力バッファ２６のＡ，Ｂ入力は
２となり、Ｖ３の電圧が出力される。

【００７６】カウンタ２８の値が２５５になり、コンパ
レータ２５１がＬレベルを出力すると、出力バッファ２
６のＡ，Ｂ入力は１となり、Ｖ２が出力される。カウン
タ２８の値がＭＡＸレジスタ２７の値２５６を越える
と、ＯＲゲート２５４の出力もＬレベルとなり、出力は
グランドレベルになる。

【００７７】７６７でも同様の動きとなり、図のような
波形が出力される。７６８ではコンパレータ２５１と２
５２が同時にＬレベルを出力し、Ｖ３レベルからグラン
ドレベルに変化する。７６９ではカウンタ２８が１を出
力している時だけ、減算回路２５５の出力が３のため、
Ｖ４レベルが選ばれ、後は２５６までＶ３レベルを保
ち、その後はグランドレベルに落ちる。

【００７８】７７０、７７１でも同様にＶ４の期間が２
クロック幅、３クロック幅となる。このようにして、図
８のような波形を出力することができる。

【００７９】以上のようにして、８ビット相当の１３Ｍ
Ｈｚ程度の低いクロックで、１０ビットの分解能の階調
表現が可能となり、消費電力低減、不要輻射の低減をは
かることができる。

【００８０】この実施の形態では、分解能（階調数）の
違う系でも対応可能である点が優れている。これは、図
１２（ａ）〜（ｆ）に示すように、ＭＡＸレジスタ２７
の最大パルス幅Lmaxを可変することにより行なわれる。
つまり、８ビット（２５６階調）程度でも良い廉価機種
の場合や、１１ビット（２０４８階調）相当の階調が必
要な高度な表示品位の場合等、それに合わせてクロック
周波数を増減するわけであるが、ＭＡＸレジスタ２７に
同時に値６４や５１２をラッチすることで実現する。

【００８１】なお、この発明は上記した実施の形態に限
定されるものではなく、この外その要旨を逸脱しない範
囲で種々変形して実施することができる。

【００８２】

【発明の効果】以上の構成により、表面伝導型電子放出
素子パネルを駆動することで、クロック周波数を通常の
パルス幅駆動に比べて減らすことが可能となる。また、
そのシステムの必要階調数、量子化ビット数に合わせる
ことが可能となり、不要な電力を浪費したり、不要輻射
の減衰にコストをかける必要が軽減するため、その工業
的効果は大である。

【図面の簡単な説明】

【図１】この発明の前提となるディスプレイ部の全体を
説明するために示すブロック構成図。

【図２】表面伝導型電子放出素子の基本的な構造を説明
するために示す図。

【図３】図1に示したディスプレイ部のパルス幅変調出
力動作を説明するために示すタイミング図。

【図４】この発明の実施の形態を説明するために示すブ
ロック構成図。

【図５】同実施の形態におけるパルス発生回路の詳細を
説明するために示すブロック構成図。

【図６】同実施の形態における出力バッファの詳細を説
明するために示すブロック構成図。

【図７】同実施の形態における表面伝導型電子放出素子
に加える素子電圧Ｖｆとそれに伴なう放出電流Ｉｅとの
関係を説明するために示す特性図。

【図８】同実施の形態における階調表現の実現方法を説
明するために示す図。

【図９】同実施の形態における実際の映像データとライ
ンメモリの出力とが一致しないことを説明するために示
す図。

【図１０】同実施の形態における変換テーブルに格納さ
れている具体的なデータ内容を説明するために示す図。

【図１１】同実施の形態におけるパルス幅変調及び振幅
変調出力動作を説明するために示すタイミング図。

【図１２】同実施の形態におけるＭＡＸレジスタの最大
パルス幅Lmaxを可変したときの階調表現の実現方法を説
明するために示す図。

【符号の説明】

１…表面伝導型電子放出素子パネル、４…変換テーブル、１１…走査電極、１２…信号電極、１３…表面伝導型電子放出素子、２００…電圧パルス印加回路、２１１，２１２…ラインメモリ、２５…パルス発生回路、２６…出力バッファ、２７…ＭＡＸレジスタ、２８…カウンタ、３００…走査回路、３１…シフトレジスタ、３２…バッファアンプ。

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６４１Ｃ６４１ＫＨ０４Ｎ 5/68 Ｈ０４Ｎ 5/68 Ｂ

Claims

【特許請求の範囲】

【請求項１】相互に交差させて配線された複数の水平
ライン及び複数の垂直ラインと、この複数の水平ライン及び複数の垂直ラインの各交差部
で、水平ラインと垂直ラインとに接続された複数の電子
放出素子と、この複数の電子放出素子の配列面に対して、所定間隔を
置いて対向して配置された加速電圧印加用のスクリーン
と、前記複数の水平ラインを順次選択する走査手段と、この走査手段で選択された前記水平ラインに接続されて
いる前記電子放出素子に、前記垂直ラインを介して電圧
パルスを印加する電圧パルス印加手段とを備えた電子ビ
ーム発生装置において、前記電圧パルス印加手段は、入力データ値を複数の異なる領域で識別し、各領域毎に
変換データを得るデータ変換手段と、このデータ変換手段から得られた変換データ値に応じ
て、前記電圧パルスのパルス幅と振幅とを変化させる変
調手段と、この変調手段におけるパルス幅の最大値を設定する設定
手段とを具備してなることを特徴とする電子ビーム発生
装置。
【請求項２】前記データ変換手段は、入力データ値を
複数の異なる領域で識別した各領域毎に異なる第1のデ
ータ部分と、各領域で共通する値となる第２のデータ部
分とを含む変換データを得ることを特徴とする請求項１
記載の電子ビーム発生装置。
【請求項３】前記変調手段は、前記データ変換手段から得られた変換データ値を１水平
期間分保持する保持手段と、一定周期のクロックを水平周期で循環的に計数するカウ
ンタと、このカウンタのカウント値と前記保持手段に保持された
変換データの第２のデータ部分とを比較する第１の比較
手段と、この第１の比較手段の比較結果に基づいてパルス幅が決
定され、前記保持手段に保持された変換データの第１の
データ部分に基づいて振幅レベルが決定される電圧パル
スを生成する生成手段とを具備してなることを特徴とす
る請求項２記載の電子ビーム発生装置。
【請求項４】前記変調手段は、前記設定手段に設定されたパルス幅の最大値と前記カウ
ンタのカウント値とを比較する第２の比較手段と、この第２の比較手段の比較結果と前記第１の比較手段の
比較結果との論理和をとって前記生成手段に導く演算手
段とを具備してなることを特徴とする請求項３記載の電
子ビーム発生装置。
【請求項５】前記変調手段は、前記第１の比較手段の比較結果を反転する反転手段と、この反転手段の出力を、、前記保持手段に保持された変
換データの第１のデータ部分から減算して前記生成手段
に導く減算手段とを具備してなることを特徴とする請求
項３記載の電子ビーム発生装置。