JP2000231360A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 パルス幅変調のための新たな構成を提示す
る。 【解決手段】 画像を形成する画像形成デバイスと、画
像信号に応じてパルス幅変調信号を発生するパルス幅変
調信号発生部とを有しており、このパルス幅変調信号発
生部は、クロック信号PCLKを画像信号に応じて計数する
ことによってパルス幅変調信号を生成するものであり、
このクロック信号PCLKは、nPCLKを計数するカウンタ５
１ａと、このカウンタ５１ａの出力をデコードするデコ
ーダ５１ｂとを有しており、このデコーダ５１ｂの出力
は、最低階調に対応するクロック信号の周期を長くする
ことにより、画像信号が入力された時のパルス幅変調信
号のパルス幅を、最低階調でなく且つ互いに隣接する階
調それぞれに対応するパルス幅変調信号のパルス幅の差
よりも長くする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像形成装置に関
わるものである。

【０００２】

【従来の技術】特開昭５３−１０５３１７号公報には、
表示パネルにおいて輝度階調を生じさせる構成が開示さ
れている。また発振周波数の異なる２つのクロックパル
ス発生手段からの出力の選択を行うマトリックスディス
プレイ装置の構成が特開昭５４−１３７２３２号公報に
示されている。また、非線型特性を有するアナログアン
プを用いて、階調度に対するパルス幅を設定する液晶表
示装置の構成が特開平７−２４８７４８号公報に記載さ
れている。また、デジタル信号の２つの値を空間的、か
つ時間的に切り換えることで輝度変調を４倍に増加させ
る構成が特開平８−１６０９２１号公報に開示されてい
る。

【０００３】また、基板上に複数の表面伝導型放出素子
をマトリクス状に配設し、順次行方向の配線を選択して
行方向の走査を行い、この行方向の走査に同期して列方
向の配線に画像信号に応じた信号を印加することによ
り、入力した画像信号に応じて各表面伝導型放出素子か
ら電子を放出させ、その放出された電子を蛍光体等に衝
突させて発光させることにより画像を表示する平面型の
表示パネルが知られている。

【０００４】

【発明が解決しようとする課題】本願では、パルス幅変
調を行うために好適に用いることができる新規な構成を
実現することを目的とする。例えば、前述の表面伝導型
放出素子を用いた表示パネルでは、階調画像を表示する
ために、その入力された画像信号を、その階調に応じて
パルス幅変調し、そのパルス幅変調した信号を列方向の
配線に印加して画像を表示することができる。

【０００５】図７は、このような表示パネルに入力され
るパルス幅変調信号の波形を示す図である。この図７か
ら明らかなように、信号の立ち上がり波形がなまってい
る。これは、列（行）方向の配線の容量が大きいため、
この信号を入力する側のドライバの出力インピーダンス
で電流が制限されることに起因しており、実際には例え
ば１〜２μ秒程度の立ち上がり時間を要している。この
ようなパルス幅変調された信号で表示パネルを駆動する
と、例えば図８（Ａ）（Ｂ）に示す様に、入力した階調
データに対して発光輝度が線形にならず、その階調の再
現性が損なわれる。

【０００６】図８（Ａ）（Ｂ）は、横軸にパルス幅を決
定する階調データ（８ビット：２５６階調）を、縦軸に
２５６階調で正規化した発光輝度をとり、図８（Ｂ）は
横軸及び縦軸を“０”から“３２”の部分で拡大して示
している。ここで一階調分のパルス幅は約２２０ｎ秒で
あり、（入力した階調）×（２２０ｎ秒）で決まるパル
ス幅で表示パネルの各素子を駆動した。図８に示す表示
パネルの駆動波形において、１μ秒程度の立ち上がり時
間内では図９（Ｂ）からも明らかなように、入力データ
が“０”〜“３”の範囲では表示パネルはほとんど光ら
ないことになる。

【０００７】また、ＮＴＳＣ信号を入力してデジタル信
号に変換し、表示パネルに表示する画像表示装置では、
アナログテレビジョン信号を一旦デジタル信号に変換
し、その変換したデジタル信号に対してルックアップテ
ーブルを用いてガンマ補正などの変換を行った後、その
デジタル信号を例えばパルス幅変調して画像表示を行う
ことができる。

【０００８】このようなルックアップテーブルでは、入
出力データを例えば８ビットとし、例えば低輝度の階調
レベルでは、入力データの「００Ｈ」（“Ｈ”は１６進
数であることを示す）に対して出力が「００Ｈ」、中間
調レベルでは入力データ「ＡＡＨ」に対して出力が「５
５Ｈ」、高輝度の階調のレベルでは入力データ「ＦＦ
Ｈ」に対して「ＦＦＨ」が出力される。そして、その変
換された結果は、リニアな特性とみなされて画像信号と
して表示される。

【０００９】このようなルックアップテーブルを用いた
輝度変換処理では、本来の目的である輝度信号の制御は
良好に行なえたが、従来例で示したように、例えば８ビ
ット入出力を持つルックアップテーブルの場合、ガンマ
補正の計算値がディジタルデータの最小分解能以下は存
在せず、必要に応じて要求される出力データを四捨五入
等して変換テーブルを作製していた。そのため表示され
る画像の階調性（輝度分解能）が損なわれ、表示された
画像において画質劣化が生じていた。例えば、従来例の
様にしてガンマ補正を行なうと、ルックアップテーブル
の入出力特性は、低輝度の場合、入力データが４増加す
ると出力データが１だけ増加する特性となる。即ち、入
力データが４以下の場合、出力データが“０”又は
“１”にまとめられる。そのため特に低輝度における階
調性（輝度分解能）が損なわれて画質劣化が生じてい
た。上記従来例では、ガンマ補正の場合で説明したが、
同様な構成でコントラスト変換等を行なう場合も同様の
問題があった。

【００１０】

【課題を解決するための手段】本願は、新規な画像形成
装置の構成として以下の発明を含んでいる。

【００１１】画像を形成する画像形成デバイスと、画像
信号に応じてパルス幅変調信号を発生するパルス幅変調
手段とを有しており、前記パルス幅変調手段は、第１の
クロック信号を、前記画像信号に応じて計数することに
よってパルス幅変調信号を生成するものであり、前記第
１のクロック信号は、最低階調に対応する画像信号が入
力された時のパルス幅変調信号のパルス幅を、最低階調
でなく且つ互いに隣接する階調それぞれに対応するパル
ス幅変調信号のパルス幅の差よりも長くする出力パター
ンを有することを特徴とする画像形成装置である。

【００１２】また本発明の画像形成装置は、画像を形成
する画像形成デバイスと、画像信号に応じてパルス幅変
調信号を発生するパルス幅変調手段とを有しており、前
記パルス幅変調手段は、第１のクロック信号を、前記画
像信号に応じて計数することによってパルス幅変調信号
を生成するものであり、前記第１のクロック信号は、最
低階調に対応する画像信号が入力された時のパルス幅変
調信号のパルス幅を長くする出力パターンを有してお
り、前記画像形成デバイスに供給される前記パルス幅変
調信号波形のなまりが補償されていることを特徴とする
画像形成装置である。

【００１３】本願は、新規な画像形成装置の構成として
以下の発明を含んでいる。

【００１４】画像形成装置であって、画像を形成する画
像形成デバイスと、画像信号に応じてパルス幅変調信号
を発生するパルス幅変調手段とを有しており、該パルス
幅変調手段は、第１のクロック信号を、前記画像信号に
応じて計数することによってパルス幅変調信号を生成す
るものであり、前記第１のクロック信号は第２のクロッ
ク信号に対応するクロック信号を出力するか否かを選択
することによって生成することを特徴とする画像形成装
置である。

【００１５】ここで、前記第２のクロック信号として
は、時間軸上で規則性を有するクロック信号が好適であ
る。

【００１６】また、前記第２のクロック信号に対応する
クロック信号を出力するか否かの選択は、前記第２のク
ロック信号のパルスを出力するか否かの選択を含む。

【００１７】また、前記第２のクロック信号のパルスに
応じたパルスの出力を行うか否かは、前記第２のクロッ
ク信号を計数して、該計数値に応じて選択するものであ
ったりする。

【００１８】また、前記第２のクロック信号に対応する
クロック信号を出力するか否かの選択のための情報を記
憶する記憶手段を有するものであってもよい。

【００１９】また、前記第２のクロック信号のパルスを
計数するカウンタと、該カウンタの出力に応じて前記第
２のクロック信号のパルスに応じたパルスの出力を行う
か否かを選択する手段とを有するものであってもよい。
ここで、前記選択する手段は、前記カウンタの出力をデ
コードするデコーダを有するものであったり、前記カウ
ンタの出力がアドレスとして入力され、前記第２のクロ
ック信号のパルスに応じたパルスの出力を行うか否かの
情報を出力する記憶手段を有するものであったりする。

【００２０】また、本願は画像形成装置の新規な構成と
して以下の発明を含む。

【００２１】画像形成装置であって、画像を形成する画
像形成デバイスと、画像信号に応じてパルス幅変調信号
を発生するパルス幅変調手段とを有しており、該パルス
幅変調手段は、第１のクロック信号を、前記画像信号に
応じて計数することによってパルス幅変調信号を生成す
るものであり、前記第１のクロック信号は、第１のクロ
ック信号のパターンを記憶した記憶手段から、該パター
ンを読み出すことによって生成されたものであることを
特徴とする画像形成装置である。

【００２２】ここで、前記記憶手段が、前記第１のクロ
ック信号のパターンをデジタルデータとして記憶するも
のであると好適である。

【００２３】また前記記憶手段が、第２のクロック信号
のパルスに応じたパルスの出力を行うか否かの情報を有
するものであり、前記第２のクロック信号のパルスを計
数し、該計数値に応じて前記情報を読み出すものであっ
てもよい。

【００２４】また前記記憶手段からの、前記第１のクロ
ック信号のパターンに対応するデータをロードし、順次
出力する出力手段を有するものであってもよい。ここ
で、該出力手段が、前記記憶手段からの、前記第１のク
ロック信号のパターンに対応するデータをラッチする複
数のフリップフロップを有しており、該フリップフロッ
プを直列に接続することにより前記第１のクロック信号
のパターンに対応する情報を順次出力するものであって
もよい。

【００２５】また本願は、画像形成装置の新規な構成と
して以下の発明を含む。

【００２６】画像形成装置であって、画像を形成する画
像形成デバイスと、両像信号に応じてパルス幅変調信号
を発生するパルス幅変調手段とを有しており、該パルス
幅変調信号は、第１のクロック信号を、前記画像信号に
応じて計数することによってパルス幅変調信号を生成す
るものであり、前記第１のクロック信号は、制御信号に
よって発振周波数を変更可能な発振デバイスの発振周波
数を制御して生成したものであることを特徴とする画像
形成装置である。

【００２７】ここで、前記発振デバイスは、制御電圧に
よって発振周波数を変えるものである。

【００２８】以上述べた画像形成装置の各発明につい
て、以下の構成を好適に取りうる。 前記第１のクロック信号は、最低階調に対応する画像
信号が入力されたときのパルス幅変調信号のパルス幅
を、最低階調でなく且つ互いに隣接する階調それぞれに
対応するパルス幅変調信号のパルス幅の差よりも長くす
るパターンを有する構成。 前記第１のクロック信号は、入力される画像信号を、
画像形成デバイスの特性に応じて補正してパルス幅変調
信号を生成するためのパターンを有する構成。 前記第１のクロック信号は、入力される画像信号のガ
ンマ補正の状態を解除もしくは緩和するためのパターン
を有する構成。 前記画像形成デバイスが、発光により画像を形成する
ための複数の素子をマトリックス状に配置したものであ
る構成。ここで、前記マトリックス状に配置された複数
の素子は、駆動される素子が行ごとに順次選択されるも
のであり、前記パルス幅変調信号により、選択された行
の素子が制御される構成を好適に取りうる。また、前記
素子が、電子を放出して発光体を発光させる素子である
構成を好適に取りうる。 前記画像形成デバイスが、電子を放出して発光体を発
光させることにより画像を形成するものである構成。こ
こで、電子を放出する素子としては、例えば冷陰極素
子、特には、表面伝導型放出素子、ＦＥ型放出素子、Ｍ
ＩＭ型放出素子を好適に採用しうる。

【００２９】また、本願は電子線装置の新規な構成とし
て以下の発明を含む。

【００３０】電子線装置であって、電子源と、電子の発
生を制御する変調信号としてパルス幅変調信号を発生す
るパルス幅変調手段とを有しており、該パルス幅変調信
号は、第１のクロック信号を、前記画像信号に応じて計
数することによってパルス幅変調信号を生成するもので
あり、前記第１のクロック信号のパターンは、第２のク
ロック信号のパルスに応じたパルスの出力を行うか否か
を選択することによって生成したものであることを特徴
とする電子線装置である。

【００３１】また、本願は電子線装置の新規な構成とし
て以下の発明を含む。

【００３２】電子線装置であって、電子源と、電子の発
生を制御する変調信号としてパルス幅変調信号を発生す
るパルス幅変調手段とを有しており、該パルス幅変調信
号は、第１のクロック信号を、前記画像信号に応じて計
数することによってパルス幅変調信号を生成するもので
あり、前記第１のクロック信号は、第１のクロック信号
のパターンを記憶した記憶手段から、該パターンを読み
出すことによって生成したものであることを特徴とする
電子線装置である。

【００３３】また、本願は電子線装置の新規な構成とし
て以下の発明を含む。

【００３４】電子線装置であって、電子源と、電子の発
生を制御する変調信号としてパルス幅変調信号を発生す
るパルス幅変調手段とを有しており、該パルス幅変調信
号は、第１のクロック信号を、前記画像信号に応じて計
数することによってパルス幅変調信号を生成するもので
あり、前記第１のクロック信号は、制御信号によって発
振周波数を変えることができる発振デバイスの発振周波
数を制御して生成したものであることを特徴とする電子
線装置である。

【００３５】また、本願は変調回路の新規な構成として
以下の発明を含む。

【００３６】パルス幅変調信号を発生する変調回路であ
って、該パルス幅変調信号は、第１のクロック信号を、
前記画像信号に応じて計数することによってパルス幅変
調信号を生成するものであり、前記第１のクロック信号
のパターンは、第２のクロック信号のパルスに応じたパ
ルスの出力を行うか否かを選択することによって生成し
たものであることを特徴とする変調回路である。

【００３７】また、本願は変調回路の新規な構成として
以下の発明を含む。

【００３８】パルス幅変調信号を発生する変調回路であ
って、該パルス幅変調信号は、第１のクロック信号を、
前記画像信号に応じて計数することによってパルス幅変
調信号を生成するものであり、前記第１のクロック信号
は、第１のクロック信号のパターンを記憶した記憶手段
から、該パターンを読み出すことによって生成したもの
であることを特徴とする変調回路である。

【００３９】また、本願は変調回路の新規な構成として
以下の発明を含む。

【００４０】パルス幅変調信号を発生する変調回路であ
って、該パルス幅変調信号は、第１のクロック信号を、
前記画像信号に応じて計数することによってパルス幅変
調信号を生成するものであり、前記第１のクロック信号
は、制御信号によって発振周波数を変えることができる
発振デバイスの発振周波数を制御して生成したものであ
ることを特徴とする変調回路である。

【００４１】又、本願は画像形成装置の駆動方法の新規
な構成として以下の発明を含む。

【００４２】画像を形成する画像形成デバイスと、画像
信号に応じてパルス幅変調信号を発生するパルス幅変調
手段とを有する画像形成装置の駆動方法であって、前記
パルス幅変調信号を生成するステップとして、第１のク
ロック信号を、前記画像信号に応じて計数することによ
ってパルス幅変調信号を生成するステップを有してお
り、前記第１のクロック信号のパターンは、第２のクロ
ック信号のパルスに応じたパルスの出力を行うか否かを
選択することによって生成したものであることを特徴と
する画像形成装置の駆動方法である。

【００４３】又、本願は画像形成装置の駆動方法の新規
な構成として以下の発明を含む。

【００４４】画像を形成する画像形成デバイスと、画像
信号に応じてパルス幅変調信号を発生するパルス幅変調
手段とを有する画像形成装置の駆動方法であって、前記
パルス幅変調信号を生成するステップとして、第１のク
ロック信号を、前記画像信号に応じて計数することによ
ってパルス幅変調信号を生成するステップを有してお
り、前記第１のクロック信号は、第１のクロック信号の
パターンを記憶した記憶手段から、該パターンを読み出
すことによって生成したものであることを特徴とする画
像形成装置の駆動方法である。

【００４５】又、本願は画像形成装置の駆動方法の新規
な構成として以下の発明を含む。

【００４６】画像を形成する画像形成デバイスと、画像
信号に応じてパルス幅変調信号を発生するパルス幅変調
手段とを有する画像形成装置の駆動方法であって、前記
パルス幅変調信号を生成するステップとして、第１のク
ロック信号を、前記画像信号に応じて計数することによ
ってパルス幅変調信号を生成するステップを有してお
り、前記第１のクロック信号は、制御信号によって発振
周波数を変えることができる発振デバイスの発振周波数
を制御して生成したものであることを特徴とする画像形
成装置の駆動方法である。

【００４７】

【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。

【００４８】本発明の実施の形態に係わる画像表示装置
で使用するマトリクス画像表示パネルは、基本的には薄
型の真空容器内に、基板上に多数の電子源例えば冷陰極
素子を配列してなるマルチ電子源と、電子の照射により
画像を形成する画像形成部材とを対向して備えている。
これら冷陰極素子は、例えばフォトリソグラフィ・エッ
チングのような製造技術を用いれば基板上に正確に位置
決めして形成できるため、微小な間隔で多数個を配列す
ることが可能である。しかも、従来からＣＲＴ等で用い
られてきた熱陰極素子と比較すると、陰極自身や周辺部
が比較的低温な状態で駆動できるため、より微細な配列
ピッチのマルチ電子源を容易に実現できる。なお、マト
リクス画像表示パネルの構成と製造法については後述す
る。

【００４９】以下、本発明の実施の形態について図面を
参照して説明する。

【００５０】＜実施の形態１＞図１は、本発明の実施の
形態１の画像表示装置の構成を示すブロック図である。

【００５１】図１において、１は本実施の形態の表示パ
ネルであり、多数の電子源、例えば冷陰極素子を配列し
た基板を薄型の真空容器内に収容して構成されている。
この表示パネル１は、例えば水平方向に４８０素子、即
ち、１６０画素（ＲＧＢ）が配置され、垂直方向に２４
０素子（２４０画素）が配置されている。本実施の形態
では、表示パネル１として４８０素子×２４０素子（１
６０画素×２４０画素）のマトリクス画像表示パネルの
例を示すが、配列している素子の数は必要に応じて、或
は製品の用途により決定されるためこの限りではない。
この表示パネル１は、図示のようにＲＧＢストライプ状
に画素を配列している。２ａ〜２ｃはアナログデジタル
変換器（Ａ／Ｄコンバータ）で、不図示のデコーダによ
り、例えばＮＴＳＣ信号からＲＧＢ信号にデコードされ
たアナログＲＧＢ信号のそれぞれを入力し、例えば各々
８ビット幅のデジタルＲＧＢ信号に変換して出力してい
る。３ａはデータ並び替え部であり、Ａ／Ｄコンバータ
２ａ〜２ｃ或は不図示のコンピュータ等からのデジタル
ＲＧＢ信号を入力し、表示パネル１の画素配列に合わせ
て、その入力したデジタルＲＧＢ信号の順番を並べかえ
る。３ｂは輝度データ変換器で、データ並び替え部３ａ
で順番が変更されたデジタルＲＧＢ信号を所望の輝度特
性を有するデータに変換するための変換テーブルを有し
ており、ここでは例えばガンマ変換処理を行っている。
４はシフトレジスタであり、輝度データ変換器３ｂから
送られるシリアルデータをシフトクロック（SCLK）に同
期して順次シフト転送し表示パネル１の行方向のそれぞ
れの素子に対応した各々８ビット幅のデジタルデータ
（XD1〜XD480）を保持している。５はＰＷＭクロック発
生器で、変調信号発生部６にパルス幅変調用ＰＷＭクロ
ック（PCLK）を供給している。変調信号発生部６は、シ
フトレジスタ４から入力されるデジタルデータに応じ
て、ＰＷＭクロック（PCLK）を基に、出力する信号のパ
ルス幅を決定する。７はドライバであり、変調信号発生
部６から出力されるパル信号のパルス幅に応じて、表示
パネル１の変調信号線（列配線）を駆動する（これら駆
動信号はX1〜X480で示されている）。

【００５２】８は走査用シフトレジスタであり、水平走
査同期信号（HD）をシフトクロックとし、入力画像の走
査線に対応する表示パネル１の走査配線（行配線Y1〜Y2
40）を順次選択するための走査用データを出力する。９
は走査用ドライバであり、走査用シフトレジスタ８から
出力される走査用データに従って表示パネル１の走査配
線（行配線）を順次駆動する。１０はタイミング制御部
で、入力画像の同期信号（sync）及びデータサンプリン
グクロック（DCLK）等から、各機能ブロックで必要な所
望のタイミングの制御信号を発生して出力している。

【００５３】図２は本発明の実施の形態の変調信号発生
部６の構成例を示すブロック図である。

【００５４】図において、６１はダウンカウンタで、シ
フトレジスタ４から出力される各々８ビット幅のデジタ
ルデータ（XDi:XD1〜XD480）をロード信号（Ld）のタイ
ミングでロードし、そのロードした８ビットデータをＰ
ＷＭクロック（PCLK）に同期してカウントダウンする。
そして例えば、ダウンカウンタ６１のボロー(borrow)出
力をパルス幅変調出力（PWMout）とする。即ち、このＰ
ＷＭｏｕｔは、カウンタ６１にデータがロードされると
ハイレベルになり、カウンタ６１がＰＷＭクロック（PC
LK）に同期してカウントダウンされ、そのカウント値が
“０”になってボロー出力が立ち下がる迄の間、パルス
幅変調信号が出力される。この動作タイミングが図３の
タイミング図に示されている。図３では、ＸＤ＝ｐの場
合のＰＷＭｏｕｔ信号の出力タイミングを示している。

【００５５】図４は本実施の形態のＰＷＭのクロック発
生器５の構成を示すブロック図である。

【００５６】図において、５１ａはカウンタで、ｎクロ
ック（nPCLK）の立ち下がりエッジでカウントアップす
る。５１ｂはデコーダで、カウンタ５１ａの出力をデコ
ードする。５１ｃはアンド回路である。

【００５７】図５は、図４に示す本実施の形態のＰＷＭ
クロック発生器５の動作タイミングを示すタイミング図
である。これら図４及び図５の説明は後述する。

【００５８】図６は、図１に示す本発明の実施の形態１
の回路の動作タイミングを示すタイミング図である。

【００５９】図１において、ＲＧＢ信号にデコードされ
たアナログＲＧＢ信号のそれぞれが、対応する各Ａ／Ｄ
コンバータ２ａ〜２ｃに入力され、各々例えば８ビット
幅のデジタルＲＧＢ信号に変換される。データ並び替え
部３ａは、Ａ／Ｄコンバータ２ａ〜２ｃ（或はコンピュ
ータ等）からのデジタルＲＧＢ信号を入力する。この
際、１走査ライン（１Ｈ）の画素データ数は、表示パネ
ル１の変調信号線（列配線）側の画素数で決めると処理
が簡単になるので、ここでは表示パネル１の水平方向の
画素数“１６０”に合わせた。ここで、これらデジタル
ＲＧＢ信号は、データサンプリングクロック（DCLK）に
同期してＡ／Ｄコンバータ２ａ〜２ｃから出力される。
ここで図６に示す様に、データ並び替え部３ａは、ＲＧ
Ｂパラレル信号をデータサンプリングクロック（DCLK）
の３倍の周波数のクロックであるシフトクロック（SCL
K）のタイミングで切り替え、表示パネル１のＲＧＢ画
素配列に従って順次出力する。

【００６０】データ並び替え部３ａの出力信号（S2）
は、輝度データ変換器３ｂに送られ、輝度データ変換器
３ｂは、その入力したデジタルデータを、例えばパネル
のガンマ特性等の輝度特性に変換してシフトレジスタ４
に出力する（この出力信号をS3とする）。シフトレジス
タ４は、輝度データ変換器３ｂから出力される信号（S
3）をシフトクロック（SCLK）に同期して順次シフト転
送し、表示パネル１のそれぞれの素子に対応した８ビッ
ト幅のデジタルデータ（XD1〜XD480）を走査信号時間
（水平走査時間）単位で出力する。これら８ビット幅の
デジタルデータ（XD1〜XD480）は変調信号発生部６に入
力される。変調信号発生部６は、前述したように、各素
子毎にデジタルデータ（「設定値」）とＰＷＭクロック
（PCLK）に応じて、出力するパルス幅変調したパルス信
号幅を決定する。即ち、変調信号発生部６は、「ＰＷＭ
クロック（PCLK）数」が「設定値」と等しくなるまでの
時間で決まるパルス幅の変調信号を出力する。ドライバ
７は、例えば＋Ｖdd（例えば＋７．５Ｖ）の電位（X1〜
X480）の信号を出力し、変調信号発生部６の出力で決ま
るパルス幅で表示パネル１の変調信号線（列方向配線）
を駆動する。

【００６１】一方、走査用シフトレジスタ８は、水平走
査同期信号（HD）をシフトクロックとし、入力画像が送
られてくるデジタルデータに対応する表示パネル１の走
査配線（行配線）を順次選択して走査するための走査用
データを発生する。そして走査用シフトレジスタ８の出
力を、表示パネル１の行配線を選択する際に、その駆動
電位が（−Ｖss：例えば−７．５Ｖ）になるように、例
えばトランジスタスイッチング回路で構成される走査信
号ドライバ９により行配線に出力される。

【００６２】ドライバ７は、走査信号ドライバ９が選択
した行配線に対して駆動電位（−Ｖss：例えば−７．５
Ｖ）を出力した後、例えば３μ秒後に、変調信号発生部
６から出力されるパルス幅で、＋Ｖdd（例えば＋７．５
Ｖ）の電位（X1〜X480）を出力し、表示すべき画像信号
に応じて表示パネル１の変調信号線（列配線）を駆動す
る。

【００６３】図７は、素子がマトリクス状に配線された
一般的な表示パネルの各素子に加わる電圧波形を示す図
である。

【００６４】図７に示す様に、表示パネルの列方向の駆
動波形は駆動電圧波形の立ち上がりでなまっている。こ
れは、表示パネルにおける信号配線側の容量が大きいた
め、ドライバ７の出力インピーダンスで電流が制限さ
れ、約１〜２μ秒程度の立ち上がり時間を要しているた
めである。

【００６５】このような駆動時において、電位（＋Ｖd
d）または電位（−Ｖss）のみが印加される素子は、後
述する表面伝導型放出素子の特性上、電子放出に寄与し
ない。即ち、表示パネル１に設けられた蛍光体に向けて
電子を放出しないので、それに対応する画素が発光しな
い。これに対し行配線が選択され、その選択された行配
線に画像信号に応じたパルス幅変調信号が印加されて走
査されている表示パネル１の各素子には、［（＋Ｖdd）
−（−Ｖss）］なる電圧が、パルス幅変調された信号に
比例したパルス幅で加えられる。そして、この電圧
［（＋Ｖdd）−（−Ｖss）］が印加された素子から、表
示パネル１の蛍光体に向けて電子が放出される。こうし
て各行方向配線が順次選択されて、各行の素子が画像信
号の値に応じたパルス幅で駆動されることにより、表示
パネル１に画像が表示される。

【００６６】本実施の形態１では、ＮＴＳＣ信号を２４
０本の走査ラインを有する表示パネル１で表示させるた
めに、インターレースされている有効走査線４８５本の
内、４８０本をフィールド毎に表示パネル１に重ね書き
するように駆動した。即ち、表示パネル１をフレーム周
波数６０Ｈｚ、走査ライン２４０本の画像信号により駆
動した。ここで１走査ラインの表示に要する時間は、約
６３．５μ秒であり、その時間内の約５６．５μ秒を駆
動パルス（X1〜X480）の最大時間と決めた。

【００６７】図８（Ａ）（Ｂ）は、従来の表示パネルに
おける輝度特性を示すグラフ図で、図８（Ｂ）は図８
（Ａ）に示すグラフ図の一部を拡大して示している。

【００６８】これに対し図９（Ａ）（Ｂ）のそれぞれ
は、従来の図８（Ａ）（Ｂ）に対して本実施の形態１に
おける入力データ（画像信号）対する輝度特性を示すグ
ラフ図である。図９において、９０１は本実施の形態に
おける発光輝度特性を示し、９０２は従来の発光輝度特
性を示している。

【００６９】これを実現するために、具体的には、図８
（Ｂ）に示すような従来の表示パネルにおける、ほぼ階
調性がリニアである特性（設定値が“１６”以上）部分
を直線により近似し、Ｘ切片を求める。図８（Ｂ）で
は、このときの階調数が約“４”である。そして、この
表示パネル１を駆動しても発光しないパルス幅の時間を
全て「１階調」に割り振る。ここで、画像データの値
「設定値」が、（ｉ−１）からｉまで増加する時のパル
ス幅の増加時間をＴi（８ビット：ｉ＝１〜２５５）と
し、これらを以下のように決定する。すなわち、 Ｔ1＝２２０ｎ秒×４＝８８０ｎ秒 Ｔ2＝２２０ｎ秒 Ｔ3＝２２０ｎ秒 ： Ｔ255＝２２０ｎ秒 このような処理を実現するために、本実施の形態１にお
けるパルス幅変調が、ＰＷＭクロック発生器５及び変調
信号発生部６により実現されている。この動作を前述の
図４〜図６を参照して詳しく説明する。

【００７０】図４において、ｎクロック（nPCLK）は、
ＰＷＭクロック（PCLK）と同じ周波数のクロック、即
ち、周波数が約４．５ＭＨｚのクロックである。カウン
タ５１ａは、パルス幅変調の開始のタイミングでＣＬＲ
信号によりリセットされた後、このｎクロック（nPCL
K）の立ち下がりエッジによりカウントアップされ、そ
の出力がデコーダ５１ｂによりデコードされ、そのカウ
ンタ出力が“１”〜“３”（十進数）のときロウレベル
の信号をアンド回路５１ｃに出力する。一方、このアン
ド回路５１ｃの他方の入力には、ｎクロック（nPCLK）
が入力されており、このアンド回路５１ｃでデコーダ５
１ｂの出力と論理積が取られて出力される。これにより
図５に示すように、カウンタ５１ａの出力値が“１”〜
“３”（十進数）の時にＰＷＭクロック（PCLK）の出力
が禁止され、それ以外でｎクロック（nPCLK）がＰＷＭ
クロック（PCLK）として出力されることになる。このよ
うにｎＰＣＬＫを３個計数するまでクロック信号ＰＣＬ
Ｋの出力を禁止することにより低レベルのデータ“１”
〜“３”の出力パルス幅を長くして、低輝度レベルでの
発光輝度を高めるようにしている。

【００７１】前述したように、変調信号発生部６は、
「ＰＷＭクロック（PCLK）」の数が「設定値」と等しく
なるまでの時間で決まるパルス幅の信号（PWMOut）を出
力するので、前述したＴ1＝８８０ｎ秒，Ｔ2＝２２０ｎ
秒，Ｔ3＝２２０ｎ秒，…，Ｔ256＝２２０ｎ秒での制御
が実現できる。

【００７２】こうして得られる本実施の形態１に係る表
示パネル１の輝度特性を、図９（Ａ）（Ｂ）に示す。図
９（Ａ）（Ｂ）では横軸にパルス幅を決めるための設定
値（８ビット：２５６階調）を取り、縦軸に２５６階調
で正規化した実施の形態１の輝度と従来の輝度との関係
を示している。図９（Ｂ）は、横軸の設定値を“０”か
ら“３２”までとし、縦軸の輝度の値を“０”から“３
２”までとして、図９（Ａ）を拡大して示している。こ
の図９（Ｂ）から明らかなように、従来に比べて低輝度
の階調の再現性が改善されている。

【００７３】この結果、表示パネル１に良好な階調性で
画像表示できた。特に従来例で問題となっていた、暗い
画像部（低輝度部）での階調の再現性（輝度分解能）が
大幅に改善されている。

【００７４】本実施の形態１では、ｎクロック（nPCL
K）とＰＷＭクロック（PCLK）の周波数を同じにしてい
る。この実施の形態１では、ｎクロック（nPCLK）数が
（２５６＋４）必要なため、実際の駆動パルス（X1〜X4
80）の最大時間は約２２０ｎ秒×２５９＝約５７μ秒と
なる。この最大時間で問題がなければ良いが、例えば、
他の処理時間が必要となり、駆動パルス（X1〜X480）の
最大時間を約５６．５μ秒程度にしなくてはならない場
合には、ｎクロック（nPCLK）の周期を約２１７ｎ秒、
すなわち、周波数を約４．６ＭＨｚにしても良い。

【００７５】［実施の形態２］次に、隣接する各階調の
画素の輝度差が全ての階調で等しくなるようにした本発
明の実施の形態２について説明する。

【００７６】図１０は、横軸に時間軸を、縦軸に発光輝
度（正規化している）をとった従来の時間対発光輝度の
関係を示す図である。

【００７７】このグラフ図において、隣接する各階調の
画素の輝度差が常に等しくなるようにパルス幅変調する
ために、「画像データ値（階調）」が（ｉ−１）からｉ
に増加する時のパルス幅の増大値をＴiとすると、ｉ番
目の階調の画素を表示するときのパルス幅の増加分Ｔi
は以下のように決定される。

【００７８】 Ｋ’（一定）＝（Ｔi／τ）×（Ｌi-1＋Ｌi）×（１／２） …（１） ここでＫ’は定数、Ｔi：ｉ番目のパルス幅の増加分、
τ：フィールド（フレーム）周期、Ｌi：ｉ番目の発光
輝度である。

【００７９】即ち、 Ｋ＝Ｔi×（Ｌi-1＋Ｌi） …（２） （ここでＫは定数である）となるようなパルス幅Ｔiを
逐次決める。ｉが大きな数の時（図１０において、例え
ば５μ秒以上に対応するｉであり、駆動波形の劣化のな
い部分）は、Ｔiの値として約２２０ｎ秒と定めた。実
際には、Ｔiの最小分解能を約１１０ｎ秒と決め、式
（２）がおおよそ成り立つために、ｉ＝１から逐次計算
し、 Ｔ1＝６６０ｎ秒 Ｔ2＝３３０ｎ秒 Ｔ3＝３３０ｎ秒 Ｔ4＝３３０ｎ秒 ： Ｔi＝２２０ｎ秒（ｉ≧５） 以上のパルス幅を得た。

【００８０】尚、これらパルス幅の変化は、前述の実施
の形態１の場合と同様に、ＰＷＭクロック発生器５と変
調信号発生器６との協動により行われる。本実施の形態
２と前述の実施の形態１との相違点はＰＷＭクロック発
生器５の構成の相違によるもので、他の構成要素につい
ては同じであるので、それら説明を省略する。

【００８１】図１１は、本実施の形態２のＰＷＭクロッ
ク発生器５の構成を示す回路図、図１２はその動作を示
すタイミング図である。

【００８２】図１１において、５２ａはカウンタ、５２
ｂはデコーダ、５２ｃはアンド回路で、それぞれ前述の
図４の構成に対応している。

【００８３】図１１において、前述したパルス幅の増加
分であるＴiの最小分解能は約１１０ｎ秒であるので、
ｎクロック（nPCLK）は周期が約１１０ｎ秒のクロッ
ク、即ち、約９．０ＭＨｚの周波数のクロックとしてい
る。初めに、パルス幅変調の開始のタイミングでＣＬＲ
信号によりカウンタ５２ａが“０”にリセットされ、こ
のリセット後、カウンタ５２ａはｎクロック（nPCLK）
の立ち下がりに同期してカウントアップする。このカウ
ンタ５２ａの出力（CountOUT）はデコーダ５２ｂにより
デコードされ、十進数表記で“０”，“６”，“９”，
“１２”，“１５”、及びそれ以降はカウンタ５２ａの
出力値が奇数の時に、デコーダ５２ｂからハイレベルの
信号（DecOUT）が出力される。このデコーダ５２ｂの出
力とｎクロック（nPCLK）とがアンド回路５２ｃによっ
て論理積がとられされ、図１２のタイミング図に示すよ
うなＰＷＭクロック（PCLK）として出力される。

【００８４】前述したように、変調信号発生部６は、シ
フトレジスタ４から入力した値に応じた数のＰＷＭクロ
ック（PCLK）をカウントし、それに応じたパルス幅の変
調信号を出力するので、上述したパルス幅の増加量、Ｔ
1＝６６０ｎ秒，Ｔ2＝３３０ｎ秒，Ｔ3＝３３０ｎ秒，
Ｔ4＝３３０ｎ秒，Ｔi＝２２０ｎ秒（ｉ≧５）に応じ
て、表示パネル１の各素子を、その入力した画像データ
に応じて駆動することができる。

【００８５】図１３（Ａ）（Ｂ）は、本発明の実施の形
態２における入力値（設定値）と発光輝度との関係を示
すの輝度特性を示す図で、図１３（Ｂ）は図１３（Ａ）
の一部拡大図で、９０３は本実施の形態２における発光
輝度特性を、９０４は従来の発光輝度特性を示してい
る。

【００８６】図１３（Ａ）では、横軸をパルス幅を決め
るための入力データ（画像データ：階調値）（８ビッ
ト：２５６階調）、縦軸を２５６階調で正規化した輝度
を示す。図１３（Ｂ）は、横軸の入力データを“０”か
ら“３２”まで、縦軸の発光輝度を“０”から“３２”
までで拡大して示している。この図１３（Ｂ）から明ら
かなように、従来に比べて低輝度での階調の再現性が改
善された。

【００８７】このように本実施の形態２によれば、良好
に階調を再現した画像の表示が可能になり、特に従来問
題となっていた暗い画像（低輝度部分）における十分な
階調の再現性（輝度分解能）が得られた。

【００８８】尚、実施の形態２では、ｎクロック（nPCL
K）としてＰＷＭクロック（PCLK）のクロック周波数の
２倍の周波数を使用した。この実施の形態２では、ｎク
ロック（nPCLK）数が（２５６×２＋７）個必要なた
め、実際の駆動パルス（X1〜X480）の最大時間は、約１
１０ｎ秒×５１９＝約５７μ秒となる。このパルス幅の
最大値に問題がなければ、このままの周波数で実現して
良いが、他に処理時間が必要である場合、例えば、パル
ス（X1〜X480）の最大時間を約５６．５μ秒にしなくて
はならない場合は、ｎクロック（nPCLK）の周期を約１
０８．５ｎ秒、即ち、その周波数を約９．２ＭＨｚにす
れば良い。

【００８９】［実施の形態３］次に実施の形態３につい
て以下に説明する。本実施の形態３と前述の実施の形態
２との相違点はＰＷＭクロック発生器５の構成が異なる
点にあり、ＰＷＭクロック（PCLK）に関して他の構成要
素が同じであるので、それらの説明を省略する。

【００９０】図１４は、本実施の形態３におけるＰＷＭ
クロック発生器５の構成を示す回路図、図１５はＲＯＭ
５３ｂに記憶されているデータ構成を説明する図であ
る。

【００９１】図１４において、５３ａはカウンタ、５３
ｂは出力が１ビット幅のリードオンリーメモリ（ＲＯ
Ｍ）等のメモリ、５３ｃはアンド回路である。

【００９２】図１４において、ｎクロック（nPCLK）
は、周期が約１１０ｎ秒のクロック、即ち、周波数が約
９．０ＭＨｚのクロックである。初めに、パルス幅変調
処理の開始のタイミングでＣＬＲ信号によりカウンタ５
３ａが“０”にリセットされる。このリセット後、カウ
ンタ５３ａはｎクロック（nPCLK）の立ち下がりでカウ
ントアップされる。このカウンタ５３ａの出力はＲＯＭ
５３ｂのアドレスとして入力される。このＲＯＭ５３ｂ
の出力は、カウンタ５３ａの値が十進数表記で“０”，
“６”，“９”，“１２”，“１５”そしてそれ以降は
出力が奇数の時にハイレベルの信号をアンド回路５３ｃ
に出力する。このときの信号のタイミングは前述の図１
２に示す場合と同様となる。

【００９３】このように本実施の形態３によれば、前述
の実施の形態２と同様に、各階調に応じて、その増加す
るパルス幅を、Ｔ1＝６６０ｎ秒，Ｔ2＝３３０ｎ秒，Ｔ
3＝３３０ｎ秒，Ｔ4＝３３０ｎ秒，Ｔi＝２２０秒（ｉ
≧５）とすることができ、前述の図１３（Ａ）（Ｂ）の
場合と同様な発光輝度特性が得られ、前述の実施の形態
２と同様の効果が得られる。

【００９４】［実施の形態４］次に本発明の実施の形態
４について説明する。本実施の形態４の構成と前述の実
施の形態との相違点は、ＰＷＭクロック発生器５の構成
の違いにあり、他の構成要素、ＰＷＭクロック（PCLK）
については同じであるので、それらの説明を省略する。

【００９５】図１６は、本実施の形態４におけるＰＷＭ
クロック発生器５の構成を示す回路図である。

【００９６】図１６において、５４a-0，５４a-1，…，
５４a-518，５４a-519のそれぞれはＤ型フリップフロッ
プである。５４ｂはセレクタであり、５４ｃは予め所定
のデータが記憶されている、例えばマスクＲＯＭなどの
メモリである。

【００９７】図１６において、ＰＷＭクロック（PCLK）
は以下のようにつくられる。ｎクロック（nPCLK）は周
期が１１０ｎ秒のクロック、即ち、周波数が約９．０Ｍ
Ｈｚのクロックである。初めに各セレクタ５４ｂは接点
ｂ側に接続されており、マスクＲＯＭなどのメモリ５４
ｃからのデータをＤ型フリップフロップ５４a-0，５４a
-1，…，５４a-518，５４a-519のそれぞれに入力するよ
うになっている。こうして各フリップフロップにメモリ
５４ｃからのデータが入力されると、各セレクタ５４ｂ
が接点ａ側に接続するように替えられる。次にｎクロッ
ク（nPCLK）が入力されると、これらフリップフロップ
はシフトレジスタとして動作し、順次、フリップフロッ
プ５４a-0のデータから順次、パルス幅変調（ＰＷＭ）
クロック（PCLK）として出力される。

【００９８】尚、ここで、メモリ５４ｃに記憶されてい
る各データは、前述の図１５に示すようなデータと同一
である。また、このメモリ５４ｃのアドレス空間は、Ｄ
型フリップフロップ５４a-0，５４a-1，…，５４a-51
8，５４a-519に対応して、“０”から“５１９”迄の範
囲を取り得る。こうして出力されるＰＷＭクロック（PC
LK）は、前述の実施の形態２の場合と全く同じであり、
前述の実施の形態２と同様な効果が得られることになる
（図１３（Ａ）（Ｂ）参照）。

【００９９】［実施の形態５］この実施の形態は、前述
の実施の形態において、輝度データ変換部３ｂで行って
いた補正と同様の補正を、パルス幅変調信号のパルス幅
を決定するためのクロック信号のパターンの設定により
行う例を示す。

【０１００】全体の構成は図１の構成から輝度データ変
換部３ｂを削除したものとなる。

【０１０１】図３１は、本実施の形態のＰＷＭクロック
発生器５の構成を示すブロック図である。

【０１０２】図３１において、２０２はカウンタで、ｎ
クロック（nPCLK）をカウントする。２０３はＲＯＭ
で、各アドレスに、予め設定されたデータが１ビットで
記憶されている。２０４はＲＯＭ２０３の出力データ
（１ビット）をラッチするラッチ回路である。

【０１０３】図３２は、リードオンリーメモリ（ＲＯ
Ｍ）等のメモリ２０３のデータの一例を示す図で、図３
２の例でＲＯＭ２０３は「０」〜「２０４８」番地を有
し、図３２に示された各アドレスに対応するデータは
“１”を意味しており、ここに示されていないアドレス
には「０」が記憶されている。

【０１０４】図３３は、本実施の形態５の画像表示装置
における動作タイミング図を示す。以下、実施の形態５
を説明する。

【０１０５】図１において、不図示のデコーダにより、
例えばＮＴＳＣ信号からＲＧＢ信号にデコードされたア
ナログＲＧＢ信号が入力されると、Ａ／Ｄコンバータ２
は、各々例えば８ビットのディジタルＲＧＢ信号に変換
する。データ並び変え部３ａは、Ａ／Ｄコンバータ２又
はコンピュータ等のデジタルＲＧＢ信号（ＳＧ１）を入
力する。この際、１走査ライン（１Ｈ）のデータ数は、
マトリクス型の表示パネル１の変調信号線（列配線）の
画素数で決めると処理が簡単になる。本実施の形態１の
場合、マトリクス型の表示パネル１の変調信号線側の画
素数を「１６０」に定めている。Ａ／Ｄコンバータ２又
はコンピュータ等のデジタルＲＧＢ信号（ＳＧ１）は不
図示のデータサンプリングクロック（DCLK）と同期して
出力される。本実施の形態５では輝度データ変換部３ｂ
は設けていない。

【０１０６】図３３に示す様に、データ並び替え部３ａ
の入力信号（ＳＧ１）は、ＲＧＢパラレル信号をデータ
サンプリングクロック（DCLK）の３倍の周波数のクロッ
クである不図示のシフトクロック（SCLK）のタイミング
で切り替えられ、マトリクス型の表示パネル１のＲＧＢ
画素配列に従って順次出力される。データ並び替え部３
ａの出力信号（ＳＧ２）はシフトレジスタ４に送られ、
このシリアルデータはシフトクロック（SCLK）に同期し
て順次シフト転送され、マトリクス型の表示パネル１の
それぞれの素子に対応した８ビットのディジタルデータ
ＸＤｉ（ｉ＝１〜４８０）を走査信号時間（水平走査時
間）単位で出力する。この８ビットのディジタルデータ
（ＸＤ１〜ＸＤ４８０）は変調信号発生部６に入力さ
れ、前述したように変調信号発生部６は、「ＰＷＭクロ
ック（PCLK）数」が「設定値」と等しくなるまでの時間
で決まるパルス幅の信号を出力する。変調信号ドライバ
７は、例えば電位＋Ｖdd（例えば＋７．５Ｖ）で、変調
信号発生部６から出力されるパルス幅でマトリクス型の
表示パネル１の変調信号線（列配線）を駆動する。この
結果、変調信号発生部６では「設定値」と駆動パルス幅
の関係がリニアな関係で輝度変換されることができる。

【０１０７】一方、走査シフトレジスタ８は、水平走査
同期信号（HD）をシフトクロックとし、入力画像に対応
してマトリクス型の表示パネル１の走査配線を順次走査
するためのデータを作る。走査信号ドライバ９は、例え
ばトランジスタスイッチング回路で構成され、走査シフ
トレジスタ８の出力を、マトリクス型の表示パネル１の
選択された行配線が電位（−Ｖss：例えば−７．５Ｖ）
になるように切り換えて順次出力する。

【０１０８】本実施の形態では、輝度変換の一例とし
て、ガンマ変換を説明する。このガンマ変換特性とし
て、例えば、ＢＴＡ，ＳＭＰＴＥ１１２５／６０スタジ
オ規格を用いて説明する。この規格は、 Ｌ＝［（Ｖ＋0.1115）／1.1115］＾（１／0.45）：Ｖ≧0.0923 Ｌ＝Ｖ／4.0：Ｖ＜0.0923 …（３） （＾はべき乗を意味する） Ｌは出力輝度、Ｖは入力データである。

【０１０９】上記式（３）において、入力データＶは、
素子に対応したディジタルデータ（ＸＤ１〜ＸＤ４８
０）であり、Ｌはそのときの変換後の輝度である。本実
施の形態１のマトリクス型の表示パネル１は、パルス幅
と発光輝度とがほぼ比例しているので、必要なパルス幅
を式（３）の出力輝度Ｌに比例させることによってガン
マ変換が実現できる。

【０１１０】この式（３）のガンマ変換関数を、 Ｌ＝ｆ（Ｖ） …（４） とおけば、表示パネル１の各素子を駆動するパルス幅τ
は各々 τ∝ｆ（Ｖ） …（５） と決めれば良い。

【０１１１】即ち、ｉ番目のＰＷＭクロック（PCLK）の
パルス周期をｔｉとする。簡略化のために、入力データ
Ｖ、ガンマ変換関数ｆ（Ｖ）を「２５５」で正規化して
考えれば、 ｆ（Ｖ）≒２５５×（Σｔｉ）i=0〜V／（Σｔｉ）i=0〜255 …（６） 上記式（６）において、（Σｔｉ）i=0〜Vは、ｉ＝０〜
ｉ＝Ｖまでのパルス周期の時間の総和を示し、（Σｔ
ｉ）i=0〜255はｉ＝０〜ｉ＝２５５までのパルス周期の
時間の総和を示している。この式（４）を満たすＰＷＭ
クロック（PCLK）を変調信号発生部６に供給することに
よって輝度変換を実現できる。

【０１１２】本実施の形態では、このＰＷＭクロック
（PCLK）の発生回路を、図３１に示す構成で実現した。
図３１において、カウンタ２０２はｎクロック（nPCL
K）をカウントしてＲＯＭ２０３のアドレス信号として
１２ビットのカウント値を出力する。このアドレスによ
り読み出されたＲＯＭ２０３の出力はラッチ２０４にラ
ッチされ、ＰＷＭクロック（PCLK）として出力される。

【０１１３】ここでＲＯＭ２０３に記憶されるデータ
は、式（６）を満たすように定めた。即ち、式（６）を
Ｖ＝０から逐次計算し、ｆ（Ｖ）に近くなるようにパル
ス周期をｔｉを決めた。

【０１１４】図３２は、ＢＴＡ，ＳＭＰＴＥ１１２５／
６０スタジオ規格から計算して求めたパルス周期ｔｉを
決めるＲＯＭ２０３のデータ例を示している。図３２に
おいて、データ出力が“１”（ロジックで“Ｈ”レベ
ル）であるアドレスだけが示されている。即ち、図３２
に示されていないアドレスのデータは出力が“０”（ロ
ジックで“Ｌ”レベル）である。

【０１１５】ＰＷＭクロック発生器５のカウンタ２０２
は、ＣＬＲパルスにより、その計数値がリセットされ、
ｎＰＣＬＫに同期して“０”から順次アップカウントす
る。そして、その出力がＲＯＭ２０３のアドレスとな
る。こうしてＲＯＭ２０３から読み出された１ビットデ
ータは、ラッチ２０４によりグリッヂが取り除かれ、図
３３に示したＰＷＭクロック（PCLK）として出力され
る。こうして前述した変調信号発生部６は、このＰＷＭ
クロック（PCLK）とシフトレジスタ４からのデジタル値
とからパルス幅を決定する。

【０１１６】この実施の形態５では、ｎクロック（nPCL
K）を以下のように決めた。即ち、ＮＴＳＣ信号を２４
０本の走査ラインのマトリクス型の表示パネル１で表示
させるために、インターレースされている有効走査の４
８５本の内、４８０本をフィールド毎にマトリクス型の
表示パネル１に重ね書きして駆動した。即ち、表示パネ
ル１をフレーム周波数６０Ｈｚ、走査ライン２４０本の
画像信号により駆動した。この場合、１走査ラインの表
示に要する時間は、おおよそ６３．５μ秒であり、その
時間内の５６．５μ秒を駆動パルス（Ｘ１〜４８０）の
最大時間と決めた。ｎクロック（nPCLK）は、このとき
約２７．５ｎ秒の周期、即ち、約３６ＭＨｚを選んだ。

【０１１７】本実施の形態５の変調信号発生部６がこの
ＰＷＭクロック（PCLK）から決定するパルス幅（パルス
幅と発光輝度がほぼ比例しているので発光輝度と考えて
もよい）と、入力ディジタルデータの特性グラフ図を図
３４に示す。図３４には、ＢＴＡ，ＳＭＰＴＥ１１２５
／６０スタジオ規格のガンマ変換特性（以降、理想値と
呼ぶ）も記している。図３４のグラフ図では、実施の形
態１の特性と、理想値の特性の差が小さく見にくいの
で、図３５に、ガンマ変換した場合の理想値と実施の形
態５における輝度変換の誤差のグラフ図を示した。

【０１１８】この結果、マトリクス型の表示パネル１に
おいて、階調の再現性を良好にして画像表示できた。特
に従来例で問題となっていた暗い画像の場合の階調性
（輝度分解能）が十分とれた。

【０１１９】［実施の形態６］次に本発明の実施の形態
６について以下に説明する。この実施の形態６と前述の
実施の形態５とを比較すると、ＰＷＭクロック発生器５
が異なるだけで他の構成要素については同じであるの
で、それらの説明を省略する。

【０１２０】図３６は、本発明の実施の形態２のＰＷＭ
クロック発生器５の構成を示すブロック図である。

【０１２１】図３６において、２１０-0，２１０-1，…
２１０-2047，２１０-2048のそれぞれはＤ型フリップフ
ロップ、２１１はセレクタであり、２１２は、予め所望
のデータが書き込まれている、例えばマスクＲＯＭ等の
メモリである。

【０１２２】図３６において、ＰＷＭクロック（PCLK）
は以下の様にして発生される。

【０１２３】初めに、不図示のロード信号により、各々
のセレクタ２１１は接点ｂ側に切り替えられ、マスクＲ
ＯＭ等のメモリ２１２からのデータを、Ｄ型フリップフ
ロップ２１０-0，２１０-1，…２１０-2047，２１０-20
48にロードする。こうして各フリップフロップに１ビッ
トデータをロードした後、各セレクタ２１１は接点ａ側
に切り替えられ、ｎクロック（nPCLK）により、順次、
Ｄ型フリップフロップ２１０-0からのデータ、次にＤ型
フリップフロップ２１０-1からのデータ、…以下同様に
Ｄ型フリップフロップ２１０-2047からのデータ、最後
にＤ型フリップフロップ２１０-02048からのデータが、
ＰＷＭクロック（PCLK）として出力される。尚、ここで
マスクＲＯＭ等のメモリ２１１に記憶されているデータ
は、前述した図３２に示すデータと同一である。マスク
ＲＯＭ等のメモリ２１１のアドレスは、この場合、Ｄ型
フリップフロップ２１０-0，２１０-1，…２１０-204
7，２１０-2048に対応して「０」から「２０４８」まで
である。こうして出力されるＰＷＭクロック（PCLK）
は、前述の実施の形態５と全く同じであるので、前述の
実施の形態５と同様な輝度変換特性が得られた。

【０１２４】以上説明したように本実施の形態６によれ
ば、前述の実施の形態５と同様に、良好な階調性で画像
表示できた。特に従来例で問題となっていた暗い画像に
おける階調性が十分とれた。

【０１２５】また前述の実施の形態５に比べてカウンタ
２０２が省略できるので、小規模のハードウェア構成で
輝度変換を実現できた。特に、カウンタ２０２やカウン
タ２０２内部の不図示のアドレスデコーダ等が必要のな
い回路構成であるので、ＩＣ化に適している。

【０１２６】［参考の形態１］次に参考の形態１につい
て以下に詳細を説明する。この参考の形態１と前述の実
施の形態５とではＰＷＭクロック発生器５の構成が異な
るだけで他の構成要素については同じであるのでそれら
の説明を省略する。

【０１２７】図３７は、本参考の形態１におけるＰＷＭ
クロック発生器５の構成を示すブロック図である。

【０１２８】図３７において、２２０はカウンタ、２２
１は１／２分周器、２２２は１／４分周器、２２３，２
２４は比較器、２２５はセレクタ制御部、２２６はセレ
クタである。

【０１２９】以下、動作を説明する。初めに、不図示の
ＣＬＲ信号により、カウンタ２２０がリセットされる。
次にｎクロック（nPCLK）により、カウンタ２２０は順
次アップカウントを行なう。比較器２２３，２２４はそ
れぞれ不図示の設定値とカウンタ２２０の出力値とを比
較し、その大小関係を出力する。セレクタ制御部２２５
は、比較器２２３，２２４の出力信号を入力し、セレク
タ２２６の切り換えを制御をする。一方、１／２分周器
２２１、１／４分周器２２２は、それぞれｎクロック
（nPCLK）を分周する。セレクタ２２６は、セレクタ制
御部２２５の出力に応じて、ｎクロック（nPCLK）、１
／２分周器２２１或は１／４分周器２２２の出力を選択
して出力する。この出力信号がＰＷＭクロック（PCLK）
となる。図３８は、この参考の形態１におけるカウンタ
２２０の出力値とセレクタ２２６が選択する分周比（対
応する分周器２２１，２２２の出力値）との関係を示す
図である。

【０１３０】即ち、比較器２２３，２２４はそれぞれ所
定値“６４”，“１９２”（１０進数）とカウンタ２２
０の計数値とを比較し、カウンタ２２０の出力値が“６
４”未満ならセレクタ２２６は接点ａを選択して分周比
１／１の出力をＰＷＭクロック（PCLK）として出力す
る。またカウンタ２２０の計数値が“６４”以上で、か
つ“１９２”未満であるならセレクタ２２６は接点ｂを
選択して分周比１／２の出力をＰＷＭクロック（PCLK）
として出力する。更に、カウンタ２２０の計数値が“１
９２”以上であるならセレクタ２２６は接点ｃを選択し
て分周比１／４の出力をＰＷＭクロック（PCLK）として
出力する。

【０１３１】実際のｎクロック（nPCLK）は以下のよう
にして定めた。前述の実施の形態５と同様に、ＮＴＳＣ
信号を２４０本の走査ラインのマトリクス型の表示パネ
ル１で表示させるために、インターレースされている有
効走査線４８５本のうち４８０本をフィールド毎にマト
リクス型の表示パネル１に重ね書きして駆動した。即
ち、表示パネル１をフレーム周波数６０Ｈｚ、走査ライ
ン２４０本の画像信号により駆動した。この場合、１走
査ラインの表示に要する時間は、約６３．５μ秒であ
り、その時間内の５６．５μ秒を駆動パルス（X1〜X48
0）の最大時間と決めた。ｎクロック（nPCLK）は、最大
７０４個は必要であるから、約８０μ秒の周期、即ち、
約１２．５ＭＨｚを選んだ。

【０１３２】この参考の形態１では、前述の実施の形態
５と同様に、変調信号発生部６がＰＷＭクロック（PCL
K）と入力ディジタルデータとに基づいて決定されるパ
ルス幅（パルス幅と発光輝度がほぼ比例しているので発
光輝度と考えてもよい）のパルス幅変調信号を出力す
る。この出力信号の特性グラフ図を図３９に示す。

【０１３３】図３９は、ＢＴＡ，ＳＭＰＴＥ１１２５／
６０スタジオ規格のガンマ変換特性（理想値）のグラフ
図を記した。この図３９のグラフ図を見てもわかるよう
に、本参考の形態１におけるパルス幅変調信号の特性
は、理想値の特性との差が生じる。

【０１３４】［参考の形態２］次に参考の形態２につい
て説明する。この参考の形態２と前述の参考の形態１と
の違いは、ＰＷＭクロック発生器５における分周器２２
１，２２２等の数、比較器２２３，２２４等の数が異な
るだけであり、他の構成要素については同じであるの
で、それらの説明を省略する。

【０１３５】具体的には、図４０に示す本参考の形態２
のカウンタ値と分周比の関係においては、比較器は６個
設けられており、それぞれ所定値“４８”，“１１
２”，“２０８”，“３６８”，“５２８”，“７５
２”（１０進数）とカウンタ２２０の計数値とを比較
し、その比較結果に応じて各分周器の出力を選択する。
即ち、カウンタ２２０の出力が“４８”未満であれば分
周比１／１の出力をＰＷＭクロック（PCLK）として選
ぶ。カウンタ２２０の計数値が“４８”以上であり、か
つ“１１２”未満であるなら分周比１／２の出力をＰＷ
Ｍクロック（PCLK）として選ぶ。またカウンタ２２０の
計数値が“１１２”以上であり、かつ“２０８”未満で
あるなら分周比１／３の出力をＰＷＭクロック（PCLK）
として選ぶ。またカウンタ２２０の計数値が“２０８”
以上であり、かつ“３６８”未満であるなら分周比１／
４の出力をＰＷＭクロック（PCLK）として選ぶ。カウン
タ２２０の計数値が“３６８以上”であり、かつ“５２
８”未満であるなら分周比１／５の出力をＰＷＭクロッ
ク（PCLK）として選ぶ。またカウンタ２２０の計数値が
“５２８”以上であり、かつ“７５２”未満であるなら
分周比１／６の出力をＰＷＭクロック（PCLK）として選
び、更にカウンタ２２０の計数値が“７５２”以上であ
り、かつ“１０３０”未満であるなら分周比１／８の出
力をＰＷＭクロック（PCLK）として選ぶように動作す
る。

【０１３６】ここでｎクロック（nPCLK）は、以下のよ
うに決めた。前述の実施の形態５と同様に、ＮＴＳＣ信
号を２４０本の走査ラインマトリクス型の表示パネル１
で表示させるために、インターレースされている有効走
査線の４８５本の内、４８０本をフィールド毎にマトリ
クス型の表示パネル１に重ね書きし駆動した。即ち、画
像表示パネル１をフレーム周波数６０Ｈｚ、走査ライン
２４０本の画像信号として駆動した。この場合、１走査
ラインの表示に要する時間は、おおよそ６３．６μ秒で
あり、その時間内の５６．５μ秒を駆動パルス（X1〜X4
80）の最大時間と決めた。ｎクロック（nPCLK）は最大
１０３０個は必要であるから、約５５μ秒の周期、即
ち、約１８ＭＨｚを選んだ。

【０１３７】こうして実施の形態５と同様の変調信号発
生部６により、このＰＷＭクロック（PCLK）から決定さ
れるパルス幅（パルス幅と発光輝度がほぼ比例している
ので発光輝度と考えてもよい）と、入力ディジタルデー
タの特性グラフを図４１に示す。

【０１３８】図４１は、ＢＴＡ，ＳＭＰＴＥ１１２５／
６０スタジオ規格のガンマ変換特性（以降理想値と呼
ぶ）のグラフ図も記した。図４１のグラフ図では、実施
の形態４の特性と理想値の特性の差が小さく見にくいの
で、図４２に、ガンマ変換した場合の理想値と、本参考
の形態２における輝度変換の誤差のグラフ図を示した。
これら図４１、図４２のグラフ図を見てもわかるよう
に、本参考の形態２の特性は理想値の特性との差が若干
あるが、通常のＴＶ画面での主観評価では劣化の検出が
できなかった。ただし、分周の数を増やす必要があっ
た。

【０１３９】［実施の形態７］次に本発明の実施の形態
７について以下に説明する。この実施の形態７と前述の
実施の形態５との違いは、ＰＷＭクロック発生器５が異
なるだけであり、他の構成要素については同じであるの
で説明を省略する。

【０１４０】図４３は、本実施の形態７におけるＰＷＭ
クロック発生器５の構成を示すブロック図であり、４３
５４は電圧制御発振器（VCO）である。

【０１４１】図４３において、ＰＷＭクロック発生器５
から出力されるＰＷＭクロック（PCLK）は、制御電圧Ｅ
ｉに比例した周波数の信号を出力する発振器からの出力
である。即ち、ＰＷＭクロック（PCLK）であるＶＣＯ４
３５４の発信周波数Ｆｉは（ここで添え字ｉは、ｉ番目
のクロックを意味する） Ｅｉ∝Ｆｉ …（７） であり、その時のＰＷＭクロック（PCLK）であるＶＣＯ
４３５４の出力信号の周期ｔｉは、 Ｆｉ＝１／ｔｉ …（８） である。

【０１４２】ここで、式（６）の両辺を微分すれば、 ｆ（Ｖ）’∝ｔｉ …（９） である（’は微分を意味する）。

【０１４３】従って、式（７）と式（８），（９）とか
ら、制御電圧Ｅｉは、 Ｅｉ∝１／（ｆ（Ｖ）’） …（１０） である。即ち、所望の輝度変換テーブルの微分値の逆数
に比例した電圧を制御電圧Ｅｉにする。

【０１４４】ここでは実施の形態５と同様に、ＮＴＳＣ
信号を２４０本の走査ラインのマトリクス型の表示パネ
ル１で表示させるために、インターレースされている有
効走査線の４８５本の内、４８０本をフィールド毎にマ
トリクス型の表示パネル１に重ね書きするように駆動し
た。即ち、画像表示パネル１をフレーム周波数６０Ｈ
ｚ、走査ライン２４０本の画像信号として駆動した。こ
の場合、１走査ラインの表示に要する時間は、約６３．
６μ秒であり、その時間内の５６．５μ秒をＰＷＭパル
スの最大時間と決めた。そして式（１０）の条件で、制
御電圧Ｅｉを決めた。その結果、実際のＰＷＭクロック
（PCLK）であるＶＣＯ４３５４の周期ｔｉは、約５５ｎ
秒の周期（約１８ＭＨｚ）から約４４０ｎ秒の周期（約
２．２５ＭＨｚ）に変化する。

【０１４５】その結果、階調の再現性を良くしてマトリ
クス型の表示パネル１に画像を表示できた。特に従来例
で問題となっていた暗い画像の場合の階調性（輝度分解
能）が十分とれた。

【０１４６】［実施の形態８］本実施の形態８では、輝
度変換の一例として、逆ガンマ補正となまった立ち上が
り波形の補正（例えば１〜２［μ秒］程度の立ち上がり
時間を要しているための輝度補正）とをパルス幅設定用
のクロックの周波数の設定により行う例について示す。

【０１４７】この実施の形態８と実施の形態５との構成
上の違いは、図３１においてリードオンリメモリ（ＲＯ
Ｍ）等のメモリ２０３のデータの内容が異なるだけであ
り、他の構成要素については同じであるので、説明を省
略する。

【０１４８】本実施の形態８では、実施の形態７で説明
した式（３）、（４）通りに各パルス幅を決定するが、
式（５）の代りに、その時刻に実際に冷陰極素子に加わ
る電圧によって得られた単位時間当たりの輝度Ｌf
（ｔ）をパルス幅τで積分した値をＬfτとすると Ｌfτ∝ｆ（Ｖ） …（１１） で決まる時間τを決定する。

【０１４９】前記その時刻に実際に冷陰極素子に加わる
電圧によって得られた単位時間ありの輝度は、簡便には
その時刻に実際に冷陰極素子に加わる電圧によって得ら
れた放出電流値をパルス幅τで積分して求めても良い
（なぜならば、冷陰極素子の放出電流値はほぼ輝度に比
例するからである）。

【０１５０】すなわち、ｉ番目のＰＷＭクロック（PCL
K）のパルス周期をｔｉ、その時刻に実際に冷陰極素子
に加わる電圧によって得られた単位時間あたりの輝度を
Ｌｆｉとし、簡略化のために、Ｖ、ｆ（Ｖ）を“２５
５”で正規化して考えれば、 ｆ（Ｖ）≒２５５×（Σｔｉ×Ｌfｉ）／（Σｔｉ×Ｌfｉ） …（１２） （但し、ここで、最初のΣはｉ＝０〜Ｖの積和演算を示
し、２番目のΣはｉ＝０〜２５５の積和演算を示してい
る）を満たすＰＷＭクロック（PCLK）を、前記変調信号
発生部６に供給することによって、マトリクス画像表示
パネル１の駆動波形がなまっている場合に良好に逆ガン
マ変換を実現できる。

【０１５１】実施の形態８では、実施の形態５と同様
に、実際のｎクロック（nPCLK）を、約２７．５［ｎ
秒］の周期、即ち、約３６ＭＨｚ、駆動波形を実施の形
態１と同じ図７の波形であるとし、式（１２）を逐次計
算し、ＲＯＭ等のメモリ２０３のデータの内容を得た。
図４４の実施の形態５と同様に、データが“１”である
ところのアドレスを示す表を示した。

【０１５２】図４４のデータを持つＲＯＭ等のメモリ２
０３を用いた実施の形態８では、実施の形態５と同様に
良好に逆ガンマ変換が行え、更に実施の形態５と同様
に、低輝度の階調性が改善された。

【０１５３】その結果、マトリクス画像表示パネル１に
良好な逆ガンマ変換した画像を良好な階調性で表示でき
た。特に従来例で問題となっていた特に暗い画像の場合
の階調性（輝度分解能）が十分とれた。

【０１５４】［実施の形態９］実施の形態９について、
以下に詳細を示す。実施の形態９と実施の形態６との違
いは、図３６においてＲＯＭ等のメモリ２１２のデータ
の内容が異なるだけであり、他の構成要素については同
じであるので、説明を省略する。

【０１５５】実施の形態９において、マスクＲＯＭ等の
メモリ２１２は、前述の図４４のデータと同一である。
マスクＲＯＭ等のメモリ２１２のアドレスは、この場
合、Ｄ型フリップフロップ２１０-0，２１０-1，…２１
０-2047，２１０-2048に対応して０から２０４８まであ
る。出力されるＰＷＭクロック（PCLK）は実施の形態８
とまったく同じであるが、実施の形態８と全く同じ輝度
変換特性が得られた。

【０１５６】実施の形態８と同様に実施の形態９におい
ても、マトリクス画像表示パネル１に良好な逆ガンマ変
換した画像を良好な階調性で表示できた。

【０１５７】特に従来例で問題となっていた特に暗い画
像の場合の階調性（輝度分解能）が十分とれた。

【０１５８】また実施の形態８に比べカウンタ２０３が
省略できるので、少ないハードウェア量で輝度変換を実
現できる。特に、カウンタ２０３やカウンタ２０３内部
の不図示のアドレスデコーダ等が必要のない回路構成で
あるので、ＩＣ化に適している。

【０１５９】また、本実施の形態若しくは前述の実施の
形態の内、パルス幅設定のためのクロックの生成にメモ
リを用いる構成において、これらマスクＲＯＭ等のメモ
リ２１２等のデータを複数組持ち、不図示のシステムコ
ントローラ等でユーザの設定等により任意に選ぶことに
より、ユーザの好みに応じて階調特性を決めることもで
きる。また入力画像信号や、画像表示装置のおかれた環
境（特に照度）によって不図示のシステムコントローラ
が、前記マスクＲＯＭ等のメモリの複数組のデータの中
から最適なデータを選ぶことにより、入力画像信号や、
画像表示装置のおかれた環境に対して良好な画像をユー
ザに提供できる。

【０１６０】［その他の実施の形態］ ［ｎクロック］前述のいくつかの実施の形態では、ｎク
ロック（nPCLK）としてＰＷＭクロック（PCLK）のクロ
ック周波数の２倍の周波数を使用したが、例えば、３倍
や４倍の周波数や他の周波数を使用しても良い。その場
合、クロック周波数が高くなることによりハードウェア
の設計制約は増えるが、より精度良く式（２）が成り立
ち、階調の再現性がさらに改善される。

【０１６１】［変調信号発生部６の他の構成例］前述し
た各実施の形態では、変調信号発生部６は、図２に示し
たようにダウンカウンタを使用したが、例えば図１７に
示すように、アップカウンタ６２ａと比較器６２ｃ及び
ラッチ６２ｂで構成しても良い。

【０１６２】図１８は、図１７の構成における変調信号
発生部６の動作を示すタイミング図である。

【０１６３】図１７において、ラッチ６２ｂは、シフト
レジスタ５からの出力デジタルデータ（XD1〜XD480）を
ロード信号（Ld）でラッチする。一方、アップカウンタ
６２ａは、ＰＷＭクロック（PCLK）の立ち下がりに同期
して“０”からカウントアップする。そして、比較器６
２ｃにより、ラッチ６２ｂにロードされた値とカウンタ
６２ａのカウント値とを比較し、これら２つの値が等し
くなるまで信号（PWMout）を出力する。図１８は、ラッ
チ６２ｂに値「ｐ」がセットされた場合のパルス幅変調
出力のタイミングを示している。この構成によっても、
ＰＷＭクロック（PCLK）の数がシフトレジスタ４から入
力される値に等しくなるまでの時間で決まるパルス幅変
調した変調信号を出力することが可能である。当然この
構成は、本発明の各実施の形態にも対応できる。またラ
ッチに代えてレジスタを用いてもよい。

【０１６４】（ＰＷＭクロック（PCLK）パルス幅の他の
決定法）また前述の実施の形態では、ＰＷＭクロック
（PCLK）パルス幅を、入力される画像データの輝度に基
づいて決定した。しかし、他の輝度に相関のあるパラメ
ータ（例えば、放出電流値や素子電流値）等から決定し
ても同様な効果が期待できる。当然、このＰＷＭ信号の
決定法は、前述した実施の形態にも適用できる。

【０１６５】［ガンマ補正］上述の各実施の形態では、
ガンマ補正を行っているが、これは例えばＣＲＴでの表
示用にガンマ補正されている信号のガンマ補正を解除も
しくは緩和する補正（逆ガンマ補正）を好適に採用し得
る。

【０１６６】［表示パネル］また、本発明の実施の形態
は、冷陰極電子放出素子で構成する例で説明したが、む
ろん、他の電子放出素子もしくは有機ＥＬ等を用いて画
像形成する構成に対しても適用できる。また、前記冷陰
極型電子源は、表面伝導型放出素子、或は、ＦＥ型放出
素子、或は、ＭＩＭ型放出素子等で構成されていても問
題なく適応できる。

【０１６７】本発明の実施の形態に係わる画像表示装置
は、基本的には薄型の真空容器内に、基板上に多数の電
子源、例えば冷陰極素子を配列してなるマルチ電子源
と、電子の照射により画像を形成する画像形成部材とを
対向して備えている。

【０１６８】これら冷陰極素子は、例えばフォトリソグ
ラフィー・エッチングのような製造技術を用いれば基板
上に精密に位置決めして形成できるため、微小な間隔で
多数個を配列することが可能である。しかも、従来から
ＣＲＴ等で用いられてきた熱陰極と比較すると、陰極自
身やその周辺部が比較的低温な状態で駆動できるため、
より微細な配列ピッチのマルチ電子源を容易に実現でき
る。

【０１６９】また、冷陰極素子の中でもとりわけ好まし
いのは、表面伝導型放出素子（ＳＣＥ）である。即ち、
冷陰極素子のうち、ＭＩＭ型素子は絶縁層や上部電極の
厚さを比較的精密に制御する必要があり、またＦＥ型素
子は針状の電子放出部の先端形状を精密に制御する必要
がある。そのため、これらの素子は、比較的製造コスト
が高くなったり、製造プロセス上の制限から大面積のも
のを作製するのが困難となる場合があった。これに対し
て、ＳＣＥは構造が単純で製造が簡単であり、大面積の
ものも容易に作製できる。近年、特に大画面で安価な表
示装置が求められる状況においては、とりわけ好適な冷
陰極素子であるといえる。

【０１７０】（表示パネルの構成と製造法）次に、本発
明の実施の形態に適用した画像表示装置の表示パネルの
構成と製造法について、具体的な例を示して説明する。

【０１７１】図１９は、本実施の形態の表示パネル１０
００の外観斜視図であり、その内部構造を示すために表
示パネル１０００の１部を切り欠いて示している。

【０１７２】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、例えばフリットガ
ラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、４００℃〜５００℃で１０分以上焼成することによ
り封着を達成した。気密容器内部を真空に排気する方法
については後述する。

【０１７３】リアプレート１００５には、基板１００１
が固定されているが、この基板１００１上には表面伝導
型放出素子１００２がＮ×Ｍ個形成されている（ここで
Ｎ，Ｍは２以上の正の整数であり、目的とする表示画素
数に応じて適宜設定される。例えば、高品位テレビジョ
ンの表示を目的とした表示装置においては、Ｎ＝３００
０，Ｍ＝１０００以上の数を設定することが望ましい。
本実施の形態においては、Ｎ＝３０７２，Ｍ＝１０２４
とした）。前記Ｎ×Ｍ個の表面伝導型放出素子１００２
は、Ｍ本の行方向配線１００３とＮ本の列方向配線１０
０４により単純マトリクス配線されている。前記１００
１〜１００４によって構成される部分をマルチ電子源と
呼ぶ。なお、マルチ電子源の製造方法や構造について
は、後で詳しく述べる。

【０１７４】本実施の形態においては、気密容器のリア
プレート１００５にマルチ電子源の基板１００１を固定
する構成としたが、マルチ電子源の基板１００１が十分
な強度を有するものである場合には、気密容器のリアプ
レートとしてマルチ電子源の基板１００１自体を用いて
もよい。

【０１７５】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施の形態の
表示パネル１０００はカラー表示用であるため、蛍光膜
１００８の部分にはＣＲＴの分野で用いられる赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の蛍光体が塗り分
けられている。各色の蛍光体は、例えば図２０（Ａ）に
示すようにストライプ状に塗り分けられ、各色の蛍光体
のストライプの間には黒色の導電体１０１０が設けてあ
る。この黒色の導電体１０１０を設ける目的は、電子ビ
ームの照射位置に多少のずれがあっても表示色にずれが
生じないようにするためや、外光の反射を防止して表示
コントラストの低下を防ぐため、更には電子ビームによ
る蛍光膜のチャージアップを防止するためなどである。
黒色の導電体１０１０には、黒鉛を主成分として用いた
が、上記の目的に適するものであればこれ以外の材料を
用いても良い。

【０１７６】また、３原色の蛍光体の塗り分け方は図２
０（Ａ）に示したストライプ状の配列に限られるもので
はなく、例えば図２０（Ｂ）に示すようなデルタ状配列
や、それ以外の配列であってもよい。なお、モノクロー
ムの表示パネルを作成する場合には、単色の蛍光体材料
を蛍光膜１００８に用いればよく、また黒色導電材料は
必ずしも用いなくともよい。

【０１７７】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。このメタルバック１００９を設けた目的
は、蛍光膜１００８が発する光の一部を鏡面反射して光
利用率を向上させるため、負イオンの衝突から蛍光膜１
００８を保護するため、電子ビーム加速電圧を印加する
ための電極として作用させるため、蛍光膜１００８を励
起した電子の導電路として作用させるためなどである。
このメタルバック１００９は、蛍光膜１００８をフェー
スプレート基板１００７上に形成した後、蛍光膜表面を
平滑化処理し、その上にアルミニウムを真空蒸着する方
法により形成した。なお、蛍光膜１００８に低電圧用の
蛍光体材料を用いた場合には、メタルバック１００９は
用いない。

【０１７８】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板１００７と蛍光膜１００８との間
に、例えばＩＴＯを材料とする透明電極を設けてもよ
い。

【０１７９】また、Ｄx1〜ＤxMおよびＤy1〜ＤyNおよび
Ｈｖは、当該表示パネル１０００と不図示の電気回路と
を電気的に接続するために設けた気密構造の電気接続用
端子である。Ｄx1〜ＤxMはマルチ電子源の行方向配線１
００３と、Ｄy1〜ＤyNはマルチ電子源の列方向配線１０
０４と、Ｈｖはフェースプレートのメタルバック１００
９とそれぞれ電気的に接続している。

【０１８０】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［to
rr］程度の真空度まで排気する。その後、排気管を封止
するが、気密容器内の真空度を維持するために、封止の
直前あるいは封止後に気密容器内の所定の位置にゲッタ
ー膜（不図示）を形成する。ゲッター膜とは、例えばＢ
ａを主成分とするゲッター材料をヒータもしくは高周波
加熱により加熱し蒸着して形成した膜であり、該ゲッタ
ー膜の吸着作用により気密容器内は１×１０マイナス５
乗ないしは１×１０マイナス７乗［torr］の真空度に維
持される。

【０１８１】以上、本発明の実施の形態の表示パネル１
０００の基本構成と製法を説明した。

【０１８２】次に、この実施の形態の表示パネル１００
０に用いたマルチ電子源の製造方法について説明する。
本実施の形態の画像表示装置に用いるマルチ電子源は、
表面伝導型放出素子を単純マトリクス配線した電子源で
あれば、表面伝導型放出素子の材料や形状あるいは製法
に制限はない。しかしながら、本願発明者らは、表面伝
導型放出素子の中では、電子放出部もしくはその周辺部
を微粒子膜から形成したものが電子放出特性に優れ、し
かも製造が容易に行えることを見出している。したがっ
て、高輝度で大画面の画像表示装置のマルチ電子源に用
いるには、最も好適であると言える。そこで、上記実施
の形態の表示パネルにおいては、電子放出部もしくはそ
の周辺部を微粒子膜から形成した表面伝導型放出素子を
用いた。そこで、まず好適な表面伝導型放出素子につい
て基本的な構成と製法および特性を説明し、その後で多
数の素子を単純マトリクス配線したマルチ電子源の構造
について述べる。

【０１８３】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。

【０１８４】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図２１に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図（Ａ）および断
面図（Ｂ）である。図中、１１０１は基板、１１０２と
１１０３は素子電極、１１０４は導電性薄膜、１１０５
は通電フォーミング処理により形成した電子放出部、１
１１３は通電活性化処理により形成した薄膜である。

【０１８５】基板１１０１としては、例えば、石英ガラ
スや青板ガラスをはじめとする各種ガラス基板や、アル
ミナをはじめとする各種セラミクス基板、あるいは上述
の各種基板上に、例えばＳｉＯ2を材料とする絶縁層を
積層した基板などを用いることができる。

【０１８６】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。例えば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ2Ｏ3−ＳｎＯ2をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、例え
ば真空蒸着などの製膜技術とフォトリソグラフィ、エッ
チングなどのパターニング技術を組み合わせて用いれば
容易に形成できるが、それ以外の方法（例えば印刷技
術）を用いて形成してもさしつかえない。

【０１８７】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、なかでも表示装置に応用するために好ま
しいのは数マイクロメータより数十マイクロメータの範
囲である。また、素子電極の厚さｄについては、通常は
数百オングストロームから数マイクロメータの範囲から
適当な数値が選ばれる。

【０１８８】また、導電性薄膜１１０４の部分には微粒
子膜を用いる。ここで述べた微粒子膜とは、構成要素と
して多数の微粒子を含んだ膜（島状の集合体も含む）の
ことをさす。微粒子膜を微視的に調べれば、通常は、個
々の微粒子が離間して配置された構造か、あるいは微粒
子が互いに隣接した構造か、あるいは微粒子が互いに重
なり合った構造が観測される。

【０１８９】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、中でも好ましいのは１０オングストロ
ームから２００オングストロームの範囲のものである。
また、微粒子膜の膜厚は、以下に述べるような諸条件を
考慮して適宜設定される。即ち、素子電極１１０２或は
１１０３と電気的に良好に接続するのに必要な条件、後
述する通電フォーミングを良好に行うのに必要な条件、
微粒子膜自身の電気抵抗を後述する適宜の値にするため
に必要な条件、などである。具体的には、数オングスト
ロームから数千オングストロームの範囲のなかで設定す
るが、なかでも好ましいのは１０オングストロームから
５００オングストロームの間である。

【０１９０】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａ
ｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂなどをはじめとする金属や、ＰｄＯ，Ｓｎ
Ｏ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3などをはじめとする
酸化物や、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，ＣｅＢ6，
ＹＢ4，ＧｄＢ4などをはじめとする硼化物や、ＴｉＣ，
ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣなどをはじめと
する炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめ
とする窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導
体や、カーボン、などがあげられ、これらの中から適宜
選択される。

【０１９１】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［Ω／□］の範囲に含まれる
よう設定した。

【０１９２】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図２１の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【０１９３】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。この亀裂は、導電性薄膜１１０４に対して、後述す
る通電フォーミングの処理を行うことにより形成する。
亀裂内には、数オングストロームから数百オングストロ
ームの粒径の微粒子を配置する場合がある。なお、実際
の電子放出部の位置や形状を精密かつ正確に図示するの
は困難なため、図２１においては模式的に示した。

【０１９４】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【０１９５】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。なお、実際の薄膜１１１３
の位置や形状を精密に図示するのは困難なため、図２１
においては模式的に示した。また、平面図（Ａ）におい
ては、薄膜１１１３の一部を除去した素子を図示した。

【０１９６】以上、好ましい素子の基本構成を述べた
が、実施の形態においては以下のような素子を用いた。
すなわち、基板１１０１には青板ガラスを用い、素子電
極１１０２と１１０３にはＮｉ薄膜を用いた。素子電極
の厚さｄは１０００［オングストローム］、電極間隔Ｌ
は２［マイクロメータ］とした。

【０１９７】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメータ］とした。

【０１９８】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図２２（ａ）〜（ｄ）
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図２１と同一である。

【０１９９】（１）まず、図２２（ａ）に示すように、
基板１１０１上に素子電極１１０２および１１０３を形
成する。これら電極を形成するにあたっては、予め基板
１１０１を洗剤、純水、有機溶剤を用いて十分に洗浄
後、素子電極の材料を堆積させる（堆積する方法として
は、例えば、蒸着法やスパッタ法などの真空成膜技術を
用ればよい）。その後、堆積した電極材料を、フォトリ
ソグラフィー・エッチング技術を用いてパターニング
し、（ａ）に示した一対の素子電極（１１０２と１１０
３）を形成する。

【０２００】（２）次に、同図（ｂ）に示すように、導
電性薄膜１１０４を形成する。この導電性薄膜１１０４
を形成するにあたっては、まず前記（ａ）の基板に有機
金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜
を成膜した後、フォトリソグラフィー・エッチングによ
り所定の形状にパターニングする。ここで、有機金属溶
液とは、導電性薄膜に用いる微粒子の材料を主要元素と
する有機金属化合物の溶液である（具体的には、本実施
の形態では主要元素としてＰｄを用いた。また、実施の
形態では塗布方法として、ディッピング法を用いたが、
それ以外の例えばスピンナー法やスプレー法を用いても
よい）。

【０２０１】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施の形態で用いた有機金属溶液の
塗布による方法以外の、例えば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。

【０２０２】（３）次に、同図（ｃ）に示すように、フ
ォーミング用電源１１１０から素子電極１１０２と１１
０３の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部１１０５を形成する。

【０２０３】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。

【０２０４】この通電方法をより詳しく説明するため
に、図２３に、フォーミング用電源１１１０から印加す
る適宜の電圧波形の一例を示す。微粒子膜で作られた導
電性薄膜をフォーミングする場合にはパルス状の電圧が
好ましく、本実施の形態の場合には同図に示すように、
パルス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的
に印加した。その際、三角波パルスの波高値Ｖｐｆを、
順次昇圧した。また、電子放出部１１０５の形成状況を
モニタするためのモニタパルスＰｍを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計１
１１１で計測した。

【０２０５】本実施の形態においては、例えば１０のマ
イナス５乗［torr］程度の真空雰囲気下において、例え
ばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０
［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．１
［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加す
るたびに１回の割りで、モニタパルスＰｍを挿入した。
フォーミング処理に悪影響を及ぼすことがないように、
モニタパルスの電圧Ｖｐｍは０．１［Ｖ］に設定した。
そして、素子電極１１０２と１１０３の間の電気抵抗が
１×１０の６乗［オーム］になった段階、すなわちモニ
タパルス印加時に電流計１１１１で計測される電流が１
×１０のマイナス７乗［Ａ］以下になった段階で、フォ
ーミング処理にかかわる通電を終了した。

【０２０６】なお、上記の方法は、本実施の形態の表面
伝導型放出素子に関する好ましい方法であり、例えば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。

【０２０７】（４）次に、図２２（ｄ）に示すように、
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。この通電活性化処理とは、
前記通電フォーミング処理により形成された電子放出部
１１０５に適宜の条件で通電を行って、その近傍に炭素
もしくは炭素化合物を堆積せしめる処理のことである。
（図においては、炭素もしくは炭素化合物よりなる堆積
物を部材１１１３として模式的に示した）。なお、通電
活性化処理を行うことにより、行う前と比較して、同じ
印加電圧における放出電流を典型的には１００倍以上に
増加させることができる。

【０２０８】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［torr］の範囲内の真空雰囲気中で、
電圧パルスを定期的に印加することにより、真空雰囲気
中に存在する有機化合物を起源とする炭素もしくは炭素
化合物を堆積させる。堆積物１１１３は、単結晶グラフ
ァイト、多結晶グラファイト、非晶質カーボン、のいず
れかか、もしくはその混合物であり、膜厚は５００［オ
ングストローム］以下、より好ましくは３００［オング
ストローム］以下である。

【０２０９】通電方法をより詳しく説明するために、図
２４（ａ）に、活性化用電源１１１２から印加する適宜
の電圧波形の一例を示す。本実施の形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には，矩形波の電圧Ｖａｃは１４
［Ｖ］，パルス幅Ｔ３は、１［ミリ秒］，パルス間隔Ｔ
４は１０［ミリ秒］とした。なお、上述の通電条件は、
本実施の形態の表面伝導型放出素子に関する好ましい条
件であり、表面伝導型放出素子の設計を変更した場合に
は、それに応じて条件を適宜変更するのが望ましい。

【０２１０】図２２（ｄ）に示す１１１４は、該表面伝
導型放出素子から放出される放出電流Ｉeを捕捉するた
めのアノード電極で、直流高電圧電源１１１５および電
流計１１１６が接続されている。（なお、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極１１１４
として用いる）。活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉeを計測して通電
活性化処理の進行状況をモニタし、活性化用電源１１１
２の動作を制御する。電流計１１１６で計測された放出
電流Ｉeの一例を図２４（ｂ）に示す。活性化電源１１
１２からパルス電圧を印加しはじめると、時間の経過と
ともに放出電流Ｉeは増加するが、やがて飽和してほと
んど増加しなくなる。このように、放出電流Ｉeがほぼ
飽和した時点で活性化用電源１１１２からの電圧印加を
停止し、通電活性化処理を終了する。

【０２１１】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。

【０２１２】以上のようにして、図２２（ｅ）に示す平
面型の表面伝導型放出素子を製造した。

【０２１３】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。

【０２１４】図２５は、本実施の形態の垂直型の基本構
成を説明するための模式的な断面図であり、図中の１２
０１は基板、１２０２と１２０３は素子電極、１２０６
は段差形成部材、１２０４は微粒子膜を用いた導電性薄
膜、１２０５は通電フォーミング処理により形成した電
子放出部、１２１３は通電活性化処理により形成した薄
膜、である。

【０２１５】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、前記図２１の平面型における素子電極間隔Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設定される。なお、基板１２０１、素子電極１
２０２および１２０３、微粒子膜を用いた導電性薄膜１
２０４、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材１２０６には、例えばＳｉＯ2 のような電気的に絶縁
性の材料を用いる。

【０２１６】次に、垂直型の表面伝導型放出素子の製法
について説明する。図２６（ａ）〜（ｆ）は、製造工程
を説明するための断面図で、各部材の表記は前記図２５
と同一である。

【０２１７】（１）まず、図２６（ａ）に示すように、
基板１２０１上に素子電極１２０３を形成する。

【０２１８】（２）次に、同図（ｂ）に示すように、段
差形成部材を形成するための絶縁層を積層する。絶縁層
は、例えばＳｉＯ2 をスパッタ法で積層すればよいが、
例えば真空蒸着法や印刷法などの他の成膜方法を用いて
もよい。

【０２１９】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。

【０２２０】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、例えばエッチング法を用いて除去し、素子
電極１２０３を露出させる。

【０２２１】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、例えば塗布法などの
成膜技術を用いればよい。

【０２２２】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する（図
２２（ｃ）を用いて説明した平面型の通電フォーミング
処理と同様の処理を行えばよい）。

【０２２３】（７）次に、前記平面型の場合と同じく、
通電活性化処理を行い、電子放出部近傍に炭素もしくは
炭素化合物を堆積させる（図２２（ｄ）を用いて説明し
た平面型の通電活性化処理と同様の処理を行えばよ
い）。

【０２２４】以上のようにして、図２６（ｆ）に示す垂
直型の表面伝導型放出素子を製造した。

【０２２５】（表示装置に用いた表面伝導型放出素子の
特性）以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。

【０２２６】図２７に、本実施の形態の表示装置に用い
た素子の（放出電流Ｉe）対（素子印加電圧Ｖf）特性、
および（素子電流Ｉf）対（素子印加電圧Ｖf）特性の典
型的な例を示す。なお、放出電流Ｉeは素子電流Ｉfに比
べて著しく小さく、同一尺度で図示するのが困難である
うえ、これらの特性は素子の大きさや形状等の設計パラ
メータを変更することにより変化するものであるため、
２本のグラフは各々任意単位で図示した。

【０２２７】表示装置に用いた素子は、放出電流Ｉeに
関して以下に述べる３つの特性を有している。

【０２２８】第一に、ある電圧（これを閾値電圧Ｖthと
呼ぶ）以上の大きさの電圧を素子に印加すると急激に放
出電流Ｉeが増加するが、一方、閾値電圧Ｖth未満の電
圧では放出電流Ｉeはほとんど検出されない。すなわ
ち、放出電流Ｉeに関して、明確な閾値電圧Ｖthを持っ
た非線形素子である。

【０２２９】第二に、放出電流Ｉeは素子に印加する電
圧Ｖfに依存して変化するため、電圧Ｖfで放出電流Ｉe
の大きさを制御できる。

【０２３０】第三に、素子に印加する電圧Ｖfに対して
素子から放出される電流Ｉeの応答速度が速いため、電
圧Ｖfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０２３１】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。例
えば多数の素子を表示画面の画素に対応して設けた表示
装置において、第一の特性を利用すれば、表示画面を順
次走査して表示を行うことが可能である。すなわち、駆
動中の素子には所望の発光輝度に応じて閾値電圧Ｖth以
上の電圧を適宜印加し、非選択状態の素子には閾値電圧
Ｖth未満の電圧を印加する。駆動する素子を順次切り替
えてゆくことにより、表示画面を順次走査して表示を行
うことが可能である。

【０２３２】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０２３３】（多数素子を単純マトリクス配線したマル
チ電子源の構造）次に、上述の表面伝導型放出素子を基
板上に配列して単純マトリクス配線したマルチ電子源の
構造について述べる。

【０２３４】図２８に示すのは、前記図１９の表示パネ
ル１０００に用いたマルチ電子源の平面図である。基板
１００１上には、前記図２１で示したものと同様な表面
伝導型放出素子が配列され、これらの素子は行方向配線
電極１００３と列方向配線電極１００４により単純マト
リクス状に配線されている。行方向配線電極１００３と
列方向配線電極１００４の交差する部分には、電極間に
絶縁層（不図示）が形成されており、電気的な絶縁が保
たれている。

【０２３５】図２８のＡ−Ａ’に沿った断面を図２９に
示す。

【０２３６】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。

【０２３７】図３０は、前記説明の表面伝導型放出素子
を電子源として用いたディスプレイパネルに、例えばテ
レビジョン放送をはじめとする種々の画像情報源より提
供される画像情報を表示できるように構成した多機能表
示装置の一例を示すための図である。図中、１０００は
上述したディスプレイパネル、２１０１はディスプレイ
パネルの駆動回路、２１０２はディスプレイコントロー
ラ、２１０３はマルチプレクサ、２１０４はデコーダ、
２１０５は入出力インターフェース回路、２１０６はＣ
ＰＵ、２１０７は画像生成回路、２１０８および２１０
９および２１１０は画像メモリインターフェース回路、
２１１１は画像入力インターフェース回路、２１１２お
よび２１１３はＴＶ信号受信回路、２１１４は入力部で
ある。なお、本実施の形態の表示装置は、例えばテレビ
ジョン信号のように映像情報と音声情報の両方を含む信
号を受信する場合には、当然映像の表示と同時に音声を
再生するものであるが、本発明の特徴と直接関係しない
音声情報の受信、分離、再生、処理、記憶などに関する
回路やスピーカなどについては説明を省略する。

【０２３８】以下、画像信号の流れに沿って各部の機能
を説明してゆく。

【０２３９】まず、ＴＶ信号受信回路２１１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。受
信するＴＶ信号の方式は特に限られるものではなく、例
えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式など
の諸方式でもよい。また、これらよりさらに多数の走査
線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとす
るいわゆる高品位ＴＶ）は、大面積化や大画素数化に適
した前記ディスプレイパネルの利点を生かすのに好適な
信号源である。ＴＶ信号受信回路２１１３で受信された
ＴＶ信号は、デコーダ２１０４に出力される。ＴＶ信号
受信回路２１１２は、例えば同軸ケーブルや光ファイバ
ーなどのような有線伝送系を用いて伝送されるＴＶ画像
信号を受信するための回路である。前記ＴＶ信号受信回
路２１１３と同様に、受信するＴＶ信号の方式は特に限
られるものではなく、また本回路で受信されたＴＶ信号
もデコーダ２１０４に出力される。

【０２４０】画像入力インターフェース回路２１１１
は、例えばＴＶカメラや画像読み取りスキャナなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ２１０４に出力
される。画像メモリインターフェース回路２１１０は、
ビデオテープレコーダ（以下ＶＴＲと略す）に記憶され
ている画像信号を取り込むための回路で、取り込まれた
画像信号はデコーダ２１０４に出力される。画像メモリ
インターフェース回路２１０９は、ビデオディスクに記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ２１０４に出力される。画像
メモリインターフェース回路２１０８は、いわゆる静止
画ディスクのように、静止画像データを記憶している装
置から画像信号を取り込むための回路で、取り込まれた
静止画像データはデコーダ２１０４に出力される。

【０２４１】また、入出力インターフェース回路２１０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本表示装置の備えるＣＰＵ２１０６と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。

【０２４２】画像生成回路２１０７は、前記入出力イン
ターフェース回路２１０５を介して外部から入力される
画像データや文字・図形情報や、あるいはＣＰＵ２１０
６より出力される画像データや文字・図形情報に基づき
表示用画像データを生成するための回路である。本回路
の内部には、例えば画像データや文字・図形情報を蓄積
するための書き換え可能メモリや、文字コードに対応す
る画像パターンが記憶されている読みだし専用メモリ
や、画像処理を行うためのプロセッサなどをはじめとし
て画像の生成に必要な回路が組み込まれている。本回路
により生成された表示用画像データは、デコーダ２１０
４に出力されるが、場合によっては前記入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークやプリンタ入出力することも可能である。

【０２４３】ＣＰＵ２１０６は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。例えば、マルチプレクサ２１０３に制御信号を
出力し、ディスプレイパネルに表示する画像信号を適宜
選択したり組み合わせたりする。また、その際には表示
する画像信号に応じてディスプレイパネルコントローラ
２１０２に対して制御信号を発生し、画面表示周波数や
走査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。

【０２４４】前記画像生成回路２１０７に対して画像デ
ータや文字・図形情報を直接出力したり、あるいは前記
入出力インターフェース回路２１０５を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。なお、ＣＰＵ２１０６は、むろん
これ以外の目的の作業にも関わるものであっても良い。
例えば、パーソナルコンピュータやワードプロセッサな
どのように、情報を生成したり処理する機能に直接関わ
っても良い。あるいは、前述したように入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協同して行っても良い。

【０２４５】入力部２１１４は、前記ＣＰＵ２１０６に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスのほ
か、ジョイスティック、バーコードリーダー、音声認識
装置など多様な入力機器を用いる事が可能である。

【０２４６】デコーダ２１０４は、前記２１０７ないし
２１１３より入力される種々の画像信号を３原色信号、
または輝度信号とＩ信号、Ｑ信号に逆変換するための回
路である。なお、同図中に点線で示すように、デコーダ
２１０４は内部に画像メモリを備えるのが望ましい。こ
れは、例えばＭＵＳＥ方式をはじめとして、逆変換する
に際して画像メモリを必要とするようなテレビ信号を扱
うためである。また、画像メモリを備えることにより、
静止画の表示が容易になる、あるいは前記画像生成回路
２１０７およびＣＰＵ２１０６と協同して画像の間引
き、補間、拡大、縮小、合成をはじめとする画像処理や
編集が容易に行えるようになるという利点が生まれるか
らである。

【０２４７】マルチプレクサ２１０３は、前記ＣＰＵ２
１０６より入力される制御信号に基づき表示画像を適宜
選択するものである。すなわち、マルチプレクサ２１０
３はデコーダ２１０４から入力される逆変換された画像
信号のうちから所望の画像信号を選択して駆動回路２１
０１に出力する。その場合には、一画面表示時間内で画
像信号を切り替えて選択することにより、いわゆる多画
面テレビのように、一画面を複数の領域に分けて領域に
よって異なる画像を表示することも可能である。

【０２４８】ディスプレイパネルコントローラ２１０２
は、前記ＣＰＵ２１０６より入力される制御信号に基づ
き駆動回路２１０１の動作を制御するための回路であ
る。まず、ディスプレイパネルの基本的な動作にかかわ
るものとして、例えばディスプレイパネルの駆動用電源
（図示せず）の動作シーケンスを制御するための信号を
駆動回路２１０１に対して出力する。また、ディスプレ
イパネルの駆動方法に関わるものとして、例えば画面表
示周波数や走査方法（例えばインターレースかノンイン
ターレースか）を制御するための信号を駆動回路２１０
１に対して出力する。また、場合によっては表示画像の
輝度やコントラストや色調やシャープネスといった画質
の調整に関わる制御信号を駆動回路２１０１に対して出
力する場合もある。

【０２４９】駆動回路２１０１は、ディスプレイパネル
１０００に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ２１０３から入力される画像信
号と、前記ディスプレイパネルコントローラ２１０２よ
り入力される制御信号に基づいて動作するものである。

【０２５０】以上、各部の機能を説明したが、図３０に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル１
０００に表示する事が可能である。すなわち、テレビジ
ョン放送をはじめとする各種の画像信号はデコーダ２１
０４において逆変換された後、マルチプレクサ２１０３
において適宜選択され、駆動回路２１０１に入力され
る。一方、ディスプレイコントローラ２１０２は、表示
する画像信号に応じて駆動回路２１０１の動作を制御す
るための制御信号を発生する。駆動回路２１０１は、上
記画像信号と制御信号に基づいてディスプレイパネル１
０００に駆動信号を印加する。これにより、ディスプレ
イパネル１０００において画像が表示される。これらの
一連の動作は、ＣＰＵ２１０６により統括的に制御され
る。

【０２５１】また、本表示装置においては、前記デコー
ダ２１０４に内蔵する画像メモリや、画像生成回路２１
０７およびＣＰＵ２１０６が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大、縮小、
回転、移動、エッジ強調、間引き、補間、色変換、画像
の縦横比変換などをはじめとする画像処理や、合成、消
去、接続、入れ換え、はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施の形態の説明
では特に触れなかったが、上記画像処理や画像編集と同
様に、音声情報に関しても処理や編集を行うための専用
回路を設けても良い。

【０２５２】したがって本実施の形態の表示装置は、テ
レビジョン放送の表示機器、テレビ会議の端末機器、静
止画像および動画像を扱う画像編集機器、コンピュータ
の端末機器、ワードプロセッサをはじめとする事務用端
末機器、ゲーム機などの機能を一台で兼ね備える事が可
能で、産業用あるいは民生用として極めて応用範囲が広
い。

【０２５３】なお、上記図３０は、表面伝導型放出素子
を電子源とするディスプレイパネルを用いた表示装置の
構成の一例を示したにすぎず、これのみに限定されるも
のではない事は言うまでもない。例えば、図３０の構成
要素のうち使用目的上必要のない機能に関わる回路は省
いても差し支えない。またこれとは逆に、使用目的によ
ってはさらに構成要素を追加しても良い。例えば、本表
示装置をテレビ電話機として応用する場合には、テレビ
カメラ、音声マイク、照明機、モデムを含む送受信回路
などを構成要素に追加するのが好適である。

【０２５４】本表示装置においては、とりわけ表面伝導
型放出素子を電子源とするディスプレイパネルが容易に
薄形化できるため、表示装置全体の奥行きを小さくする
ことが可能である。それに加えて、表面伝導型放出素子
を電子源とするディスプレイパネルは大画面化が容易で
輝度が高く視野角特性にも優れるため、本表示装置は臨
場感あふれ迫力に富んだ画像を視認性良く表示する事が
可能である。

【０２５５】以上説明したように本実施の形態によれ
ば、マトリクス状に配列した複数の表面伝導型放出素子
のそれぞれを、画像信号に応じたパルス幅変調信号によ
り駆動し、その際、駆動波形のパルス波高値が安定する
以前の一階調の増加に対するパルス幅変調信号のパルス
幅の増加時間を、パルス波高値が安定した後の一階調増
加に対するパルス幅変調信号のパルス幅の増加時間より
長くすることにより、低輝度部における発光特性を高め
ることができる。

【０２５６】また、画像信号の一階調の増加に対する輝
度の変動量が、どの階調でもほぼ等しくなるようにパル
ス幅変調の時間を決めることにより、低輝度時の階調性
を良好に保つことができる画像表示装置を最小限のハー
ドウェアの増加で実現するものである。

【０２５７】特に、大きなサイズのマトリクス画像表示
パネルでは、配線が長くなることにより静電容量が大き
くなり、そのため駆動波形の立ち上がりが更に鈍ること
が予想される。その場合に本実施の形態の装置及び方法
によれば、そのような不具合を解消できるという効果が
ある。

【０２５８】以上説明したように各実施の形態によれ
ば、入力画像データに応じた輝度の画像を形成して階調
の再現性を高めた画像形成方法及び装置を提供できる。

【０２５９】また、特に低輝度時の階調性を良好に維持
できるという効果がある。

【０２６０】また、入力した画像データをパルス幅変調
し、その変調した信号に応じて画像データの階調に応じ
た画像を形成できるという効果がある。

【０２６１】

【発明の効果】以上説明したように本発明によれば、画
像信号の変換特性に応じた周波数のクロック信号により
パルス幅変調した信号を出力して画像を表示できるとい
う効果がある。

【０２６２】また本発明によれば、要求される輝度分解
能を持つ画像を最小限の規模のハードウェアにより実現
できるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る画像表示装置の構成
を示すブロック図である。

【図２】本発明の実施の形態１に係る変調信号発生部の
構成を示すブロック図である。

【図３】実施の形態１に係る変調信号発生部における動
作タイミング図である。

【図４】実施の形態１に係るＰＷＭクロック発生器の構
成を示す図である。

【図５】実施の形態１に係るＰＷＭクロック発生器にお
ける動作を示すタイミング図である。

【図６】本発明の実施の形態１の画像表示装置の動作を
示すタイミング図である。

【図７】従来例の表示パネルの駆動信号の波形図であ
る。

【図８】従来の駆動信号における立上がりの遅れに起因
する問題点を説明する図である。

【図９】本実施の形態１に係る入力データ対発光輝度の
関係を示すグラフ図である。

【図１０】素子の駆動時間と発光輝度との関係を示すグ
ラフ図である。

【図１１】本発明の実施の形態２に係るＰＷＭクロック
発生器の構成を示すブロック図である。

【図１２】本実施の形態２に係るＰＷＭクロック発生器
の動作を示すタイミング図である。

【図１３】本実施の形態２に係る入力データと発光輝度
との関係を示すグラフ図である。

【図１４】本発明の実施の形態３に係るＰＷＭクロック
発生器の構成を示すブロック図である。

【図１５】本実施の形態３に係るＲＯＭのデータ構成を
説明する図である。

【図１６】本発明の実施の形態４に係るＰＷＭクロック
発生器の構成を示すブロック図である。

【図１７】変調信号発生部の他の実施の形態の構成を示
すブロック図である。

【図１８】図１７の変調信号発生部の動作タイミングを
示すタイミング図である。

【図１９】本発明の実施の形態に係る画像表示装置の表
示パネルの一部を切り欠いて示した斜視図である。

【図２０】表示パネルのフェースプレートの蛍光体配列
を例示した平面図である。

【図２１】本実施の形態で用いた平面型の表面伝導型放
出素子の平面図（Ａ），断面図（Ｂ）である。

【図２２】本実施の形態の平面型の表面伝導型放出素子
の製造工程を示す図である。

【図２３】本実施の工程における通電フォーミング処理
の際の印加電圧波形を示す図である。

【図２４】本実施の形態の通電活性化処理の際の印加電
圧波形（ａ），放電電流Ｉeの変化（ｂ）を示す図であ
る。

【図２５】本実施の形態で用いた垂直型の表面伝導型放
出素子の断面図である。

【図２６】垂直型の表面伝導型放出素子の製造工程を示
す断面図である。

【図２７】本実施の形態で用いた表面伝導型放出素子の
典型的な特性を示すグラフ図である。

【図２８】本実施の形態で用いたマルチ電子源の基板の
平面図である。

【図２９】本実施の形態で用いたマルチ電子源の基板の
一部断面図である。

【図３０】本発明の実施の形態に係る画像表示装置を用
いた多機能画像表示装置のブロック図である。

【図３１】実施の形態５に係るＰＷＭクロック発生器の
構成を示すブロック図である。

【図３２】本実施の形態５及び６に係るＰＷＭクロック
発生器のＲＯＭデータを説明する図である。

【図３３】本実施の形態５に係る画像表示装置の動作を
示すタイミング図である。

【図３４】本実施の形態５に係る入力データ対輝度出力
特性を示すグラフ図である。

【図３５】実施の形態５にに係る入力データ対輝度誤差
特性を拡大して示すグラフ図である。

【図３６】本実施の形態６に係るＰＷＭクロック発生器
の構成を示すブロック図である。

【図３７】参考の形態１に係るＰＷＭクロック発生器の
構成を示すブロック図である。

【図３８】参考の形態１に係るＰＷＭクロック発生器の
動作を説明する図である。

【図３９】参考の形態１に係る入力データ対輝度出力特
性を示すグラフ図である。

【図４０】参考の形態２に係るＰＷＭクロック発生器の
動作を説明する図である。

【図４１】参考の形態２に係る入力データ対輝度出力特
性を示すグラフ図である。

【図４２】参考の形態２に係る入力データ対輝度誤差特
性を拡大して示すグラフ図である。

【図４３】本発明の実施の形態７に係るＰＷＭクロック
発生器の構成を示すブロック図である。

【図４４】実施の形態８及び９に係るＰＷＭクロック発
生器のＲＯＭデータを説明する図である。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 画像を形成する画像形成デバイスと、 画像信号に応じてパルス幅変調信号を発生するパルス幅
   変調手段とを有しており、 前記パルス幅変調手段は、第１のクロック信号を、前記
   画像信号に応じて計数することによってパルス幅変調信
   号を生成するものであり、前記第１のクロック信号は、
   最低階調に対応する画像信号が入力された時のパルス幅
   変調信号のパルス幅を、最低階調でなく且つ互いに隣接
   する階調それぞれに対応するパルス幅変調信号のパルス
   幅の差よりも長くする出力パターンを有することを特徴
   とする画像形成装置。
2. 【請求項２】 画像を形成する画像形成デバイスと、 画像信号に応じてパルス幅変調信号を発生するパルス幅
   変調手段とを有しており、 前記パルス幅変調手段は、第１のクロック信号を、前記
   画像信号に応じて計数することによってパルス幅変調信
   号を生成するものであり、前記第１のクロック信号は、
   最低階調に対応する画像信号が入力された時のパルス幅
   変調信号のパルス幅を長くする出力パターンを有してお
   り、前記画像形成デバイスに供給される前記パルス幅変
   調信号波形のなまりが補償されていることを特徴とする
   画像形成装置。
3. 【請求項３】 前記出力パターンは、更に、入力される
   画像信号のガンマ補正の状態を解除もしくは緩和するた
   めのパターンを有している請求項１又は２に記載の画像
   形成装置。