JPH11289472A

JPH11289472A - 画像処理方法及び装置と画像表示装置

Info

Publication number: JPH11289472A
Application number: JP10088966A
Authority: JP
Inventors: Naoto Abe; 直人阿部
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-04-01
Filing date: 1998-04-01
Publication date: 1999-10-19

Abstract

(57)【要約】【課題】再生される画像の輝度分解能で画像信号を補
正する。【解決手段】入力した画像信号をＲＯＭ４１，４２の
アドレスとして入力し、これらＲＯＭ４１，４２から出
力される補正データを変換テーブル制御器４３により、
各フレーム毎に切り換えて出力する。これらＲＯＭ４
１，４２のそれぞれは、同じアドレスのデータの平均値
が，例えばＢＴＡ，ＳＡＭＰＬＥ１１２５／６０スタジ
オ規格に従って計算した計算値に略等しくなるような補
正データを記憶しており、これらＲＯＭ４１，４２に記
憶された補正データは、画像表示においてパルス幅変調
されたパルス幅の最小分解能となるように設定されてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像信号を入力し
て処理する画像処理方法及び装置と画像表示装置に関す
るものである。

【０００２】

【従来の技術】テレビジョン信号などのカラー画像信号
を入力し、ＣＲＴや液晶等のカラー表示パネルに表示す
る装置が知られている。このような装置では、入力した
アナログ画像信号をＡ／Ｄ変換し、そのＡ／Ｄ変換され
たデジタル信号をガンマ補正して出力している。このよ
うなガンマ補正回路としては、デジタル画像信号をアド
レスとして入力し、そのアドレスに記憶されているガン
マ補正データを読み出して出力するガンマ補正用ＬＵＴ
（Look Up Table）が一般的である。

【０００３】このような従来のガンマ補正テーブルＬＵ
Ｔの一例を図３５（ａ）（ｂ）に示す。ここでは補正テ
ーブルの入出力を８ビット幅としている。図３５（ａ）
は入力側（アドレス）とそれに対する出力（補正デー
タ）との関係を示している。例えば低輝度の階調レベル
では、入力「００Ｈ」（Ｈは１６進数を示す）に対して
出力が「００Ｈ」、中間調レベルでは入力「ＡＡＨ」に
対して出力が「５５Ｈ」、高輝度の階調のレベルでは、
入力「ＦＦＨ」に対して出力が「ＦＦＨ」となってい
る。

【０００４】こうして変換されるガンマ補正特性は図３
５（ｂ）のようになる。

【０００５】

【発明が解決しようとする課題】このような補正によ
り、本来の目的である色信号の制御は良好に行なえた
が、上述したような８ビット幅の補正テーブルの場合、
ガンマ補正の計算値がディジタルデータの最小分解能以
下には存在せず、その間のデータは必要に応じて出力デ
ータを補間したり、或は四捨五入等を行って求めてい
た。そのため階調性（輝度分解能）が損なわれ画質劣化
が生じていた。これはガンマ補正の場合に限らず、コン
トラストの変換等を行なう場合も同様な問題となってい
た。

【０００６】本発明は上記従来例に鑑みてなされたもの
で、所望の輝度分解能で画像信号を補正する画像処理方
法及び装置と画像表示装置を提供することを目的とす
る。

【０００７】また本発明の目的は、画像信号の階調性を
損なうことなく良好な画像を再生できる画像処理方法及
び装置と画像表示装置を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に本発明の画像処理装置は以下のような構成を備える。
即ち、画像信号を入力して処理する画像処理装置であっ
て、画像信号に対応して補正データを記憶する複数の記
憶手段と、入力した画像信号に対応して前記複数の記憶
手段のそれぞれから出力される補正データを選択する選
択手段と、前記選択手段により選択された補正データを
前記入力した画像信号の処理データとして出力する手段
とを有することを特徴とする。

【０００９】また上記目的を達成するために本発明の画
像処理方法は以下のような工程を備える。即ち、画像信
号を入力して処理する画像処理方法であって、入力した
画像信号に対応して、複数の補正データを記憶する複数
のメモリのそれぞれから出力される補正データを選択す
る選択工程と、前記選択工程で選択された補正データを
前記入力した画像信号の処理データとして出力する工程
とを有することを特徴とする。

【００１０】上記目的を達成するために本発明の画像表
示装置は以下のような構成を備える。即ち、画像信号を
入力して表示する画像表示装置であって、画像信号を入
力する入力手段と、前記入力手段により入力した画像信
号に対応して補正データを記憶する複数のメモリを備
え、前記複数のメモリのそれぞれから出力される補正デ
ータを選択して前記入力した画像信号を補正する補正手
段と、前記補正手段により補正された画像信号に基づい
て表示信号を生成する表示信号生成手段と、前記表示信
号生成手段により生成された表示信号に基づいて表示器
を駆動して画像を表示する表示制御手段とを有すること
を特徴とする。

【００１１】

【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。尚、この実施の
形態では、画像を表示する表示装置の例で説明するが、
本発明はこれに限定されるものでなく、入力した画像信
号に対してガンマ補正或は輝度補正などを行う画像処理
装置にも適用できる。また、本実施の形態に係る画像表
示装置に使用するマトリクス型の表示パネルは、基板上
に多数の電子源例えば冷陰極素子を配列したマルチ電子
源と、このマルチ電子源から放出される電子の照射によ
り発光して画像を表示する画像形成部材を、この基板に
対向させてフェースプレートに配設し、これら基板及び
フェースプレート等を薄型の真空容器内に収容して構成
されている。ここで冷陰極素子は、例えばフォトリソグ
ラフィー・エッチングのような製造技術を用いることに
より、基板上に正確に位置決めして形成できるため微小
な間隔で多数個を配列することが可能である。しかも、
従来からＣＲＴ等で用いられてきた熱陰極と比較する
と、陰極自身や周辺部が比較的低温な状態で駆動できる
ため、より微細な配列ピッチのマルチ電子源を実現でき
る。尚、このマトリクス型表示パネルの構成と製造法に
ついては後述する。

【００１２】以下、本発明の実施の実施の形態について
図面を参照して説明する。

【００１３】［実施の形態１］図１は、本発明の実施の
形態１の画像表示装置の構成を示すブロック図である。

【００１４】図１において、１は表示パネルで、基板上
に多数の電子源、例えば冷陰極素子を配列してなるマル
チ電子源を薄型の真空容器内に収容したマトリクス型の
表示パネルで、図１に示す様に、例えば水平方向に４８
０素子、即ち、１６０画素（ＲＧＢ）×３分の電子放出
素子が配置され、例えば、垂直方向には２４０素子（８
０画素分）が配置されている。本実施の形態では、表示
パネル１の素子数は４８０素子×２４０素子としている
が本発明はこれに限定されるものでなく、必要に応じて
用途により決定される。この表示パネル１の発光体（蛍
光体）は、ＲＧＢストライプ状に配列されている。２ａ
〜２ｃはアナログディジタル変換器（Ａ／Ｄコンバー
タ）であり、不図示のデコーダにより例えばＮＴＳＣ信
号からＲＧＢ信号にデコードされたアナログＲＧＢコン
ポーネント信号を入力し、例えば各々８ビット幅のディ
ジタルＲＧＢ信号に変換する。３ａはデータ並び替え部
で、Ａ／Ｄコンバータ２ａ〜２ｃにより変換された、或
は外部のコンピュータ機器等から入力されたデジタルＲ
ＧＢ信号（信号Ｓ１）を入力し、表示パネル１の表示画
素の配列に合わせて、その入力したディジタルデータを
並べ替えて出力（信号Ｓ２）している。４は輝度データ
変換器で、データ並べ替え部３から入力したディジタル
データを所望の輝度特性に変換する変換テーブルを備え
ており、例えばガンマ変換などを行なう。５はシフトレ
ジスタで、輝度データ変換器４から出力されるシリアル
データをシフトクロック（ＳＣＬＫ）に同期して順次シ
フト入力し、表示パネル１のそれぞれの素子に対応した
ディジタルデータ（ＸＤ１〜ＸＤ４８０）を形成する。
６は変調信号発生部で、シフトレジスタ５から入力され
る１列分のディジタル画像データの値に応じたパルス幅
の信号を出力する。７は水平駆動ドライバで、変調信号
発生部６から出力されるパルス幅出力に応じて、表示パ
ネル１の変調信号線（列配線）を駆動する（駆動信号Ｘ
１〜Ｘ４８０とする）。尚、この表示パネル１における
発光輝度は、各素子の駆動信号のパルス幅にほぼ比例し
たものとなっている。

【００１５】８は走査シフトレジスタで、入力した画像
信号の水平走査同期信号（ＨＤ）を入力し、入力画像の
走査線に対応する表示パネル１の走査配線を順次走査す
るデータを出力する。９は走査信号駆動ドライバで、走
査シフトレジスタ８の出力に従って表示パネル１の走査
配線（行配線）を順次駆動する。１０はタイミング制御
部で、入力した画像信号に同期信号（ｓｙｎｃ）やデー
タサンプリングクロック（ＤＣＬＫ）を入力し、前述の
各部に所望のタイミングの制御信号を出力している。

【００１６】図２は、本実施の形態の変調信号発生部６
の１つの画像データ（ＲＧＢのいずれか）のための回路
構成を示すブロック図である。

【００１７】図２において、６１はダウンカウンタであ
り、シフトレジスタ５から出力される各ディジタルデー
タ（ＸＤ１〜ＸＤ４８０のいずれか）をロード信号（Ｌ
ｄ）のタイミングでロードし、クロック（ＰＣＬＫ）を
入力する度のその値を−１（ダウンカウント）する。Ｐ
ＷＭ出力は、このダウンカウンタ６１の出力として出力
される。即ち、このＰＷＮ出力は、ダウンカウンタ６１
に画像データがセットされた時点でハイレベルになり、
ボロー(Borrow)が出力された時点でロウレベルになる。
これにより「ロードされた画像データ×「クロック（Ｐ
ＣＬＫ）周期」で決まるパルス幅の信号が出力される。

【００１８】図３は、この変調信号発生部６の動作タイ
ミングを示す図である。この図３では、シフトレジスタ
６から出力された画像データの値が「ｐ」の場合の例を
示している。

【００１９】図４は、本実施の形態１の輝度データ変換
器４の構成を示すブロック図である。

【００２０】図４において、４１，４２のそれぞれは変
換テーブル（ＲＯＭ）であり、それぞれ輝度変換テーブ
ルが記憶されている。４３は変換テーブル制御器で、フ
リップフロップ４４、セレクタ４５を有している。フリ
ップフロップ４４は、垂直同期信号（ＶＤ）をクロック
として入力し、フィールド（或いはフレーム）毎にその
出力を反転させる。セレクタ４５は、フリップフロップ
４４の出力に応じて、２種類の変換テーブル（ＲＯＭ４
１，ＲＯＭ４２）のいずれかの出力を選択する。

【００２１】図５は、実施の形態１の変換テーブル制御
器４３の動作を説明する図である。この図から分かるよ
うに、フィールド番号「０」（偶数フィールド）ではＲ
ＯＭ４１が選択され、フィールド番号「１」（奇数フィ
ールド）ではＲＯＭ４２が選択されている。

【００２２】図６は、本実施の形態１の変換テーブル、
即ち、変換テーブル（ＲＯＭ４１，ＲＯＭ４２）におけ
る、アドレス対データの関係を示す図である。

【００２３】図６おいて、入力側は変換テーブル（ＲＯ
Ｍ４１，ＲＯＭ４２）のアドレスとして入力される値を
示し、出力側は各ＲＯＭに記憶されている値（入力アド
レスに対するＲＯＭのデータ出力）を示している。

【００２４】図７は本実施の形態１に係る画像表示装置
における動作タイミングを示すタイミング図である。以
下、上述の図面を参照して本実施の形態１における動作
を説明する。

【００２５】図１において、不図示のデコーダにより、
例えばＮＴＳＣ信号からＲＧＢ信号にデコードされたア
ナログＲＧＢコンポーネント信号を、Ａ／Ｄコンバータ
２ａ〜２ｃにより、各々例えば８ビット幅のディジタル
ＲＧＢ信号に変換する。尚、このデジタル信号は前述の
様に外部のコンピュータ機器などから入力されても良
い。こうしてデータ並び替え部３は、Ａ／Ｄコンバータ
２ａ〜２ｃ或はコンピュータ等からデジタルＲＧＢ信号
（Ｓ１）を入力する。この際、１走査ライン（１Ｈ）の
画素データの数は、表示パネル１の変調信号線側の画素
数（水平方向の画素数）で決めると処理が簡単になる。
本実施の形態１の場合、表示パネル１の変調信号線側の
画素数は前述のように「１６０」としている。Ａ／Ｄコ
ンバータ２ａ〜２ｃ、またはコンピュータ等からのデジ
タルＲＧＢ信号（Ｓ１）は、不図示のデータサンプリン
グクロック（ＤＣＬＫ）と同期してデータ並び替え部３
に入力される。

【００２６】図７において、ＶＤは垂直同期信号で、最
初のＶＤ信号によりＲＯＭ４１の出力が選択される。Da
taはアナログ入力画像信号を示し、ＨＤはこのアナログ
画像信号の水平同期信号を示している。またＹ１，Ｙ
２，…信号は、この水平同期信号に同期して出力され
る、表示パネル１の走査信号（ロウツルー）を示してい
る。

【００２７】データ並び替え部３の入力信号（Ｓ１）
は、ＲＧＢパラレル信号を、データサンプリングクロッ
ク（ＤＣＬＫ）の３倍の周波数のクロックである不図示
のシフトクロック（ＳＣＬＫ）のタイミングで切り替え
られ、表示パネル１のＲＧＢ画素配列に従って順次出力
される（Data-1,Data-2,…，Data-160）。データ並び替
え部３の出力信号（Ｓ２）は輝度データ変換器４に入力
されて、各フィールド毎に画像処理が施される。図４に
示す様に輝度データ変換器４は、予め２種類の所望のデ
ータが記憶されている変換テーブル（ＲＯＭ４１，ＲＯ
Ｍ４２）によりデータ並び替え部３の出力信号（Ｓ２）
を順次変換する。フリップフロップ４４は、垂直同期信
号（ＶＤ）をクロックとして入力し、フィールド（或い
はフレーム）毎にその出力を反転させる、フリップフロ
ップ４４の出力はセレクタ４５を制御し、図５に従って
２種類の変換テーブル（ＲＯＭ４１，ＲＯＭ４２）の出
力を選択する。これら２種類の変換テーブル（ＲＯＭ４
１，ＲＯＭ４２）に記憶されている変換データは、輝度
変換の一例としてガンマ変換用のデータである。ここで
のガンマ変換特性として、例えば、ＢＴＡ，ＳＭＰＴＥ
１１２５／６０スタジオ規格を用いて説明する。この規
格では、Ｌ＝［（Ｖ＋0.1115）／1.1115］＾（１／0.45）：Ｖ≧0.0923 Ｌ＝Ｖ／4.0：Ｖ＜0.0923 … 式（１）尚、ここで、「＾」はべき乗を意味している。またＬ：
出力輝度、Ｖ：入力データである。

【００２８】図６において、入力側が上記式（１）の入
力データＶに該当している。本実施の形態１の表示パネ
ル１は、入力した画像信号のパルス幅と発光輝度とがほ
ぼ比例しているので、変換テーブルにより入力値を出力
輝度Ｌに比例させることにより、入力画像信号のガンマ
変換が実現できる。上記式（１）に基づくパルス幅の計
算値を図６の計算値の欄に示している。図６の計算値は
式（１）からも明らかのように、変調信号発生部６のパ
ルス幅の最小分解能以下の分解能を有している（図６の
計算値における小数点以下に対応）。そのため２種類の
変換テーブル（ＲＯＭ４１，ＲＯＭ４２）はそれぞれ同
一の入力に対して２種類の変換テーブル（ＲＯＭ４１，
ＲＯＭ４２）の出力の差が変調信号発生部６のパルス幅
の最小分解能（即ち、同一入力の時ＲＯＭ４１，４２の
出力の差が「１」）になるように決める。このような決
め方により２種類の変換テーブル（ＲＯＭ４１，ＲＯＭ
４２）に記憶されるデータを図６の様に決定した。

【００２９】輝度データ変換器４の出力信号Ｓ３はシフ
トレジスタ５に送られ、シフトクロック（ＳＣＬＫ）に
同期してシリアルデータを順次シフト転送し、表示パネ
ル１のそれぞれの素子に対応したディジタルデータ（Ｘ
Ｄ１〜ＸＤ４８０）を走査信号時間（水平走査時間）単
位で出力する。これらデータＸＤ１〜ＸＤ４８０は変調
信号発生部６に入力され、前述したように、表示パネル
１の各素子に対応するディジタルデータに応じたパルス
幅の信号に変換される。即ち、変調信号発生部６は、
「データ（入力値）」×「クロック（ＰＣＬＫ）周
期）」で決まるパルス幅の信号を出力する。水平駆動ド
ライバ７は、例えば＋Ｖｄｄ（例えば＋８Ｖ）の電圧
（Ｘ１〜Ｘ４８０）で、変調信号発生部６の出力で決ま
るパルス幅で表示パネル１の変調信号線（列配線）を駆
動する。

【００３０】図７において、Ｌｄは変調信号発生部６の
各ダウンカウンタ６１へのロード信号を示し、ＰＣＬＫ
は時間を計数するためのクロックを示し、Ｘ１〜Ｘ３，
…は信号Ｓ３の値(R-0,G-0,B-0,…）に対応したパルス
幅の信号を示している。

【００３１】一方、走査シフトレジスタ８は、水平走査
同期信号（ＨＤ）をシフトクロックとし、入力画像が送
られてくるディジタルデータに対応する表示パネル１の
走査配線を順次走査するデータを作る。そして走査シフ
トレジスタ８により選択された走査線の電圧が駆動電圧
（−Ｖｓｓ：例えば−８Ｖ）になるように切り換えてい
る。ここでは例えば図１の走査駆動ドライバ９で示すよ
うに、トランジスタスイッチング回路等で構成された４
８０個のスイッチ回路を有し、各スイッチ回路は走査シ
フトレジスタ８の出力に応じて、対応する走査線を駆動
電圧に接続するかどうか決定して各走査線への印加電圧
を決定している。

【００３２】ここで表示パネル１において、（＋Ｖｄ
ｄ）または（−Ｖｓｓ）のみが印加される素子は、図３
１を参照して後述するように、素子の特性から発光に寄
与しない。これに対し、（＋Ｖｄｄ）と（−Ｖｓｓ）が
同時に印加された素子、即ち、電位差（＋Ｖｄｄ）−
（−Ｖｓｓ）なる電圧が印加された素子は、その輝度に
比例した時間（パルス幅）だけ電圧が印加されるため、
その素子からは入力した画像データの値（輝度）に応じ
た電子が放出され、階調のある画像データが再生される
ことになる。このようにして順次行配線が走査され、そ
の走査線に対応する画像データに対応するパルス信号が
列配線に入力されることにより、表示パネル１に階調画
像が表示される。

【００３３】その結果、表示パネル１に良好な階調性で
画像が表示できた。尚、静止画の場合は特にフィールド
毎に変換テーブル（ＲＯＭ４１，４２）が切り換えられ
るのでフリッカーノイズが出ることが懸念されるが、実
際には、２種類の変換テーブル（ＲＯＭ４１，４２）は
それぞれ同一の入力に対してその平均値が図６の計算値
にほぼ等しく、特に入力に対して出力の差が変調信号発
生部６のパルス幅の最小分解能になるように決めてある
ので、フリッカーノイズが目立たなく、良好な階調性を
再現できた。

【００３４】［実施の形態２］次に本発明の実施の形態
２について説明する。この実施の形態２と前述の実施の
形態１との相違は、輝度データ変換器４の構成が異なる
だけで他の構成要素については同じであるので、それら
の説明を省略する。

【００３５】図８は、本実施の形態２における輝度デー
タ変換器４の構成を示すブロック図であり、図８におい
て、４１，４２はそれぞれ変換テーブル（ＲＯＭ４１，
４２）であり、それぞれ前述の実施の形態１と同じ輝度
変換テーブルが記憶されている。４３ａは変換テーブル
制御器であり、以下の要素を備えている。４４ａ，４４
ｂはフリップフロップである。フリップフロップ４４ａ
は垂直同期信号（ＶＤ）をクロックとし、フィールド
（或いはフレーム）毎にその出力を反転させる。フリッ
プフロップ４４ｂはデータサンプリングクロック（ＤＣ
ＬＫ）をクロックとして入力し、水平方向の１画素毎に
その出力を反転させる。４６は排他的論理和回路であ
る。４７はセレクタであり、排他的論理和回路４６の出
力によって２種類の変換テーブル（ＲＯＭ４１，ＲＯＭ
４２）の内のいずれかの出力を選択する。

【００３６】図９は、実施の形態２の変換テーブル制御
器４３ａの動作を示す図で、ここではフィールド番号が
偶数「０」のときは、水平方向の画素毎にＲＯＭ４１、
ＲＯＭ４２の順に変換テーブルが選択され、フィールド
番号が奇数「１」のときは、水平方向の画素毎にＲＯＭ
４２、ＲＯＭ４１の順に変換テーブルが選択されてい
る。図１０は、本発明の実施の形態２の画像表示装置に
おける動作タイミングを示すタイミング図である。この
図１０と前述の図７との大きな相違点は、ＲＯＭ４１，
４２の切換えが各画素毎に行われている点が異なってい
る。

【００３７】以上の構成において、データ並び替え部３
からの出力信号（Ｓ２）は輝度データ変換器４に入力さ
れる。図８に示す様に、輝度データ変換器４は、前述の
実施の形態１と同様に、予め２種類のデータが記憶され
ている変換テーブル（ＲＯＭ４１，ＲＯＭ４２）によ
り、データ並び替え部３からの信号（Ｓ２）を順次変換
する。一方、フリップフロップ４４ａは垂直同期信号
（ＶＤ）をクロックとして入力し、フィールド（或いは
フレーム）毎に出力（フィールド番号と呼ぶ）を反転さ
せる。フリップフロップ４４ｂは、データサンプリング
クロック（ＤＣＬＫ）をクロックとして入力し、水平方
向の１画素毎に出力（データ番号と呼ぶ）を反転させ
る。フリップフロップ４４ａ、フィールド番号及びデー
タ番号は、排他的論理和回路４６に入力され、図９に示
す様にフィールド番号及びデータ番号が同じ場合には変
換テーブル（ＲＯＭ４１）の出力を、フィールド番号及
びデータ番号が異なる場合には変換テーブル（ＲＯＭ４
２）の出力を、セレクタ４５が選択するための制御信号
を作る。セレクタ４５は、図９に示す様に、フィールド
番号及びデータ番号に従って２種類の変換テーブル（Ｒ
ＯＭ４１，ＲＯＭ４２）のいずれかを選択する。

【００３８】ここでは実施の形態１と同様に、表示パネ
ル１に良好な階調性で画像表示できた。また前述の実施
の形態１と同様に、静止画の場合にフィールド毎及び画
素毎に変換テーブルが切り変わるのでフリッカーノイズ
が出ることが懸念されるが、実際には２種類の変換テー
ブル（ＲＯＭ４１，ＲＯＭ４２）はそれぞれ同一の入力
に対して平均値が図６の計算値にほぼ等しく、入力に対
して出力の差が変調信号発生部６のパルス幅の最小分解
能になるように決めてあるので、フリッカーノイズが目
立たなく、しかも良好な階調性を実現できた。更に前述
の実施の形態１に比べ、２種類の変換テーブル（ＲＯＭ
４１，ＲＯＭ４２）の出力の切り替えを時間軸方向と空
間方向（水平方向）で併用したので、更にフリッカーノ
イズが目立たなく、良好な階調性を実現できた。

【００３９】［実施の形態３］次に本発明の実施の形態
３について説明する。この実施の形態３と前述の実施の
形態１との違いは、輝度データ変換器４の構成が異なる
だけで他の構成要素については同じであるので、それら
の説明を省略する。

【００４０】図１１は、本発明の実施の形態３における
輝度データ変換器４の構成を示すブロック図である。

【００４１】図１１において、５１〜５４のそれぞれは
変換テーブル（ＲＯＭ５１，ＲＯＭ５２，ＲＯＭ５３，
ＲＯＭ５４）を示している。５５は変換テーブル制御器
で下記の構成を備えている。５７，５８のそれぞれは２
ビットのカウンタである。カウンタ５７は垂直同期信号
（ＶＤ）をクロックとし、フィールド（或いはフレー
ム）毎にカウント値を＋１している。カウンタ５８はデ
ータサンプリングクロック（ＤＣＬＫ）をクロックとし
て入力し、水平方向の１画素毎にカウント値を＋１して
いる。５９は２ビット長の加算器である。５６はセレク
タであり、加算器５９の出力値に応じて、４種類の変換
テーブル（ＲＯＭ５１，ＲＯＭ５２，ＲＯＭ５３，ＲＯ
Ｍ５４）のいずれかの出力を選択している。

【００４２】図１２は、本実施の形態３の変換テーブル
制御器５５の動作を説明する図で、図１３は、本実施の
形態３の変換テーブルの内容、即ち、変換テーブル（Ｒ
ＯＭ５１，ＲＯＭ５２，ＲＯＭ５３，ＲＯＭ５４）のそ
れぞれにおけるアドレス対データの関係を示す図であ
る。この図において、入力側は変換テーブル（ＲＯＭ５
１〜５４）のそれぞれの入力アドレス、出力側は変換テ
ーブル（ＲＯＭ５１，ＲＯＭ５２，ＲＯＭ５３，ＲＯＭ
５４）のそれぞれに記憶されている値（即ち、入力アド
レスに対するＲＯＭのデータ出力）を表している。

【００４３】次に本実施の形態３における動作を説明す
る。

【００４４】データ並び替え部３からの信号（Ｓ２）は
輝度データ変換器４に入力される。図１１に示す様に、
輝度データ変換器４は、４種類の変換データが記憶され
ている変換テーブル（ＲＯＭ５１〜５４）を有してお
り、これらＲＯＭを使用してデータ並び替え部３の出力
信号（Ｓ２）を順次変換する。一方、カウンタ４７は、
垂直同期信号（ＶＤ）をクロックとして入力し、各フィ
ールド（或いはフレーム）毎にカウント値を＋１してい
る（この出力をフィールド番号と呼ぶ）。またカウンタ
５８はデータサンプリングクロック（ＤＣＬＫ）をクロ
ックとして入力し、水平方向の１画素毎にカウント値を
＋１している（この出力をデータ番号と呼ぶ）。これら
フィールド番号及びデータ番号は加算器５９に入力さ
れ、図１２に示す様にフィールド番号及びデータ番号に
対応して、４種類の変換テーブル（ＲＯＭ５１，ＲＯＭ
５２，ＲＯＭ５３，ＲＯＭ５４）のいずれかの出力を選
択している。実際にはカウンタ５７，５８の出力（フィ
ールド番号、データ番号）を加算し、その加算結果の下
位２ビットをデコードし、そのデコードした値に基づい
てセレクタ５６の切り換えを制御している。即ち、セレ
クタ５６は、加算器５９の下位２ビット出力が「０」の
場合はＲＯＭ５１の出力を、「１」の場合にはＲＯＭ５
２の出力を、「２」の場合はＲＯＭ５３の出力を、
「３」の場合はＲＯＭ５４の出力を選択する。

【００４５】これら４種類の変換テーブル（ＲＯＭ５
１，ＲＯＭ５２，ＲＯＭ５３，ＲＯＭ５４）のデータ
は、ここでは前述の実施の形態と同様にガンマ変換要の
データとして説明する。

【００４６】図１３は、これらＲＯＭのデータの内容を
示す図である。

【００４７】ここでは前述の実施の形態１と同様に、変
換テーブル（ＲＯＭ５１，ＲＯＭ５２，ＲＯＭ５３，Ｒ
ＯＭ５４）に記憶するデータを決定した。即ち、４種類
の変換テーブル（ＲＯＭ５１，ＲＯＭ５２，ＲＯＭ５
３，ＲＯＭ５４）はそれぞれ同一の入力に対して、４種
類の変換テーブル（ＲＯＭ５１，ＲＯＭ５２，ＲＯＭ５
３，ＲＯＭ５４）の出力の平均値が図１３の計算値にほ
ぼ等しく、それぞれの入力に対して、４種類の変換テー
ブル（ＲＯＭ５１，ＲＯＭ５２，ＲＯＭ５３，ＲＯＭ５
４）の出力の差が変調信号発生部６のパルス幅の最小分
解能（即ち、同一入力データに対するＲＯＭの出力デー
タの差が「１」）になるように決めた。

【００４８】この実施の形態３では前述の実施の形態と
同様に、良好な階調性で表示パネル１に画像表示でき
た。また前述の実施の形態と同様に、静止画の場合にフ
ィールド毎及び画素毎に変換テーブルが切り変わるので
フリッカーノイズが出ることが懸念されるが、実際には
４種類の変換テーブル（ＲＯＭ５１〜５４）はそれぞれ
同一の入力に対して平均値が図１３の計算値にほぼ等し
く、入力に対して出力の差が変調信号発生部６のパルス
幅の最小分解能になるように決めてあるので、フリッカ
ーノイズが目立たなく良好な階調性を実現できた。さら
に前述の実施の形態１に比べ、４種類の変換テーブル
（ＲＯＭ５１〜５４）の出力の切り替えを時間軸方向と
空間方向（水平方向）で併用したので、更にフリッカー
ノイズが目立つことなく良好な階調性を実現できた。ま
た前述の実施の形態２に比べ、４種類の変換テーブルを
用いたので、更に良好な階調性を実現できた。

【００４９】［実施の形態４］図１４は、この実施の形
態４に係る変換テーブル５１〜５４の内容を示す図であ
る。尚、この実施の形態４に係る画像表示装置の他の構
成は前述の構成と同様であるので、ここではその説明を
省略する。

【００５０】図１４において、入力側は変換テーブル
（ＲＯＭ５１〜５４）の入力アドレスを示し、出力側は
変換テーブル（ＲＯＭ５１〜５４）のそれぞれに記憶さ
れている変換データ値（即ち、入力アドレスに対するＲ
ＯＭ５１〜５４のそれぞれのデータ出力）を意味する。

【００５１】前述の実施の形態３と同様に本実施の形態
４においても、良好な階調性で表示パネル１に画像を表
示することができた。この実施の形態４の変換テーブル
の値と前述の実施の形態３の値との相違点は、図１４か
ら明らかなように、例えば入力値「０２Ｈ」（Ｈは１６
進数を示す）の時、ＲＯＭ５１の出力は「０１Ｈ」、Ｒ
ＯＭ５２の出力は「００Ｈ」、ＲＯＭ５３の出力は「０
１Ｈ」、ＲＯＭ５４の出力は「００Ｈ」とした点であ
る。即ち、計算値の小数点以下第１位の値が「５」の場
合に、変換テーブルの切り替えが時間軸が短く、かつ空
間方向（水平方向）に細かくなるように決定する。この
ように本実施の形態４の様に、４つの変換テーブルを使
用する場合には、小数点以下の値が「０．５」の場合
に、変換テーブル５１〜５４の出力が交互に同じ値にな
るようにする。

【００５２】このような変換テーブルを使用することに
よって、前述の実施の形態３に比べ変換テーブルの切り
替えが時間軸方向で高い周波数になり、更に空間方向
（水平方向）でも高い空間周波数成分になるので、より
フリッカーノイズが目立たなく良好な階調性を実現でき
た。

【００５３】［実施の形態５］図１５は、本実施の形態
５に係る輝度データ変換器４の構成を示すブロック図で
ある。尚、この実施の形態５に係る画像表示装置の他の
構成は前述の構成と同様であるので、ここではその説明
を省略する。

【００５４】カウンタ５７は、垂直同期信号（ＶＤ）を
クロックとして入力し、フィールド（或いはフレーム）
毎にカウント値を＋１している。カウンタ５８は水平同
期信号（ＨＤ）をクロックとして入力し、垂直方向の１
画素毎（１走査ライン毎）にカウント値を＋１してい
る。５９は２ビット長の加算器である。５６はセレクタ
であり、加算器５９の出力に応じて４種類の変換テーブ
ル（ＲＯＭ５１，ＲＯＭ５２，ＲＯＭ５３，ＲＯＭ５
４）のいずれかの出力を選択して出力している。

【００５５】図１６は、本実施の形態５の変換テーブル
制御器６２の動作を説明するための図である。この実施
の形態５の変換テーブル（ＲＯＭ５１，ＲＯＭ５２，Ｒ
ＯＭ５３，ＲＯＭ５４）のそれぞれの内容は前述の実施
の形態４と同じものを使用した。

【００５６】以上の構成において、データ並び替え部３
からの信号（Ｓ２）は輝度データ変換器４に入力され
る。図１５に示す様に輝度データ変換器４は、４種類の
変換データが記憶されている変換テーブル（ＲＯＭ５
１，ＲＯＭ５２，ＲＯＭ５３，ＲＯＭ５４）を有し、こ
れらＲＯＭテーブルを使用してデータ並び替え部３の出
力信号（Ｓ２）を順次変換する。一方、カウンタ５７は
垂直同期信号（ＶＤ）をクロックとして入力し、各フィ
ールド（或いはフレーム）毎にカウント値を＋１してい
る（出力値をフィールド番号と呼ぶ）。またカウンタ５
８は水平同期信号（ＨＤ）をクロックとして入力し、垂
直方向の１画素毎にカウント値を＋１している（この出
力を走査ライン番号と呼ぶ）。これらフィールド番号と
走査ライン番号は加算器５９に入力され、図１６に示す
様にフィールド番号及び走査ライン番号に対応して、４
種類の変換テーブル（ＲＯＭ５１〜５４）のいずれかの
出力を選択する。実際にはカウンタ５７，５８の各出力
２ビット（フィールド番号、走査ライン番号）を加算
し、その下位２ビットをデコードし、そのデコード結果
に従ってセレクタ５６を制御する。即ち、セレクタ５６
は、加算器５９の下位２ビット出力が「０」の場合には
ＲＯＭ５１を、「１」の場合はＲＯＭ５２、「２」の場
合はＲＯＭ５３、「３」の場合にはＲＯＭ５４の出力を
選択している。

【００５７】この実施の形態５においても、前述の実施
の形態のように、表示パネル１に良好な階調性の画像を
表示できた。また前述の実施の形態４の場合と同様に、
静止画の場合にフィールド毎及び画素毎に変換テーブル
が切り変わるのでフリッカーノイズが出ることが懸念さ
れるが、実際には４種類の変換テーブル（ＲＯＭ５１〜
５４）はそれぞれ同一の入力に対して、平均値が図１４
の計算値にほぼ等しく入力に対して出力の差が輝度変調
信号発生部６のパルス幅の最小分解能になるように決め
てあるので、フリッカーノイズが目立たなく良好な階調
性を実現できた。また前述の実施の形態４に比べ、４種
類の変換テーブル（ＲＯＭ５１〜５４）の各出力の切り
替えを、時間軸方向と空間方向（垂直方向）により行う
ようにしたので、走査ライン幅の狭い（垂直方向の長さ
が短い素子によって構成されるマトリクス型の表示パネ
ル）において良好な階調性を実現できた。

【００５８】［実施の形態６］図１７は、本実施の形態
６に係る輝度データ変換器４の構成を示すブロック図で
ある。尚、この実施の形態６に係る画像表示装置の他の
構成は前述の構成と同様であるので、ここではその説明
を省略する。

【００５９】カウンタ６３は、垂直同期信号（ＶＤ）を
クロックとして入力し、フィールド（或いはフレーム）
毎にカウント値を＋１している。カウンタ６４は水平同
期信号（ＨＤ）をクロックとして入力し、垂直方向の１
画素毎（１走査ライン毎）にカウント値を＋１してい
る。またカウンタ６５はデータサンプリングクロック
（ＤＣＬＫ）をクロックとして入力し、水平方向の１画
素毎にカウント値を＋１している。６６は２ビット長の
加算器である。５６はセレクタであり、加算器６６の出
力に応じて４種類の変換テーブル（ＲＯＭ５１，ＲＯＭ
５２，ＲＯＭ５３，ＲＯＭ５４）のいずれかの出力を選
択して出力している。

【００６０】図１８（Ａ）〜（Ｄ）は、本実施の形態６
の変換テーブル制御器６７の動作を説明するための図で
ある。この実施の形態６の変換テーブル（ＲＯＭ５１，
ＲＯＭ５２，ＲＯＭ５３，ＲＯＭ５４）のそれぞれの内
容は前述の実施の形態４と同じものを使用した。

【００６１】以上の構成において、データ並び替え部３
の信号（Ｓ２）は輝度データ変換器４に入力される。図
１７に示す様に、輝度データ変換器４は、４種類の変換
データが記憶されている変換テーブル（ＲＯＭ５１〜５
４）を有し、データ並び替え部３の出力信号（Ｓ２）を
順次変換する。一方、カウンタ６３は垂直同期信号（Ｖ
Ｄ）をクロックとして入力し、各フィールド（或いはフ
レーム）毎にカウント値を１だけ増加する（出力をフィ
ールド番号と呼ぶ）。カウンタ６４は水平同期信号（Ｈ
Ｄ）をクロックとして入力し、垂直方向の１画素毎にカ
ウント値を＋１している（この出力を走査ライン番号と
呼ぶ）。またカウンタ６５はデータクロック（ＤＣＬ
Ｋ）をクロックとして入力し、水平方向の１画素毎にカ
ウント値を１だけ増加している（この出力をデータ番号
と呼ぶ）。

【００６２】これらフィールド番号と走査ライン番号と
データ番号は、加算器６６に入力され、図１８（Ａ）〜
（Ｄ）に示す様に、フィールド番号と走査ライン番号と
データ番号とに対応して、４種類の変換テーブル（ＲＯ
Ｍ５１〜５４）のいずれかの出力を選択する。実際に
は、カウンタ６３〜６５の各出力２ビット（フィールド
番号、走査ライン番号、データ番号）を加算し、その加
算結果の下位２ビットをデコードし、そのデコードした
信号に応じてセレクタ５６を制御している。即ち、セレ
クタ５６は、加算器６６の下位２ビット出力が「０」の
場合にはＲＯＭ５１の出力を、「１」の場合にはＲＯＭ
５２の出力を、「２」の場合にはＲＯＭ５３の出力を、
「３」の場合にはＲＯＭ５４の出力を選択して出力す
る。

【００６３】図１８（Ａ）はフィールド番号０、（Ｂ）
はフィールド番号１、（Ｃ）はフィールド番号２、そし
て（Ｄ）はフィールド番号３の場合にそれぞれ対応して
いる。

【００６４】本実施の形態６においても、良好な階調性
で表示パネル１に画像を表示できた。また前述の実施の
形態と同様に、特に静止画の場合にフィールド毎及び画
素毎に変換テーブルが切り替わるのでフリッカーノイズ
が出ることが懸念されるが、実際には４種類の変換テー
ブル（ＲＯＭ５１〜５４）はそれぞれ同一の入力に対し
て、平均値が図１４の計算値にほぼ等しく、特に入力に
対して出力の差が変調信号発生部６のパルス幅の最小分
解能になるように決めてあるので、フリッカーノイズが
目立たなく良好な階調性を実現できた。

【００６５】これにより前述の実施の形態１に比べ、４
種類の変換テーブル（ＲＯＭ５１〜５４）の出力の切り
替えを、時間軸方向と空間方向（水平方向）で併用した
ので、よりフリッカーノイズが目立たなく、良好な階調
性の再現を実現できた。

【００６６】［実施の形態７］図１９は、本実施の形態
７に係る輝度データ変換器４の構成を示すブロック図で
ある。尚、この実施の形態７に係る画像表示装置の他の
構成は前述の構成と同様であるので、ここではその説明
を省略する。

【００６７】図１９において、５１〜５４は変換テーブ
ル（ＲＯＭ５１〜５４）、６３，６４，６８のそれぞれ
は２ビットのカウンタである。カウンタ６３は垂直同期
信号（ＶＤ）をクロックとして入力し、各フィールド
（或いはフレーム）毎にカウント値を１だけ増加する。
カウンタ６４は水平同期信号（ＨＤ）をクロックとして
入力し、垂直方向の１画素毎にカウント値を１だけ増加
している。カウンタ６８はシフトクロック（ＳＣＬＫ）
をクロックとして入力し、水平方向の１画素毎にカウン
ト値を１だけ増加する。６６は２ビット長の加算器であ
る。５６はセレクタであり、加算器６６の出力に応じ
て、４種類の変換テーブル（ＲＯＭ５１〜５４）のいず
れかの出力を選択する。

【００６８】図２０（Ａ）〜（Ｄ）は、本実施の形態７
の変換テーブル制御器４の動作を説明するための図であ
る。尚、この実施の形態７の変換テーブル（ＲＯＭ５１
〜５４）の内容は前述の実施の形態４と同じものを使用
した。またこの実施の形態７の動作タイミング図は、前
述の実施の形態とほぼ同じなので省略した。

【００６９】以上の構成において、データ並び替え部３
からの信号（Ｓ２）が輝度データ変換器４に入力され
る。ここで図１９に示す様に、輝度データ変換器４は４
種類の変換データが記憶されている変換テーブル（ＲＯ
Ｍ５１〜５４）を有し、これらＲＯＭを使用してデータ
並び替え部３の出力信号（Ｓ２）を順次変換する。一
方、カウンタ６３は垂直同期信号（ＶＤ）をクロックと
して入力し、各フィールド（或いはフレーム）毎にカウ
ント値を＋１する（この出力をフィールド番号と呼
ぶ）。カウンタ６４は水平同期信号（ＨＤ）をクロック
として入力し、垂直方向の１画素毎にカウント値を＋１
する（この出力を走査ライン番号と呼ぶ）。更にカウン
タ６８はシフトクロック（ＳＣＬＫ）をクロックとして
入力し、水平方向の１画素毎にカウント値を１だけ増加
している（この出力を変調信号ライン番号と呼ぶ）。こ
こで変調信号ライン番号「０」，「１」，「２」は、表
示パネル１上でＲ，Ｇ，Ｂの画素配列に対応するので、
図２０（Ａ）〜（Ｄ）において、変調信号ライン番号を
単にＲ，Ｇ，Ｂで表した。ここで、カウンタ６８は３進
カウンタを使用した。

【００７０】これらフィールド番号と走査ライン番号と
変調信号ライン番号はともに加算器６６に入力され、図
２０（Ａ）〜（Ｄ）に示す様に、フィールド番号と走査
ライン番号とデータ番号に対応して４種類の変換テーブ
ル（ＲＯＭ５１〜５４）のそれぞれの出力を選択する。
実際にはカウンタ６３，６４及び６８の各出力２ビット
（フィールド番号、走査ライン番号、変調信号ライン番
号）を加算し、下位２ビットをデコードし、そのデコー
ド結果に応じてセレクタ５６における切り換えを制御し
ている。即ち、加算器６６の下位２ビット出力が「０」
の場合はＲＯＭ５１の出力、「１」の場合はＲＯＭ５２
の出力を、「２」の場合はＲＯＭ５３の出力を、「３」
の場合はＲＯＭ５４の出力が選択されて出力される。

【００７１】以上の構成においても、良好な階調性で表
示パネル１に画像を表示できた。また前述の実施の形態
１と同様に、特に静止画の場合にフィールド毎及び走査
ライン及び画素毎に変換テーブルが切り変わるのでフリ
ッカーノイズ（特に水平方向は素子毎に変換テーブルを
切り替えているので色の変化等）が出ることが懸念され
るが、実際には４種類の変換テーブル（ＲＯＭ５１〜５
４）はそれぞれ同一の入力に対して平均値が表１４の計
算値にほぼ等しく、特に入力に対して出力の差が変調信
号発生部６のパルス幅の最小分解能になるように決めて
あるので、フリッカーノイズが目立たなく良好な階調性
を実現できた。

【００７２】また本実施の形態７では、前述の実施の形
態１に比べて４種類の変換テーブル５１〜５４の出力の
切り替えを、時間軸方向と空間方向（水平方向、垂直方
向）で併用したので、更にフリッカーノイズがまったく
目立たなく良好な階調性を実現できた。

【００７３】＜変換テーブルの特性説明＞本実施の形態
では、説明の便宜上、変換テーブルのデータがガンマ変
換用のデータの例を示したが、コントラストを変換する
ための変換テーブルの場合でも同様に実現可能である。

【００７４】図２１は、本発明の他の実施の形態のコン
トラスト変換テーブルの特性例を示すグラフ図である。

【００７５】図２２は、この場合の輝度データ変換テー
ブルデータの構成例を示す図である。

【００７６】この実施の形態では、４個の輝度データ変
換テーブルを備える場合の例を挙げたので、例えば前述
の実施の形態３以降に相当する４種類の変換テーブル
（ＲＯＭ５１〜５４）の変換用データを書き換えるだけ
で対応できるのは言うまでもない。また、これら変換テ
ーブルの個数が異なっていても同様に対応できるのは言
うまでもない。

【００７７】＜変換テーブル制御器４０の他の実現法＞
また本実施の形態では、変換テーブル制御器４０はフリ
ップフロップ、或いはカウンタの出力をそのまま、或い
は排他的論理和回路、或いは加算器による加算結果によ
りセレクタ５６における選択を制御して、選択する変換
テーブルを切り替えるようにした。しかし本発明はこれ
に限定されるものでなく、複数の変換テーブルがひとつ
のＲＯＭ上に記憶されていてＲＯＭのアドレス線を制御
して変換テーブルの切り替えを行っても良い。また加算
器を用いずに、前述の複数のカウンタの計数値を入力し
てデコードし、そのデコードした結果に応じてセレクタ
における選択を制御するデコード回路を用いてもよい。

【００７８】＜変調信号発生部６の他の実現法＞本実施
の形態では、変調信号発生部６は、図２に示したように
ダウンカウンタ６１を使用した例を挙げたが、例えばア
ップカウンタとコンパレータとレジスタで構成しても良
い。この場合レジスタは、シフトレジスタ５からの出力
ディジタルデータ（ＸＤ１〜ＸＤ４８０）をロード信号
（Ｌｄ）でロードする。またアップカウンタは、クロッ
ク（ＰＣＬＫ）を入力して初期値「０」からカウントア
ップする。このレジスタとアップカウンタの出力はコン
パレータに入力して比較され、コンパレータはレジスタ
に「ロードされたデータ（設定値）」と「アップカウン
タのカウント値」が等しくなるまでパルス信号を出力
し、これらが一致するとその出力をオフにする。この構
成によっても「ロードされたデータ（設定値）」×「ク
ロック（ＰＣＬＫ）周期」で決まるパルス幅の信号を出
力することが可能である。当然この構成は、本発明の実
施の形態１〜７に対応できる。

【００７９】＜その他の実施の形態＞また、上記本実施
の形態では、表示パネル１の素子が冷陰極型放出素子の
場合で説明したが、むろん、いずれの電子放出素子に対
しても適用出来る。例えば、冷陰極型放出素子として
は、表面伝導型放出素子或いはＦＥ型放出素子或いは、
ＭＩＭ型放出素子であっても問題なく適用出来る。

【００８０】また、本実施の形態では、パルス幅変調さ
れた信号のパルス幅によって階調表現を実現する構成を
示したが、本発明の思想によれば、電圧値や、電流値に
よって階調表現を実現する表示装置であっても構わな
い。そのため、ＥＬ素子や液晶を使用した表示装置であ
っても本実施の形態は適応できる。

【００８１】（表示パネルの構成と製造法）次に、本発
明の実施の形態に係る画像表示装置の表示パネル１の構
成とその製造法について、具体的な例を示して説明す
る。

【００８２】図２３は、本実施の形態に用いた表示パネ
ル１の斜視図であり、その内部構造を示すために表示パ
ネルの１部を切り欠いて示している。

【００８３】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。この気密容器を組み立て
るにあたっては、各部材の接合部に十分な強度と気密性
を保持させるため封着する必要があるが、例えばフリッ
トガラスを接合部に塗布し、大気中あるいは窒素雰囲気
中で、４００℃〜５００℃で１０分以上焼成することに
より封着を達成した。この気密容器内部を真空に排気す
る方法については後述する。

【００８４】リアプレート１００５には、基板１００１
が固定されているが、該基板上には表面伝導型放出素子
１００２がＮ×Ｍ個形成されている。（Ｎ，Ｍは２以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。例えば、高品位テレビジョンの表示を目的
とした表示装置においては、Ｎ＝３０００，Ｍ＝１００
０以上の数を設定することが望ましい。本実施の形態に
おいては、Ｎ＝３０７２，Ｍ＝１０２４とした）。これ
らＮ×Ｍ個の表面伝導型放出素子は、Ｍ本の行方向配線
１００３とＮ本の列方向配線１００４により単純マトリ
クス配線されている。これら１００１〜１００４によっ
て構成される部分をマルチ電子源と呼ぶ。尚。このマル
チ電子源の製造方法や構造については、後で詳しく述べ
る。

【００８５】本実施の形態においては、気密容器のリア
プレート１００５にマルチ電子源の基板１００１を固定
する構成としたが、マルチ電子源の基板１００１が十分
な強度を有するものである場合には、気密容器のリアプ
レートとしてマルチ電子源の基板１００１自体を用いて
もよい。

【００８６】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施の形態は
カラー表示装置であるため、蛍光膜１００８の部分には
ＣＲＴの分野で用いられる赤、緑、青、の３原色の蛍光
体が塗り分けられている。各色の蛍光体は、例えば図２
４（Ａ）に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間には黒色の導電体１０１０が設け
てある。これら黒色の導電体１０１０を設ける目的は、
電子の照射位置に多少のずれがあっても表示色にずれが
生じないようにするためや、外光の反射を防止して表示
コントラストの低下を防ぐたあめ、電子による蛍光膜の
チャージアップを防止するためなどである。黒色の導電
体１０１０には、黒鉛を主成分として用いたが、上記の
目的に適するものであればこれ以外の材料を用いても良
い。

【００８７】また、３原色の蛍光体の塗り分け方は図２
４（Ａ）に示したストライプ状の配列に限られるもので
はなく、例えば図２４（Ｂ）に示すようなデルタ状配列
や、それ以外の配列であってもよい。なお、モノクロー
ムの表示パネルを作成する場合には、単色の蛍光体材料
を蛍光膜１００８に用いればよく、また黒色導電材料は
必ずしも用いなくともよい。

【００８８】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させるたあめや、負イオンの衝突から蛍光膜１
００８を保護するためや、電子ビーム加速電圧を印加す
るための電極として作用させるためや、蛍光膜１００８
を励起した電子の導電路として作用させるためなどであ
る。メタルバック１００９は、蛍光膜１００８をフェー
スプレート基板１００７上に形成した後、蛍光膜の表面
を平滑化処理し、その上にＡｌ（アルミニウム）を真空
蒸着する方法により形成した。なお、蛍光膜１００８に
低電圧用の蛍光体材料を用いた場合には、メタルバック
１００９は用いない。

【００８９】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板１００７と蛍光膜１００８との間
に、例えばＩＴＯを材料とする透明電極を設けてもよ
い。

【００９０】また、Ｄx1〜ＤxMおよびＤy1〜ＤyNおよび
Ｈｖは、当該表示パネル１と不図示の電気回路とを電気
的に接続するために設けた気密構造の電気接続用端子で
ある。行端子Ｄx1〜ＤxMはマルチ電子源の行方向配線１
００３と、また列端子Ｄy1〜ＤyNはマルチ電子源の列方
向配線１００４と、Ｈｖはフェースプレートのメタルバ
ック１００９とそれぞれ電気的に接続している。

【００９１】また、この気密容器の内部を真空に排気す
るには、気密容器を組み立てた後、不図示の排気管と真
空ポンプとを接続し、気密容器内を１０のマイナス７乗
［tott］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。このゲッター膜とは、
例えばＢａ（バリウム）を主成分とするゲッター材料を
ヒータもしくは高周波加熱により加熱し蒸着して形成し
た膜であり、このゲッター膜の吸着作用により気密容器
内は１×１０のマイナス５乗乃至１×１０マイナス７乗
［torr］の真空度に維持される。

【００９２】以上、本発明の実施の形態の表示パネル１
の基本構成と製法を説明した。

【００９３】次に、本実施の形態の表示パネル１に用い
たマルチ電子源の製造方法について説明する。本発明の
実施の形態の画像表示装置に用いるマルチ電子源は、表
面伝導型放出素子を単純マトリクス配線した電子源であ
れば表面伝導型放出素子の材料や形状あるいは製法に制
限はない。しかしながら本願発明者らは、表面伝導型放
出素子の中では、電子放出部もしくはその周辺部を微粒
子膜から形成したものが電子放出特性に優れ、しかも製
造が容易に行えることを見出している。従って、この表
面伝導型放出素子が高輝度で大画面の画像表示装置のマ
ルチ電子源に用いるには、最も好適であると言える。そ
こで、上記実施の形態の表示パネル１においては、電子
放出部もしくはその周辺部を微粒子膜から形成した表面
伝導型放出素子を用いた。そこで、まず好適な表面伝導
型放出素子について基本的な構成と製法および特性を説
明し、その後で多数の素子を単純マトリクス配線したマ
ルチ電子源の構造について述べる。

【００９４】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。

【００９５】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図２５に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図（Ａ）および断
面図（Ｂ）である。

【００９６】図中、１１０１は基板、１１０２と１１０
３は素子電極、１１０４は導電性薄膜、１１０５は通電
フォーミング処理により形成した電子放出部、１１１３
は通電活性化処理により形成した薄膜である。基板１１
０１としては、例えば、石英ガラスや青板ガラスをはじ
めとする各種ガラス基板や、アルミナをはじめとする各
種セラミクス基板、あるいは上述の各種基板上に例えば
ＳｉＯ2を材料とする絶縁層を積層した基板、などを用
いることができる。また、基板１１０１上に基板面と平
行に対向して設けられた素子電極１１０２と１１０３
は、導電性を有する材料によって形成されている。例え
ば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，
Ｐｄ，Ａｇ等をはじめとする金属、あるいはこれらの金
属の合金、あるいはＩｎ2Ｏ3 ＳｎＯ2をはじめとする金
属酸化物、ポリシリコンなどの半導体、などの中から適
宜材料を選択して用いればよい。電極を形成するには、
例えば真空蒸着などの製膜技術とフォトリソグラフィ
ー、エッチングなどのパターニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法（例えば
印刷技術）を用いて形成してもさしつかえない。

【００９７】素子電極１１０２と１１０３の形状は、本
実施の形態の電子放出素子の応用目的に合わせて適宜設
計される。一般的には、電極間隔Ｌは通常は数百オング
ストロームから数百マイクロメータの範囲から適当な数
値を選んで設計されるが、中でも表示装置に応用するた
めに好ましいのは数マイクロメータより数十マイクロメ
ータの範囲である。また、素子電極の厚さｄについて
は、通常は数百オングストロームから数マイクロメータ
の範囲から適当な数値が選ばれる。

【００９８】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【００９９】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、中でも好ましいのは１０オングストロ
ームから２００オングストロームの範囲のものである。
また、微粒子膜の膜厚は、以下に述べるような諸条件を
考慮して適宜設定される。即ち、素子電極１１０２ある
いは１１０３と電気的に良好に接続するのに必要な条
件、後述する通電フォーミングを良好に行うのに必要な
条件、微粒子膜自身の電気抵抗を後述する適宜の値にす
るために必要な条件、などである。具体的には、数オン
グストロームから数千オングストロームの範囲のなかで
設定するが、なかでも好ましいのは１０オングストロー
ムから５００オングストロームの間である。

【０１００】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａ
ｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3，などをはじめと
する酸化物や、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，
ＹＢ4，ＧｄＢ4，などをはじめとする硼化物や、Ｔｉ
Ｃ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをは
じめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などを
はじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとす
る半導体や、カーボン、などがあげられ、これらの中か
ら適宜選択される。

【０１０１】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／□］の範囲に含ま
れるよう設定した。

【０１０２】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図２５の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。また、電子放
出部１１０５は、導電性薄膜１１０４の一部に形成され
た亀裂状の部分であり、電気的には周囲の導電性薄膜よ
りも高抵抗な性質を有している。亀裂は、導電性薄膜１
１０４に対して、後述する通電フォーミングの処理を行
うことにより形成する。亀裂内には、数オングストロー
ムから数百オングストロームの粒径の微粒子を配置する
場合がある。なお、実際の電子放出部の位置や形状を精
密かつ正確に図示するのは困難なため、図２５において
は模式的に示した。

【０１０３】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。

【０１０４】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図２５においては模式
的に示した。また、平面図（Ａ）においては、薄膜１１
１３の一部を除去した素子を図示した。

【０１０５】以上、好ましい素子の基本構成を述べた
が、実施の形態においては以下のような素子を用いた。

【０１０６】即ち、基板１１０１には青板ガラスを用
い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメータ］とした。微粒
子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒
子膜の厚さは約１００［オングストローム］、幅Ｗは１
００［マイクロメータ］とした。

【０１０７】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図２６（ａ）〜（ｄ）
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は図２５と同一である。

【０１０８】（１）まず、図２６（ａ）に示すように、
基板１１０１上に素子電極１１０２および１１０３を形
成する。これら素子電極を形成するにあたっては、予め
基板１１０１を洗剤、純水、有機溶剤を用いて十分に洗
浄後、素子電極の材料を堆積させる。（堆積する方法と
しては、例えば、蒸着法やスパッタ法などの真空成膜技
術を用ればよい）。その後、堆積した電極材料を、フォ
トリソグラフィー・エッチング技術を用いてパターニン
グし、（ａ）に示した一対の素子電極（１１０２と１１
０３）を形成する。

【０１０９】（２）次に、同図（ｂ）に示すように、導
電性薄膜１１０４を形成する。この導電性薄膜１１０４
を形成するにあたっては、まず前記（ａ）の基板に有機
金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜
を成膜した後、フォトリソグラフィー・エッチングによ
り所定の形状にパターニングする。ここで、有機金属溶
液とは、導電性薄膜に用いる微粒子の材料を主要元素と
する有機金属化合物の溶液である。（具体的には、本実
施の形態では主要元素としてＰｄを用いた。また、実施
の形態では塗布方法として、ディッピング法を用いた
が、それ以外の例えばスピンナー法やスプレー法を用い
てもよい）。また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施の形態で用いた有機金属溶液の
塗布による方法以外の、例えば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。

【０１１０】（３）次に、同図（ｃ）に示すように、フ
ォーミング用電源１１１０から素子電極１１０２と１１
０３の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部１１０５を形成する。この通電フ
ォーミング処理とは、微粒子膜で作られた導電性薄膜１
１０４に通電を行って、その一部を適宜に破壊、変形、
もしくは変質せしめ、電子放出を行うのに好適な構造に
変化させる処理のことである。微粒子膜で作られた導電
性薄膜のうち電子放出を行うのに好適な構造に変化した
部分（即ち電子放出部１１０５）においては、薄膜に適
当な亀裂が形成されている。なお、電子放出部１１０５
が形成される前と比較すると、形成された後は素子電極
１１０２と１１０３の間で計測される電気抵抗は大幅に
増加する。

【０１１１】通電方法をより詳しく説明するために、図
２７に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施の形態の場合には同図に示したようにパル
ス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印
加した。その際には、三角波パルスの波高値Ｖpfを、順
次昇圧した。また、電子放出部１１０５の形成状況をモ
ニタするためのモニタパルスＰmを適宜の間隔で三角波
パルスの間に挿入し、その際に流れる電流を電流計１１
１１で計測した。

【０１１２】実施の形態においては、例えば１０のマイ
ナス５乗［torr］程度の真空雰囲気下において、例えば
パルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０
［ミリ秒］とし、波高値Ｖpfを１パルスごとに０．１
［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加す
るたびに１回の割りで、モニタパルスＰmを挿入した。
ここでフォーミング処理に悪影響を及ぼすことがないよ
うに、モニタパルスの電圧Ｖｐｍは０．１［Ｖ］に設定
した。そして、素子電極１１０２と１１０３の間の電気
抵抗が１×１０の６乗［オーム］になった段階、即ち、
モニタパルスの印加時に電流計１１１１で計測される電
流が１×１０のマイナス７乗［Ａ］以下になった段階
で、フォーミング処理にかかわる通電を終了した。

【０１１３】なお、上記の方法は、本実施の形態の表面
伝導型放出素子に関する好ましい方法であり、例えば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。

【０１１４】（４）次に、図２６（ｄ）に示すように、
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。この通電活性化処理とは、
前記通電フォーミング処理により形成された電子放出部
１１０５に適宜の条件で通電を行って、その近傍に炭素
もしくは炭素化合物を堆積せしめる処理のことである。
（図においては、炭素もしくは炭素化合物よりなる堆積
物を部材１１１３として模式的に示した。）なお、通電
活性化処理を行うことにより、行う前と比較して、同じ
印加電圧における放出電流を典型的には１００倍以上に
増加させることができる。

【０１１５】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［torr］の範囲内の真空雰囲気中で、
電圧パルスを定期的に印加することにより、真空雰囲気
中に存在する有機化合物を起源とする炭素もしくは炭素
化合物を堆積させる。堆積物１１１３は、単結晶グラフ
ァイト、多結晶グラファイト、非晶質カーボン、のいず
れかか、もしくはその混合物であり、膜厚は５００［オ
ングストローム］以下、より好ましくは３００［オング
ストローム］以下である。

【０１１６】この通電方法をより詳しく説明するため
に、図２８（ａ）に、活性化用電源１１１２から印加す
る適宜の電圧波形の一例を示す。本実施の形態において
は、一定電圧の矩形波を定期的に印加して通電活性化処
理を行ったが、具体的には，矩形波の電圧Ｖａｃは１４
［Ｖ］，パルス幅Ｔ３は、１［ミリ秒］，パルス間隔Ｔ
４は１０［ミリ秒］とした。なお、上述の通電条件は、
本実施の形態の表面伝導型放出素子に関する好ましい条
件であり、表面伝導型放出素子の設計を変更した場合に
は、それに応じて条件を適宜変更するのが望ましい。

【０１１７】図２６（ｄ）に示す１１１４は該表面伝導
型放出素子から放出される放出電流Ｉeを捕捉するため
のアノード電極で、直流高電圧電源１１１５および電流
計１１１６が接続されている。なお、基板１１０１を、
表示パネルの中に組み込んでから活性化処理を行う場合
には、表示パネルの蛍光面をアノード電極１１１４とし
て用いる。この活性化用電源１１１２から電圧を印加す
る間、電流計１１１６で放出電流Ｉeを計測して通電活
性化処理の進行状況をモニタし、活性化用電源１１１２
の動作を制御する。電流計１１１６で計測された放出電
流Ｉeの一例を図２８（ｂ）に示すが、活性化電源１１
１２からパルス電圧を印加しはじめると、時間の経過と
ともに放出電流Ｉeは増加するが、やがて飽和してほと
んど増加しなくなる。このように、放出電流Ｉeがほぼ
飽和した時点で活性化用電源１１１２からの電圧印加を
停止し、通電活性化処理を終了する。

【０１１８】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。

【０１１９】以上のようにして、図２６（ｅ）に示す平
面型の表面伝導型放出素子を製造した。

【０１２０】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、即ち垂直
型の表面伝導型放出素子の構成について説明する。

【０１２１】図２９は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜である。

【０１２２】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。従
って、図２５の平面型における素子電極間隔Ｌは、垂直
型においては段差形成部材１２０６の段差高Ｌｓとして
設定される。なお、基板１２０１、素子電極１２０２お
よび１２０３、微粒子膜を用いた導電性薄膜１２０４、
については、前記平面型の説明中に列挙した材料を同様
に用いることが可能である。また、段差形成部材１２０
６には、例えばＳｉＯ2のような電気的に絶縁性の材料
を用いる。

【０１２３】次に、垂直型の表面伝導型放出素子の製法
について説明する。

【０１２４】図３０（ａ）〜（ｆ）は、製造工程を説明
するための断面図で、各部材の表記は前述の図２９と同
一である。

【０１２５】（１）まず、図３０（ａ）に示すように、
基板１２０１上に素子電極１２０３を形成する。

【０１２６】（２）次に、同図（ｂ）に示すように、段
差形成部材を形成するための絶縁層を積層する。絶縁層
は、例えばＳｉＯ2をスパッタ法で積層すればよいが、
例えば真空蒸着法や印刷法などの他の成膜方法を用いて
もよい。

【０１２７】（３）次に、同図（ｃ）に示すように、絶
縁層の上に素子電極１２０２を形成する。

【０１２８】（４）次に、同図（ｄ）に示すように、絶
縁層の一部を、例えばエッチング法を用いて除去し、素
子電極１２０３を露出させる。

【０１２９】（５）次に、同図（ｅ）に示すように、微
粒子膜を用いた導電性薄膜１２０４を形成する。形成す
るには、前記平面型の場合と同じく、例えば塗布法など
の成膜技術を用いればよい。

【０１３０】（６）次に、前記平面型の場合と同じく、
通電フォーミング処理を行い、電子放出部を形成する。
（図２６（ｃ）を用いて説明した平面型の通電フォーミ
ング処理と同様の処理を行えばよい。）（７）次に、前記平面型の場合と同じく、通電活性化処
理を行い、電子放出部近傍に炭素もしくは炭素化合物を
堆積させる。（図２６（ｄ）を用いて説明した平面型の
通電活性化処理と同様の処理を行えばよい）。

【０１３１】以上のようにして、図３０（ｆ）に示す垂
直型の表面伝導型放出素子を製造した。

【０１３２】（表示装置に用いた表面伝導型放出素子の
特性）以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。

【０１３３】図３１に、本実施の形態の表示装置に用い
た素子の（放出電流Ｉe）対（素子印加電圧Ｖf）特性、
および（素子電流Ｉf）対（素子印加電圧Ｖf）特性の典
型的な例を示す。なお、放出電流Ｉeは素子電流Ｉfに比
べて著しく小さく、同一尺度で図示するのが困難である
うえ、これらの特性は素子の大きさや形状等の設計パラ
メータを変更することにより変化するものであるため、
２本のグラフは各々任意単位で図示した。

【０１３４】本実施の形態の表示装置に用いた素子は、
放出電流Ｉeに関して以下に述べる３つの特性を有して
いる。

【０１３５】第一に、ある電圧（これを閾値電圧Ｖthと
呼ぶ）以上の大きさの電圧を素子に印加すると急激に放
出電流Ｉeが増加するが、一方、閾値電圧Ｖth未満の電
圧では放出電流Ｉeはほとんど検出されない。即ち、放
出電流Ｉeに関して、明確な閾値電圧Ｖthを持った非線
形素子である。

【０１３６】第二に、放出電流Ｉeは素子に印加する電
圧Ｖfに依存して変化するため、電圧Ｖfで放出電流Ｉe
の大きさを制御できる。

【０１３７】第三に、素子に印加する電圧Ｖfに対して
素子から放出される電流Ｉeの応答速度が速いため、電
圧Ｖfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０１３８】以上のような特性を有するため、本実施の
形態の表面伝導型放出素子を表示装置に好適に用いるこ
とができた。例えば多数の素子を表示画面の画素に対応
して設けた表示装置において、第一の特性を利用すれ
ば、表示画面を順次走査して表示を行うことが可能であ
る。即ち、駆動中の素子には所望の発光輝度に応じて閾
値電圧Ｖth以上の電圧を適宜印加し、非選択状態の素子
には閾値電圧Ｖth未満の電圧を印加する。駆動する素子
を順次切り替えてゆくことにより、表示画面を順次走査
して表示を行うことが可能である。

【０１３９】また、第二の特性か、または第三の特性を
利用することにより、発光輝度を制御することができる
ため、諧調表示を行うことが可能である。（多数素子を単純マトリクス配線したマルチ電子源の構
造）次に、上述の表面伝導型放出素子を基板上に配列し
て単純マトリクス配線したマルチ電子源の構造について
述べる。

【０１４０】図３２に示すのは、図２３の表示パネルに
用いたマルチ電子源の平面図である。基板上には、図２
５で示したものと同様な表面伝導型放出素子が配列さ
れ、これらの素子は行方向配線電極１００３と列方向配
線電極１００４により単純マトリクス状に配線されてい
る。行方向配線電極１００３と列方向配線電極１００４
の交差する部分には、電極間に絶縁層（不図示）が形成
されており、電気的な絶縁が保たれている。

【０１４１】図３２のＡ−Ａ’に沿った断面を図３３に
示す。

【０１４２】なお、このような構造のマルチ電子源は、
予め基板上に行方向配線電極１００３、列方向配線電極
１００４、電極間絶縁層（不図示）、および表面伝導型
放出素子の素子電極と導電性薄膜を形成した後、行方向
配線電極１００３および列方向配線電極１００４を介し
て各素子に給電して通電フォーミング処理と通電活性化
処理を行うことにより製造した。

【０１４３】図３４は、本実施の形態の表面伝導型放出
素子を電子源として用いた表示パネル１に、例えばテレ
ビジョン放送をはじめとする種々の画像情報源より提供
される画像情報を表示できるように構成した多機能表示
装置の一例を示すための図である。図中、１はディスプ
レイパネル、２１０１はディスプレイパネル１の駆動回
路で前述の実施の形態で説明した回路を有している。２
１０２はディスプレイコントローラ、２１０３はマルチ
プレクサ、２１０４はデコーダ、２１０５は入出力イン
ターフェース回路、２１０６はＣＰＵ、２１０７は画像
生成回路、２１０８および２１０９および２１１０は画
像メモリインターフェース回路、２１１１は画像入力イ
ンターフェース回路、２１１２および２１１３はＴＶ信
号受信回路、２１１４は入力部である。なお、本実施の
形態の表示装置は、例えばテレビジョン信号のように映
像情報と音声情報の両方を含む信号を受信する場合に
は、当然映像の表示と同時に音声を再生するものである
が、本実施の形態の特徴と直接関係しない音声情報の受
信，分離，再生，処理，記憶などに関する回路やスピー
カなどについては説明を省略する。以下、画像信号の流
れに沿って各部の機能を説明してゆく。

【０１４４】まず、ＴＶ信号受信回路２１１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。受
信するＴＶ信号の方式は特に限られるものではなく、例
えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式など
の諸方式でもよい。また、これらよりさらに多数の走査
線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとす
るいわゆる高品位ＴＶ）は、大面積化や大画素数化に適
した前記ディスプレイパネルの利点を生かすのに好適な
信号源である。ＴＶ信号受信回路２１１３で受信された
ＴＶ信号は、デコーダ２１０４に出力される。ＴＶ信号
受信回路２１１２は、例えば同軸ケーブルや光ファイバ
などのような有線伝送系を用いて伝送されるＴＶ画像信
号を受信するための回路である。このＴＶ信号受信回路
２１１３と同様に、受信するＴＶ信号の方式は特に限ら
れるものではなく、また本回路で受信されたＴＶ信号も
デコーダ２１０４に出力される。

【０１４５】画像入力インターフェース回路２１１１
は、例えばＴＶカメラや画像読み取りスキャナなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ２１０４に出力
される。画像メモリインターフェース回路２１１０は、
ビデオテープレコーダ（以下ＶＴＲと略す）に記憶され
ている画像信号を取り込むための回路で、取り込まれた
画像信号はデコーダ２１０４に出力される。画像メモリ
インターフェース回路２１０９は、ビデオディスクに記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ２１０４に出力される。画像
メモリインターフェース回路２１０８は、いわゆる静止
画ディスクのように、静止画像データを記憶している装
置から画像信号を取り込むための回路で、取り込まれた
静止画像データはデコーダ２１０４に出力される。入出
力インターフェース回路２１０５は、本実施の形態の表
示装置と、外部のコンピュータもしくはコンピュータネ
ットワークもしくはプリンタなどの出力装置とを接続す
るための回路である。画像データや文字データ・図形情
報の入出力を行うのはもちろんのこと、場合によっては
本表示装置の備えるＣＰＵ２１０６と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。

【０１４６】画像生成回路２１０７は、入出力インター
フェース回路２１０５を介して外部から入力される画像
データや文字・図形情報や、あるいはＣＰＵ２１０６よ
り出力される画像データや文字・図形情報に基づき表示
用画像データを生成するための回路である。本回路の内
部には、例えば画像データや文字・図形情報を蓄積する
ための書き換え可能メモリや、文字コードに対応する画
像パターンが記憶されている読み出し専用メモリや、画
像処理を行うためのプロセッサなどをはじめとして画像
の生成に必要な回路が組み込まれている。本回路により
生成された表示用画像データは、デコーダ２１０４に出
力されるが、場合によっては前記入出力インターフェー
ス回路２１０５を介して外部のコンピュータネットワー
クやプリンタ入出力することも可能である。ＣＰＵ２１
０６は、主として本表示装置の動作制御や、表示画像の
生成や選択や編集に関わる作業を行う。例えば、マルチ
プレクサ２１０３に制御信号を出力し、ディスプレイパ
ネル１に表示する画像信号を適宜選択したり組み合わせ
たりする。また、その際には表示する画像信号に応じて
ディスプレイパネルコントローラ２１０２に対して制御
信号を発生し、画面表示周波数や走査方法（例えばイン
ターレースかノンインターレースか）や一画面の走査線
の数など表示装置の動作を適宜制御する。また、画像生
成回路２１０７に対して画像データや文字・図形情報を
直接出力したり、あるいは前記入出力インターフェース
回路２１０５を介して外部のコンピュータやメモリをア
クセスして画像データや文字・図形情報を入力する。

【０１４７】なお、ＣＰＵ２１０６は、むろんこれ以外
の目的の作業にも関わるものであっても良い。例えば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。あるいは、前述したように入出力インターフェース
回路２１０５を介して外部のコンピュータネットワーク
と接続し、例えば数値計算などの作業を外部機器と協同
して行っても良い。

【０１４８】入力部２１１４は、ＣＰＵ２１０６に使用
者が命令やプログラム、あるいはデータなどを入力する
ためのものであり、例えばキーボードやマウスのほか、
ジョイスティック，バーコードリーダー，音声認識装置
など多様な入力機器を用いる事が可能である。デコーダ
２１０４は、画像生成回路２１０７ないしＴＶ信号受信
回路２１１３より入力される種々の画像信号を３原色信
号、または輝度信号とＩ信号，Ｑ信号に逆変換するため
の回路である。なお、同図中に点線で示すように、デコ
ーダ２１０４は内部に画像メモリを備えるのが望まし
い。これは、例えばＭＵＳＥ方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、あるいは前記画像生
成回路２１０７およびＣＰＵ２１０６と協同して画像の
間引き，補間，拡大，縮小，合成をはじめとする画像処
理や編集が容易に行えるようになるという利点が生まれ
るからである。

【０１４９】また、マルチプレクサ２１０３は、ＣＰＵ
２１０６より入力される制御信号に基づき表示画像を適
宜選択するものである。即ち、マルチプレクサ２１０３
はデコーダ２１０４から入力される逆変換された画像信
号のうちから所望の画像信号を選択して駆動回路２１０
１に出力する。その場合には、一画面の表示時間内で画
像信号を切り替えて選択することにより、いわゆる多画
面テレビのように、一画面を複数の領域に分けて領域に
よって異なる画像を表示することも可能である。

【０１５０】また、ディスプレイパネルコントローラ２
１０２は、ＣＰＵ２１０６より入力される制御信号に基
づき駆動回路２１０１の動作を制御するための回路であ
る。まず、ディスプレイパネルの基本的な動作にかかわ
るものとして、例えばディスプレイパネルの駆動用電源
（図示せず）の動作シーケンスを制御するための信号を
駆動回路２１０１に対して出力する。また、ディスプレ
イパネルの駆動方法に関わるものとして、例えば画面表
示周波数や走査方法（例えばインターレースかノンイン
ターレースか）を制御するための信号を駆動回路２１０
１に対して出力する。また、場合によっては表示画像の
輝度やコントラストや色調やシャープネスといった画質
の調整に関わる制御信号を駆動回路２１０１に対して出
力する場合もある。また、駆動回路２１０１は、ディス
プレイパネル１に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ２１０３から入力される
画像信号と、ディスプレイパネルコントローラ２１０２
より入力される制御信号に基づいて動作するものであ
る。

【０１５１】以上、各部の機能を説明したが、図３４に
例示した構成により、本実施の形態の表示装置において
は多様な画像情報源より入力される画像情報をディスプ
レイパネル１に表示する事が可能である。即ち、テレビ
ジョン放送をはじめとする各種の画像信号はデコーダ２
１０４において逆変換された後、マルチプレクサ２１０
３において適宜選択され、駆動回路２１０１に入力され
る。一方、ディスプレイコントローラ２１０２は、表示
する画像信号に応じて駆動回路２１０１の動作を制御す
るための制御信号を発生する。駆動回路２１０１は、画
像信号と制御信号に基づいてディスプレイパネル１に駆
動信号を印加する。これにより、ディスプレイパネル１
において画像が表示される。これらの一連の動作は、Ｃ
ＰＵ２１０６により統括的に制御される。

【０１５２】また、本実施の形態の表示装置において
は、デコーダ２１０４に内蔵する画像メモリや、画像生
成回路２１０７およびＣＰＵ２１０６が関与することに
より、単に複数の画像情報の中から選択したものを表示
するだけでなく、表示する画像情報に対して、例えば拡
大，縮小，回転，移動，エッジ強調，間引き，補間，色
変換，画像の縦横比変換などをはじめとする画像処理
や、合成，消去，接続，入れ換え，はめ込みなどをはじ
めとする画像編集を行う事も可能である。また、本実施
の形態の説明では特に触れなかったが、上記画像処理や
画像編集と同様に、音声情報に関しても処理や編集を行
うための専用回路を設けても良い。

【０１５３】したがって、本実施の形態の表示装置は、
テレビジョン放送の表示機器，テレビ会議の端末機器，
静止画像および動画像を扱う画像編集機器，コンピュー
タの端末機器，ワードプロセッサをはじめとする事務用
端末機器，ゲーム機などの機能を一台で兼ね備える事が
可能で、産業用あるいは民生用として極めて応用範囲が
広い。

【０１５４】なお、図３４は、表面伝導型放出素子を電
子源とするディスプレイパネルを用いた表示装置の構成
の一例を示したにすぎず、これのみに限定されるもので
はない事は言うまでもない。例えば、図３４の構成要素
のうち使用目的上必要のない機能に関わる回路は省いて
も差し支えない。またこれとは逆に、使用目的によって
はさらに構成要素を追加しても良い。例えば、本表示装
置をテレビ電話機として応用する場合には、テレビカメ
ラ，音声マイク，照明機，モデムを含む送受信回路など
を構成要素に追加するのが好適である。

【０１５５】本表示装置においては、とりわけ表面伝導
型放出素子を電子源とするディスプレイパネルが容易に
薄形化できるため、表示装置全体の奥行きを小さくする
ことが可能である。それに加えて、表面伝導型放出素子
を電子源とするディスプレイパネルは大画面化が容易で
輝度が高く視野角特性にも優れるため、本表示装置は臨
場感あふれ迫力に富んだ画像を視認性良く表示する事が
可能である。

【０１５６】以上説明したように本実施の形態によれ
ば、画像表示装置において、入力データを変換する輝度
データ変換器を有し、この輝度データ変換器は２種類以
上の変換テーブルを備え、これらを切り換えて入力デー
タを変換する。この変換テーブルの切り換えは、画像の
各フィールド或いはフレーム毎、または走査信号ライン
毎、または変調信号ライン毎、ＲＧＢ画素を１つの単位
として、またはこれら２つ以上の組み合わせによって輝
度データを変換するための変換テーブルの切り替えを行
なう。

【０１５７】また、輝度データ変換器が４種類以上の変
換テーブルを持つ場合、各変換テーブルの出力が、表示
時間的に短く切り替わるように決定される。

【０１５８】また、輝度データ変換器が４種類以上の変
換テーブルを持つ場合、各変換テーブルの出力が、表示
空間的に近くで切り換えられる。

【０１５９】また、２種類以上の変換テーブルは所望の
変換特性を持ち、輝度データ変換器の出力が最小分解の
以下に要求される場合、２種類以上の変換テーブルの同
一入力における出力の平均値が所望の変換特性にほぼ等
しく設定し、２種類以上の変換テーブルの同一入力にお
ける出力の差は輝度データ変換器の出力の最小分解能で
ある。

【０１６０】２種類以上の変換テーブルの切り替えはメ
モリで構成される変換テーブルをメモリ出力の切り替
え、または、メモリのアドレスラインの制御で行なう。

【０１６１】

【発明の効果】以上説明したように本発明によれば、所
望の輝度分解能で画像信号を補正することができる。

【０１６２】また本発明によれば、画像信号の階調性を
損なうことなく良好な画像を再生できるという効果があ
る。

【０１６３】

【図面の簡単な説明】

【図１】本発明の実施の形態の画像表示装置の構成を示
すブロック図である。

【図２】本実施の形態の変調信号発生部の回路構成を示
すブロック図である。

【図３】本実施の形態の変調信号発生部における動作を
説明するためのタイミング図である。

【図４】本発明の実施の形態１の輝度データ変換器の構
成を示す回路図である。

【図５】本実施の形態１の輝度データ変換器の変換テー
ブル制御器の動作を示す図である。

【図６】本実施の形態１の変換テーブルのデータ例を示
す図である。

【図７】本発明の実施の形態１の画像表示装置の動作タ
イミングを示す図である。

【図８】本発明の実施の形態２の輝度データ変換器の構
成を示す回路図である。

【図９】本発明の実施の形態２の変換テーブル制御器の
動作を示す図である。

【図１０】本発明の実施の形態２の画像表示装置の動作
を示すタイミング図である。

【図１１】本発明の実施の形態３の輝度データ変換器の
構成を示す回路図である。

【図１２】実施の形態３の変換テーブル制御器の動作を
示す図である。

【図１３】実施の形態３の変換テーブルデータのデータ
構成を示す図である。

【図１４】実施の形態４の変換テーブルデータのデータ
構成を示す図である。

【図１５】本発明の実施の形態５の輝度データ変換器の
構成を示す回路図である。

【図１６】本実施の形態５の変換テーブル制御器の動作
を示す図である。

【図１７】本発明の実施の形態６の輝度データ変換器の
構成を示す回路図である。

【図１８】本実施の形態６の変換テーブル制御器の動作
を示す図である。

【図１９】本発明の実施の形態７の輝度データ変換器の
構成を示す回路図である。

【図２０】本実施の形態７の変換テーブル制御器の動作
を示す図である。

【図２１】本発明の他の実施の形態のコントラスト変換
特性の一例を示す図である。

【図２２】本発明の他の実施の形態に係るコントラスト
変換特性の一例を示す変換テーブルデータを示す図であ
る。

【図２３】本発明の実施の形態に係る画像表示装置の表
示パネルの一部を切り欠いて示した斜視図である。

【図２４】本実施の形態の表示パネルのフェースプレー
トの蛍光体配列を例示した平面図である。

【図２５】本実施の形態で用いた平面型の表面伝導型放
出素子の平面図（Ａ），断面図（Ｂ）である。

【図２６】平面型の表面伝導型放出素子の製造工程を示
す断面図である。

【図２７】通電フォーミング処理の際の印加電圧波形を
示す図である。

【図２８】本実施の形態における通電活性化処理の際の
印加電圧波形（ａ），放電電流Ｉeの変化（ｂ）を示す
図である。

【図２９】本実施の形態で用いた垂直型の表面伝導型放
出素子の断面図である。

【図３０】垂直型の表面伝導型放出素子の製造工程を示
す断面図である。

【図３１】本実施の形態で用いた表面伝導型放出素子の
典型的な特性を示すグラフ図である。

【図３２】本実施の形態で用いたマルチ電子源の基板の
平面図である。

【図３３】実施の形態で用いたマルチ電子源の基板の一
部断面図である。

【図３４】本発明の実施の形態である画像表示装置を用
いた多機能画像表示装置のブロック図である。

【図３５】従来の画像表示装置のガンマ補正を説明する
図である。

【符号の説明】

１マトリクス型表示パネル３データ並び替え部４輝度データ変換器５シフトレジスタ６変調信号発生部４３，４３ａ，５５変換テーブル制御部４５，５６セレクタ５１〜５４変換テーブル５７，５８，６３〜６５カウンタ４６排他的論理和回路５９，６６加算器６１ダウンカウンタ

Claims

【特許請求の範囲】

【請求項１】画像信号を入力して処理する画像処理装
置であって、画像信号に対応して補正データを記憶する複数の記憶手
段と、入力した画像信号に対応して前記複数の記憶手段のそれ
ぞれから出力される補正データを選択する選択手段と、前記選択手段により選択された補正データを前記入力し
た画像信号の処理データとして出力する手段と、を有す
ることを特徴とする画像処理装置。
【請求項２】前記複数の記憶手段は、同じ画像信号に
対応して複数の補正データを有し、前記複数の補正デー
タの平均値が当該画像信号の補正値に略等しいことを特
徴とする請求項１に記載の画像処理装置。
【請求項３】前記複数の記憶手段の同一の画像信号入
力に対する補正データの出力差は最大１であることを特
徴とする請求項２に記載の画像処理装置。
【請求項４】前記複数の記憶手段の同一の画像信号入
力に対する補正データの出力差は最大１階調であること
を特徴とする請求項２に記載の画像処理装置。
【請求項５】前記選択手段は、前記画像信号のフレー
ム毎に前記複数の記憶手段のいずれかの出力を選択する
ことを特徴とする請求項１又は２に記載の画像処理装
置。
【請求項６】前記選択手段は更に、入力した画像信号
の画素毎に前記複数の記憶手段のいずれかの出力を選択
することを特徴とする請求項２に記載の画像処理装置。
【請求項７】前記選択手段は更に、入力した画像信号
のフレームと各走査線毎に前記複数の記憶手段のいずれ
かの出力を選択することを特徴とする請求項１に記載の
画像処理装置。
【請求項８】前記選択手段は更に、入力した画像信号
の画素毎に前記複数の記憶手段のいずれかの出力を選択
することを特徴とする請求項７に記載の画像処理装置。
【請求項９】前記複数の記憶手段の数は２であること
を特徴とする請求項１乃至８のいずれか１項に記載の画
像処理装置。
【請求項１０】前記複数の記憶手段の数は４であるこ
とを特徴とする請求項１乃至８のいずれか１項に記載の
画像処理装置。
【請求項１１】前記複数の記憶手段のそれぞれはＲＯ
Ｍテーブルを有し、前記入力した画像信号は前記ＲＯＭ
テーブルのアドレスとして入力されることを特徴とする
請求項１乃至１０のいずれか１項に記載の画像処理装
置。
【請求項１２】画像信号を入力して処理する画像処理
方法であって、入力した画像信号に対応して、複数の補正データを記憶
する複数のメモリのそれぞれから出力される補正データ
を選択する選択工程と、前記選択工程で選択された補正データを前記入力した画
像信号の処理データとして出力する工程と、を有するこ
とを特徴とする画像処理方法。
【請求項１３】前記複数のメモリは、同じ画像信号に
対応して複数の補正データを記憶しており、前記複数の
補正データの平均値が当該画像信号の補正値に略等しい
ことを特徴とする請求項１２に記載の画像処理方法。
【請求項１４】前記複数のメモリの同一画像信号に対
する補正データの出力差は最大１であることを特徴とす
る請求項１２に記載の画像処理方法。
【請求項１５】前記複数のメモリの同一画像信号に対
する補正データの出力差は最大１階調であることを特徴
とする請求項１２に記載の画像処理方法。
【請求項１６】前記選択工程では、前記画像信号のフ
レーム毎に前記複数のメモリのいずれかの出力を選択す
ることを特徴とする請求項１２又は１３に記載の画像処
理方法。
【請求項１７】前記選択工程では更に、入力した画像
信号の画素毎に前記複数のメモリのいずれかの出力を選
択することを特徴とする請求項１３に記載の画像処理装
置。
【請求項１８】前記選択工程では更に、入力した画像
信号のフレームと各走査線毎に前記複数のメモリのいず
れかの出力を選択することを特徴とする請求項１２に記
載の画像処理方法。
【請求項１９】前記選択工程では更に、入力した画像
信号の画素毎に前記複数のメモリのいずれかの出力を選
択することを特徴とする請求項１６に記載の画像処理方
法。
【請求項２０】前記複数のメモリの数は２であること
を特徴とする請求項１２乃至１９のいずれか１項に記載
の画像処理方法。
【請求項２１】前記複数のメモリの数は４であること
を特徴とする請求項１２乃至１９のいずれか１項に記載
の画像処理方法。
【請求項２２】前記複数のメモリのそれぞれはＲＯＭ
テーブルを有し、前記入力した画像信号は前記ＲＯＭテ
ーブルのアドレスとして入力されることを特徴とする請
求項１２乃至２１のいずれか１項に記載の画像処理方
法。
【請求項２３】画像信号を入力して表示する画像表示
装置であって、画像信号を入力する入力手段と、前記入力手段により入力した画像信号に対応して補正デ
ータを記憶する複数のメモリを備え、前記複数のメモリ
のそれぞれから出力される補正データを選択して前記入
力した画像信号を補正する補正手段と、前記補正手段により補正された画像信号に基づいて表示
信号を生成する表示信号生成手段と、前記表示信号生成手段により生成された表示信号に基づ
いて表示器を駆動して画像を表示する表示制御手段と、
を有することを特徴とする画像表示装置。
【請求項２４】前記複数のメモリは、同じ画像信号に
対応して複数の補正データを有し、前記複数の補正デー
タの平均値が当該画像信号の補正値に略等しいことを特
徴とする請求項２３に記載の画像表示装置。
【請求項２５】前記複数のメモリに入力される同一の
画像信号に対する補正データの出力差が最大１であるこ
とを特徴とする請求項２３に記載の画像表示装置。
【請求項２６】前記複数のメモリに入力される同一の
画像信号に対する補正データの出力差が最大１階調であ
ることを特徴とする請求項２３に記載の画像表示装置。
【請求項２７】前記補正手段は、前記画像信号のフレ
ーム毎に前記複数のメモリのいずれかの出力を選択する
ことを特徴とする請求項２３又は２４に記載の画像表示
装置。
【請求項２８】前記補正手段は更に、入力した画像信
号の画素毎に前記複数のメモリのいずれかの出力を選択
することを特徴とする請求項２４に記載の画像表示装
置。
【請求項２９】前記補正手段は更に、入力した画像信
号のフレームと各走査線毎に前記複数のメモリのいずれ
かの出力を選択することを特徴とする請求項２３に記載
の画像表示装置。
【請求項３０】前記補正手段は更に、入力した画像信
号の画素毎に前記複数のメモリのいずれかの出力を選択
することを特徴とする請求項２７に記載の画像表示装
置。
【請求項３１】前記複数のメモリの数は２であること
を特徴とする請求項２３乃至３０のいずれか１項に記載
の画像表示装置。
【請求項３２】前記複数のメモリの数は４であること
を特徴とする請求項２３乃至３０のいずれか１項に記載
の画像表示装置。
【請求項３３】前記複数のメモリのそれぞれはＲＯＭ
テーブルを有し、前記入力した画像信号は前記ＲＯＭテ
ーブルのアドレスとして入力されることを特徴とする請
求項２３乃至３２のいずれか１項に記載の画像表示装
置。
【請求項３４】前記表示信号生成手段は、前記補正さ
れた画像信号の値に応じた長さのパルス信号を表示信号
として生成することを特徴とする請求項２３に記載の画
像表示装置。
【請求項３５】前記表示器は、マトリクス状に配列さ
れた複数の電子放出素子を有し、前記表示信号は前記表
示器の列配線に印加され、前記表示制御手段は前記表示
器の行配線を前記入力した画像信号に同期して順次選択
して駆動することを特徴とする請求項２３に記載の画像
表示装置。