WO2004003955A1 - 冷陰極構造、電子放出装置及び電子放出型表示装置 - Google Patents

冷陰極構造、電子放出装置及び電子放出型表示装置 Download PDF

Info

Publication number
WO2004003955A1
WO2004003955A1 PCT/JP2003/008075 JP0308075W WO2004003955A1 WO 2004003955 A1 WO2004003955 A1 WO 2004003955A1 JP 0308075 W JP0308075 W JP 0308075W WO 2004003955 A1 WO2004003955 A1 WO 2004003955A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
electron
cold cathode
electron emission
cathode structure
Prior art date
Application number
PCT/JP2003/008075
Other languages
English (en)
French (fr)
Inventor
Kazuo Konuma
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to JP2004517282A priority Critical patent/JPWO2004003955A1/ja
Priority to AU2003244079A priority patent/AU2003244079A1/en
Publication of WO2004003955A1 publication Critical patent/WO2004003955A1/ja

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • H01J1/3048Distributed particle emitters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/304Field emission cathodes
    • H01J2201/30446Field emission cathodes characterised by the emitter material
    • H01J2201/30453Carbon types
    • H01J2201/30469Carbon nanotubes (CNTs)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels

Definitions

  • the present invention relates to a cold cathode structure, an electron emission device, and an electron emission display device, and particularly to a cold cathode structure, an electron emission device, and an electron emission display device having stable electron emission characteristics.
  • CNT carbon nano tube
  • FIG. 1 is a diagram showing a configuration of a cathode node of a CNT-FED.
  • the power source panel includes a power source electrode 103, a gate insulating film 105, and a gate electrode 106.
  • the force source electrode 103 and the gate electrode 106 arranged above the force source electrode 103 intersect with the gate insulating film 105 interposed therebetween.
  • Emitter holes 110 are provided in each intersection area, and each intersection area is a light emitting unit called a sub-pixel.
  • FIG. 2 is a view showing a cross-sectional structure of the periphery of the emitter hole 110 of the structure shown in FIG.
  • a force source electrode 103, a gate insulating film 105, and a gate electrode 106 are arranged on a glass insulating substrate 101 in this order, and are arranged.
  • the emitter hole 110 penetrates through the gate insulating film 105 and the gate electrode 106 and reaches the force source electrode 103.
  • the bottom of the emitter hole 110, that is, the surface of the force source electrode 103, is provided with a carbon nanotube so as to be electrically connected to the force source electrode 103.
  • Force that includes notch 108 and conductive paste 104 One-pong notch paste 10 9
  • CNT paste (Hereinafter, also referred to as “CNT paste”).
  • the CNT paste 109 has been deposited. For this reason, as shown in FIG. 2, the CNT paste 109 has a convex shape in which the center is raised. The carbon nanotube 108 protrudes from the surface of the convex paste 104.
  • the thickness d I of the gate insulating film 105 is 15 / m, and the aperture diameter DH of the emitter hole 110 is 55 m.
  • a cathode electrode 107 is arranged above the force source panel.
  • FIG. 3 is a graph showing a state when electrons are emitted from the force source panel to the anode electrode 107.
  • the vertical axis shows the anode current flowing from the anode electrode to the force source electrode
  • the horizontal axis shows the gate voltage (gate electrode-single-source electrode voltage). I will.
  • the three curves show the case where the anode voltage between the force source electrode and the anode electrode is lkV, 2 kV, and 3 kV.
  • the anode current changes depending on the anode voltage. When the anode voltage is 3 kV, the gate voltage is 20 V, and when the force source voltage is 0 V, approximately 3 A of corresponding electrons are emitted.
  • the state where the anode current does not become zero that is, the state where electrons are emitted even at a low gate voltage
  • the display device emits light for each pixel based on the gate voltage, or more precisely, the voltage between the gate electrode and the cathode electrode. It is in an operation failure state where the state cannot be controlled. This results in unintended bright spots.
  • the current CNT-FED technology is moving toward reducing the emitter hole diameter.
  • the hole diameter has been reduced to enable electron emission at a low gate voltage, and the thickness of the gate insulating film has been reduced.
  • the height difference between the upper surface of the CNT paste and the gate electrode is about 3 m
  • the hole diameter (opening diameter DH) at the height of the gate electrode is about 30 m
  • the hole is CNT-FED with a shallow hole that is almost wide and wide.
  • Such a structure has a shallower hole than that in Fig. 2 and is expected to be a structure in which defects due to the diode action are more likely to occur. Therefore, there is a demand for a display device having such a structure and not causing a diode action.
  • Japanese Patent Application Laid-Open No. 2000-29041119 discloses a method of manufacturing an electron emission source, an electron emission source, and a fluorescent display device. It has been disclosed.
  • an electron emission element is provided between a cathode electrode and a gate electrode.
  • a force electrode is formed on the insulating substrate, and a force-carbon material containing a dispersed carbon nanotube is applied to the cathode electrode.
  • a carbon material including a force bonnotube is fixed to the force source electrode.
  • a resistive layer is formed between the cathode electrode and the carbon material containing the carbon nanotube.
  • FIG. 4 is a cross-sectional view illustrating the electron emission source disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 2000-29411.
  • a force source electrode 103, a gate insulating film 105 and a gate electrode 106 are provided on an insulating substrate 101.
  • the emitter hole 110 penetrates through the gate insulating film 105 and the gate electrode 106 to reach the force source electrode 103.
  • a resistive layer 112 is formed on the bottom of the emitter hole 110, and a carbon nanotube 110 is provided on the surface of the resistive layer 112. Yes.
  • Above the gate electrode 106 an anode electrode 107 is arranged. Electrons 120 are emitted from the tip of the carbon nanotube 108.
  • This electron emission source consists of a resistive layer 1 between the force source electrode 103 at the bottom of the emitter hole 110 and the carbon nanotube tube 108. It has 1 2.
  • each force is directly below the carbon nanotube tube 108.
  • a potential drop is generated by R A , R B , and R c that are the resistance components 112 ′ of the layer 112. Due to the potential drop, carbon material and This prevents overcurrent when the gate electrode 106 is short-circuited.
  • resistance components R A , R B and R c are connected in parallel with each other.
  • Japanese Patent Application Laid-Open Publication No. 2001-126609 discloses an electron-emitting device and a display device.
  • This conventional electron emission element includes an insulating substrate, a first electrode, a second electrode, an emitter, an insulating layer, an opening, and a resistance layer.
  • the first electrode is provided on the insulating substrate, and the second electrode is provided above the first electrode and separated from the first electrode.
  • the emitter is provided between the first electrode and the second electrode.
  • the emitter consists of a metal layer with a central part formed thicker than the peripheral part, and a force-free carbon nanotube and a carbon nanofino formed on the metal layer. It is formed of a carbon material containing at least one of them.
  • the insulating layer is provided between the first electrode and the second electrode.
  • the opening is formed so as to penetrate the second electrode and the insulating layer.
  • the resistive layer is provided between the first electrode and the insulating layer, and is formed so as to be exposed from the opening.
  • a metal layer is provided so as to be in contact with the resistance layer.
  • FIG. 5 is a cross-sectional view illustrating the electron-emitting device disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 2001-126609.
  • a force source electrode 103, a resistance layer 113, a gate insulating film 105, and a gate electrode 106 are provided on an insulating substrate 101. Above the gate electrode 106, an anode electrode 107 is arranged. The resistance layer 113 is formed on the insulating substrate 101.
  • the emitter hole 110 penetrates through the gate insulating film 105 and the gate electrode 106 and the resistive layer 113 As can be seen from Figure 5 which has reached the bottom, the bottom of the emitter hole 110 has a metal part 104 'and a carbon nanotube 10 on its surface. A metal layer 109 ′ having 8 and 8 is formed. Electrons 120 are emitted from the tip of the force phonotube 108. There is no force source electrode 103 under the resistive layer 113 immediately below the emitter hole 110.
  • the metal layer 109 ' is disposed inside the emitter hole 110, and the lower part is the resistance component 113' of the resistor layer 113. Is connected to.
  • the entire potential of the island-shaped metal layer 109 ' rises toward a positive potential.
  • the effective electric field applied to the carbon nanotube tube 108 is suppressed, and the electron emission is controlled.
  • Japanese Patent Application Laid-Open No. 2001-210221 discloses a cold cathode and a method for manufacturing the cold cathode.
  • This conventional cold cathode is used to electrically insulate the electron source, the power source electrically connected to the electron source, the gate electrode, and the electron source and the gate electrode.
  • a gate insulating layer Since the yarn Y has a first gate insulating layer and a second gate insulating layer, the first gate insulating layer defines an electron emission area, and the second gate insulating layer has a force. It functions as an insulating layer between the source electrode and the gate electrode. Further, a high resistance layer is provided between the electron source and the force source electrode. Multiple electron sources are insulated from each other.
  • the cold cathode disclosed in Japanese Unexamined Patent Publication No. 2001-212022 is a CNT-type electron source to which a high resistance layer similar to the resistance layer 12 shown in FIG. 4 is added.
  • Japanese Patent Application Laid-Open No. 2000-250469 discloses a field emission electron source array and a method of manufacturing the same. In this conventional field emission electron source array, the field emission electron source and the power source electrode wiring are electrically connected via a resistance layer. The field emission electron source and the resistive layer are formed in the same minute space. Each of the minute spaces is insulated and separated by an insulator material. The electron emission region is formed as an accumulation of microspaces.
  • the field emission electron source array disclosed in Japanese Unexamined Patent Application Publication No. 2000-125049 has the same resistance connection relationship as FIG.
  • Japanese Patent Application Laid-Open Publication No. 2000-348600 discloses a cold cathode using a cylindrical electron source and a method for manufacturing the same.
  • This conventional cylindrical electron source is composed of an electron source that emits electrons into a vacuum, a gate electrode for extracting electrons, and a gate electrode that electrically insulates the electron source from the gate electrode. G.
  • An insulating layer is provided.
  • the electron source is a cylindrical electron source, and one or both ends of the cylindrical electron source are replaced with a high-resistance material different from the material constituting the electron source.
  • the cylindrical electron source disclosed in Japanese Patent Laid-Open Publication No. 2000-348600 has the same resistance connection relationship as FIG.
  • a CNT-type electron source having a plurality of emission sites inside one emission hole is connected to a resistance connection shown in FIG.
  • it has the resistance connection relationship shown in FIG.
  • the change in the potential of the A electron source does not affect the electron emission from the B electron source.
  • the force source immediately below the A electron source The voltage drop due to the electron flow and the resistance component RA flowing vertically upward from the electrode to the A electron source suppresses the emission of electrons from the A electron source. It does not affect the emission of electrons.
  • the B electron source if the electron flow between the cathode electrode immediately below it and the cathode electrode is small, the voltage drop in the vertical direction is small, and normal electron emission is performed.
  • the force-bonnet tubes 108 have the same potential. That is, the same situation as when a resistor is externally connected to the force source electrode 103 when there is no resistance layer 113 is obtained.
  • FIG. 6A shows the drive voltage for the set of the gate voltage Vg and the power source voltage Vk in the CNT type FED having the simple matrix structure shown in FIG. This is the table shown.
  • Fig. 6B shows the electric field (horizontal axis) between the force source electrode and the gate electrode in the CNT type electron source, and the anode electric current from the force source electrode. This graph shows the relationship between the density of the current flowing to the pole (vertical axis).
  • FIG. 1 is a cross-sectional view showing a conventional electron-emitting device and equipotential lines, and reference numerals used in FIG. 7 are the same as those in FIG. 4 described above.
  • the equipotential lines electrons continue to be emitted from this area, causing a diode action. This area is called the diode action area.
  • the diode function is, in particular, (electric field between the anode electrode 107 and the gate electrode 106) ⁇ (the gate electrode 106 and the cathode electrode 106). It easily occurs under the condition of (Electric field between 3), that is, the condition of (Va-Vg) / da ⁇ (Vg-Vk) / dk.
  • the potential Va of the anode electrode 107, the potential Vg of the gate electrode 106, the potential Vk of the cathode electrode 103, the anode electrode 107 The distance da between one gate electrode 106 and the distance dk between the gate electrode 106 and the force source electrode 103 (or the surface of the CNT paste).
  • Figure 8 shows the relationship between the amount of current emitted from the emitter and the voltage V gk (drive voltage) between the gate electrode and single-source electrode (horizontal axis).
  • V gk drive voltage
  • Line B shows the case where a resistive layer is used.
  • the current I 1 corresponds to the peak luminance current in FIG. 6A
  • 12 corresponds to the threshold current.
  • a cold cathode field emission device and a cold cathode field emission device are disclosed in Japanese Patent Application Laid-Open No. 2000-156,147.
  • an electron emission layer and an insulating layer and a gate electrode layer are laminated in this order on the supporting surface, and an opening penetrating the gate electrode layer and the insulating layer is provided. Electrons are emitted from the electron emission layer exposed on the bottom surface of the opening.
  • the opening area of the opening is continuously from the upper end of the opening toward the bottom of the opening. Or it is decreasing discontinuously.
  • the electron emission device of this conventional example has a substrate, a gate electrode having an opening, and disposed on the substrate, and a thin film formed of a force source material on the substrate in the opening. And an anode electrode disposed at a predetermined distance from the emitter and to which a predetermined potential is applied.
  • the gate potential is applied such that the range of the spread of the electrons emitted from the emitter when reaching the anode electrode is within a predetermined limit value.
  • the electric field between the gate and the emitter is set to a value smaller than the electric field between the gate and the anode formed between the anode electrode and the gate electrode.
  • an object of the present invention is to provide a cold cathode structure, an electron-emitting device, and an electron-emitting display device capable of canceling a diode action.
  • Another object of the present invention is to provide a cold-cathode structure, an electron-emitting device, and an electron-emitting device capable of realizing a low drive voltage (the amplitude of Vg and the amplitude of Vk are suppressed to a low level).
  • a display device is to be provided.
  • Still another object of the present invention is to provide a cold cathode structure, an electron emission device, and an electron emission display device capable of stabilizing electron emission.
  • the cold cathode structure includes an insulating substrate, a conductive force source electrode provided on the insulating substrate, and a power source electrode.
  • the electron-emitting portion has projections dispersed on its surface to emit electrons.
  • the potential of the electron-emitting portion at the center of the bottom of the emitter hole is higher than the potential of the electron-emitting portion at the periphery of the bottom of the emitter hole. No.
  • the projection of the electron emitting portion at the center of the bottom of the emitter hole is connected to the cathode electrode via a distributed resistance component so as to have the first resistance value.
  • the projection of the electron emission portion in the periphery of the bottom of the emitter hole is connected to the force source electrode via the distribution resistance component so as to have the second resistance value. Connected, the first resistance value being larger than the second resistance value.
  • the electron emission section may include a lower resistance layer having a first distributed resistance component, and a resistance layer formed on the lower resistance layer and having a second distributed resistance component.
  • the resistance layer has a projection on its surface. It is desirable that the sheet resistance of the lower resistance layer is not less than 10 1 ⁇ and not more than 500 ⁇ , and the sheet resistance of the resistance layer is not less than 10 ⁇ and 500 0 ⁇ . It is desired to be less than ⁇ . It is desirable that the value of the first distributed resistance component and the value of the second distributed resistance component are almost equal.
  • the emitter hole may penetrate the force source electrode in addition to the gate electrode and the gate insulating film.
  • the electron emission portion is formed on an insulating substrate, and is electrically connected to a cathode electrode at an end of the bottom of the emitter hole. In this way, the projection at the center of the electron emitting portion is connected to the cathode electrode with a larger resistance than the projection at the periphery of the electron emitting portion.
  • the electron emission portion may be formed on the force source electrode.
  • the insulating substrate has a first dent at a portion corresponding to the emitter hole, and the force source electrode has a second dent along the surface of the insulating substrate.
  • the electron emission portion may be formed in the second depression of the force source electrode.
  • the electron emission portion has a resistance layer having a distributed resistance component, and the resistance layer has a projection on its surface. It is desirable that the sheet resistance of the resistive layer should be not less than 100 ⁇ and not more than 500 ⁇ .
  • the emitter hole may penetrate the force source electrode in addition to the gate electrode and the gate insulating film.
  • the electron-emitting portion is formed on the insulating substrate, and is electrically connected to the force source electrode at the bottom end of the emitter hole.
  • the resistance layer may have a substantially uniform thickness, and in some cases, the thickness of the resistance layer may be set at the center of the emitter hole.
  • the thickness of the resistive layer is thinner at the center and thicker at the periphery, and in other cases, the thickness of the resistive layer may be thicker at the center of the emitter electrode and thinner at the periphery.
  • the thickness of the lower resistance layer may be thick at the center of the emitter hole and thin at the periphery.
  • At least one type of projection is provided for a carbon nanotube tube, a force carbon fiber tube, and a carbon nanohorn. It is desirable to include
  • the cold cathode structure is provided on an insulating substrate, a conductive cathode electrode provided on the insulating substrate, and a cathode electrode.
  • the electron emission portion is dispersed on the surface and has a projection for emitting electrons.
  • the potential of the projection at the center of the emitter hole is at the periphery of the emitter hole. It is higher than the potential of the protrusion.
  • the projections include at least one of a carbon nanotube tube, a carbon nano fiber, and a carbon nanohorn.
  • an electron emission device comprising: a cold shade structure having an upper opening; and an anode provided to be spaced apart from and facing the gate electrode and the electron emission portion.
  • a source for applying an anode pressure to the anode electrode and a source for applying a gate voltage to the gate electrode are provided.
  • a third power source for applying a force source voltage to the cathode electrode may be further provided.
  • V a is the potential of the anode electrode
  • V g is the potential of the gate electrode
  • V k is the potential of the cathode electrode
  • da is the surface of the anode electrode on the side of the gate electrode and the gate electrode.
  • an electron-emitting display device based on the above-described electron-emitting device, a horizontal synchronization signal, a vertical synchronization signal, a data packet, and a data signal.
  • a control circuit for outputting an X drive signal and a Y drive signal; an X driver for controlling a cathode electrode of the electron-emitting device based on the X drive signal; and a ⁇ drive signal.
  • a Y driver unit for controlling a gate electrode of the electron emission device based on the control signal.
  • FIG. 1 is a diagram showing the configuration of a CNT-FED force source panel of the first conventional example.
  • Fig. 2 is a cross-sectional view showing the structure around the emitter hole in the CNT-FED force source panel of the first conventional example.
  • 3 is a graph showing the result of the electron emission from the cathode panel to the anode electrode in the first conventional example of CNT—FED.
  • 4 is a cross-sectional view showing an electron emission source of a second conventional example
  • 5 is a cross-sectional view showing an electron emission element of a third conventional example.
  • 6A is a table showing an example of gate voltage, cathode, and voltage application in the CNT type FED.
  • FIG. 4 is a graph showing an example of a relationship between an electric field between a contact electrode and a current density between a force source electrode and an anode electrode.
  • FIG. 7 is a diagram showing a conventional electron-emitting device and equipotential lines.
  • FIG. 8 is a graph showing the relationship between the amount of current discharged from the emitter and the voltage between the gate electrode and the single-source electrode.
  • FIG. 9A shows the first embodiment of the present invention.
  • FIG. 9B is a cross-sectional view showing the structure of the electron emission device according to the example, and FIG. 9B is a diagram showing an equivalent circuit of the electron emission device according to the first embodiment shown in FIG. 9A;
  • FIGS. 1OA to 10E are cross-sectional views showing a method of manufacturing the electron emission device according to the first embodiment of the present invention.
  • FIG. 11 is a block diagram showing a configuration of an electron emission display device to which the electron emission device of the present invention is applied.
  • FIG. 12A is a sectional view showing the structure of an electron-emitting device according to a second embodiment of the present invention
  • FIG. 12B is a sectional view showing the structure of the second embodiment shown in FIG. 12A
  • FIG. 3 is a diagram showing an equivalent circuit of the electron emission device
  • Fig. 13 shows the potential distribution on the electron source film on one side of the center axis of the emitter hole.
  • FIG. 14 is a graph showing the electron emission characteristics from the electron source film in the electron emission device.
  • FIG. 15 is a diagram showing a potential distribution on the electron source film under predetermined conditions in the electron emission device.
  • FIG. 16 is a diagram showing a potential distribution on the electron source film under predetermined conditions in the electron emission device.
  • FIG. 17A shows an electron-emitting device according to a third embodiment of the present invention.
  • FIG. 17B is a cross-sectional view showing the structure of the electron-emitting device according to the third embodiment shown in FIG. 17A, and FIG.
  • FIG. 18A is a sectional view showing the structure of an electron-emitting device according to a fourth embodiment of the present invention
  • FIG. 18B is a sectional view showing the structure of the fourth embodiment shown in FIG. 18A
  • FIG. 3 is a diagram showing an equivalent circuit of the electron emission device
  • FIG. 19A is a cross-sectional view showing a structure of an electron-emitting device according to a fifth embodiment of the present invention
  • FIG. 19B is a cross-sectional view according to the fifth embodiment shown in FIG. 19A
  • FIG. 3 is a diagram showing an equivalent circuit of the electron emission device.
  • BEST MODE FOR CARRYING OUT THE INVENTION a cold cathode structure, an electron-emitting device and an electron-emitting display device of the present invention will be described in detail with reference to the accompanying drawings.
  • FED Field Emission D isp 1 ay
  • the present invention can be applied to ordinary FED and other uses.
  • the same or corresponding parts will be denoted by the same reference characters.
  • FIG. 9A is a cross-sectional view showing a configuration of the electron-emitting device according to the first embodiment of the present invention.
  • the electron emission device includes an insulating substrate 1, a lower resistance layer 2, a force source electrode 3, an electron source film 9, a gate insulating film 5, a gate electrode 6, and an anode electrode 7.
  • the electron-emitting portion has a lower resistance layer 2 and an electron source film 9, and the electron source film 9 has a paste 4 and a force bonnet tube 8 as a resistance layer having a distributed resistance component. And.
  • a first power supply 16, a second power supply 17, and a third power supply 18 are connected to the anode electrode 7, the gate electrode 6, and the force source electrode 3, respectively.
  • the first power supply 16 applies an anode voltage Va to the anode electrode 7,
  • the second power supply 17 applies a gate voltage Vg to the gate electrode 6, 3
  • the power supply 18 applies a force source voltage V k to the force source electrode 3.
  • Each power supply is controlled by the control unit 15.
  • the insulating substrate 1 is a substrate made of an insulating material such as a glass substrate, or a substrate having an insulating film formed on a surface thereof. In this example, a glass plate having a thickness of 1 mm is used as the insulating substrate 1.
  • the lower resistance layer 2 of the electron emitting portion is formed in a predetermined shape at a position on the insulating substrate 1 where electrons are to be emitted.
  • the lower resistance layer 2 is formed by depositing amorphous silicon in a disk shape having a diameter of 60 m and a thickness of 1 m.
  • the lower resistance layer 2 functions as a resistance layer having a distributed resistance component.
  • the lower resistance layer 2 is electrically connected to the force source electrode 3 around the lower resistance layer 2.
  • the lower resistance layer 2 applies the applied power source voltage V k (excluding the voltage drop of its own) to the electron source film 9.
  • Cassow An electron source film 9 is provided on a part of the surface of the gate voltage V k.
  • the sheet resistance of the first force source electrode 2 is 200 ⁇ .
  • the range of the sheet resistance is preferably 10 to 500 M ⁇ . If the resistance is too low, it will behave like a normal conductive force electrode.If the resistance is too high, the drive voltage will increase, and in the worst case the current
  • the force source electrode 3 is disposed around the lower resistance layer 2 on the insulating substrate 1 so as to be electrically connected to the lower resistance layer 2.
  • the force source electrode 3 is a silver paste wiring having a thickness of 2 m and a sheet resistance of 5 ⁇ .
  • the cathode electrode 3 may be in direct contact with the end face of the lower resistance layer 2, and is arranged so as to cover the end of the lower resistance layer 2.
  • it is not provided in a region of the lower resistance layer 2 where the electron source film 9 is provided.
  • the first force source electrode 2 be disposed so as to surround the entire periphery thereof. This is to apply a voltage evenly to the electron source film 9 on the lower resistance layer 2.
  • the force source electrode 3 corresponds to a force source electrode in a conventional electron emission device.
  • the force source electrode 3 applies a force source voltage V k to the lower resistance layer 2, the paste 4 as the resistance layer, and the force bonanotube 8.
  • the gate insulating film 5 is provided on the power source electrode 3 so as to cover the power source electrode 3.
  • the gate insulating film 5 is a glass film having a thickness of 10 m.
  • the gate insulating film 5 may cover a portion of the lower resistance layer 2 where the electron source film 9 is not provided. Gate insulating film 5 insulates between force source electrode 3 and gate electrode 6.
  • the gate electrode 6 is formed on the gate insulating film 5 by a gate insulating film. It is arranged so as to cover all or part of 5. In this example, a silver paste electrode having a thickness of lzm and a sheet resistance of 10 ⁇ is used. It is desirable that the gate electrode 6 reaches the edge of the opening of the emitter hole 10. Gate electrode 6 is applied with gate voltage V g.
  • Emitter hole 10 is formed so as to penetrate force source electrode 3, gate insulating film 5, and gate electrode 6 to reach lower resistance layer 2.
  • the source electrode 3, the gate insulating film 5, and the gate electrode 6 deposited by screen printing so as to cover the lower resistive layer 2 ′ are grounded. It is formed as a cylindrical hole by applying the blast method. The diameter of the hole is 40 m.
  • the electron source film 9 includes a paste 4 and a force bonnet tube 8 as an electron emission projection.
  • the electron source film 9 is deposited on the bottom of the emitter hole 10, that is, on the entire surface of the lower resistance layer 2, or on the center except for the periphery of the bottom. In this example, the electron source film 9 is deposited to a thickness of 1 m at the bottom of the emitter hole 10 having a diameter of 40 m.
  • the electron source film 9 emits electrons based on the gate voltage V g, the power source voltage V k, and the anode voltage Va.
  • the electron source film 9 is a high-resistance film in which carbon nanotubes 8 are dispersed in the paste 4 in a direction perpendicular to the surface of the electron source film 9. Since carbon nanotube 8 and its impurities are low-resistance substances, carbon nanotubes 8 are used to obtain an electron source film 9 having a high sheet resistance. 8 has been purified and its length has been reduced. To shorten carbon nanotubes, use chemical etching, combustion, and mechanical gauging. These methods are combined. In this example, the carbon nanotube tube 8 is reduced to a length of 0.5 m or less, and adjusted so that the average abundance is 1 bar / square / xm. The pasted paste 4 contains and retains carbon nanotubes 8.
  • the electron source film 9 works as a resistance layer like the lower resistance layer 2.
  • the power source voltage V k is applied to the electron source film 9, and the power source voltage V k (however, the voltage drop by itself is applied to the carbon nanotube tube 8. ) Is applied.
  • the electron source film 9 has a sheet resistance of 200 M ⁇ .
  • the range of the sheet resistance is preferably 10 to 500 M ⁇ . If the resistance is too low, it will behave like a normal conductive cathode electrode.If the resistance is too high, the drive voltage will increase, and in the worst case the current will increase. It stops flowing. Further, it is preferable that the sheet resistance is substantially equal to that of the lower resistance layer 2. This is to make effective use of both.
  • the present invention is not limited to the Richin-Bonno tube 8.
  • the present invention can be similarly performed using a material having a one-bon nano structure, such as carbon-nanofone, which is a carbon-nanofone. is there . It also has a needle-like, conical or pyramidal shape and is used for other types of conductive materials, for example, Spindt type emitters. It can be a substance made of any material.
  • the force-bonbon tube 8 can be used.
  • carbides for example, carbon, silicon carbide, oxides, for example, zinc oxide, and metals, for example, needle-like crystals of silver and tin can be used.
  • the beard crystal It is also possible to use silicon nanowires generated by the VLS (Vapor Liquid Solid) mechanism, which is a typical generation mechanism. They preferably have a tip diameter of less than 0.5 m. More preferably, it is 0.1 m. This is because the smaller the tip diameter, the easier it is for electrons to be emitted.
  • the resistance of the paste 4 is high. Therefore, even if a material having a high resistance is used as the other material having the above-mentioned sharpened structure, electrons are emitted from the first four parts. There is no.
  • the anode electrode 7 is provided apart from the gate electrode 6 in a direction opposite to the gate insulating film 5.
  • the anode electrode 7 receives the electrons emitted from the force source side.
  • the anode electrode 7 is disposed at a distance of 2 mm above the gate electrode 6.
  • a rectangular pulse voltage is applied to 6 from the second power supply 17.
  • a rectangular pulse voltage is applied to the second force source electrode 3 from the third power supply 18.
  • Figures Figures 10A to 10E are cross-sectional views for explaining a method of manufacturing the electron-emitting device of the present invention. is there .
  • a glass substrate is provided as the insulating substrate 1.
  • an amorphous silicon film is formed on the insulating substrate 1 by the CVD method.
  • the lower resistance layer 2 having a desired shape is formed at a desired position by a photolithography method.
  • silver paste is desirably used as the force source electrode 3 so as to cover the insulating substrate 1 and a part of the lower resistance layer 2.
  • the pattern is printed in the desired shape at the position.
  • a glass paste is printed as a gate insulating film 5 and a silver paste is printed as a gate electrode 6 at desired positions and in desired shapes.
  • a baking or drying process is performed for each of the films or for the three types of films together to form three films.
  • a predetermined masking process is performed on the substrate with a film formed as described above.
  • a cylindrical emitter hole 10 is formed.
  • the mask is removed.
  • a paste 4 containing a force-pondane tube 8 is deposited on the emitter hole 10.
  • the electron source film 9 is formed.
  • the anode electrode 7 is provided, the region where electrons are emitted is evacuated.
  • the electron-emitting device is completed.
  • FIG. 11 is a block diagram showing a configuration of an electron emission display device according to a first embodiment of the present invention.
  • the electron emission display device is It is equipped with an FED connector, a thermometer 31, a control circuit 32, a power supply circuit 33, a Y driver 34 and an X driver 35.
  • the FED panel 31 is a display unit in which the electron-emitting device shown in FIG. 9A is formed in a matrix.
  • the control circuit 32 inputs the horizontal synchronization signal, the vertical synchronization signal, the data clock, the data signal, and the like, and sends the Y drive signal and the X drive signal to the Y driver 34 and the X driver 35. Outputs drive signal.
  • the Y driver 34 and the X driver 35 are connected to the gate voltage and the power source of the FED panel 31 based on the Y drive signal and the X drive signal, respectively, so as to display an image.
  • the power supply circuit 33 supplies power to each part of the electron emission display device including the FED panel 31, the control circuit 32, the Y driver 34 and the X driver 35.
  • the present invention is not limited to the configuration shown in FIG. 11, and if the above-described FED panel 31 is used, an electron emission display device is formed using another conventional technology. This is also possible.
  • FIG. 9B is a diagram showing an equivalent circuit corresponding to the lower resistance layer 2, the force source electrode 3, and the electron source film 9 shown in FIG. 9A.
  • the equivalent circuit has a resistance component 4 ′, a resistance component 2 ′, a conductor 3 ′, and a conductor 8 ′.
  • the resistance component 2 ′, the resistance component 4 ′, the conductor 3 ′, and the conductor 8 ′ are connected to the first power source electrode 2, the paste 4, the second power source electrode 3, and the second power source electrode 3 in FIG. 9A.
  • FIG. 9B corresponds to the region Pl, Pl, P2, P3, P2'P1' in FIG. 9A.
  • a carbon nanotube 8 oriented perpendicular to the surface of the electron source film 9 is shown as a representative.
  • the resistance component 4 ′ of the electron source film 9 is connected in series with the conductor 3 ′.
  • the resistance component 2 ′ of the lower resistance layer 2 is changed to the resistance component 4 ′ of the resistance layer 4 of the electron source film 9 and the resistance component 4 ′ of the lower resistance layer 2 connected in series with the conductor 3 ′.
  • Resistance components 2 ′ are connected in parallel with each other. For this reason, the resistance from the projection (carbon nanotube) at the center of the electron emission section to the cathode electrode 3 is the force source from the projection at the periphery of the electron emission section. It is larger than the resistance up to electrode 3.
  • the peripheral portion of the electron source film 9 is strongly affected by the electric field applied by the gate electrode 6, so that when a high positive voltage is applied to the gate electrode 6, Emits a lot of electrons. On the other hand, when a low voltage or a negative voltage is applied to the gate electrode 6, no electrons are emitted.
  • the potential of the second force source electrode 3 is assumed to be zero, but the potential of the gate electrode 6 may be zero. In this case, when the potential of the second force source electrode 3 is set to a high negative potential, a large amount of electrons are emitted from the periphery of the electron source film 9. When the potential of the second cathode electrode 3 is set to a positive potential, no electrons are emitted.
  • electrons are emitted or stopped in the peripheral portion of the electron source film 9, that is, in the vicinity of the gate electrode 6, in accordance with the drive voltage.
  • the central portion of the electron source film 9 can maintain a state in which electron emission is suppressed. In this way, the diode action can be eliminated.
  • the resistance component from the second force source electrode 3 is small, so that a large drive voltage is applied as shown by the curve B in FIG. It is not necessary, and the drive voltage can be suppressed to about twice that of the curve A. In other words, it can be driven with a low drive voltage.
  • the operation of the electron-emitting display device according to the first embodiment of the present invention shown in FIG. 11 is the same as that of the prior art except that the operation of the electron-emitting device is as described above. Therefore, the explanation is omitted.
  • the electron emission display device using the above-mentioned electron emission device also eliminates the diode action, stabilizes the electron emission, and is driven at a low drive voltage. You can do this. That is, the present invention is an effective technique when a wall-mounted television is manufactured by FED.
  • FIG. 12A shows an electron emission device according to the second embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing the configuration of FIG.
  • the electron emission device is an insulating substrate
  • the electron emission portion has an electron source film 9, and the electron source film 9 has a paste 4 as a resistive layer having a distributed resistance component and a force sensor as a protrusion. And 8 inclusive.
  • a third power supply 18 for applying a force source voltage V k is connected to 3. Each power supply is controlled by the control unit 15.
  • the second embodiment differs from the first embodiment in that the first force source electrode 2 is not used.
  • the emitter hole 10 is formed so as to penetrate the force source electrode 3, the gate insulating film 5 and the gate electrode 6 to reach the insulating substrate 1.
  • the electron source film 9 includes a paste 4 and a carbon bonnet tube 8, and is provided on the bottom of the emimeter hole 10, that is, on the entire surface of the insulating substrate 1. The portion is deposited so as to be in contact with the second cathode electrode 3. The thickness is almost the same as that of the force source electrode 3. However, as long as the outer peripheral portion of the electron source film 9 is in contact with the cathode electrode 3, the thickness is not limited to the above case.
  • the method for manufacturing an electron-emitting device according to the second embodiment of the present invention is a method for forming the lower resistance layer 2 in FIG. 10B. There is no opening, and the process of forming the emitter hole 10 in FIG. 10D is the same as the first process except that the emitter hole 10 is formed up to the insulating substrate 1. This is similar to the embodiment. Therefore, the description is omitted.
  • the electron-emitting display device is the same as the first embodiment except that the electron-emitting device of the second embodiment is used for the FED panel 31 in FIG. Therefore, the description is omitted.
  • FIG. 12B is a diagram showing an equivalent circuit corresponding to the force source electrode 3 and the electron source film 9 in FIG. 12A.
  • the equivalent circuit has a resistance component 2 ′, a conductor 3 ′, and a conductor 8 ′.
  • the resistance component 4 ′, the conductor 3 ′, and the conductor 8 ′ correspond to the paste 4, the power source electrode 3, and the carbon nanotube 8 in FIG. 12A.
  • Pl, P2, P3, P2 ', and P1 of the conductor 8 in FIG. 12B correspond to each region (Pl, P2, P3, P2', and P1) in FIG. 12A. ')), A carbon nanotube 8 vertically oriented in FIG.
  • the resistance component 4 ′ of the paste 4 of the electron source film 9 is connected in series.
  • FIG. 12B through the control of the power source voltage V k, the gate voltage V g, and the anode voltage V a, Pl, P 2, P 3, Electrons are emitted from P 2 ′ and P 1 ′. In this case, the emitted electrons are supplied from the second force source electrode 3 via the respective resistors.
  • the electrons emitted from P 3 are the resistance component 4 ′ between P 1 and P 2 and the resistance component 4 ′ between P 2 and P 3 (or The resistance component 4 'between 1' and P2 'and P2' and? 3 ′ and a resistance component 4 ′).
  • a voltage drop shift to a positive potential
  • the potential at the position of ⁇ 3 increases.
  • the other carbon nanotube tubes 8 As a result, the potential of the central portion of the electron source film 9 shifts in the positive direction, so that the potential of the entire electron source film 9 has a mountain shape with a high central portion and a low peripheral portion.
  • FIG. 13 is a diagram showing a potential distribution on the electron source film 9 at one side of the center axis in the emitter hole 10 of FIG. 12 ⁇ .
  • the vertical axis is the distance from the upper surface of the electron source film 9
  • the horizontal axis is the distance from the central axis in a direction perpendicular to the central axis.
  • the radius of the opening of the gate opening and the opening of the g-gutter hole 10 20 m
  • the thickness of the gate insulating film the thickness between the gate electrode 6 and the electron source film 9).
  • the electron source film 9 is a high-resistance film having a sheet resistance of 200 ⁇ , and shows a potential distribution when a simulation is performed. .
  • the potential of the central portion of the thin electron source film 9 where the diode action occurs can be set to a positive high potential.
  • the gradient of the potential distribution becomes gentle from the center of the electron source film 9 to the periphery thereof, that is, the electric field decreases immediately.
  • the phenomenon that the electric field applied to the central portion of the electron source film 9 is increased is prevented. This will be possible.
  • the emission of electrons from the central part can be suppressed. That is, in the second embodiment of the present invention, the electrons are emitted or stopped in the peripheral portion of the electron source film 9, that is, near the gate electrode 6 in accordance with the drive voltage. .
  • the central portion of the electron source film 9 can maintain a state in which electron emission is suppressed, and can eliminate a diode action.
  • FIG. 14 is a graph showing the electron emission characteristics from the electron source film 9 in the electron emission device shown in FIG.
  • the horizontal axis is the gate voltage (the voltage between the gate electrode and the single-source electrode), and the vertical axis is the anode current (the current between the force-source electrode and the anode electrode).
  • Current I 3 indicating electron emission from the center of the gate opening (emitter hole) with a radius of 20 m (represented by the region P 3 in FIG. 12A), 8 m from the center (Representing the regions P 2 and P 2 ′ in FIG. 12A) and the current 12 indicating the emission of electrons from the core force 20 m (the regions P 1 and P 2 in FIG. 12A).
  • P 1 ′ represents the current I 1 indicating the electron emission from the end of the electron source film), and the current IT ota 1 indicating the electron emission characteristics from the entire emitter hole. are doing .
  • V g 3 3 V
  • (V a-V g) / da (6 00 0-3 3) / 2 0 0 0 ⁇ (V g-V k) / dk-(3 3 — 0 ) Z 10.
  • (Va-Vg) / da ⁇ (Vg-Vk) / dk, a situation is created in which electron emission from the central part is smaller than that from the peripheral part.
  • Figure 15 shows the CNTs under the condition of (Va-Vg) / da ⁇ (Vg-Vk) / dk in the electron emission device shown in Fig. 2 which is the prior art.
  • This is a diagram showing the potential component on the paste 10 9 (electron source film).
  • the gate electrode Since the electric field between 106 and the first force source electrode 103 is larger than the electric field between the gate electrode 106 and the anode 07, the emitter hole 1 In the interior of 10 and in the vicinity of the gate electrode 106, the equipotential surface in the vicinity of the central axis expands (projects upward) toward the anode electrode 107.
  • the expanded electric surface functions as a hole lens for electrons 120 emitted from the CNT paste 109. That is, the electron 120 is deflected in its orbit by the circular lens, and deviates from the anode electrode 107 above the hole 110, which should be originally reached. Potential to reach the anode electrode 107 in the place
  • FIG. 16 shows the electron source under the condition of (Va-Vg) / da (Vg-Vk) / clk in the electron-emitting device shown in Fig. 12A.
  • FIG. 4 is a cross-sectional view showing a potential distribution on the film 9 under the condition of (V a — V g) / da ⁇ (V g ⁇ V k) / d k, which is equivalent to that of the emitter hole 10.
  • the potential distribution is convex downward. In the vicinity of the height of the gate 6, the child 20 is focused.
  • the potential at the central portion of the surface of the electron source film 9 is changed to the potential at the peripheral portion.
  • Set higher than And can be done.
  • the interval between the equipotential surfaces in the central portion is widened, and it is possible to create a potential distribution that is not convex upward but convex downward. That is, even under the condition of (Va-Vg) Zda ⁇ (Vg-Vk) / dk, a circular hole having an equipotential surface protruding upward near the height of the gate electrode 6. Since no lens is formed, electrons can reach the predetermined position of the anode electrode 7 without diverging.
  • the applied electric field at the central portion of the surface of the electron source film 9 is lower than the applied electric field at the surface of the peripheral portion.
  • the potential of the central part of the electron source film 9 can be shifted in the positive direction.
  • the current drops and the voltage drops drastically due to the resistance component of the electron source film 9, that is, the voltage shifts to a positive potential.
  • the electric field between the portion of the electron source film 9 where an excessive current flows and the gate electrode 6 is reduced. This makes it possible to suppress electron emission. In other words, the electron emission can be stabilized.
  • the resistance component from the second force source electrode 3 is small in the peripheral area (P1, P2, P2, P1 'in FIG. 12A). Therefore, it is not necessary to apply a large drive voltage as shown by the curve B in Fig. 8, and the drive voltage can be suppressed to about twice that of the curve A. It becomes. In other words, it can be driven with a low drive voltage.
  • the dimensions and applied voltage of the device shown in the second embodiment are typically used when manufacturing a wall-mounted television centering around 20 inches to 60 inches at a low cost. Is the value obtained.
  • the present invention is an effective technique for manufacturing a wall-mounted television by FED.
  • the operation of the electron-emitting display device according to the second embodiment of the present invention shown in FIG. 11 is the same as that of the first embodiment, except that the operation of the electron-emitting device is as described above. I omit that explanation.
  • the electron emission display device using the above-mentioned electron emission device also eliminates the diode action, stabilizes the electron emission, and is driven at a low drive voltage. You can do this. That is, the present invention is an effective technique for producing a wall-mounted television by FED.
  • FIG. 17A is a cross-sectional view showing the configuration of the electron-emitting device according to the third embodiment of the present invention.
  • the electron emission device includes an insulating substrate 1, a second force source electrode 3, an electron source film 9, a gate insulating film 5, a gate electrode 6, and an anode electrode 7.
  • the electron emission portion has an electron source film 9, and the electron source film 9 has a paste 4 as a resistance layer having a distributed resistance component and projections dispersed on the surface thereof.
  • -Bonnano tube 8 is included.
  • the paste 4 is generally flat, with the peripheral portion of the paste 4 being thick and rising and the central portion being thin and concave. This is different from the electron source film 9 of the second embodiment.
  • FIG. 17B is a diagram showing an equivalent circuit corresponding to the second force source electrode 3 and the electron source film 9 shown in FIG. 17A.
  • the equivalent circuit has a resistance component 2 ', a conductor 3' and a conductor 8 '.
  • the resistance component 4 ′ —a to 4 ′ -b, the conductor 3 ′ and the conductor 8 ′ are the same as the paste 4, the second force source electrode 3 and the carbon nanotube in FIG. 17A.
  • step 8 corresponds to step 8.
  • FIG. 17 Pl, P2, P3, P2 ', P2 of conductor 8' in 7B 1, represent carbon nanotubes 8 oriented vertically in each region (Pl, P2, P3, P2, P1 ') of FIG. 17A. Is shown.
  • the resistance components 4'_a to 4'_b of the paste 4 of the electron source film 9 are connected in series, and are laid.
  • the resistance of the paste 4 is increased because the thickness of the paste 4 becomes thinner toward the center. That is, the resistance value of the resistance component 4′-a is smaller than the resistance value of the resistance component 4′-a. That is, as compared with the case of FIG. 12A, the potential at the position of the central part P3 becomes higher. As a result, the potential at the center of the electron source film 9 shifts in the positive direction with a greater magnitude, so that the potential of the entire electron source film 9 is higher at the center and higher at the periphery. It becomes a low mountain shape.
  • the other configuration of the electron-emitting device is the same as that of the second embodiment, and the description is omitted.
  • the method of manufacturing the electron-emitting device is the same as that of the second embodiment except that the peripheral portion is thickly raised and the central portion is slightly dented. Therefore, its explanation is omitted.
  • the electron emission display device of the present invention is the same as the second embodiment except that the electron emission device of the third embodiment is used for the FED panel 31 in FIG. Since there is, the explanation is omitted.
  • the operation of the electron-emitting device and the electron-emitting display device in the case of FIG. 17A is the same as that of the second embodiment except that the shape of the electron source film 9 is different, so that the description is omitted.
  • the periphery of the paste 4 of the electron source film 9 in FIG. 12A of the second embodiment thickly rises, It explains the case where is thin and concave. Similarly, in the case where the periphery of the paste 4 of the electron thinning film 9 in FIG. 9A of the first embodiment is thickly raised and the center is thinly concave (not shown). Also, the same effect as that of the present embodiment can be obtained.
  • FIG. 18A is a cross-sectional view showing a configuration of an electron-emitting device according to a fourth embodiment of the present invention.
  • the electron emission device includes an insulating substrate 1, a lower resistance layer 21, a force source electrode 3, an electron source film 9, a gate insulating film 5, a gate electrode 6, and an anode electrode 7. .
  • the electron-emitting portion has a lower resistance layer 2 having a distributed resistance component and an electron source film 9, and the electron source film 9 has a paste 4 as a resistance layer having a distributed resistance component. It includes carbon nanotubes 8 as projections distributed on the surface. As shown in FIG.
  • the electron-emitting device is characterized in that the cathode electrode 3 is formed on the insulating substrate 1 and is also present at the bottom of the emitter hole 10.
  • the difference from the first embodiment is that the side resistance layer 21 is deposited on the entire bottom of the emitter hole 10 or on the center except for the periphery of the bottom.
  • the force source electrode 3 is formed with a predetermined thickness on the insulating substrate 1 including the bottom of the emitter hole 10.
  • the cathode electrode 3 is the same as the force cathode electrode in the conventional electron emission device.
  • the lower resistive layer 21 is a cathode at the bottom of the emitter hall 10 At the position where electrons are to be emitted on the gate electrode 3, a convex portion is formed with a thin peripheral portion, a thick central portion, and a raised portion.
  • the lower resistance layer 21 works as a resistance layer.
  • a cathode voltage V k is applied from the source electrode 3, and the source voltage V k (except for the voltage drop by itself) is applied to the electron source film 9. ) Is applied.
  • An electron source film 9 is provided on the surface.
  • a high-resistance paste is used as the lower resistance layer 21, and a 40 m-diameter element is formed in a convex shape having a thin peripheral portion and a thick central portion. It is deposited at the bottom of the miter hole 10 to a thickness of 1 m at the center.
  • the sheet resistance is 200 M ⁇ .
  • the range of the sheet resistance is preferably between 10 and 500 M ⁇ . If the resistance is too low, it will behave like a normal conductive cathode electrode; if the resistance is too high, the drive voltage will increase, and in the worst case the current will increase. No longer flows
  • the electron source film 9 is deposited with a thickness of 1 m on the lower resistance layer 21 formed at the bottom of the 40 m diameter hole of the emitter hole 10.
  • the other characteristics, configuration, and the like of the electron source film 9 are the same as those in the first embodiment, and a description thereof will not be repeated.
  • the 8B is a diagram showing an equivalent circuit corresponding to the lower resistance layer 21, the cathode electrode 3, and the electron source film 9 in FIG. 18A.
  • the equivalent circuit has a resistance component 2 1 ′ 1 to 3, a conductor 3 ′, a resistance component 4 ′, and a conductor 8 ′.
  • conductor 3 ', resistance component 4', and conductor 8 ' are connected to the lower resistance layer 21 of FIG. 18A, the second force source electrode 3, the base 4, and the force plate.
  • conductor 3 ', resistance component 4', and conductor 8 ' are connected to the lower resistance layer 21 of FIG. 18A, the second force source electrode 3, the base 4, and the force plate.
  • Fig. 1 Pl, P2, P3, P2 ', p of conductor 8' of 8B 1, the force of the vertically oriented force in each region (Pl, P2, P3, P2,..., P1 ′) of FIG. It is shown as a representative.
  • the resistance component 4 ′ of the base 4 of the electron source film 9 is connected in series via each conductor 8 ′, and the conductors are connected in parallel with each other.
  • each of the resistance components 21, _ 1 to 21, and ⁇ 3 has one end connected in series with each of the conductors 8 ′, and the other end connected to the conductor 3 ′.
  • the first force source electrode 21 becomes thicker toward the center, so that its resistance value becomes higher. That is, the resistance value of the resistance component 2 1 ′ ⁇ 11 ⁇ the resistance value of the resistance component 2 1 ′ ⁇ 3, which is the resistance value of the resistance component 2 1 ′ ⁇ 1. That is, the electric potential at the position of the central portion P 3 becomes higher. As a result, the potential at the center of the electron source film 9 shifts greatly in the positive direction, so that the potential of the entire electron source film 9 has a mountain shape with a high center and a low peripheral portion. Become .
  • the configuration of the other electron-emitting devices is the same as that of the first embodiment, and a description thereof will be omitted.
  • the electron emission type display device of the present invention is the same as that of the first embodiment except that the electron emission device of the third embodiment is applied to the FED panel 31 in FIG. Since it is the same as, its description is omitted.
  • the bottom of the emitter hole 10 is used as a second force source electrode 3, and the electron source shown in FIG. Before the source film 9 is formed, the first force source electrode 21 is formed. Except for this, it is the same as the first embodiment. Therefore, the description is omitted.
  • the paste is applied by a conventionally known electrophoresis method. It is also possible to form a carbon nanotube 8 on the surface.
  • the operation of the electron-emitting device and the electron-emitting display device shown in FIG. 18A is the same as that of the first embodiment except that the shape of the electron source film 9 is different. Omitted.
  • FIGS. 19A and 19B show an electron emitting device according to a fifth embodiment of the present invention.
  • the bottom of the emitter hole 10 is flat because a flat portion of the surface of the insulating substrate 1 is used.
  • the same effect as in the above embodiment can be obtained even if a dent (recess) is formed in the bottom of the emitter hole 10 and the electron source film 9 is formed there.
  • the electron emission device shown in FIG. 19A is different from FIG. 18A in that the bottom of the emitter hole 10 is depressed. That is, a depression is previously formed in a region on the insulating substrate 1 where the emitter hole 10 is to be formed.
  • the lower resistance layer 21, the power source electrode 3 and the electron source film 9 are formed thereon, and an electron emission device similar to that shown in FIG. 18A can be obtained.
  • the equivalent circuit corresponding to the lower resistance layer 21, the force source electrode 3, and the electron source film 9 is the same as that in FIG. 18B. Become .
  • the fifth embodiment has the same effect as the first to third embodiments. You can get results. In addition, it has the following effects. That is, when the paste 4 containing the carbon nanotube 8 is deposited on the emitter hole 10 to form the electron source film 9, the emitter hole 10 is deposited. The recessed bottom allows the paste to be held well in that area. Accordingly, the production yield of the electron emission device including the electron source film 9 can be improved.
  • the method of forming a dent in the emitter hole 10 shown in FIG. 19A is based on the conventional technique illustrated in FIG. 2 (in the electron emission device shown in FIG. 19A, Similarly, when the lower resistive layer 2 is not used and the paste 4 of the electron source film 9 is a conductive paste, the manufacturing yield is also increased. The effect can be obtained.
  • the drive amplitude between the gate electrode and the force source electrode can be reduced, and the diode action can be reduced. It can be suppressed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

 冷陰極構造は、絶縁基板と、絶縁基板上に設けられた導電性カソード電極と、カソード電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、ゲート電極とゲート絶縁膜を貫通するように形成されたエミッタホールと、エミッタホールの底部に形成され、分布抵抗成分を有する電子放出部とを具備する。電子放出部は、その表面に分散され、電子を放出する突起を有している。電子放出部の中央部の突起は、第1抵抗値を持つように分布抵抗成分を介してカソード電極に接続され、電子放出部の周辺部の突起は、第2抵抗値を持つように分布抵抗成分を介してカソード電極に接続され、第1抵抗値は、第2抵抗値より大きい。この結果、動作時には、電子放出部の中央部の突起は、周辺部の突起より高い電位にある。

Description

明 細 書 冷陰極構造、 電子放出装置及び電子放出型表示装置 技術分野
本発明 は、 冷陰極構造、 電子放出装置及び電子放出型 表示装置 に 関 し 、 特 に安定 し た電子放出特性 を有す る 冷 陰極構造、 電子放出装置及び電子放出型表示装置に 関す る 。 背景技術
F E D ( F i e l d E m i s s i o n D i s p l a y ) 等 に使用 さ れ る 電子放出装置 と して、 力 一ポ ンナ ノ チュ ー ブ ( C a r b o n N a n o T u b e 、 以下 「 C N T 」 と も 記す) を用 い る 装置が提案 さ れてい る 。 例 え ば、 「 フ ラ ッ ト パネル · ディ ス プ レイ 2 0 0 2 戦略 編」 ( 日 経マイ ク ロ デノ イ ス 別冊、 日 経 Β Ρ 社、 J o n g h u n Y o u , 2 0 0 2 、 P 1 9 6 〜 2 0 4 ) に 、 C N T — F E D の技術が開示 さ れて い る 。 図 1 及び図 2 を参照 し て、 その技術 を説明す る 。
図 1 は、 C N T — F E D の カ ソ 一 ド ノ°ネルの構成 を 示 す図で あ る 。 力 ソ ー ド パネルは、 力 ソ ー ド 電極 1 0 3 、 ゲー ト 絶縁膜 1 0 5 、 及びゲー ト 電極 1 0 6 を備え て い る 。 力 ソ ー ド 電極 1 0 3 とそ の上方 に配置 さ れたゲー ト 電極 1 0 6 と は、 ゲー ト 絶縁膜 1 0 5 を挟んで交差 し て い る 。 各交差領域に ェ ミ ッ タ ホール 1 1 0 が設け ら れ、 各交差領域がサブ ピ ク セル と 呼ばれる 発光単位であ る 。 図 2 は、 図 1 に示 さ れる 構造のェ ミ ッ タ ホ一ル 1 1 0 周辺部の 断面構造 を示す図で あ る 。 ガ ラ ス 製の絶縁基板 1 0 1 の上 に力 ソ ー ド電極 1 0 3 、 ゲー ト 絶縁膜 1 0 5 及びゲー ト 電極 1 0 6 が順 に配設 さ れて レゝ る 。 エ ミ ッ 夕 ホール 1 1 0 は、 ゲー ト 絶縁膜 1 0 5 及びゲー ト 電極 1 0 6 を貫通 して、 力 ソ ー ド 電極 1 0 3 に ま で達 して い る 。 ェ ミ ッ タ ホール 1 1 0 の底部、 即ち 力 ソ ー ド 電極 1 0 3 の表面 に は、 力 ソ ー ド電極 1 0 3 と 電気的 に導通で あ る よ う に 、 カ ーボ ン ナ ノ チュ ー ブ 1 0 8 と 導電性ペー ス 卜 1 0 4 と を含む力 一ポ ンナ ノ チュ ー ブペース ト 1 0 9
(以後、 「 C N T ペース ト 」 と も 記す) が堆積さ れて い る 。 ェ ミ ッ タ ホール 1 1 0 が形成 さ れた後、 C N T ぺー ス ト 1 0 9 が堆積 さ れて い る 。 こ のた め 、 C N T ペース ト 1 0 9 は、 図 2 に示さ れる よ う に、 中央部が隆起 し た 凸型形状 を有する 。 凸型形状のペース ト 1 0 4 の表面か ら カ ー ボ ン ナ ノ チ ュ ー ブ 1 0 8 が突き 出 し て い る 。 ゲ― ト 絶縁膜 1 0 5 の膜厚 d I は、 1 5 / mで あ り 、 ェ ミ ッ タ ホ一ル 1 1 0 の 開 口 径 D H は、 5 5 mで あ る 。 図 1 と 図 2 に示 さ れる よ う に 、 力 ソ ー ド パネルの 上方 に は、 ァ ノ ー ド 電極 1 0 7 が配置さ れて い る 。
図 3 は、 力 ソ ー ド パネルか ら ア ノ ー ド 電極 1 0 7 へ電 子が放出 さ れた と き の状態 を示す グ ラ フ で あ る 。 縦軸は、 ア ノ ー ド 電極か ら 力 ソ ー ド 電極へ流れる ア ノ ー ド電流 を 示 し 、 横軸 は、 ゲー ト 電圧 (ゲー ト 電極 一 力 ソ ー ド 電極 間電圧) を示 して レ る 。 ま た、 3 つ の 曲線は、 力 ソ ー ド 電極 — ア ノ ー ド電極間の ア ノ ー ド 電圧が、 l k V 、 2 k V 、 及び 3 k V の場合 を示 し て い る 。 図 3 カゝ ら 明 ら かなよ う に 、 ア ノ ー ド 電流はア ノ ー ド 電 圧 に依存 して変化 して い る 。 ア ノ ー ド 電圧が 3 k V の と き 、 ゲー ト 電圧が 2 0 Vで あ り 、 力 ソ ー ド 電圧が 0 V の と き に 、 3 A程度の相 当 する 電子が放出 さ れて い る こ と が分か る 。 ゲー ト 電圧が 2 0 V未満の低い領域にお い て も 、 ア ノ ー ド 電流がゼ ロ に な ら な い状態、 すなわ ち 、 低 ゲー ト 電圧で も電子放出が行われる 状態は、 ダイ オー ド ァ ク シ ョ ン と 呼ばれる 。 ダイ ォー ド ア ク シ ョ ンが発生 し て い る 場合、 表示装置は、 ゲー ト 電圧、 正確 に はゲー ト 電極— カ ソ 一 ド 電極の 間 の電圧 に基づい て各 ピ ク セルの 発光状態 を制御できな い動作不良状態 に あ る 。 そのた め 、 意図さ れな い 輝点が生 じ る こ と と な る 。
現在の C N T — F E D 技術は、 ェ ミ ッ タ ホール径 を縮 小する 方 向 に進んでい る 。 低ゲー ト 電圧での電子放出 を 可能 と す る よ う に穴径が縮め ら れ、 かつ 、 ゲー ト 絶縁膜 の厚さ は薄 く さ れて い る 。 例 え ば、 C N T ペース ト の上 面 と ゲー ト 電極 と の高低差が 3 m程度で、 ゲー ト 電極 の 高 さ で の 穴径 (開 口 径 D H ) が 3 0 m程度 (穴 は上 に い く ほ ど広がっ て レ¾ る ) の浅穴 を有す る C N T — F E D で あ る 。 そ の よ う な構造 は、 図 2 よ り も 浅穴で あ り 、 ダイ ォ一 ド ア ク シ ヨ ン に よ る不良がよ り 発生 し 易 い構造 と 予 想 さ れる 。 従 っ て、 こ の よ う な構造 を有 し なが ら 、 ダイ オー ド ァ ク シ ョ ンが発生 し な い表示装置が望 ま れて い る 。
一方、 C N T型 の電子源 にお い て、 過大に電子が放出 さ れる 状況 を抑制する 電子放出 の安定化技術が提案さ れ て い る 。 特開 2 0 0 0 — 2 9 4 1 1 9 号公報は、 電子放 出源の製造方法、 電子放出源及び蛍光発光型表示装置 を 開示 し て い る 。 こ の従来例 の電子放出源 の製造方法で は カ ソ ー ド 電極 と ゲー ト電極の 間 に電子放出素子が配設 さ れて い る 。 絶縁基板上に力 ソ ー ド 電極が形成 さ れ、 分散 さ れた カ ーボ ンナ ノ チュ ー ブを含む力 一 ボ ン物質がカ ソ — ド 電極 に被着さ れ る。 力 ソ ー ド 電極 に対 し て略垂直方 向 に電界が印加 さ れた状態で、 力 一ボ ンナ ノ チュ ー ブを 含むカ ー ボ ン物質が力 ソ ー ド 電極 に 固定 さ れる 。 カ ソ ー ド 電極 と カ ーボ ンナ ノ チュ ー ブ を含む力 一ボ ン物質 の 間 に抵抗層が形成 さ れ る 。
図 4 は、 上記特開 2 0 0 0 — 2 9 4 1 1 9 号公報 に 開 示 さ れた電子放出源 を説明する 断面図で あ る 。 絶縁基板 1 0 1 の上 に 力 ソ ー ド電極 1 0 3 、 ゲー ト 絶縁膜 1 0 5 及びゲー ト 電極 1 0 6 が配設 さ れて い る 。 エ ミ ッ 夕 ホー ル 1 1 0 は、 ゲー ト 絶縁膜 1 0 5 及びゲー ト 電極 1 0 6 を貫通 し て力 ソ ー ド 電極 1 0 3 に達 し て レ る 。 ェ ミ ッ タ ホール 1 1 0 の底部 には、 抵抗層 1 1 2 が形成 さ れ、 抵 抗層 1 1 2 の表面 に はカ ーボ ンナ ノ チュ ー ブ 1 0 8 が設 け ら れて い る 。 ゲー ト電極 1 0 6 の上方 に は、 ア ノ ー ド 電極 1 0 7 が配置 さ れて い る 。 カ ーボ ンナ ノ チ ュー ブ 1 0 8 の先端か ら 電子 1 2 0 が放出 さ れる 。
こ の電子放出源は、 ェ ミ ッ タ ホ一ル 1 1 0 の底部 に あ る 力 ソ ー ド 電極 1 0 3 と カ ーボ ンナ ノ チ ュ ー ブ 1 0 8 と の 間 に抵抗層 1 1 2 を有す る 。 カ ー ボ ン ナ ノ チ ュ ー ブ 1 0 8 の A 、 B 、 C か ら電子 1 2 0 が放出 さ れる と 、 それ ぞれの 力 一 ボ ンナ ノ チュ ー ブ 1 0 8 の直下の抵抗層 1 1 2 の抵抗成分 1 1 2 ' で あ る R A 、 R B 、 R c に よ り 電位 降下が発生す る 。 そ の電位降下 に よ り 、 カ ーボ ン物質 と ゲー ト 電極 1 0 6 が短絡 し た場合の過電流が防止 さ れて レ る 。 図 4 に示 さ れる よ う に 、 抵抗成分 R A 、 R B及び R c は、 互い に並列に接続さ れてい る 。
特開 2 0 0 1 — 1 2 6 6 0 9 号公報 には、 電子放出素 子及び表示装置が開示さ れて い る 。 こ の従来例 の電子放 出素子は、 絶縁基板 と 、 第 1 電極 と 、 第 2 電極 と 、 エ ミ ッ 夕 と 、 絶縁層 と 、 開 口部 と 、 抵抗層 と を備えて い る 。 こ こ で 、 第 1 電極は、 絶縁基板上 に配設さ れ、 第 2 電極 は、 第 1 電極の上方 に第 1 電極か ら 離間 し て配設さ れて い る 。 ェ ミ ッ タ は、 第 1 電極 と第 2 電極と の 間 に配設 さ れてい る 。 ェ ミ ッ タ は、 中央部が周辺部よ り も厚 く 形成 さ れた金属層 と 金属層上 に形成 さ れ力 一ボ ンナ ノ チ ュ ー ブ及びカ ー ボ ンナ ノ フ ァ イ ノ の う ち の 少な く と も一方 を 含む炭素材料で形成 さ れて い る 。 絶縁層は、 第 1 電極 と 第 2 電極 と の 間 に配設 さ れて い る 。 開 口部は、 第 2 電極 及び絶縁層 を貫通す る よ う に形成 さ れてい る 。 抵抗層 は、 第 1 電極 と 絶縁層 と の 間 に配設 さ れて い る と共 に、 開 口 部か ら 露出す る よ う に形成 さ れて い る 。 金属層が、 抵抗 層 に接する よ う に配設 さ れて い る 。
図 5 は、 上記特開 2 0 0 1 _ 1 2 6 6 0 9 号公報 に 開 示 さ れた電子放出素子 を説明す る 断面 図で あ る 。 絶縁基 板 1 0 1 の 上 に 力 ソ ー ド電極 1 0 3 、 抵抗層 1 1 3 、 ゲ ー ト 絶縁膜 1 0 5 及びゲー ト 電極 1 0 6 が配設 さ れて い る 。 ゲー ト 電極 1 0 6 の上方 に は、 ア ノ ー ド 電極 1 0 7 が配置 して い る 。 抵抗層 1 1 3 は、 絶縁基板 1 0 1 上 に 形成さ れて い る 。 ェ ミ ッ タ ホール 1 1 0 は、 ゲー ト 絶縁 膜 1 0 5 及びゲー ト 電極 1 0 6 を貫通 して抵抗層 1 1 3 に達 し て い る 5 か ら 明 ら かな よ う に 、 エ ミ ッ 夕 ホー ル 1 1 0 の底部 は、 金属部 1 0 4 ' と その表面の カ ー ボ ンナ ノ チ ュ ー ブ 1 0 8 と を有す る 金属層 1 0 9 ' が形成 さ れて い る 。 力 ポ ンナ ノ チ ュ ー ブ 1 0 8 の先端か ら 電子 1 2 0 が放出 さ れる 。 エ ミ ッ 夕 ホール 1 1 0 直下の抵抗 層 1 1 3 の下 に は 、 力 ソ ー ド 電極 1 0 3 が存在 し な レ 。
の電子放出 子で は、 金属層 1 0 9 ' がェ ミ ッ タ ホー ル 1 1 0 内部 状配置さ れて いて 、 そ の下側部分が抵 抗層 1 1 3 の抵抗成分 1 1 3 ' と 接続さ れて い る 。 そ う す る こ と で、 異常 に多量の電子放出が あ っ た場合、 こ の 島 状の金属層 1 0 9 ' の全体の電位が、 正電位に 向か っ て上 昇する 。 それ に り 、 カ ーボ ンナ ノ チュ ー ブ 1 0 8 へ印 加 さ れる 実効電界が抑制 さ れ電子放出 を制御 し て い る 。
た、 特開 2 0 0 1 — 2 1 0 2 2 1 号公報 に は、 冷陰 極及びそ の冷 の製造方法が開示 さ れて い る 。 こ の従 来例 の冷陰極は 電子源 と 、 電子源 と 電気的 に接続さ れ た力 ソ ー ド 電 と 、 ゲー ト 電極 と 、 電子源 と ゲー ト 電極 と を電気的 に絶縁す る ため のゲー ト 絶縁層 と を備えて い る 。 フ 卜 糸 E が第 1 ゲ一 ト 絶縁層 と第 2 ゲー ト 絶縁 層 と を有す る こ で、 第 1 ゲー ト 絶縁層 は電子放出領 域を規定 し 、 2 ゲ一 ト 絶縁層 は力 ソ ー ド 電極 と ゲ一 ト 電極 と の 間 の絶 層 と して機能す る 。 更 に、 電子源 と 力 ソ ド 電極 と の間 に高抵抗層が配設 さ れて い る 。 複数 の 電子源は互 い に 気的 に絶縁さ れて い る 。 特開 2 0 0 1 一 2 1 0 2 2 公報 に開示さ れる 冷陰極は、 図 4 に示 さ れる抵抗層 1 2 と 同様の高抵抗層が付加 さ れた C N T 型電子源で あ 特開 2 0 0 1 — 2 5 0 4 6 9 号公報 に は、 電界放出電 子源ア レイ 及びそ の製造方法が開示 さ れて い る 。 こ の従 来例 の電界放出電子源ア レイ で は、 電界放出電子源 と 力 ソ ー ド 電極配線 と が抵抗層 を介 し て電気的 に接続 さ れて い る 。 電界放出電子源 と抵抗層が同一の微小空間 に形成 さ れて い る 。 微小空間 のそれぞれが絶縁体材料で絶縁分 離 さ れて い る 。 電子放出領域が微小空間 の集積 と し て形 成 さ れて い る 。 特開 2 0 0 1 — 2 5 0 4 6 9 号公報 に 開 示 さ れ る電界放出電子源ア レイ は、 図 4 と 同様の抵抗接 続関係 を有 し て い る 。
特開 2 0 0 0 — 3 4 8 6 0 0 号公報 に は、 円筒型電子 源 を 用 い る 冷陰極及びその製造方法が開示 さ れて い る 。 こ の従来例 の 円筒型電子源 は、 真空 中 に電子 を放出す る 電子源 と 、 電子を 引 き 出すた め のゲー ト 電極 と 、 電子源 と ゲー ト 電極 を電気的 に絶縁す る ゲー ト 絶縁層 を備 え て い る 。 電子源が円筒型電子源で あ り 、 円筒型電子源の 片 端又 は両端が、 電子源 を構成す る 材料 と 異な る 高抵抗材 料で置換 さ れて い る 。 特開 2 0 0 0 - 3 4 8 6 0 0 号公 報 に 開示 さ れた 円筒型電子源は、 図 4 と 同様の抵抗接続 関係 を有 し て い る 。
上記の各従来例では、 1 つ の エ ミ ッ 夕 ホールの内部 に 複数 の エ ミ ッ シ ョ ンサイ ト を備 え る C N T 型 の電子源は 図 4 に示 さ れて い る抵抗接続関係、 又 は、 図 5 に示 さ れ る 抵抗接続関係 を有 し て い る 。
こ こ で 、 図 4 にお い て、 A電子源の電位変化は B 電子 源か ら の電子放出 に影響を与え な い 。 つ ま り 、 A電子源 が異常 に電子放出 し た場合、 A電子源の直下の 力 ソ ー ド 電極か ら A電子源 に 向か っ て垂直上方 に流れ る 電子流 と 抵抗成分 R A と に よ る 電圧降下の ため A電子源の電子放出 が抑制 さ れる が、 その電圧降下は B 電子源か ら の電子放 出 に影響 を与 えな い。 B 電子源で は、 そ の直下の カ ソ ー ド 電極 と の 間 の電子流が少な い場合、 垂直方向 の電圧降 下は少な い の で、 通常通 り の電子放出が行われ る 。 ま た 、 図 5 に示 さ れ る 場合は、 島状の金属層 1 0 9 ' では全て の 力 一ボ ン ナ ノ チュ ー ブ 1 0 8 は同電位 と な っ て い る 。 す なわ ち 、 抵抗層 1 1 3 が無 い場合の力 ソ ー ド 電極 1 0 3 に 、 外部か ら 抵抗が接続さ れた場合 と 同様の状況 と な る 。
次 に、 ダイ オー ド ア ク シ ョ ン につ い て説明す る 。 図 6 A は、 図 1 に示 さ れる 単純 マ ト リ ク ス 構造の C N T型 F E D にお いて 、 ゲー ト 電圧 V g と 力 ソ ー ド 電圧 V k の組 に対す る ド ラ イ ブ電圧 を示す表で あ る 。 ま た 、 図 6 B は、 そ の C N T 型電子源 にお け る 力 ソ ー ド 電極 と ゲー ト 電極 と の 間 の電界 (横軸) と 、 力 ソ ー ド 電極か ら ア ノ ー ド 電 極へ流れ る 電流の 密度 (縦軸) と の 関係 を示す グ ラ フ で あ る 。
ダイ ォー ド ア ク シ ョ ンがお き る 状況は、 以下 の様 に な る 。
本来で あ れば、 ゲー ト 電圧 V g と 力 ソ ー ド 電圧 V k の 組に対 し て 図 6 A の表の ド ライ ブ電圧が印加 さ れる 場合、 表右下の 4 0 V 印加 ( V g = + 2 0 V 、 V k = - 2 0 V ) 以外の 状態で は電子が一定値以下 ( し き い値電流以 下) にな ら な ければな ら な い 。 図 6 B を参照すれば、 V g = + 2 0 V , V k = — 2 0 V以外の状況、 例 え ば V g = + 2 0 V , V k = 0 V にお いて は、 ェ ミ ッ タ 表面 の電 界が 2 V / m ( 2 X 1 0 6 V / m ) 以上 と な る 領域は、 存在 し な い はずで あ る 。
図 Ί は、 従来の電子放出素子 と等電位線を示す断面図 で あ り 、 図 7 で使用 さ れる 符号は、 既述の 図 4 と 同様で あ る 。 こ こ で、 図 7 に示さ れる よ う に、 実際 に はェ ミ ツ タ ホール 1 1 0 の側壁周辺 の電界は 2 X I 0 6 V / m未満 にな つ て い る が、 中央部分では 2 X I 0 e v Z m以上の 高 電界領域が形成さ れて い る 。 等電位線に よ り 示 さ れる よ う に 、 こ の部分か ら は電子が放出 さ れ続 け、 ダイ オー ド ァ ク シ ョ ンが発生す る 。 こ の領域を ダイ ォ一 ド ア ク シ ョ ン領域 と 名 づける
ダィ オー ド ァ ク ン ヨ ン は、 特 に 、 (ア ノ ー ド 電極 1 0 7 - ゲー ト 電極 1 0 6 間 の電界) ≥ (ゲー ト 電極 1 0 6 - カ ソ ー ド 電極 1 0 3 間 の電界) と い う 条件、 すなわ ち 、 ( V a - V g ) / d a ^ ( V g - V k ) / d k の条件で発 生 し 易 い 。 こ こ で 、 ァ ノ ー ド 電極 1 0 7 の電位 V a 、 ゲ ー ト 電極 1 0 6 の電位 V g 、 カ ソ ー ド 電極 1 0 3 の電位 V k 、 ア ノ ー ド電極 1 0 7 一 ゲー ト 電極 1 0 6 間 の距離 d a 、 及び、 ゲ一 ト 電極 1 0 6 — 力 ソ ー ド 電極 1 0 3 ( あ る い は C N T ペー ス 卜 表面) 間 の距離 d k であ る 。 ま た 、 C N T型電子源 にお い て、 電子放出 の安定化 の 際、 ド ラ イ ブ電圧 (ゲ一 ト 電極 一 力 ソ 一 ド 電極間 の電 圧) の増加 を抑制する こ と が望まれて い る 。
図 8 は、 ェ ミ ツ タ カ、 ら 放出 さ れる 電流量 (縦軸) と ゲ ー ト 電極 一 力 ソ ー ド電極間 の電圧 V g k ( ド ライ ブ電 圧) (横軸) と の 関係 を示すグ ラ フ で あ る 。 曲線 A は、 図 4 及び図 5 の よ う な抵抗層 を用 い な い場合 を示 し 、 曲 線 B は、 抵抗層 を用 い る 場合 を示 して い る 。 ま た 、 電流 I 1 は、 図 6 A にお ける ピー ク 輝度電流 に相当 し 、 1 2 は、 し き い値電流 に相 当す る 。
図 8 に示 さ 4し る よ う に 、 図 4 及び図 5 に示さ れ る よ う に抵抗が付加 さ れる 場合 (曲線 Β ) の ド ラ イ ブ電圧 ( V 2 2 - V 2 1 ) は、 抵抗が付加 さ れな い 場合 (曲線 A ) の ド ラ イ ブ電圧 ( V 1 2 - V 1 1 ) と 比較 して 、 数倍以 上 に高 く な つ て い る 。 図 4 ま た は図 5 に示 さ れる 電子放 出装置 に お い て は、 抵抗が C Ν Τ ぺ—ス ト 1 0 9 に直列 に接続 さ れて い る 。 即ち 、 等価回路的 に は、 各カ ー ボ ン ナ ノ チ ュ一ブ 1 0 8 毎に 、 力一ポ ンナ ノ チ ュ ー ブ 1 0 8 一 抵抗層 の抵抗 一 力 ソ一 ド 電極 1 0 3 と 直列 に接続 さ れ て い る 。 こ の ため 、 各ェ ミ ッ タ ホ一ル 1 1 0 内 の C N T ペース ト 1 0 9 の表面電位が一様 に変化 し 、 印加電圧 V g k が増加 さ れる と そ の分だけ電子放出が促進 さ れ る が そ の電子放出 に相 当 する 電流が直列抵抗 に流れて電圧降 下 (正 の電位方向 に シ フ ト ) が促進さ れ る 。 こ の結果、 図 8 に示 さ れ る よ う に 、 抵抗が付加 さ れて い る 場合 に は 大き な ド ラ ィ ブ振幅が必要 と な る 。
上 し 明 と 関連 し て、 冷陰極電界電子放出 素子及び冷 陰極電界電子放出型 装置が、 特開 2 0 0 0 - 1 5 6 1 4 7 号公報 に開 示 さ れて い る o の従来例 の冷陰極電 界電子放出素子は、 支持 表面 に、 電子放出層、 絶縁層 ゲー ト 電極層 が こ の順 に積層 さ れ、 ゲー ト 電極層 と 絶縁 層 と を貫通す る 開 口 部が設 け ら れ、 開 口 部の 底面 に露出 し た電子放出層か ら 電子が放出 さ れ る 。 開 口 部の 開 口 面 積は、 開 口 上端部側か ら 開 口 底面側 に 向か っ て連続的 に 又 は不連続的 に減少 し て い る 。
ま た、 電子放出装置及びそ の駆動方法が、 特開 2 0 0 2 — 6 3 8 6 2 号公報に 開示 さ れてい る 。 こ の従来例 の 電子放出装置は、 基板 と 、 開 口部 を有 し 、 基板上に配置 さ れたゲー ト 電極 と 、 開 口 部内の基板上に 力 ソ ー ド 材料 で形成 さ れた薄膜の ェ ミ ッ タ と 、 ェ ミ ッ タ か ら 所定の 間 隔 を あ けて配設 さ れ、 所定の電位が印加 さ れる ァ ノ ー ド 電極 と を備 えて い る 。 ェ ミ ッ タ か ら 放出 さ れる 電子がァ ノ 一 ド 電極 に到達す る 際の広が り 範囲 が所定の限界値以 内 にな る よ う にゲー ト 電位が印加 さ れ る 。 ゲー ト . エ ミ ッ タ 間電界が、 ア ノ ー ド 電極 と ゲー ト 電極間 に形成 さ れ る ゲ一 卜 · ア ノ ー ド 間電界よ り も 小 さ い値 に設定 さ れて い る 。 発明の開示
従っ て 、 本発明 の 目 的 は、 ダイ オー ド ア ク シ ョ ン を解 消する こ と が出来 る 冷陰極構造、 電子放出装置及び電子 放出型表示装置 を提供す る こ と で あ る 。
また 、 本発明 の他 の 目 的 は、 低 ド ラ イ ブ電圧 ( V g の 振幅 と V k の振幅 を低 く 抑制す る) を実現で き る 冷陰極 構造、 電子放出装置及び電子放出型表示装置 を提供する こ と で あ る 。
本発 明 の更に他の 目 的は、 電子放出 を安定化する こ と が可能な冷陰極構造、 電子放出装置及び電子放出型表示 装置を提供す る こ と で あ る 。
本発明 の観点では、 冷陰極構造は、 絶縁基板 と 、 絶縁 基板上 に設 け ら れた導電性力 ソ ー ド 電極 と 、 力 ソ ー ド電 極上 に設け ら れたゲー ト 絶縁膜 と 、 ゲー ト 絶縁膜上 に設 け ら れたゲー ト 電極 と 、 ゲー ト 電極 と ゲー ト 絶縁膜を貫 通す る よ う に 形成 さ れたェ ミ ッ タ ホール と 、 エ ミ ッ 夕 ホ 一ルの底部 形成 さ れ、 分布抵抗成分 を有す る 電子放出 部 と を具備す る 。 電子放出部は、 その表面 に分散 さ れ、 電子 を放出す る 突起 を有 してい る 。 前記ェ ミ ッ タ ホール の前記底部の 中央部 にお け る 前記電子放出部の電位は、 前記エ ミ ッ 夕 ホールの前記底部の周辺部 にお け る 前記電 子放出部の電位よ り 高 い。 こ こ で 、 前記ェ ミ ッ タ ホール の前記底部の 中央部 に お け る 電子放出部 の突起は、 第 1 抵抗値 を持つ よ う に分布抵抗成分 を介 し てカ ソ ー ド 電極 に接続さ れ、 前記エ ミ ッ 夕 ホールの前記底部の周辺部 に お け る 電子放 出部 の突起は、 第 2 抵抗値 を持つ よ う に分 布抵抗成分を 介 し て力 ソ ー ド電極 に接続 さ れ、 第 1 抵抗 値は、 第 2 抵抗値 よ り 大き い 。 こ の結果、 動作時に は、 電子放出部の 中央部の突起は、 周辺部の突起よ り 高 い電 位 に あ る 。
こ こ で 、 電子放出部 は、 第 1 分布抵抗成分 を有す る 下 側抵抗層 と 、 下側抵抗層 の上 に形成 さ れ、 第 2 分布抵抗 成分 を有する 抵抗層 と を具備 し て も よ い 。 抵抗層 は、 そ の表面 に突起 を有 し て い る 。 下側抵抗層 の シー ト 抵抗は、 1 0 Μ Ω以上で 5 0 0 Μ Ω以下で あ る こ と が望 ま し く 、 抵 抗層 の シー ト 抵抗 は、 1 0 Μ Ω以上 5 0 0 Μ Ω以下であ る こ と が望 ま し い。 第 1 分布抵抗成分の値 と第 2 分布抵抗 成分の値 はほ ぼ等 し レ ¾ こ と が望 ま し い 。
ェ ミ ッ タ ホールは、 ゲー ト 電極 と ゲ一 ト 絶縁膜に加え て、 力 ソ ー ド 電極 を貫通 し て い て も よ い 。 こ の 場合、 電 子放出部は、 絶縁基板上に形成 さ れ、 エ ミ ッ 夕 ホールの 底部の端部 にお いてカ ソ ー ド電極 と電気的 に接続さ れて い る 。 こ う して、 電子放出部の 中央部 の突起 は、 電子放 出部の周辺部の突起よ り 大き い抵抗値 を も っ てカ ソ ー ド 電極 に接続 さ れル こ と にな る 。
ま た 、 電子放出部は、 力 ソ ー ド 電極上 に形成さ れて い て も よ い 。 こ の場合、 絶縁基板は、 ェ ミ ッ タ ホール に対 応する 部位 に第 1 窪み を有 し 、 力 ソ ー ド 電極は、 絶縁基 板の表面 に 沿っ て、 第 2 窪み を持つ よ う に形成さ れ、 電 子放出部 は、 力 ソ ー ド 電極の第 2 窪み に形成 さ れて も よ い 。 こ の と き、 電子放出部は、 分布抵抗成分 を有する 抵 抗層 と を具備 し 、 抵抗層 は、 そ の表面 に突起 を有 し て い る 。 抵抗層 の シー ト 抵抗は、 1 0 Μ Ω以上 5 0 0 Μ Ω以下 で あ る こ と が望 ま し い 。
エ ミ ッ 夕 ホールは、 ゲー ト 電極 と ゲー ト 絶縁膜に加 え て 、 力 ソ ー ド電極 を貫通 し て い て も よ い 。 電子放出部は、 絶縁基板上 に形成 さ れ、 ェ ミ ッ タ ホールの 底部の端部 に お いて力 ソ ー ド 電極 と 電気的 に接続 さ れて い る 。
上記の冷陰極構造 に お いて、 抵抗層 は、 ほ ぼ一様な厚 さ を有 し て いて も よ く 、 場合 に よ っ て は、 抵抗層 の膜厚 は、 エ ミ ッ タ ホールの 中央部で薄 く 周辺部で厚い こ と が 好 ま し く 、 他の場合 に は、 抵抗層 の膜厚は、 ェ ミ ッ タ ホ —ルの 中央部で厚 く 周辺部で薄 く と も よ い 。 ま た、 下側 抵抗層 の膜厚は、 ェ ミ ッ タ ホールの 中央部で厚 く 周辺部 で薄 く と も よ い。
ま た、 突起は、 カ ーボ ンナ ノ チ ュ ー ブ、 力 一 ボ ンナ ノ フ ァ イ バー及びカ ー ボ ンナ ノ ホー ン の 少な く と も 一種類 を含んでい る こ と が望ま し い
ま た 本発明 の他の観点では、 冷陰極構造は、 絶縁基 板 と 、 絶縁基板上 に設 け ら れた導電性カ ソ ー ド電極 と 、 カ ソ ー ドヽ電極上に設け ら れたゲ一 ト 絶縁膜 と 、 ゲー ト 絶 縁膜上 に設 け ら れたゲー 卜 電極 と 、 ゲー ト 電極 と ゲ一 ト 絶縁膜 を貫通する よ う に形成 さ れた ェ ミ ッ タ ホール と 、 ェ ミ ツ 夕 ホールの 底部 に形成さ れた電子放出部 と を具備 す る 。 子放 出部は その表面 に分散 さ れ、 電子 を放出 す る 突 を有 し 、 ェ ミ ッ 夕 ホ一ルの 中央部で の突起の電 位 は、 ェ ミ ッ タ ホールの周辺部で の突起 の電位よ り も 高 い 。 こ で、 突起は、 カ ー ボ ンナ ノ チ ュ ー ブ、 カ ーボ ン ナ ノ フ ァ ィ バ一及び力一ボ ンナ ノ ホー ン の少な く と も一 種類 を んで い る こ と が望 ま し い
ま た 本発明の他の観点では、 電子放出装置は、 上口し の冷陰 構造 と 、 ゲ一 ト 電極及び電子放出部 に対向 し て 離間 し て設 け ら れた ァ ノ ー ド と 、 ァ ノ ー ド 電極 に ァ ノ ー ド 圧 を 印加する 源 と 、 ケ ー 卜 電極にゲ一 ト 電圧を 印加す る 源 と を具備 し て い る 。 カ ソ一 ド 電 極 に力 ソ ー ド 電圧 を 印加す る第 3 電源 を更 に具備 し て い て も よ い。 こ の場合、 ( V a 一 V g ) Z d a ≥ ( V g - V k ) Z d k の条件 にお いて 、 電放出部の 中央部カゝ ら の電 子放出が電放出部の周辺部か ら の電子放出 よ り も 少な い。
し V a はァ ノ ー ド電極の電位、 V g はゲー ト の電位 V k はカ ソ ー ド電極の電位、 d a は ァ ノ ー ド 電 極の ゲ ト 電極側の表面 と ゲ一 ト 電極の ァ ノ 一 ド電極側 の表面 と の距離、 及び d k ゲ一 ト 電極のゲ一 卜 絶 ' 膜側 の表面 と 電子源膜のゲー ト 電 の表面 と の距離で あ る ま た、 ( V a 一 V g ) ノ d a < ( V g - V k ) Z d k の 条件にお いて 、 電子放出部か ら 放出 さ れた電子が、 ゲー ト 電極の高 さ にお ける 電子放出部の 中央部付近に対応す る 位置 に集束さ れる 。
また、 本発明 の他の観点では、 電子放出型表示装置は 上記の電子放出装置 と 、 水平同期信号 と 、 垂直同期信号 と 、 デ— タ ク ϋ ッ ク と 、 デー タ 信号 と に基づいて、 X駆 動信号及び Y駆動信号 を 出 力す る 制御回路部 と 、 X駆動 信号に基づい て、 電子放出装置のカ ソ ー ド電極 を制御す る X ド ラ ィ バ部 と 、 Υ 駆動信号 に基づい て、 電子放出装 置のゲー 卜 電極を制御する Y ド ラ イ バ部 と を具備する 。 図面の簡単な説明
図 1 は、 第 1 従来例 の C N T — F E D の力 ソ ー ドパネ ルの構成 を示す図で あ り 、
図 2 は、 第 1 従来例 の C N T — F E D の 力 ソ ー ドパネ ル にお け る エ ミ ッ 夕 ホール周辺部 の構造 を示す断面図で あ り
3 は、 第 1 従来例 の C N T — F E D にお レ て、 カ ソ 一 ド パ ネルか ら ァ ノ ー ド 電極へ電子が放出 さ れた結果 を 示す グ ラ フ で あ り 、
4 は、 第 2 従来例 の電子放出源 を示す断面図であ り 5 は、 第 3 従来例 の電子放出素子 を示す断面図で あ
Ό 、
6 A は、 C N T 型 F E D にお け る ゲー ト 電圧 とカ ソ ド、 電圧の 印加の一例 を示す表で あ り 、
6 B は、 C N T 型電子源にお け る カ ゾ ー ド 電極ー ゲ ー ト 電極間電界 と 、 力 ソ ー ド電極 一 ア ノ ー ド 電極間電流 密度 と の 関係 の一例 を示す グ ラ フ で あ り 、
図 7 は、 従来の電子放出素子 と等電位線 を示す図で あ り 、
図 8 は、 ェ ミ ッ タ か ら 放出 さ れる 電流量 と ゲー ト 電極 一 力 ソ ー ド 電極間電圧 と の 関係 を示すグ ラ フ であ り 、 図 9 A は、 本発明 の第 1 実施例 に よ る 電子放出装置の 構造 を示す断面図であ り 、 図 9 B は、 図 9 A に示さ れる 第 1 実施例 に よ る 電子放出装置の等価回路 を示す図で あ り 、
図 1 O A か ら 1 0 E は、 本発明 の第 1 実施例 に よ る 電 子放出装置の製造方法 を示す断面図であ り 、
図 1 1 は、 本発 明 の電子放出装置が適用 さ れる電子放 出表示装置の構成 を示すブ ロ ッ ク 図で あ り 、
図 1 2 A は、 本発明 の第 2 実施例 に よ る 電子放出装置 の構造 を示す断面 図で あ り 、 図 1 2 B は、 図 1 2 A に示 さ れる 第 2 実施例 に よ る 電子放出装置の等価回路を示す 図で あ り 、
図 1 3 は、 ェ ミ ッ タ ホールの 中心軸の片側 につ い て、 電子源膜上の電位分布 を示す図で あ り 、
図 1 4 は、 電子放出 装置 にお け る 電子源膜か ら の電子 放出特性 を示すグ ラ フ であ り 、
図 1 5 は、 電子放出装置 にお け る 所定の条件で の電子 源膜上 の電位分布 を示す図で あ り 、
図 1 6 は、 電子放出装置 にお け る 所定の 条件での電子 源膜上 の電位分布 を示す図で あ り 、
図 1 7 A は、 本発明 の第 3 実施例 に よ る 電子放出装置 の構造 を示す断面 図で あ り 、 図 1 7 B は、 図 1 7 A に示 さ れる 第 3 実施例 によ る 電子放出装置 の等価回路 を示す 図で あ り 、
図 1 8 A は、 本発明 の第 4 実施例 に よ る電子放出装置 の構造を示す断面 図で あ り 、 図 1 8 B は、 図 1 8 A に示 さ れる 第 4 実施例 に よ る 電子放出装置 の等価回路 を示す 図で あ り 、
図 1 9 A は、 本発明 の第 5 実施例 に よ る電子放出装置 の構造 を示す断面 図で あ り 、 図 1 9 B は、 図 1 9 A に示 さ れる 第 5 実施例 によ る 電子放出装置 の等価回路 を示す 図であ る 。 発明 を実施する ため の最良の形態 以下 に 、 本発明 の冷陰極構造、 電子放出装置及び電子 放出型表示装置 を添付図面を参照 し て詳細 に説明す る 。 以下の説明 に お い て、 力 一ボ ンナ ノ チ ュ ー ブ ( C a r b o n N a n o T u b e : C N T ) を用 い た冷陰極構 造 を含む電子放出装置が適用 さ れた電子放出型表示装置 と し て の F E D ( F i e l d E m i s s i o n D i s p 1 a y ) を例 と し て説明する 。 し か し 、 通常の F E D や他の用途 に お いて も 、 本願発明 は適用 可能であ る 。 なお、 以下の説明 にお い て同一又 は相 当部分に は同一の 符号を付 して説明する 。
(第 1 実施例)
以下 に、 本発明 の第 1 実施例 に よ る 冷陰極構造 を有す る 電子放出装置が適用 さ れた C N T — F E D (電子放出 型表示装置) を 説明す る 。 図 9 A は、 本発明 の第 1 実施例 に よ る 電子放出装置の 構成を示す断面図で あ る 。 電子放出装置は、 絶縁基板 1 、 下側抵抗層 2 、 力 ソ ー ド電極 3 、 電子源膜 9 、 ゲー ト 絶 縁膜 5 、 ゲー ト 電極 6 、 ア ノ ー ド 電極 7 を備え る 。 電子 放出部は、 下側抵抗層 2 と 電子源膜 9 と を有 し 、 電子源 膜 9 は分布抵抗成分 を有する抵抗層 と し て のペース ト 4 と 力 一ボ ンナ ノ チ ュ ー ブ 8 と を含んで い る 。 第 1 電源 1 6 、 第 2 電源 1 7 、 第 3 電源 1 8 が、 ア ノ ー ド 電極 7 、 ゲー ト 電極 6 、 力 ソ ー ド電極 3 にそれぞれ接続さ れて い る 。 第 1 電源 1 6 は、 ア ノ ー ド 電極 7 に ア ノ ー ド電圧 V a を 印力 Π し 、 第 2 電源 1 7 は、 ゲー ト 電極 6 にゲー ト 電 圧 V g を 印加 し 、 第 3 電源 1 8 は、 力 ソ ー ド 電極 3 に力 ソ ー ド電圧 V k を 印加する 。 各電源 は、 制御部 1 5 に よ り 制御 さ れる 。
絶縁基板 1 は、 ガ ラ ス基板の よ う な絶縁材料製の基板、 あ る い は表面 に絶縁性膜が形成 さ れた基板で あ る 。 こ の 例で は、 絶縁基板 1 と し て 1 m m の厚みの ガ ラ ス 板が用 い ら れる 。
電子放出部 の下側抵抗層 2 は、 絶縁基板 1 上の電子が 放出 さ れ る べ き位置 に 、 所定の形状で形成 さ れて い る 。 こ の例で は、 下側抵抗層 2 は、 直径 6 0 m、 厚み 1 m の 円盤状 に ア モル フ ァ ス シ リ コ ン を堆積す る こ と に よ り 形成さ れ る 。 下側抵抗層 2 は、 分布抵抗成分 を有す る 抵 抗層 と し て働 く 。 ま た 、 下側抵抗層 2 は、 その周辺 にお い て力 ソ ー ド 電極 3 と 電気的 に接続 さ れて い る 。 下側抵 抗層 2 は、 印加 さ れた 力 ソ ー ド電圧 V k (但 し 、 自 身で の電圧降下分 を 除 く ) を電子源膜 9 に 印加する 。 カ ソ ー ド 電圧 V k の表面上 の一部 に は電子源膜 9 が配設 さ れて い る 。 第 1 力 ソ ー ド 電極 2 の シー ト 抵抗は 2 0 0 Μ Ωで あ る 。 シー ト 抵抗の範囲 は、 1 0 〜 5 0 0 M Ωが好ま し い 。 抵抗が小 さ 過ぎる と 、 通常の導電性力 ソ ー ド 電極 と 同様 に な っ て し ま い 、 抵抗が大き過ぎる 場合 に は、 ド ラ イ ブ 電圧が高 く な り 、 最悪の場合電流が流れな く なる 。
力 ソ ー ド 電極 3 は、 絶縁基板 1 上で、 下側抵抗層 2 の 周辺 に 、 下側抵抗層 2 と電気的に接続す る よ う に配設さ れて い る 。 こ の例で は、 力 ソ ー ド 電極 3 は、 厚み 2 m 、 シー ト 抵抗 5 Ωの 銀ペース ト 配線で あ る 。 た だ し 、 カ ソ ー ド 電極 3 は、 下側抵抗層 2 の端面 と 直接接 し ていて も 良 く 、 下側抵抗層 2 の端部を覆 う よ う に配設 さ れて い て も 良 いが、 下側抵抗層 2 の、 電子源膜 9 を配設する 領域 に は、 配設 さ れな い 。 そ の際、 第 1 力 ソ ー ド 電極 2 の周 囲 全体 を 囲む よ う に配設 さ れて い る こ と が望 ま し い。 こ れ は、 下側抵抗層 2 上の電子源膜 9 に均等 に電圧 を 印加す る ため であ る 。 力 ソ ー ド電極 3 は、 従来の電子放出装置 にお け る 力 ソ ー ド 電極 に相 当 する 。 力 ソ ー ド電極 3 は、 下側抵抗層 2 、 抵抗層 と し て のペース ト 4 及び力 一 ボ ン ナ ノ チ ュ ー ブ 8 に 力 ソ ー ド 電圧 V k を 印力 Qする 。 · ゲー ト絶縁膜 5 は、 力 ソ ー ド 電極 3 上 に、 力 ソ ー ド 電 極 3 を 覆 う よ う に配設さ れて い る 。 こ の例では、 ゲー ト 絶縁膜 5 は、 厚み 1 0 m のガ ラ ス の膜であ る 。 ゲー ト 絶 縁膜 5 は、 下側抵抗層 2 の 、 電子源膜 9 が配設 さ れて い な い部分を覆 っ て も 良 い。 ゲー ト 絶縁膜 5 は、 力 ソ ー ド 電極 3 とゲ一 ト 電極 6 と の 間 を絶縁す る 。
ゲー ト 電極 6 は、 ゲー ト 絶縁膜 5 上 に 、 ゲー ト 絶縁膜 5 の全部又は一部 を覆 う よ う に配設 さ れて い る 。 こ の例 では、 厚み l z m、 シー ト 抵抗 1 0 Ωの銀ペース ト 電極で あ る 。 ゲー ト 電極 6 は、 ェ ミ ッ タ ホール 1 0 の 開 口 部 の 縁に達 し て い る こ と が望ま し い 。 ゲー ト 電極 6 は、 ゲ一 ト 電圧 V g が印加 さ れる 。
ェ ミ ッ タ ホール 1 0 は、 力 ソ ー ド 電極 3 、 ゲー ト 絶縁 膜 5 及びゲー ト 電極 6 を貫通 し て、 下側抵抗層 2 に達す る よ う に形成 さ れてい る 。 こ の例で は、 下側抵抗層 2 'を 覆 う よ う に ス ク リ ー ン 印刷で堆積 さ れた力 ソ ー ド電極 3 、 ゲー ト 絶縁膜 5 及びゲー ト 電極 6 にサ ン ド ブ ラ ス ト 工法 を適用す る こ と に よ り 、 円筒形 の穴 と し て形成 さ れる 。 穴の直径は、 4 0 mで あ る 。
電子源膜 9 は、 ペース ト 4 と 、 電子放出突起 と し て の 力 一ボ ンナ ノ チュ ー ブ 8 と を含んで い る 。 電子源膜 9 は、 ェ ミ ッ タ ホ一 ル 1 0 の底部、 即 ち 下側抵抗層 2 の全表面、 又は底部の周辺部 を除 く 中央部分 に堆積さ れ る 。 こ の例 では、 電子源膜 9 は、 4 0 m直径の ェ ミ ッ タ ホール 1 0 の底部 に厚み 1 m に堆積 さ れ る 。 電子源膜 9 は、 ゲー ト 電圧 V g 、 力 ソ ー ド電圧 V k 、 ア ノ ー ド 電圧 V a に基づ いて、 電子 を 放出する 。
電子源膜 9 は、 カ ーボ ンナ ノ チ ュ ー ブ 8 がペース ト 4 中 に電子源膜 9 の表面 に垂直な方向 に配向 し て分散さ れ た高抵抗膜で あ る 。 カ ーボ ンナ ノ チュ ー ブ 8 及びそ の不 純物 は低抵抗物質で あ る の で、 高 い シー ト 抵抗の電子源 膜 9 を得る た め に 、 カ ーボ ンナ ノ チ ュ ー ブ 8 は精製 さ れ、 かつ そ の長 さ が短 く さ れて い る 。 カ ー ボ ンナ ノ チュ ー ブ を短 く する に 、 化学的エ ッ チ ン グ、 燃焼、 機械的す り つ ぶ しな ど の方法が組み合わ さ れる 。 こ の例で は、 カ ー ボ ン ナ ノ チ ュ ー ブ 8 は長 さ が 0 . 5 m以下 に短縮さ れ、 平 均存在密度が 1 本 /平方 / x m に な る よ う に調整 さ れて い る ペース ト 4 は、 カ ーボ ンナ ノ チ ュ ー ブ 8 を含み、 それ ら を保持す る 。 電子源膜 9 は、 下側抵抗層 2 の よ う に抵抗 層 と し て働 く 。 電子源膜 9 は、 力 ソ ー ド電圧 V k が印カロ さ れ、 カ ー ボ ンナ ノ チ ュ ー ブ 8 に力 ソ ー ド電圧 V k (た だ し、 自 身で の電圧降下分を 除 く ) を 印加す る 。 こ の例 で は、 電子源膜 9 は、 シー ト 抵抗が 2 0 0 M Ωであ る 。 シ ー ト抵抗 の範 囲は、 1 0 〜 5 0 0 M Ωが好 ま し い 。 抵抗が 小 さ過ぎる と 、 通常の導電性カ ゾ ー ド 電極 と 同様に な つ て し ま い 、 抵抗が大き過ぎる 場合 に は、 ド ラ イ ブ電圧が 高 く な り 、 最悪の場合電流が流れな く な る 。 ま た、 下側 抵抗層 2 と 同程度の シー ト 抵抗で あ る こ と が好ま し い 。 両者を共 に有効 に利用 する た め で あ る 。
なお 、 本発 明 は、 力 一ボ ンナ ノ チ ュ ー ブ 8 に限定 さ れ る も の で はな い。 例え ば、 カ ー ボ ン ナ ノ フ ァ イ ノ ーゃ 力 一ボ ンナ ノ ホ ー ン の よ う な力 一 ボ ン の ナ ノ 構造 を有す る 材料を用 い て も 同様 に実施可能で あ る 。 ま た 、 針状又 は 円 錐状あ る い は角 錐状の形状を有 し 、 他の種類の導電性 材料、 例 え ば、 ス ピ ン ト ( S p i n d t ) 型ェ ミ ッ タ に 用 い ら れ る 材料で形成 さ れた物質で あ っ て も 良 い。
また 、 上記力 一ボ ンナ ノ チ ュ ー ブ 8 の よ う に先端が尖 鋭化 し た構造 を有する 他の材料 を用 い る こ と も 可能で あ る 。 例 え ば、 炭化物、 例え ば炭素、 炭化珪素、 酸化物、 例 えば酸化亜鉛、 及び金属例 え ば銀及びス ズの針状結晶 ゃ ゥ イ ス 力 一 を用 い る こ と が出来 る 。 更 に、 髭結晶 の代 表的な 生成機構で あ る V L S ( V a p o r L i q u i d S o 1 i d ) 機構 によ り 生成 さ れた シ リ コ ンの ナ ノ ワイ ヤ を利用 す る こ と も 出来 る 。 それ ら は、 先端の直径 が 0 . 5 m以下で あ る こ と が好 ま し い。 よ り 好ま し く は 0 . 1 mで あ る 。 先端の直径が小 さ い ほ ど、 電子が放出 し易 く な る か ら で あ る 。
ま た 、 本発明 の電子源膜 9 で は、 ペース ト 4 部分 の抵 抗が高 い。 そ の た め 、 前述の先端が尖鋭化 し た構造 を有 する 他 の材料 と し て、 抵抗が高 い 材料 を用 い て も 、 ぺ一 ス ト 4 部分か ら 電子が放出 さ れる こ と が無い。
ア ノ ー ド 電極 7 は、 ゲー ト 電極 6 か ら ゲー ト 絶縁膜 5 と反対側の方向 に離れて設 け ら れ る 。 ア ノ ー ド電極 7 は、 力 ソ ー ド 側か ら 放出 さ れた電子を 受 け取る 。 こ の例で は、 ア ノ ー ド 電極 7 は、 ゲー ト 電極 6 か ら 上方 2 m m離れて 配設 さ れて い る 。
第 1 実施例で は、 制御部 1 5 の 制御 に よ り 、 ア ノ ー ド 電極 7 に は第 1 電源 1 6 か ら V a = 6 k V の ア ノ ー ド 電 圧が、 ゲー ト 電極 6 に は第 2 電源 1 7 か ら 矩形パルス 電 圧が印加 さ れて い る 。 矩形パルス 電圧は、 低 レベル と し て V g = 0 V を有 し 、 高 レベル と し て 1 5 〜 2 0 V を有 する 。 第 2 力 ソ ー ド 電極 3 に は第 3 電源 1 8 か ら 矩形パ ルス 電圧が印加 さ れ る 。 矩形パルス 電圧は、 低 レベル と し て V k = — 1 5 〜 一 2 0 V を高 レベル と し て 0 V を有 する 。
図 1 O A か ら 1 0 E を参照 し て 、 電子放出装置の製造 方法 に つ い て説明す る 。 図 図 1 0 A か ら 1 0 E は、 本発 明 の電子放出装置の製造方法 を説 明す る た め の断面図で あ る 。
図 1 O A に示 さ れ る よ う に、 絶縁基板 1 と し て、 ガ ラ ス 基板が提供 さ れる 。 図 1 0 B に示 さ れ る よ う に、 絶縁基 板 1 上 に 、 C V D 法に よ り ア モル フ ァ ス シ リ コ ン膜が成 膜さ れ る 。 成膜後 に、 フ ォ ト リ ソ グ ラ フ ィ ー方法に よ り 、 所望の位置 に所望の形状 を有する 下側抵抗層 2 が形成 さ れ る 。 次 に 、 図 1 0 C に示 さ れる よ う に、 絶縁基板 1 及 び下側抵抗層 2 の 一部 を覆 う よ う に、 力 ソ ー ド 電極 3 と し て銀ペース ト が、 所望の位置に所望の形状 にパ タ ー ン 印刷 さ れ る 。 同様 に、 ゲー ト 絶縁膜 5 と し てガ ラ ス べ一 ス ト 、 ゲー ト 電極 6 と し て銀ペース ト が、 それぞれ所望 の位置、 所望の形状にパ タ ー ン印刷 さ れる 。 そ の後、 各 膜毎、 又 は 3 種類 の膜一体で焼成又は乾燥処理が行われ、 3 つ の膜が形成さ れる 。 図 1 0 D と 1 0 C に示 さ れ る よ う に、 上記の よ う に作成 さ れた膜付き の基板 に所定 の マ ス ク 処理が行われ る 。 サ ン ド ブ ラ ス ト 工法に よ り 、 円筒 形 のエ ミ ッ 夕 ホー ル 1 0 が形成 さ れる 。 エ ミ ッ 夕 ホール 1 0 が形成 さ れた後、 マス ク は除去 さ れ る 。 次 に、 図 1 0 E に示 さ れる よ う に 、 ェ ミ ッ タ ホール 1 0 へ 、 力 一ポ ンナ ノ チ ュ ー ブ 8 を含有す る ペース ト 4 が堆積さ れ る 。 ペース ト 4 を所定 の温度で焼成又は乾燥する こ と に よ り , 電子源膜 9 が形成 さ れる 。 そ の後、 ア ノ ー ド 電極 7 が配 設 さ れた後、 電子が放出 さ れ る 領域が真空 に さ れる 。 以 上 に よ り 、 電子放出素子が完成する 。
次に 、 本発明 の 電子放出型表示装置 につ いて説明す る ( 図 1 1 は、 本発明 の第 1 実施例 に よ る 電子放出表示装置 の構成 を示す ブ ロ ッ ク 図で あ る 。 電子放出型表示装置は, F E D ノ、°ネ ル 3 1 、 制御回路 3 2 、 電源回路 3 3 、 Y ド ラ イ バ 3 4 及び X ド ラ イ ノ 3 5 を備えて い る 。
F E D パ ネル 3 1 は、 図 9 A に示 さ れる 電子放出装置 がマ ト リ ッ ク ス 状 に形成 さ れた表示部で あ る 。 制御 回路 3 2 は、 水平同期信号、 垂直同期信号、 デー タ ク ロ ッ ク 及びデー タ 信号等 を入力 し 、 Y ド ラ イ ノ 3 4 及び X ド ラ イ ノ 3 5 へ Y駆動信号及び X駆動信号 を 出 力す る 。 Y ド ラ イ ノ 3 4 及び X ド ラ イ ゾ 3 5 は、 画像 を表示する よ う に 、 Y駆動信号及び X駆動信号に基づいて、 それぞれ F E D パネル 3 1 のゲー ト 電圧及び力 ソ ー ド 電圧 を駆動
( ア ノ ー ド 電圧は一定) す る 。 電源回路 3 3 は、 F E D パ ネル 3 1 、 制御回路 3 2 、 Y ド ラ イ ノ 3 4 及び X ド ラ ィ バ 3 5 を含む電子放出表示装置 の各部へ電力 を供給す る 。
ただ し 、 本発明 は、 図 1 1 の構成に制限 さ れる も ので はな く 、 前述の F E D パネル 3 1 を用 いて い れば、 他の 従来技術を用 いて、 電子放出表示装置を構成する こ と も 可能で あ る 。
次 に 、 本発明の第 1 実施例 に よ る 電子放出表示装置の 動作を 、 図 9 A と 9 B を参照 して説明す る 。
図 9 B は、 図 9 A に示 さ れる 下側抵抗層 2 、 力 ソ ー ド 電極 3 及び電子源膜 9 に対応する 等価回路 を示す図で あ る 。 等価回路は、 抵抗成分 4 ' 、 抵抗成分 2 ' 、 導体 3 ' 及び導体 8 ' を有す る 。 ただ し 、 抵抗成分 2 ' 、 抵抗成分 4 ' 、 導体 3 ' 及び導体 8 ' は、 図 9 A の第 1 力 ソ ー ド 電 極 2 、 ペー ス ト 4 、 第 2 力 ソ ー ド 電極 3 及びカ ーボ ンナ ノ チ ュ ー ブ 8 に対応する 。 図 9 B に示 さ れる 導体 8 ' の P I 、 P 2 、 P 3 、 P 2 ' P I , は、 図 9 A の領域 P l 、 P l 、 P 2 、 P 3 、 P 2 ' P 1 ' にお い て電子源膜 9 の表面 に垂直 に配向 さ れた カ ー ボ ンナ ノ チ ュ ー ブ 8 を代表 し て示 して い る 。 図 9 B に示 さ れる よ う に 、 電子源膜 9 の抵抗成分 4 ' が、 導体 3 ' に 対 して直列 に接続さ れて い る 。 同様 に、 下側抵抗層 2 の 抵抗成分 2 ' が、 導体 3 ' に対 し て直列 に接続 さ れて い る 電子源膜 9 の抵抗層 4 の抵抗成分 4 ' 及び下側抵抗層 2 の 抵抗成分 2 ' が、 互い に並列 に接続さ れてい る 。 こ の た め 電子放出部 の 中央部の突起 (カ ー ボ ンナ ノ チュ ー ブ) か ら カ ソ ー ド 電極 3 ま での抵抗は、 電子放出部の周辺部の 突起か ら 力 ソ ー ド 電極 3 ま で の抵抗よ り 大き く な る 。
図 9 B にお い て、 力 ソ ー ド 電圧 V k 、 ゲー ト 電圧 V g 及びア ノ ー ド 電圧 V a の制御 に よ り 、 導体 8 ' の P 1 、 P 1 、 P 2 、 P 3 、 P 2 ' 、 P I ' か ら 電子が放出 さ れ る 。 そ の場合、 放出 さ れる 電子は第 2 力 ソ ー ド 電極 3 (導体 3 ' ) か ら 各抵抗成分 ( 2 ' 又は 4 ' ) を経 由 し て供給 さ れる 。 例 え ば、 P 3 力 ら 放出 さ れ る 電子は P 1 と P 2 と の 間 の抵抗成分 2 ' 又は抵抗成分 4 ' 、 及び p 2 と P 3 と の 間の抵抗成分 2 ' 又は抵抗成分 4 ' (又は、 P 1 ' と P 2 ' と の 間の抵抗成分 2 ' 又 は抵抗成分 4 ' 、 及び P 2 ' と P 3 ' と の 間 の抵抗成分 2 ' 又 は抵抗成分 4 ' ) を経 由 し て供給 さ れ る 。 そ の た め 、 各抵抗 にお い て電圧降下 (正の電位への シ フ ト ) が生 じて 、 Ρ 3 の位置での電位 が高 く な る 。 他 の 力 一ボ ンナ ノ チ ュ ー ブ 8 も 同様で あ る 。 その結果、 電子源膜 9 の 中央部分の電位は、 正方向 に シ フ ト す る の で 、 電子源膜 9 全体の電位分布は、 中央部が 高 く 、 周辺部が低い 山形 にな る 。 こ の よ う に、 ダイ ォ一 ド ア ク シ ョ ン が生 じやす い電子源膜 9 の 中央部分の電位 を正 の高 い電位にする こ と が出来る 。 こ う して 、 ゲー ト 電極 と電子源膜 9 の 中央部での電位差が小 さ く な る 。 従 つ て 、 図 7 を参照 し て説明 さ れた よ う に、 電子源膜 9 の 中央部分 に 印加 さ れる電界が高 く な る 現象 を 防止する こ と が可能 と な る 。 それに よ り 、 中央部分か ら の 電子放出 を抑制す る こ と が出来る
こ の と き 、 電子源膜 9 の 周辺部分はゲー ト 電極 6 で印 加 さ れる 電界 の影響 を強 く 受け る ので 、 ゲー ト 電極 6 に 正の 高 い電圧 を 印カ卩 し た場合に は多量の電子が放出 さ れ る 。 一方、 ゲー ト 電極 6 に低い電圧 も し く は負 の電圧が 印加 さ れた場合に は電子は放出 さ れな い 。
上記の説明 では第 2 力 ソ ー ド 電極 3 の電位がゼロ で あ る と さ れた が、 ゲー ト 電極 6 電位 をゼ ロ と して も よ レ 。 こ の 場合、 第 2 力 ソ ー ド 電極 3 の電位が高 い負電位に設 定 さ れた場合 に は、 電子源膜 9 の周辺部か ら 多量の電子 が放出 さ れる 。 第 2 カ ソ一 ド電極 3 の電位が正 の電位 に 設定 さ れた場合 に は電子は放出 さ れな い。
本発明 では電子源膜 9 の 周辺部すな わち ゲー ト 電極 6 の近傍で は、 ド ラ イ ブ電圧 に応 じ て電子の放出が行われ ま た は停止 さ れる 。 電子源膜 9 の 中央部は、 電子放出が 抑制 さ れた状態 を維持する こ と が出来 き る 。 こ う して、 ダイ ォ一 ド ア ク シ ョ ン を解消す る こ と が出来る 。
ま た、 カ ー ボ ンナ ノ チユ ーブ 8 がゲー ト 電極 6 と接触 する 場合な ど 、 電子が過大 に流れる 場合、 電流が流れる こ と に伴 い 、 電子源膜 9 の抵抗層 4 の抵抗成分又 は下側 抵抗層極 2 の抵抗成分に よ り 、 過大 に電流が流れて い る 電子源膜 9 又 は下側抵抗層 2 の部分の電圧が大幅 に降下 す る 、 即 ち 、 正の電位へシ フ ト する 。 そ の結果、 過大 に 電流が流れて い る 電子源膜 9 又は下側抵抗層 2 の部分 と ゲー ト 電極 6 と の 間 の電界が低下する 。 こ れ に よ り 、 電 子放出 を抑制する こ とが出来 る 。 すなわ ち 、 電子放出 を 安定化 さ せ る こ と が出来る 。
上記 の場合、 周辺部の領域 ( P l 、 P 2 、 P 2 ' 、 P
1 ' ) で は、 第 2 力 ソ ー ド 電極 3 か ら の抵抗成分が少な い 従 っ て 、 図 8 にお け る 曲線 B の よ う に、 大き な ド ラ イ ブ 電圧 を 印加す る 必要がな く 、 曲線 A の 2 倍程度の ド ラ イ ブ電圧 に抑制する こ と が可能 と な る 。 すなわ ち 、 低 ド ラ ィ ブ電圧で駆動す る こ と が出来 る 。
なお 、 図 1 1 に示 さ れる 、 本発明 の第 1 実施例 に よ る 電子放出型表示装置の動作は、 電子放出装置の動作が前 述の通 り で あ る他 は、 従来技術 と 同様で あ る のでそ の説 明 を省略す る 。
前述の電子放出装置を用 い た電子放出型表示装置 につ い て も 、 ダイ オー ド ア ク シ ョ ン を解消 し 、 電子放出 を安 定化 し 、 低 ド ラ イ ブ電圧で駆動す る こ と が出来 る 。 すな わ ち 、 本発明 は F E D で壁掛けテ レ ビ を製造す る 場合 に 有効な技術で あ る 。
(第 2 実施例)
次に 、 本発明 の第 2 実施例 に よ る 電子放出装置が適用 さ れる C N T — F E D につ い て説明す る 。
図 1 2 A は、 本発 明の第 2 実施例 に よ る 電子放出装置 の構成 を示す断面 図であ る 。 電子放出装置は、 絶縁基板
1 、 第 2 力 ソ ー ド 電極 3 、 ペース ト 4 と カ ーボ ンナ ノ チ ュ 一 ブ 8 と を含む電子源膜 9 、 ゲー ト 絶縁膜 5 、 ゲー ト 電極 6 、 ア ノ ー ド 電極 7 を備 えて い る 。 こ の例では、 電 子放出部は、 電子源膜 9 を有 し 、 電子源膜 9 は分布抵抗 成分 を有する 抵抗層 と し て のペース ト 4 と突起 と し て の 力 一ボ ンナ ノ チュ ー ブ 8 と を含んで い る 。 ア ノ ー ド 電極 7 に はア ノ ー ド電圧 V a を 印加す る 第 1 電源 1 6 、 ゲー ト 電極 6 に はゲー ト 電圧 V g を 印加する 第 2 電源 1 7 、 力 ソ 一 ド 電極 3 に は力 ソ ー ド 電圧 V k を 印カ卩す る 第 3 電 源 1 8 が、 それぞれ接続 さ れて い る 。 各電源は、 制御部 1 5 に よ り 制御 さ れる 。
第 2 実施例では、 第 1 力 ソ ー ド 電極 2 を用 い て い な い 点が第 1 実施例 と 異な る 。 そ の場合、 エ ミ ッ 夕 ホール 1 0 は、 力 ソ ー ド電極 3 、 ゲー ト 絶縁膜 5 及びゲー ト 電極 6 を貫通 し て絶縁基板 1 に達す る よ う に形成 さ れる 。
電子源膜 9 は、 ペース ト 4 と 力 一ボ ン ナ ノ チ ュ ー ブ 8 と を含み、 ェ ミ ッ タ ホール 1 0 の底部、 即ち 絶縁基板 1 の全表面 に 、 電子源膜 9 の外周部が第 2 カ ゾ ー ド 電極 3 と 接す る よ う に堆積さ れて い る 。 厚みは、 力 ソ ー ド 電極 3 と 同程度で あ る 。 た だ し 、 電子源膜 9 の外周部がカ ソ ー ド 電極 3 と 接 し て いれば、 厚みは前述 の場合 に制限 さ れな い 。
その他 の構成は、 実施例 1 と 同様で あ る ので、 そ の説 明 を省略す る 。
ま た、 本発明の第 2 実施例 に よ る 電子放出装置の製造 方法は、 図 1 0 B にお い て、 下側抵抗層 2 を形成す る プ 口 セス が無 く 、 図 1 0 D にお いてェ ミ ッ タ ホール 1 0 を 形成する プ ロ セス で、 エ ミ ッ 夕 ホール 1 0 が絶縁基板 1 ま で形成 さ れ る 以外は、 第 1 実施例 と 同様で あ る 。 従つ て、 その説明 を省略する 。
本発明 の第 2 実施例 に よ る 電子放出型表示装置は、 図 1 1 にお い て第 2 実施例 の電子放出装置 を F E D パネル 3 1 に用 い る 他は、 第 1 実施例 と 同様で あ る ので、 その 説明 を省略す る 。
次に、 本発明の第 2 実施例 に よ る 電子放出型表示装置 の動作 につ い て、 図 1 2 A と 1 2 B を参照 し て説明す る 。
図 1 2 B は、 図 1 2 A にお ける 力 ソ ー ド 電極 3 及び電 子源膜 9 に対応する 等価回路 を示す図で あ る 。 等価回路 は、 抵抗成分 2 ' 、 導体 3 ' 及び導体 8 ' を有す る 。 た だ し 、 抵抗成分 4 ' 、 導体 3 ' 及び導体 8 ' は、 図 1 2 A の ペース ト 4 、 力 ソ ー ド 電極 3 及びカ ーボ ンナ ノ チ ュ ー ブ 8 に対応す る 。
図 1 2 B の導体 8 , の P l 、 P 2 、 P 3 、 P 2 ' 、 P 1 , は、 図 1 2 A の各領域 ( P l 、 P 2 、 P 3 、 P 2 ' 、 P 1 ' ) にお い て垂直 に配向 し たカ ー ボ ンナ ノ チ ュ ー ブ 8 を代表 し て示 して い る 。 電子源膜 9 のペース ト 4 の抵抗 成分 4 ' が直列 に接続さ れて い る 。 図 1 2 B にお いて、 力 ソ ー ド 電圧 V k 、 ゲー ト 電圧 V g 及びア ノ ー ド 電圧 V a の 制御 を通 し て、 導体突起 8 ' の P l 、 P 2 、 P 3 、 P 2 ' 、 P 1 ' か ら 電子が放出 さ れる 。 こ の場合、 放出電子 は第 2 力 ソ ー ド 電極 3 か ら 各抵抗 を経 由 し て供給さ れる 。 P 3 か ら 放出 さ れる 電子は P 1 と P 2 と の 間 の抵抗成分 4 ' 、 及び、 P 2 と P 3 と の 間の抵抗成分 4 ' (又 は、 P 1 ' と P 2 ' と の 間 の抵抗成分 4 ' 、 及び、 P 2 ' と ? 3 ' と の 間の抵抗成分 4 ' ) を経 由 し て供給さ れる 。 そ の た め 、 各抵抗 にお い て電圧降下 (正の電位への シフ ト ) が生 じ て 、 Ρ 3 の位置で の電位が高 く な る 。 他のカ ーボ ンナ ノ チ ュ ー ブ 8 も 同様で あ る 。 その結果、 電子源膜 9 の 中央部分の電位は、 正方向 に シフ ト する ので、 電子源 膜 9 全体 の電位は、 中央部が高 く 、 周辺部が低い 山形 に な る 。
図 1 3 は、 図 1 2 Α の ェ ミ ッ タ ホール 1 0 におけ る 中 心軸 の片側にお け る 電子源膜 9 上の電位分布 を示す 図で あ る 。 縦軸は、 電子源膜 9 上部表面か ら の距離、 横軸 は、 中心軸 と 垂直な方向 の 中心軸か ら の距離で あ る 。 た だ し 、 ゲ一 ト 開 口部、 g口ち ェ ミ ッ タ ホール 1 0 の 開 口 部の 半径 = 2 0 m , ゲー ト 絶縁膜の厚み (ゲー ト 電極 6 — 電子源 膜 9 間 の 距離 d k ) = 1 0 τη , ゲー ト 電極 6 — ア ノ ー ド 電極間 の 距離 d a = 2 m m、 ァ ノ 一 ド 電極 7 ( 図 1 2 A に 図示せず) に ア ノ ー ド 電圧 V a = 6 k V 、 ゲー ト 電極 6 にゲー ト 電圧 V g = 3 3 V 、 力 ソ ー ド電極 3 にカ ソ ー ド 電圧 V k = 0 V が印加 さ れ る 。 ま た 、 電子源膜 9 が 2 0 0 Μ Ωの シー ト 抵抗 を有す る 高抵抗膜と し て、 シ ミ ュ レ — シ ョ ンが行われた と き の電位分布 を示 し て い る 。
前述の よ う に、 第 2 実施例で は、 ダイ オー ド ァ ク シ ョ ンが生 じ ゃすい電子源膜 9 の 中央部分 の電位を正の 高 い 電位 にす る こ と が出来 る の で 、 電子源膜 9 の 中央部分か ら そ の周 囲 にか けて電位分布 の勾配が緩や か に なる 、 即 ち 、 電界が減少す る こ と が判 る 。 こ う して 、 電子源膜 9 の 中央部分 に 印加 さ れ る 電界が高 く 成 る現象 を 防止す る こ と が可能 と な る 。 こ う し て、 中央部分か ら の電子放出 を抑制する こ と が出来 る 。 すなわ ち 、 本発明 の第 2 実施 例では、 電子源膜 9 の 周辺部すなわち ゲー ト 電極 6 の近 傍では ド ラ イ ブ電圧 に応 じて電子が放出 ま た はその放出 が停止 さ れ る 。 電子源膜 9 の 中央部は、 電子放出が抑制 さ れた状態 を維持す る こ と が出来き、 ダイ オー ド ァ ク シ ョ ン を解消す る こ と が出来る 。
ま た 、 図 1 4 は、 図 1 2 に示さ れる 電子放出装置 に お け る電子源膜 9 か ら の電子放出特性を示す グ ラ フ で あ る 。 横軸は、 ゲー ト 電圧 (ゲー ト 電極 一 力 ソ ー ド 電極間 の電 圧) 、 縦軸は、 ア ノ ー ド 電流 (力 ソ ー ド 電極 — ア ノ ー ド 電極間 の電流) で あ る 。 半径 2 0 mのゲー ト 開 口 (エ ミ ッ タ ホール) の 中心 ( 図 1 2 A に お け る 領域 P 3 を代 表) か ら の電子放出 を示す電流 I 3 、 中心か ら 8 m ( 図 1 2 A に お け る 領域 P 2 及び P 2 ' を代表) か ら の電子放 出 を示す電流 1 2 、 中 心力 ら 2 0 m ( 図 1 2 A にお け る 領域 P 1 及び P 1 ' を代表、 電子源膜の端部) か ら の電子 放出 を示す電流 I 1 、 及び、 こ の ェ ミ ッ タ ホールか全体 か ら の電子放出特性 を示す電流 I T o t a 1 をそれぞれ 示 して い る 。 図 1 3 の状態は、 図 1 4 にお い て V g = 3 3 V の場合で あ る 。 V g = 3 3 V にお いて、 周辺部 ( I 1 及び I 2 ) よ り も 中央部 ( I 3 ) の電子放出が少な い 。 V g = 3 3 V の と き 、 ( V a - V g ) / d a = ( 6 0 0 0 - 3 3 ) / 2 0 0 0 < ( V g - V k ) / d k - ( 3 3 — 0 ) Z 1 0 で あ る 。 すなわ ち 、 ( V a — V g ) / d a < ( V g - V k ) / d k の条件に お いて 中央部分か ら の 電子放出が周辺部よ り も 少な い状況が作 り 出 さ れる 例で あ る
図 1 5 は 、 従来技術で あ る 図 2 に示 さ れ る 電子放 出装 置 にお け る ( V a - V g ) / d a < ( V g - V k ) / d k の条件での C N T ぺ― ス 卜 1 0 9 (電子源膜) 上 の電 位分 を示す図で あ る V a - V g ) / d a < ( V g 一 V k ) / d k の条件で は、 ゲ一 ト 電極 1 0 6 -第 1 力 ソ一 ド電極 1 0 3 間 の電界が、 ゲー ト 電極 1 0 6 - ァ ノ ― ド 0 7 間 の電界よ り も大き い ため 、 ェ ミ ツ 夕 ホ 一ル 1 1 0 の 内部及びゲ ~ ト 電極 1 0 6 近傍では、 そ の 中 心軸付近の等電位面がァ ノ ー ド 電極 1 0 7 側へ膨 ら む (上 に凸) 状態 と な る 。 そ のた め 、 そ の膨 ら んだ電 面 は、 C N T ペ ー ス 卜 1 0 9 か ら 放出 さ れる 電子 1 2 0 に 対 し て、 円 孔 レ ンズ と し て機能す る 。 すなわ ち 、 電子 1 2 0 は、 円孔 レ ンズに よ り 軌道 を 曲 げ ら れ、 本来到達す ベき ェミ ツ 夕 ホール 1 1 0 上方の ア ノ ー ド 電極 1 0 7 か ら ずれた場所の ァ ノ 一 ド 電極 1 0 7 へ到達する 可能性が め る
方、 図 1 6 は、 図 1 2 A に示 さ れ る 電子放出装置 に お け る 、 ( V a — V g ) / d a く ( V g - V k ) / cl k の条件で の電子源膜 9 上 の電位分布 を示す断面図で あ る ( V a — V g ) / d a < ( V g - V k ) / d k の条件 に お レ て も 、 エ ミ ッ 夕 ホ―ル 1 0 の 内部及びゲー ト 電極 6 の高 さ付近で、 下に 凸の電位分布 と な っ て い る 。 ゲー ト 6 の高 さ 付近で は 子 2 0 が集束 し て い る 。
以上の よ う に 、 第 2 実施例 の電子源膜 9 の高抵抗層 ( ぺ一ス ト 4 ) の効果に よ り 、 電子源膜 9 の表面の 中央 部分での電位 を 周辺部分で の電位よ り も 高 く 設定す る こ と が出来 る 。 そ の た め 、 中央部分の等電位面 の 間隔が広 が り 、 上 に 凸 ではな く 、 下に 凸 に電位分布 を作 り 出す こ と が可能 と な る 。 すな わち 、 ( V a - V g ) Z d a < ( V g - V k ) / d k の条件 にお いて も 、 ゲー ト 電極 6 の高 さ 近傍で等電位面が上 に 凸の 円孔 レ ンズ を形成 し な い ので、 電子 は発散す る こ と な く 、 ア ノ ー ド 電極 7 の所 定の位置へ到達す る こ とが可能 と な る 。
ま た、 図 1 4 に お い て、 中央部分か ら の電子放出が周 辺部 よ り も 少 な い状況 は、 V 9 V に お いて も 起き て い る 。 V g = 1 9 V にお いて、 ( V a - V g ) / d a = ( 6 0 0 0 - 1 9 ) Z 2 0 0 0 ≥ ( V g - V k ) / d k = ( 1 9 - 0 ) / 1 0 であ る 。 すなわ ち 、 ( V a — V g ) / d a ≥ ( V g - V k ) / d k の条件 にお いて 中央部 分か ら の電子放出が周 辺部よ り も 少な い状況 を作 り 出 し た例で あ る 。
、 従来技術の 場合、 ( V a _ V g ) / d a ≥ ( V g - V k ) Z d k の条件は、 図 7 に示 さ れ る よ う に 、 ェ ミ ッ タ ホ—ル 1 1 0 の 中央部分で は周辺部 に 比較 し て高 電界領域が形成さ れて い る 。 その た め 、 こ の部分か ら は 電子が放出 し 続け、 ダイ ォ一 ド ア ク シ ョ ン が発生す る 可 能性があ る 。
し か し 、 図 1 2 A の よ う に 、 本発明 の電子放出装置で は、 電子源膜 9 の表面 の 中央部分の 印加電界が周辺部分 の表面の 印加電界よ り も低 く な る よ う に 、 電子源膜 9 中 央部分の電位 を正方向 に シ フ ト さ せる こ と が出来る 。 そ の た め 、 中央部分か ら 電子が放出 し続 け る よ う なダイ ォ 一 ド リ ア ク シ ヨ ン を 防止す る こ と が可能 と な る 。 ま た 、 電子が過大 に流れる よ う な状況が発生 した場合、 電流が流れる こ と に伴い 、 電子源膜 9 の抵抗成分に よ り 、 電圧が大幅 に降下す る 、 即ち 正の電位へ シ フ ト する 。 そ の結果、 過大 に電流が流れてい る電子源膜 9 の部分 と ゲ — ト 電極 6 と の 間の電界が低下する 。 こ れ に よ り 、 電子 放出 を抑制す る こ と が出来 る 。 すなわ ち 、 電子放出 を安 定ィヒ さ せ る こ と が出来 る 。
上記 の場合、 周辺部の領域 (図 1 2 A に お け る P 1 、 P 2 、 P 2 , 、 P 1 ' ) では、 第 2 力 ソ ー ド 電極 3 か ら の 抵抗成分が少な い。 従 っ て、 図 8 にお け る 曲線 B の よ う な大き な ド ラ イ ブ電圧 を 印加する 必要がな く 、 曲線 A の 2 倍程度の ド ラ イ ブ電圧 に抑制する こ と が可能 と な る 。 すなわ ち 、 低 ド ラ イ ブ電圧で駆動す る こ と が出来る 。
第 2 実施例で示さ れた装置の寸法や 印加電圧は 2 0 ィ ンチか ら 6 0 ィ ンチ を 中心 と し た壁掛 けテ レ ビ を低 コ ス ト で製造する 場合に典型的 に用 い ら れる 値で あ る 。 すな わ ち 、 本発明 は F E D で壁掛けテ レ ビ を製造す る場合 に 有効な技術で あ る 。
なお、 第 2 実施例 は、 図 1 3 〜 図 1 6 の説明 につ い て、 図 1 2 A の構造の場合 につ いて説明 し て い る 。 しか し な が ら 、 第 1 実施例 に示 さ れる 図 9 A の構造 の場合にお い て も 、 具体的数値が異な る ほか は同様 に実施す る こ と が 出来、 同様の効果を得 る こ と が出来 る 。
なお 、 図 1 1 に示す、 本発明 の第 2 実施例 に よ る 電子 放出型表示装置の動作は、 電子放出装置の動作が前述の 通 り で あ る 他 は、 第 1 実施例 と 同様で あ る の でその説明 を省略す る 。 前述の電子放出装置を用 い た電子放出型表示装置 につ い て も 、 ダイ オー ド ア ク シ ョ ン を解消 し 、 電子放出 を安 定化 し 、 低 ド ラ イ ブ電圧で駆動す る こ と が出来 る 。 すな わ ち 、 本発明 は F E D で壁掛けテ レ ビ を製造す る 場合 に 有効な技術で あ る 。
(第 3 実施例)
次 に 、 本発明 の第 3 実施例 に よ る電子 ¾出装置が適用 さ れた C N T — F E D につ いて説明す る 。
図 1 7 A は、 本発明 の第 3 実施例 に よ る 電子放出装置 の構成 を示す断面 図であ る 。 電子放出装置は、 絶縁基板 1 、 第 2 力 ソ ー ド 電極 3 、 電子源膜 9 、 ゲー ト 絶縁膜 5 、 ゲー ト 電極 6 、 ア ノ ー ド 電極 7 を備え て い る 。 電子放出 部は、 電子源膜 9 を有 し 、 電子源膜 9 は、 分布抵抗成分 を有す る 抵抗層 と して のペース ト 4 と そ の表面で分散さ れた突起 と し て の カ ー ボ ンナ ノ チ ュ ー ブ 8 と を含んで い る 。
図 1 7 A の電子源膜 9 は、 ぺ一 ス ト 4 の周辺部が厚 く 盛 り 上が り 、 中央部が薄 く 凹んで い る 点が、 ペー ス ト 4 が概ね平坦で あ る 第 2 実施例 の電子源膜 9 と 異な る 。
図 1 7 B は、 図 1 7 A に示 さ れ る 第 2 力 ソ ー ド 電極 3 及び電子源膜 9 に対応す る 等価回路を 示す図で あ る 。 等 価回路は、 抵抗成分 2 ' 、 導体 3 ' 及び導体 8 ' を有す る 。 た だ し 、 抵抗成分 4 ' — a 〜 4 ' 一 b 、 導体 3 ' 及び導体 8 ' は、 図 1 7 A のペース ト 4 、 第 2 力 ソ ー ド 電極 3 及び カ ー ボ ンナ ノ チ ュ ー ブ 8 に対応する 。
図 1 7 B の導体 8 ' の P l 、 P 2 、 P 3 、 P 2 ' 、 P 1 , は、 図 1 7 A の各領域 ( P l 、 P 2 、 P 3 、 P 2 , 、 P 1 ' ) にお いて垂直 に配向 さ れた カ ーボ ンナ ノ チュ ー ブ 8 を代表 し て示 し て い る 。 電子源膜 9 のペース ト 4 の抵 抗成分 4 ' _ a 〜 4 ' _ b が直列 に接続 さ れて レゝ る 。
図 1 7 B にお い て 、 中央部 に向か う ほ どべ一ス ト 4 の 厚みが薄 く な る た め 、 その抵抗値が高 く な る 。 すなわ ち 、 抵抗成分 4 ' 一 a の抵抗値 <抵抗成分 4 ' 一 b の抵抗値、 で あ る 。 すなわち 、 図 1 2 A の場合 に 比較 し て、 中央部 P 3 の位置で の電位がよ り 高 く な る 。 そ の結果、 電子源 膜 9 の 中央部分の電位は、 よ り 大き く 正方向 に シ フ ト す る の で 、 電子源膜 9 全体の電位は、 中央部がよ り 高 く 、 周辺部が低い 山形 に な る 。
そ の他 の電子放出装置の構成は、 第 2 実施例 と 同様で あ る ので、 そ の説明 を省略する 。 ま た 、 電子放出装置の 製造方法 に つ い て は、 周辺部を厚 く 盛 り 上が ら せ、 中央 部 を薄 く 凹む よ う にす る 他は、 第 2 実施例 と 同様で あ る の でその 説明 を省略す る 。 本発明で あ る 電子放出型表示 装置 につ い て は、 図 1 1 にお いて第 3 実施例 の電子放出 装置を F E D パネル 3 1 に用 い る 他 は、 第 2 実施例 と 同 様で あ る の で、 そ の説明 を省略す る 。 ま た 、 図 1 7 A の 場合の電子放出装置及び電子放出型表示装置の動作は、 電子源膜 9 の形状が異な る 他は第 2 実施例 と 同様で あ る ので、 そ の 説明 を省略する 。
第 3 実施例 にお いて も 、 第 2 実施例 と 同様の効果 を得 る こ と が 出来る 。
第 3 実施例で は、 第 2 実施例 の 図 1 2 A にお け る 電子 源膜 9 の ペー ス ト 4 の周辺部が厚 く 盛 り 上が り 、 中央部 が薄 く 凹 んで い る 場合 につ いて説明 して い る 。 同様 に、 第 1 実施例 の 図 9 A にお け る 電子減膜 9 のペース ト 4 の 周辺部が厚 く 盛 り 上が り 、 中央部が薄 く 凹 んで い る 場合 (図示さ れず) に つ い て も 、 本実施例 の場合 と 同様の効 果を得 る こ と が出来る 。
(第 4 実施例)
次に 、 本発明 の第 4 実施例 に よ る 電子放出装置が適用 さ れた C N T — F E D の に つ い て説 明す る 。
図 1 8 A は、 本発明 の第 4 実施例 に よ る 電子放出装置 の構成 を示す断面 図で あ る 。 電子放出装置は、 絶縁基板 1 、 下側抵抗層 2 1 、 力 ソ ー ド 電極 3 、 電子源膜 9 、 ゲ ー ト 絶縁膜 5 、 ゲー ト 電極 6 、 ア ノ ー ド 電極 7 を備えて い る 。 電子放出部 は、 分布抵抗成分 を有す る 下側抵抗層 2 と 電子源膜 9 と を有 し 、 電子源膜 9 は、 分布抵抗成分 を有す る 抵抗層 と し て のペース ト 4 とそ の表面 に分散さ れた突起 と し て の カ ー ボ ンナ ノ チ ュ ー ブ 8 と を含んで い る 。 図 1 8 A に示 さ れる よ う に 、 電子放出装置は、 カ ソ — ド 電極 3 が、 絶縁基板 1 上に形成 さ れェ ミ ッ タ ホール 1 0 の底部 に も存在す る点、 下側抵抗層 2 1 が、 ェ ミ ツ 夕 ホール 1 0 の底部の全面、 又 は底部の周辺部 を除 く 中 央部分 に堆積さ れ る 点が第 1 実施例 と 異な る 。
力 ソ ー ド 電極 3 は、 エミ ッ 夕 ホール 1 0 の底部 も含め た絶縁基板 1 上 に 、 所定の厚みで形成 さ れて い る 。 カ ソ — ド 電極 3 は、 従来の電子放出装置 にお け る 力 ソ ー ド 電 極 と 同様で あ る 。
下側抵抗層 2 1 は、 エ ミ ッ 夕 ホール 1 0 底部の カ ソ ー ド電極 3 上の電子が放出 さ れ る べき位置 に 、 周辺部が薄 く 、 中央部が厚 く 盛 り 上がつ た 凸形状 に形成さ れる 。 下 側抵抗層 2 1 は、 抵抗層 と し て働 く 。 ま た 、 力 ソ ー ド 電 極 3 か ら カ ソ ー ド 電圧 V k が印加 さ れ、 電子源膜 9 へ力 ソ一 ド 電圧 V k (た だ し 、 自 身で の電圧降下分を除 く ) が印加 さ れる 。 表面 に は電子源膜 9 が配設 さ れてい る 。 こ の例で は、 下側抵抗層 2 1 と し て、 高抵抗ペース 卜 が 使用 さ れ、 周辺部が薄 く 中央部が厚 く 盛 り 上がっ た 凸形 状 に、 4 0 m直径 のエ ミ ッ タ ホール 1 0 の底部に 、 中 心 部の厚み 1 m に堆積さ れる 。 シー ト 抵抗は 2 0 0 M Ωで め る 。 シー ト 抵抗の範囲は、 1 0 〜 5 0 0 M Ωであ る こ と が好 ま し い。 抵抗が小 さ 過ぎる と 、 通常の導電性カ ソ ー ド 電極 と 同様 に な つ て し ま い 、 抵抗が大き過ぎる場合 に は、 ド ラ イ ブ電圧が高 く な り 、 最悪の 場合電流が流れな く な る
電子源膜 9 は、 ェ ミ ッ タ ホール 1 0 の 4 0 m直径の穴 の底部 に形成 さ れた下側抵抗層 2 1 上 に 、 厚み 1 mに堆 積す る 。 電子源膜 9 のその他の特性、 構成等 につ い て は、 第 1 実施例 と 同様で あ る のでそ の説明 を省略する 。
8 B は、 図 1 8 A にお け る下側抵抗層 2 1 、 カ ソ ー ド電極 3 及び電子源膜 9 に対応する 等価回路を示す図 で あ る 。 等価回路は、 抵抗成分 2 1 ' 一 1 〜 3 、 導体 3 ' 抵抗成分 4 ' 及び導体 8 ' を有す る 。 た だ し 、 抵抗成分 2
1 , - 1 〜 3 、 導体 3 ' 、 抵抗成分 4 ' 及び導体 8 ' は、 図 1 8 A の下側抵抗層 2 1 、 第 2 力 ソ ー ド 電極 3 、 ベー ス 卜 4 及び力 一 ボ ンナ ノ チュ ー ブ 8 に対応する 。
図 1 8 B の導体 8 ' の P l 、 P 2 、 P 3 、 P 2 ' 、 p 1 , は、 図 1 8 A の各領域 ( P l 、 P 2 、 P 3 、 P 2 , 、 p 1 ' ) に お い て垂直 に配向 さ れた力 一ボ ンナ ノ チ ュ ー ブ 8 を代表 し て示 し て い る 。
電子源膜 9 の べ一ス ト 4 の抵抗成分 4 ' は、 各導体 8 ' を介 して直列 に接続 し 、 各導体を互い に並列 に接続 し て レ る 。 ま た 、 抵抗成分 2 1 , _ 1 〜 2 1 , — 3 のそれぞれ は、 一端側 を導体 8 ' の それぞれ と 直列 に接続 し、 他端側 を導体 3 ' と 接続 し て い る 。
図 1 8 B にお い て、 中央部に 向か う ほ ど第 1 力 ソ ー ド 電極 2 1 の厚みが厚 く な る ため、 そ の抵抗値が高 く な る 。 すな わち 、 抵抗成分 2 1 ' 一 1 の抵抗値 <抵抗成分 2 1 ' 一 2 の抵抗値ぐ抵抗成分 2 1 ' — 3 の抵抗値、 であ る 。 す なわ ち 、 中央部 P 3 の位置での電位がよ り 高 く な る 。 そ の結果、 電子源膜 9 の 中央部分の電位は、 大き く 正方向 に シ フ ト す る の で、 電子源膜 9 全体の電位は、 中央部が 高 く 、 周辺部が低 い 山形 に な る 。
そ の他の電子放出装置の構成は、 第 1 実施例 と 同様で あ る ので、 そ の説明 を省略する 。 ま た 、 本発明であ る 電 子放出型表示装置 に つ い て は、 図 1 1 にお いて第 3 実施 例 の電子放出装置が F E D パネル 3 1 に適用 さ れる 他 は、 第 1 実施例 と 同様で あ る の で、 そ の説明 を省略する 。
ま た、 本発明 の電子放出装置の製造方法 につ いて は、 図 1 0 B に示 さ れ る 、 第 1 力 ソ ー ド 電極 2 を形成する プ 口 セ ス が無 く 、 図 1 0 D に示さ れる エ ミ ッ 夕 ホール 1 0 を形成する プ ロ セ ス で、 ェ ミ ッ タ ホール 1 0 の底部が第 2 力 ソ ー ド 電極 3 と さ れ、 図 1 0 E に示さ れる 、 電子源 膜 9 が形成 さ れる 前 に第 1 力 ソ ー ド 電極 2 1 が形成さ れ る 以外 は、 第 1 実施例 と 同様で あ る 。 従っ て、 その説明 は省略する 。 ただ し 、 図 1 0 E に示 さ れる 、 電子源膜 9 の形成方法 と して、 ペース ト 4 を下側抵抗層 2 1 に塗付 後、 従来知 ら れた電気泳動法で、 ペース ト 表面 にカ ー ボ ンナ ノ チュ ー ブ 8 を形成する こ と も 可能で あ る 。
ま た 、 図 1 8 A に示さ れ る 電子放出装置及び電子放出 型表示装置の動作は、 電子源膜 9 の形状が異な る以外は 第 1 実施例 と 同様で あ る ので、 そ の説明 を省略する 。
本実施例 にお いて も 、 第 1 実施例 と 同様の効果 を得 る こ と が出来 る 。
(第 5 実施例)
図 1 9 A と 図 1 9 B は、 本発明 の第 5 実施例 に よ る 電 子放出装置 を示す。 第 4 実施例で は、 エ ミ ッ 夕 ホール 1 0 の底部は、 絶縁基板 1 表面の平坦部分を使用 して い る ので平坦で あ る 。 し か し 、 ェ ミ ッ タ ホール 1 0 の底部 に 窪み (凹部) を形成 し 、 そ こ に電子源膜 9 を形成 し て も 上記実施例 と 同様の効果を得 る こ と が出来 る 。 図 1 9 A に示さ れる 電子放出装置は、 ェ ミ ッ タ ホール 1 0 の底部 が窪んで い る 点が図 1 8 A と 異な る 。 すな わ ち 、 絶縁基 板 1 上のェ ミ ッ タ ホール 1 0 が形成さ れる 領域に、 予 め 窪みが形成 さ れる 。 そ こ に下側抵抗層 2 1 、 力 ソ ー ド 電 極 3 及び電子源膜 9 が形成 さ れ、 図 1 8 A と 同様の電子 放出装置 を得 る こ と が出来る 。 そ の場合、 図 1 9 B に示 さ れる よ う に 、 下側抵抗層 2 1 、 力 ソ ー ド 電極 3 及び電 子源膜 9 に対応す る 等価回路 は、 図 1 8 B と 同等 と な る 。
第 5 実施例 は、 上記 の第 1 か ら 第 3 実施例 と 同様 の効 果を得る こ と がで き る 。 加えて、 以下の効果 を有す る 。 すなわち 、 電子源膜 9 の形成の ため にェ ミ ッ タ ホール 1 0 へカ ーボ ン ナ ノ チ ュ ー ブ 8 を含有する ペース ト 4 が堆 積さ れる 際、 ェ ミ ッ タ ホール 1 0 底部が窪んで い る の で ペース ト を 良好 にその領域内 に保持す る こ と が出来 る 。 従っ て、 電子源膜 9 を含め た電子放出装置の製造歩留 ま り を 向上 さ せ る こ と が出来 る 。
図 1 9 A に 示 さ れる ェ ミ ッ タ ホール 1 0 に窪み を設 け る 手法は、 図 2 に例示 さ れる従来の技術 ( 図 1 9 A に示 さ れ る電子放 出装置お いて、 下側抵抗層 2 を用 いず、 電 子源膜 9 のペ ース ト 4 が導電性ペース ト で あ る 場合) に 対 し て適用 し て も 、 同様に、 製造歩留 ま り を 上げる と い う 効果を得る こ と がで き る 。
本発明 に よ り 、 ゲー ト 電極 と 力 ソ ー ド 電極 と の 間 の ド ラ イ ブ振幅 を 低振幅 にす る こ と がで き る と 共 に、 ダイ ォ 一 ド ア ク シ ョ ン を抑制する こ と が可能 と な る 。

Claims

請求の範囲
1 . 絶縁基板 と 、
前記絶縁基板上 に設け ら れた導電性カ ソ 一 ド電極 と 、 前記カ ソ ー ド 電極上 に設 け ら れたゲー ト 絶縁膜 と 、 前記ゲー ト 絶縁膜上 に設け ら れたゲ一 ト 電極 と 、 前記ゲー ト 電極 と 前記ゲ一 ト 絶縁膜を貫通する よ う に 形成さ れた エ ミ ッ 夕 ホール と 、
前記ェ ミ ッ タ ホールの底部 に形成 さ れ、 分布抵抗成分 を有す る 電子放出部 と
を具備 し 、
前記電子放出部は、 そ の表面 に分散さ れ、 電子 を放出 する突起 を 有 し 、
前記エ ミ ッ 夕 ホールの前記底部 の 中央部 にお け る 前記 電子放出部 の電位は、 前記ェ ミ ッ タ ホールの 前記底部 の 周辺部 にお け る 前記電子放出部の電位よ り 高 い
冷陰極構造。
2 . 請求項 1 の冷陰極構造 にお いて 、
前記エ ミ ッ 夕 ホールの前記底部 の前記 中央部 にお け る 前記電子放 出部の前記突起は、 第 1 抵抗値 を持つ よ う に 前記分布抵抗成分を介 して前記カ ソ ー ド 電極 に接続さ れ 前記エ ミ ッ タ ホールの前記低部の 前記周辺部 にお け る 前 記電子放出部の前記突起は、 第 2 抵抗値 を持つ よ う 記分布抵抗成分 を介 し て前記カ ソ ー ド 電極 に接続 さ れ、 前記第 1 抵抗値 は、 前記第 2 抵抗値よ り 大き い
冷陰極構造。
3 . 請求項 1 又は 2 に記載 の冷陰極構造 に お いて 、 前記電子放出部は、
第 1 分布抵抗成分 を有す る 下側抵抗層 と 、
前記下側抵抗層 の上 に形成 さ れ、 第 2 分布抵抗成分を 有する 抵抗層 と を具備 し 、
前記抵抗層 は、 そ の表面 に 前記突起 を有す る 冷陰極構 造。
4 . 請求項 3 に記載の冷陰極構造 にお いて 、
前記下側抵抗層 の シー ト 抵抗は、 1 0 M Ω以上で 5 0 0 M Ω以下で あ る
冷陰極構造。
5 . 請求項 3 又は 4 に記載 の冷陰極構造 にお いて 、
前記抵抗層 の シー ト 抵抗は、 1 0 Μ Ω以上 5 0 0 Μ Ω以 下であ る
冷陰極構造。
6 . 請求項 3 に記載の冷陰極構造 にお い て 、
前記第 1 分布抵抗成分の値 と前記第 2 分布抵抗成分の 値 はほ ぼ等 し い
冷陰極構造。
7 . 請求項 3 乃至 6 の いずれか に記載の冷陰極構造 に お いて 、
前記ェ ミ ッ タ ホールは、 前記ゲー ト 電極 と 前記ゲー ト 絶縁膜 に加 えて、 前記力 ソ ー ド電極 を貫通 し 、 前記電子放 出部は、 前記絶縁基板上 に形成 さ れ、 前記 ェ ミ ッ タ ホールの前記底部の端部 にお い て前記力 ソ ー ド 電極 と 電気的 に接続さ れて い る
冷陰極構造。
8 . 請求項 3 乃至 6 の いずれか に記載 の冷陰極構造に お いて 、
前記電子放出部は、 前記力 ソ ー ド 電極上 に形成 さ れて い る
冷陰極構造。
9 . 請求項 8 に記載の冷陰極構造 にお い て、
前記絶縁基板は、 前記ェ ミ ッ タ ホール に対応す る 部位 に第 1 窪み を 有 し 、
前記力 ソ ー ド電極は、 前記絶縁基板の表面 に沿 っ て、 第 2 窪み を持つ よ う に形成さ れ、
前記電子放 出部は、 前記力 ソ ー ド 電極の前記第 2 窪み に形成 さ れる
冷陰極構造。
1 0 . 請求項 1 又は 2 に記載の冷陰極構造 にお い て、 前記電子放 出部は、
分布抵抗成分 を有する抵抗層 と を 具備 し 、
前記抵抗層 は、 そ の表面 に前記突起 を有す る 冷陰極構 造。
1 1 . 請求項 1 0 に記載の 冷陰極構造 にお いて、 前記抵抗層 の シー ト 抵抗は、 1 0 Μ Ω以上 5 0 0 Μ Ω以 下であ る
冷陰極構造。
1 2 . 求項 1 0 又 は 1 1 に記載の冷陰極構造にお い て、..
前記ェ ミ ッ タ ホール は、 前記ゲー ト 電極 と 前記ゲー ト 絶縁膜 に加 えて、 前記力 ソ ー ド 電極 を貫通 し 、
前記電子放出部は、 前記絶縁基板上 に形成 さ れ、 前記 エ ミ ッ タ ホールの前記底部の端部 にお いて前記カ ソ ー ド 電極 と 電気的 に接続 さ れて い る
冷陰極構造。
1 3 . 請求項 3 乃至 1 2 の いずれか に記載の冷陰極構造 にお い て、
前記抵抗層 は、 ほ ぼ一様な厚 さ を有する
冷陰極構造。
1 4 . 請求項 7 又 は 1 2 に記載の冷陰極構造にお い て、 前記抵抗層 の膜厚は、 前記ェ ミ ッ タ ホールの 中央部で 薄 く 周辺部で厚い
冷陰極構造。
1 5 . 請求項 7 乃至 9 の いずれか に記載 の冷陰極構造 に お レ て 、
前記抵抗層 の膜厚は、 前記エ ミ ッ 夕 ホールの 中央部で 厚 く 周辺部で薄い 冷陰極構造。
1 6 . 請求項 1 5 に記載の冷陰極構造 にお いて、
前記下側抵抗層 の膜厚は、 前記エ ミ ッ 夕 ホールの 中央 部で厚 く 周辺部で薄い
冷陰極構造。
1 7 . 請求項 1 乃至 1 6 の いずれか に記載の冷陰極構 造にお いて 、
前記突起は、 カ ーボ ンナ ノ チ ュ ー ブ、 カ ーボ ンナ ノ フ ア イ バー及びカ ーボ ンナ ノ ホー ン の少な く と も 一種類 を 含む冷陰極構造。
1 8 . 絶縁基板 と 、
前記絶縁基板上 に設 け ら れた導電性力 ソ ー ド 電極 と 、 前記カ ソ 一 ド電極上 に設 け ら れたゲー ト 絶縁膜 と 、 前記ゲ一 ト 絶縁膜上 に設 け ら れたゲー ト 電極 と 、 前記ゲ一 ト 電極 と 前記ゲー ト 絶縁膜を貫通す る よ う に 形成さ れたエ ミ ッ 夕 ホール と 、
前記エ ミ ッ タ ホールの底部 に形成さ れた電子放出部 と を具備 し 、
前記電子放出部は、 その表面 に分散さ れ、 電子を放出 する 突起 を有 し 、
前記エ ミ ッ タ ホール の 中央部で の前記突起の電位は、 前記エ ミ ッ タ ホールの周辺部での前記突起 の電位よ り も 高い
冷陰極構造。
1 9 . 請求項 1 8 に記載の冷陰極構造 にお い て、 前記突起は、 カ ーボ ンナ ノ チ ュ ー ブ、 カ ーボ ンナ ノ フ ァ イ ノ 一及び力 一 ボ ンナ ノ ホー ン の少な く と も 一種類 を 含む冷陰極構造。
2 0 . 請求項 1 乃至 1 9 の いずれか に記載の冷陰極構 造 と 、
前記ゲー ト 電極及び前記電子放出部 に対向 し て離間 し て設 け ら れた ア ノ ー ド 電極 と 、
前記ア ノ ー ド電極に ア ノ ー ド 電圧 を 印加す る 第 1 電源 と 、
前記ゲー ト 電極 にゲ一 ト 電圧 を 印加す る第 2 電源 と を具備す る電子放出装置。
2 1 . 請求項 2 0 に記載の電子放出装置 にお いて 、
前記カ ソ 一 ド電極 に カ ソ ー ド 電圧 を 印加す る 第 3 電源 を更 に具備す る 電子放出装置。
2 2 . 請求項 2 1 に記載の電子放出装置 に お いて、
( V a - V g ) / d a ≥ ( V g - V k ) ノ d k の 条件 ί お い て、 前記電放出部の前記 中央部か ら の電子放出が前 記電放出部の 前記周辺部か ら の電子放出 よ り も 少な い 、 こ こ で、 V a は前記ア ノ ー ド 電極の電位、 V g は前記ゲ ー ト 電極の電位、 V k は前記力 ソ ー ド 電極の電位、 d a は前記ァ ノ ー ド電極の前記ゲー ト 電極側の表面 と 前記ゲ — ト 電極の前記ア ノ ー ド 電極側の表面 と の距離、 及び d k 前記ゲー ト 電極 の前記ゲー ト 絶縁膜側 の表面 と 前記電 子源膜の前記ゲー ト 電極側 の表面 と の距離で あ る 電子放出装置。
2 3 . 請求項 2 1 に記載の電子放出装置 に お いて、
( V a - V g ) / d a < ( V g - V k ) / d k の条件 に お い て、 前記電子放出部か ら 放出 さ れた 前記電子が、 前記ゲー ト 電極の高 さ にお ける 前記電子放出部の前記 中 央部付近 に対応す る 位置 に集束さ れる 、
こ こ で 、 V a は前記ア ノ ー ド 電極 の電位、 V g は前記ゲ ー ト 電極の 電位、 V k は前記力 ソ ー ド 電極の電位、 d a は前記 ア ノ ー ド 電極の前記ゲー ト 電極側の表面 と前記ゲ 一 卜 電極の 前記ァ ノ ー ド 電極側の表面 と の距離、 及び d k 前記ゲー ト 電極の前記ゲー ト 絶縁膜側の表面 と 前記電 子源膜の前記ゲー ト 電極側の表面 と の距離で あ る
電子放出装置。
2 4 . 請求項 2 0 乃至 2 3 の いずれか に記載の電子放 出装置 と 、
水平 同期信号 と 、 垂直 同期信号 と 、 デー タ ク ロ ッ ク と , データ 信号 と に基づい て、 X駆動信号及び Y 駆動信号 を 出 力す る 制御回路部 と 、
前記 X駆動信号 に基づい て、 前記電子放出装置のカ ソ ー ド電極 を 制御する X ド ラ イ ノ 部 と、
前記 Y駆動信号 に基づい て、 前記電子放出装置のゲー ト 電極 を制御す る Y ド ラ イ バ部 と
を具備す る 電子放出型表示装置。
PCT/JP2003/008075 2002-06-27 2003-06-26 冷陰極構造、電子放出装置及び電子放出型表示装置 WO2004003955A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004517282A JPWO2004003955A1 (ja) 2002-06-27 2003-06-26 冷陰極構造、電子放出装置及び電子放出型表示装置
AU2003244079A AU2003244079A1 (en) 2002-06-27 2003-06-26 Cold cathode structure, electron emission device, and electron emission type display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002188017 2002-06-27
JP2002-188017 2002-06-27

Publications (1)

Publication Number Publication Date
WO2004003955A1 true WO2004003955A1 (ja) 2004-01-08

Family

ID=29996808

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/008075 WO2004003955A1 (ja) 2002-06-27 2003-06-26 冷陰極構造、電子放出装置及び電子放出型表示装置

Country Status (3)

Country Link
JP (1) JPWO2004003955A1 (ja)
AU (1) AU2003244079A1 (ja)
WO (1) WO2004003955A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243611A (ja) * 2004-02-26 2005-09-08 Samsung Sdi Co Ltd 電子放出素子
JP2010541185A (ja) * 2007-10-05 2010-12-24 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 電荷散逸層を備えたアンダー・ゲート電界放出トライオード

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786659A (en) * 1993-11-29 1998-07-28 Futaba Denshi Kogyo K.K. Field emission type electron source
JPH11289472A (ja) * 1998-04-01 1999-10-19 Canon Inc 画像処理方法及び装置と画像表示装置
JP2000294119A (ja) * 1999-04-06 2000-10-20 Futaba Corp 電子放出源の製造方法、電子放出源及び蛍光発光型表示器
JP2001126609A (ja) * 1999-10-26 2001-05-11 Futaba Corp 電子放出素子及び蛍光発光型表示器
WO2002007180A1 (fr) * 2000-07-19 2002-01-24 Matsushita Electric Industrial Co., Ltd. Element a emission d'electrons et son procede de fabrication; affichage utilisant un tel element

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786659A (en) * 1993-11-29 1998-07-28 Futaba Denshi Kogyo K.K. Field emission type electron source
JPH11289472A (ja) * 1998-04-01 1999-10-19 Canon Inc 画像処理方法及び装置と画像表示装置
JP2000294119A (ja) * 1999-04-06 2000-10-20 Futaba Corp 電子放出源の製造方法、電子放出源及び蛍光発光型表示器
JP2001126609A (ja) * 1999-10-26 2001-05-11 Futaba Corp 電子放出素子及び蛍光発光型表示器
WO2002007180A1 (fr) * 2000-07-19 2002-01-24 Matsushita Electric Industrial Co., Ltd. Element a emission d'electrons et son procede de fabrication; affichage utilisant un tel element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243611A (ja) * 2004-02-26 2005-09-08 Samsung Sdi Co Ltd 電子放出素子
JP2010541185A (ja) * 2007-10-05 2010-12-24 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 電荷散逸層を備えたアンダー・ゲート電界放出トライオード

Also Published As

Publication number Publication date
JPWO2004003955A1 (ja) 2005-11-04
AU2003244079A1 (en) 2004-01-19

Similar Documents

Publication Publication Date Title
US7652418B2 (en) Electronic emission device, electron emission display device having the same, and method of manufacturing the electron emission device
US6448709B1 (en) Field emission display panel having diode structure and method for fabricating
JP4802363B2 (ja) 電界放出型冷陰極及び平面画像表示装置
US7368867B2 (en) Field emission device with cathode wires and carbon nanotubes
US6445122B1 (en) Field emission display panel having cathode and anode on the same panel substrate
US6541906B2 (en) Field emission display panel equipped with a dual-layer cathode and an anode on the same substrate and method for fabrication
JP2002536802A (ja) 誘電集束層を有するフィールド・エミッション・デバイス
US6803708B2 (en) Barrier metal layer for a carbon nanotube flat panel display
JP2005243641A (ja) 電子放出素子とその製造方法
US6750604B2 (en) Field emission display panels incorporating cathodes having narrow nanotube emitters formed on dielectric layers
US6486599B2 (en) Field emission display panel equipped with two cathodes and an anode
US6646282B1 (en) Field emission display device
US6825607B2 (en) Field emission display device
US7714493B2 (en) Field emission device and field emission display employing the same
JP2007103346A (ja) 電子放出素子、電子放出ディスプレイ装置およびその製造方法
JP2002373569A (ja) 電子源およびその製造方法
JP2005190889A (ja) 電子放出素子、電子源、画像表示装置およびこれらの製造方法
WO2004003955A1 (ja) 冷陰極構造、電子放出装置及び電子放出型表示装置
JP3674844B2 (ja) 同一基板上にカソードおよびアノードを備える電界放出型ディスプレイパネルおよびその製造方法
KR20070028000A (ko) 전자 방출 디바이스 및 이를 이용한 전자 방출 표시디바이스
JP3663171B2 (ja) Fedパネル及びその製造方法
JP2004134173A (ja) 冷陰極電子源及びそれを用いた表示装置
US20060001355A1 (en) FED with insulating supporting device having reflection layer
US20060113888A1 (en) Field emission display device with protection structure
JP2004227822A (ja) 画像表示装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004517282

Country of ref document: JP

122 Ep: pct application non-entry in european phase