JP2003138980A - 車両用電子制御装置 - Google Patents

車両用電子制御装置

Info

Publication number
JP2003138980A
JP2003138980A JP2001334364A JP2001334364A JP2003138980A JP 2003138980 A JP2003138980 A JP 2003138980A JP 2001334364 A JP2001334364 A JP 2001334364A JP 2001334364 A JP2001334364 A JP 2001334364A JP 2003138980 A JP2003138980 A JP 2003138980A
Authority
JP
Japan
Prior art keywords
cpu
monitoring
control
control cpu
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001334364A
Other languages
English (en)
Other versions
JP3939961B2 (ja
Inventor
Hidemasa Miyano
宮野　　英正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001334364A priority Critical patent/JP3939961B2/ja
Priority to US10/261,629 priority patent/US6820000B2/en
Priority to EP02024192A priority patent/EP1308811B1/en
Priority to DE60211625T priority patent/DE60211625T2/de
Publication of JP2003138980A publication Critical patent/JP2003138980A/ja
Application granted granted Critical
Publication of JP3939961B2 publication Critical patent/JP3939961B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
    • G05B23/0286—Modifications to the monitored process, e.g. stopping operation or adapting control

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)
  • Debugging And Monitoring (AREA)
  • Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
  • Safety Devices In Control Systems (AREA)
  • Control Of Throttle Valves Provided In The Intake System Or In The Exhaust System (AREA)

Abstract

(57)【要約】 【課題】エンジン制御並びに電子スロットル制御を実施
する制御ＣＰＵとその動作を監視する監視ＣＰＵとを備
える車両用電子制御装置において、異常発生に際し制御
ＣＰＵにいち早くリセットをかけること。 【解決手段】エンジンＥＣＵ１０は、車両におけるエン
ジン制御機能並びに電子スロットル制御機能を有する制
御ＣＰＵ１１と、該制御ＣＰＵ１１に相互に通信可能に
接続され、少なくともスロットル制御に関するデータを
制御ＣＰＵ１１より受信してスロットル制御動作を監視
する監視ＣＰＵ１２とを備える。監視ＣＰＵ１２は、制
御ＣＰＵ１１よりデータを正しく受信したかどうかを判
定し、正しく受信しなかった場合、制御ＣＰＵ１１に対
してリセットをかける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、エンジン制御並び
に電子スロットル制御を実施する制御ＣＰＵとその制御
ＣＰＵの動作を監視する監視ＣＰＵとを備える車両用電
子制御装置に関するものである。
【０００２】
【従来の技術】車載エンジンの制御を司る車両用電子制
御装置（エンジンＥＣＵ）として、メイン及びサブの２
つのＣＰＵを持つ構成が知られている。図１１にその構
成を示す。図１１に示すエンジンＥＣＵ２０において、
メインＣＰＵ２１は噴射制御及び点火制御を実施し、サ
ブＣＰＵ２２は電子スロットル制御を実施する。ＷＤ回
路２３はメインＣＰＵ２１の動作を監視するものであ
り、メインＣＰＵ２１から出力されるウオッチドッグパ
ルス（ＷＤパルス）を入力し、該ＷＤパルスの周期性が
崩れるとメインＣＰＵ２１にリセットをかける。
【０００３】また、メインＣＰＵ２１は、サブＣＰＵ２
２の動作（すなわち、スロットル制御の状態）を監視す
る。つまり、メインＣＰＵ２１は、サブＣＰＵ２２から
出力されるＷＤパルスを入力し、このＷＤパルスの周期
性が崩れるとサブＣＰＵ２２にリセットをかける。ま
た、メインＣＰＵ２１は、サブＣＰＵ２２からの通信が
正常に行われているか否かを判定し、通信異常が生じる
とサブＣＰＵ２２にリセットをかける。サブＣＰＵ２２
がリセットされる時、メインＣＰＵ２１が所定のフェイ
ルセーフ処理を実施する。
【０００４】一方、メインＣＰＵ２１からサブＣＰＵ２
２への通信に異常が生じた場合には、それをサブＣＰＵ
２２が検出し、メインＣＰＵ２１への通信を停止する。
これにより、メインＣＰＵ２１は、サブＣＰＵ２２の通
信異常を検出してサブＣＰＵ２２にリセットをかける。
このとき、メインＣＰＵ２１が所定のフェイルセーフ処
理を実施する。その後、サブＣＰＵ２２のリセットを複
数繰り返しても通信異常が継続していれば、メインＣＰ
Ｕ２１がＷＤパルスの出力を停止し、それに伴いＷＤ回
路２３がメインＣＰＵ２１にリセットをかける。すなわ
ち、メインＣＰＵ２１の通信異常時には、ＷＤ回路２３
によりメインＣＰＵ２１にリセットがかかるようになっ
ていた。
【０００５】
【発明が解決しようとする課題】ところで近年では、Ｃ
ＰＵの高機能・大容量化により、従来２つのＣＰＵを使
用して実現してきたエンジン制御（噴射・点火制御）と
電子スロットル制御とを１つの制御ＣＰＵで構成し、エ
ンジンＥＣＵのコストダウンを図ることが考えられる。
このような１ＣＰＵ構成のエンジンＥＣＵでは、電子ス
ロットル制御の状態を監視するための監視ＣＰＵが別途
必要になる。この場合、監視ＣＰＵは監視専用であるた
め低機能（安価）なものが採用され、制御ＣＰＵ側が全
ての主導権を持つ構成となっていた。
【０００６】こうした構成のＥＣＵにおいて、前記図１
１で説明したのと同様に、制御ＣＰＵ（メインＣＰＵ）
の通信異常時にＷＤ回路により制御ＣＰＵにリセットを
かける場合を考える。この場合、ＷＤ回路により制御Ｃ
ＰＵにリセットがかかるのを待って所定のフェイルセー
フ処理が実施されるため、フェイルセーフ開始が遅れて
しまう可能性があった。
【０００７】つまり、制御ＣＰＵの通信異常時には、監
視ＣＰＵが制御ＣＰＵへの通信を停止し、それに伴い制
御ＣＰＵが監視ＣＰＵにリセットをかける。そしてその
後、監視ＣＰＵを複数回リセットしても通信異常が解消
されないと、制御ＣＰＵがＷＤパルスの出力を止め、Ｗ
Ｄ回路により制御ＣＰＵがリセットされる。本構成の場
合、前記図１１の従来技術と異なり、監視ＣＰＵ（サブ
ＣＰＵ）がリセットされるタイミングではフェイルセー
フ処理が開始されず、制御ＣＰＵ（メインＣＰＵ）がリ
セットされるタイミングでフェイルセーフが開始され
る。それ故、フェイルセーフ開始が遅れてしまう。
【０００８】本発明は、上記問題に着目してなされたも
のであって、エンジン制御並びに電子スロットル制御を
実施する制御ＣＰＵとその動作を監視する監視ＣＰＵと
を備える車両用電子制御装置において、異常発生に際し
制御ＣＰＵにいち早くリセットをかけることができる構
成を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１に記載の発明に
おいて、制御ＣＰＵは、車両におけるエンジン制御並び
に電子スロットル制御を実施する。また、制御ＣＰＵに
相互に通信可能に接続された監視ＣＰＵは、少なくとも
電子スロットル制御に関するデータを制御ＣＰＵより受
信し、スロットル制御動作を監視する。また特に、監視
ＣＰＵは、制御ＣＰＵよりデータを正しく受信したかど
うかを判定し、正しく受信しなかった場合、制御ＣＰＵ
に対してリセットをかける。本構成によれば、監視ＣＰ
Ｕでデータが正しく受信されず異常発生した際、制御Ｃ
ＰＵにいち早くリセットをかけることができる。従っ
て、制御ＣＰＵによる電子スロットル制御状態が不確か
な状態に陥ったと考えられる場合等において、フェイル
セーフ等の処置が早期に実施できるようになる。
【００１０】制御ＣＰＵから監視ＣＰＵへの通信を所定
の時間周期で実施する車両用電子制御装置では、以下の
ようにして監視ＣＰＵが制御ＣＰＵに対してリセットを
かけると良い。つまり、 ・請求項２に記載の発明では、監視ＣＰＵは、制御ＣＰ
Ｕから所定時間以上データを受信しない場合、制御ＣＰ
Ｕに対してリセットをかける。 ・請求項３に記載の発明では、制御ＣＰＵは、監視ＣＰ
Ｕへのデータ送信の都度、前回送信時とは異なる通信監
視用データを付してデータ送信を行い、監視ＣＰＵは、
前記通信監視用データが更新されているかどうかにより
通信異常を判定する。この請求項３の発明では請求項４
に記載したように、前記通信監視用データはデータ送信
の都度更新されるカウンタ値であると良い。
【００１１】また、請求項５に記載したように、監視Ｃ
ＰＵが受信割り込み機能を持たず、制御ＣＰＵからのデ
ータ送信に同期して制御ＣＰＵへデータを返信する場
合、データ受信の有無により制御ＣＰＵの異常を検出す
ることが困難になる。これに対し、請求項３，４の発明
を用いることで、通信監視用データにより制御ＣＰＵの
異常が容易に検出できる。それ故に、制御ＣＰＵに対し
て望み通りにリセットをかけることができる。
【００１２】請求項６に記載の発明では、制御ＣＰＵよ
り所定周期で反転するウオッチドッグパルスを入力し、
その周期性が崩れると制御ＣＰＵのリセット端子にリセ
ット信号を出力する監視回路を備える。この場合、監視
ＣＰＵから出力されるリセット信号も同じく前記リセッ
ト端子に取り込まれる構成としたので、構成の簡素化が
可能となる。なお、監視ＣＰＵにより制御ＣＰＵがリセ
ットされる時、それに伴い制御ＣＰＵにより監視ＣＰＵ
がリセットされることとなる。
【００１３】
【発明の実施の形態】（第１の実施の形態）以下、この
発明を具体化した第１の実施の形態を図面に従って説明
する。
【００１４】図１は、本実施の形態におけるエンジンＥ
ＣＵの構成を示すブロック図である。図１において、エ
ンジンＥＣＵ１０は、エンジンの噴射制御、点火制御及
び電子スロットル制御を実施するための制御ＣＰＵ１１
と、電子スロットル制御に関する監視制御を実施するた
めの監視ＣＰＵ１２と、制御ＣＰＵ１１の動作を監視す
るためのＷＤ回路１３とを備える。制御ＣＰＵ１１と監
視ＣＰＵ１２とは相互に通信可能に接続されている。制
御ＣＰＵ１１は、Ａ／Ｄ変換器１４を介してスロットル
開度やアクセル開度を入力する他に、エンジン回転数、
吸気管内圧力等々のエンジン運転情報を随時入力し、当
該運転情報に基づき図示しない燃料噴射弁、イグナイ
タ、スロットルアクチュエータの駆動を制御する。な
お、スロットル開度やアクセル開度のＡ／Ｄ値は監視Ｃ
ＰＵ１２にも入力される。
【００１５】制御ＣＰＵ１１は、監視ＣＰＵ１２の動作
を監視するための監視制御を実施する。すなわち、監視
ＣＰＵ１２は、制御ＣＰＵ１１に対して所定周期で反転
するＷＤパルスを出力し、制御ＣＰＵ１１は、監視ＣＰ
Ｕ１２からのＷＤパルスが所定時間以上反転しなかった
場合に監視ＣＰＵ１２に対してリセット信号を出力す
る。或いは、制御ＣＰＵ１１は、監視ＣＰＵ１２から正
常にデータを受信しない場合に監視ＣＰＵ１２に対して
リセット信号を出力する。
【００１６】また、制御ＣＰＵ１１は、監視ＣＰＵ１２
に対してスロットル開度、アクセル開度、フェイルセー
フ実施フラグ等、スロットル制御に関するデータを送信
する。このとき、監視ＣＰＵ１２は、スロットル制御の
監視処理として、例えばＡ／Ｄ変換器１４を通じて入力
したスロットル開度やアクセル開度のデータと、制御Ｃ
ＰＵ１１より受信した同じくスロットル開度やアクセル
開度のデータとを比較し、それらが一致するかどうかに
よりスロットル制御状態の異常を検出する。そして、そ
の監視結果を制御ＣＰＵ１１に対して返信する。
【００１７】また、制御ＣＰＵ１１は、監視ＣＰＵ１２
での監視結果に従い、スロットル制御の異常発生時に所
定のフェイルセーフ処理を実施する。フェイルセーフ処
理として具体的には、車両の退避走行（リンプホーム）
を実現すべく、一部の気筒の燃料噴射を休止させる減筒
制御や点火時期を遅角させる点火遅角制御等を実施す
る。
【００１８】更に、制御ＣＰＵ１１は、ＷＤ回路１３に
対して所定周期で反転するＷＤパルスを出力する。ＷＤ
回路１３は「監視回路」を構成するものであり、制御Ｃ
ＰＵ１１からのＷＤパルスが所定時間以上反転しなかっ
た場合に制御ＣＰＵ１１に対してリセット信号を出力す
る。
【００１９】本実施の形態では特に、監視ＣＰＵ１２が
制御ＣＰＵ１１に対して直接リセットをかけることが可
能な構成としており、制御ＣＰＵ１１との通信が正しく
行われない場合、監視ＣＰＵ１２が制御ＣＰＵ１１に対
してリセット信号を出力する。また本構成では、ＷＤ回
路１３からリセット信号を取り込むためのリセット端子
に、監視ＣＰＵ１２からのリセット信号を取り込むよう
にしている。これにより、ＷＤ回路１３又は監視ＣＰＵ
１２の何れかから制御ＣＰＵ１１にリセット信号が入力
される場合、該リセット信号により制御ＣＰＵ１１がリ
セットされると共に、制御ＣＰＵ１１により監視ＣＰＵ
１２も同時にリセットされる。
【００２０】次に、制御ＣＰＵ１１と監視ＣＰＵ１２と
の間のＣＰＵ間通信の詳細を説明する。図２及び図３は
制御ＣＰＵ１１の処理を示すフローチャートであり、図
４及び図５は監視ＣＰＵ１２の処理を示すフローチャー
トである。
【００２１】本実施の形態では、制御ＣＰＵ１１は監視
ＣＰＵ１２に対して定期的（例えば４ｍｓｅｃ毎）にデ
ータ送信を行い、監視ＣＰＵ１２は制御ＣＰＵ１１から
データを受信した際、受信割り込みにて制御ＣＰＵ１１
へデータ送信を行う。図２及び図４の４ｍｓｅｃ処理は
各ＣＰＵ１１，１２により４ｍｓｅｃ周期で実施され、
図３及び図５の受信完了処理は各ＣＰＵ１１，１２の受
信割り込みにて実施される。以下、図２〜図５の処理を
順に説明する。
【００２２】制御ＣＰＵ１１による４ｍｓｅｃ処理（図
２）において、先ずステップ１０１では、通信停止時間
カウンタＣＳ１を１インクリメントし、続くステップ１
０２では、通信停止時間カウンタＣＳ１が所定時間相当
の値（本実施の形態では４８ｍｓｅｃ相当の値）よりも
大きくなったか否かを判別する。ＹＥＳの場合、監視Ｃ
ＰＵ１２の通信異常であるとみなし、ステップ１０３で
通信異常フラグＸＮＧ１をＯＮする。また、ステップ１
０４では、受信データ異常回数カウンタＣＥ１が所定回
数（本実施の形態では２０回）よりも大きいか否かを判
別する。ＣＥ１＞２０回の場合、監視ＣＰＵ１２の通信
異常であるとみなし、ステップ１０５で通信異常フラグ
ＸＮＧ１をＯＮする。
【００２３】その後、ステップ１０６では、通信異常フ
ラグＸＮＧ１がＯＦＦであるか否かを判別し、ＸＮＧ１
＝ＯＦＦであることを条件に、ステップ１０７で監視Ｃ
ＰＵ１２に対してデータを送信する。ＸＮＧ１＝ＯＮの
場合にはステップ１０８に進み、監視ＣＰＵ１２に対し
てリセット信号を出力し、当該ＣＰＵ１２にリセットを
かける。
【００２４】また、制御ＣＰＵ１１による受信完了処理
（図３）において、ステップ２０１では、通信停止時間
カウンタＣＳ１を０にクリアし、ステップ２０２では、
受信データが異常であるか否かを判別する。このとき、
受信データの異常検出は、周知のサムチェック、或いは
パリティチェック等により実施される。受信データ正常
の場合ステップ２０３に進み、受信データ異常回数カウ
ンタＣＥ１を０にクリアする。また、受信データ異常の
場合ステップ２０４に進み、受信データ異常回数カウン
タＣＥ１を１インクリメントする。
【００２５】一方、監視ＣＰＵ１２による４ｍｓｅｃ処
理（図４）において、先ずステップ３０１では、通信停
止時間カウンタＣＳ２を１インクリメントし、続くステ
ップ３０２では、通信停止時間カウンタＣＳ２が所定時
間相当の値（本実施の形態では４８ｍｓｅｃ相当の値）
よりも大きくなったか否かを判別する。ＹＥＳの場合、
制御ＣＰＵ１１の通信異常であるとみなし、ステップ３
０３で通信異常フラグＸＮＧ２をＯＮする。また、ステ
ップ３０４では、受信データ異常回数カウンタＣＥ２が
所定回数（本実施の形態では２０回）よりも大きいか否
かを判別する。ＣＥ２＞２０回の場合、制御ＣＰＵ１１
の通信異常であるとみなし、ステップ３０５で通信異常
フラグＸＮＧ２をＯＮする。
【００２６】その後、ステップ３０６では、通信異常フ
ラグＸＮＧ２がＯＮであるか否かを判別する。ＸＮＧ２
＝ＯＮの場合ステップ３０７に進み、制御ＣＰＵ１１に
対してリセット信号を出力し、当該ＣＰＵ１１にリセッ
トをかける。
【００２７】また、監視ＣＰＵ１２による受信完了処理
（図５）において、ステップ４０１では、通信異常フラ
グＸＮＧ２がＯＦＦであるか否かを判別し、ＸＮＧ２＝
ＯＦＦであることを条件に、ステップ４０２でデータ送
信を実施する。ステップ４０３では、通信停止時間カウ
ンタＣＳ２を０にクリアする。その後、ステップ４０４
では、受信データが異常であるか否かを判別する。受信
データ正常の場合ステップ４０５に進み、受信データ異
常回数カウンタＣＥ２を０にクリアする。また、受信デ
ータ異常の場合ステップ４０６に進み、受信データ異常
回数カウンタＣＥ２を１インクリメントする。
【００２８】図６，図７は、上記図２〜図５の処理をよ
り具体的に説明するためのタイムチャートである。図
６，図７において、（ａ）は制御ＣＰＵ１１の動作を、
（ｂ）は監視ＣＰＵ１２の動作を示し、更に図６のタイ
ミングｔ１，図７のタイミングｔ１１以前は通信異常が
発生していない状態を、図６のタイミングｔ１，図７の
タイミングｔ１１以後は通信異常が発生した後の状態を
示す。なお、図６は、断線等により制御ＣＰＵ１１から
監視ＣＰＵ１２への通信が途絶えた場合の異常を例示し
ている。また、図７は、制御ＣＰＵ１１から監視ＣＰＵ
１２への通信は可能であるものの通信データが異常とな
る場合を例示している。
【００２９】図６において、タイミングｔ１以前、制御
ＣＰＵ１１と監視ＣＰＵ１２間では４ｍｓｅｃ周期でデ
ータが送受信され、その都度、通信停止時間カウンタＣ
Ｓ１，ＣＳ２がカウントアップされると共に、続く受信
完了処理（図３，図５の処理）にてこれらＣＳ１，ＣＳ
２が０にクリアされる。この期間では通信異常フラグＸ
ＮＧ１，ＸＮＧ２がＯＦＦのまま保持される。
【００３０】タイミングｔ１で制御ＣＰＵ１１から監視
ＣＰＵ１２への通信が途絶えると、監視ＣＰＵ１２で通
信データが受信できなくなる。故に、監視ＣＰＵ１２で
の受信完了処理（図５の処理）が実施できないことか
ら、通信停止時間カウンタＣＳ２がクリアされずにカウ
ントアップされる。またこのとき、監視ＣＰＵ１２によ
るデータ送信も止まるため、制御ＣＰＵ１１側での通信
停止時間カウンタＣＳ１も同様にカウントアップされ
る。この場合、監視ＣＰＵ１２側での通信停止時間カウ
ンタＣＳ２の方が早くカウントアップされ、ＣＳ２値が
４８ｍｓｅｃ相当の値に達すると（タイミングｔ２）、
通信異常フラグＸＮＧ２がＯＮされ、それに伴い監視Ｃ
ＰＵ１２により制御ＣＰＵ１１がリセットされる。制御
ＣＰＵ１１にリセットがかかる時、制御ＣＰＵ１１によ
り監視ＣＰＵ１２にもリセットがかかる。リセット後に
各ＣＰＵ１１，１２が再起動される時、カウンタ、フラ
グ等が初期化される。
【００３１】一方、図７において、タイミングｔ１１以
降、制御ＣＰＵ１１からの受信データの異常が検出され
ると、受信データ異常回数カウンタＣＥ２がカウントア
ップされる。そして、ＣＥ２値が２０回になると、監視
ＣＰＵ１２により制御ＣＰＵ１１がリセットされる。制
御ＣＰＵ１１にリセットがかかる時、制御ＣＰＵ１１に
より監視ＣＰＵ１２にもリセットがかかる。
【００３２】因みに、説明は省略するが、監視ＣＰＵ１
２から制御ＣＰＵ１１への通信に異常が発生した場合、
通信停止時間カウンタＣＳ１がクリアされずにカウント
アップされ、ＣＳ１値が４８ｍｓｅｃ相当の値に達する
と通信異常フラグＸＮＧ１がＯＮされる。それに伴い、
制御ＣＰＵ１１により監視ＣＰＵ１２にリセットがかか
る。
【００３３】以上詳述した本実施の形態によれば、制御
ＣＰＵ１１よりデータを正しく受信しなかった場合、監
視ＣＰＵ１２が制御ＣＰＵ１１に対してリセットをかけ
るので、異常発生時において制御ＣＰＵ１１にいち早く
リセットをかけることができる。従って、制御ＣＰＵ１
１によるスロットル制御状態が不確かな状態に陥ったと
考えられる場合等において、フェイルセーフ等の処置が
早期に実施できるようになる。
【００３４】（第２の実施の形態）次に、本発明におけ
る第２の実施の形態について、上述した第１の実施の形
態との相違点を中心に説明する。本実施の形態では、制
御ＣＰＵ１１と監視ＣＰＵ１２との間の通信として、い
わゆるＣＳＩ（Clocked Serial Interface）方式を採用
し、各ＣＰＵ１１，１２間においてクロック同期でデー
タの送受信を行うこととしている。この場合、ＣＳＩ方
式では送信と受信とが独立しておらず、監視ＣＰＵ１２
は制御ＣＰＵ１１からクロックとデータが来た時、ハー
ド的に制御ＣＰＵ１１へデータを返信する。つまり、監
視ＣＰＵ１２は受信割り込み機能を持っておらず、その
ためにデータ受信の有無により制御ＣＰＵ１１の異常を
検出することが困難になる。そこで本実施の形態では、
データ送信の都度変更される通信監視用データを付して
データ送信を行い、監視ＣＰＵ１２は、通信監視用デー
タが更新されているかどうかにより通信異常を判定す
る。
【００３５】図８は、制御ＣＰＵ１１による４ｍｓｅｃ
処理を示すフローチャートであり、図９は監視ＣＰＵ１
２による４ｍｓｅｃ処理を示すフローチャートである。
なお、制御ＣＰＵ１１は、図８の４ｍｓｅｃ処理の他、
前述した図３の受信完了処理を実施する。但し本実施の
形態ではＣＳＩ通信を採用したことから、監視ＣＰＵ１
２による受信完了処理は実施されない。以下、図８，図
９の処理を順に説明する。
【００３６】制御ＣＰＵ１１による４ｍｓｅｃ処理（図
８）において、先ずステップ５０１では、「通信監視用
データ」としての通信回数カウンタＣＭＳを１インクリ
メントし、続くステップ５０２では、監視ＣＰＵ１２に
対してデータを送信する。このとき、前記通信回数カウ
ンタＣＭＳを付加してデータ送信を行う。その後、ステ
ップ５０３では、通信停止時間カウンタＣＳ１を１イン
クリメントする。続くステップ５０４，５０５では、通
信停止時間カウンタＣＳ１が所定時間相当の値（本実施
の形態では４８ｍｓｅｃ相当の値）よりも大きい場合に
監視ＣＰＵ１２の通信異常であるとみなし、通信異常フ
ラグＸＮＧ１をＯＮする。また、ステップ５０６，５０
７では、受信データ異常回数カウンタＣＥ１が所定回数
（本実施の形態では２０回）よりも大きい場合に監視Ｃ
ＰＵ１２の通信異常であるとみなし、通信異常フラグＸ
ＮＧ１をＯＮする。
【００３７】その後、ステップ５０８，５０９では、通
信異常フラグＸＮＧ１がＯＮである場合に監視ＣＰＵ１
２に対してリセット信号を出力し、当該ＣＰＵ１２にリ
セットをかける。
【００３８】一方、監視ＣＰＵ１２による４ｍｓｅｃ処
理（図９）において、先ずステップ６０１では、通信回
数カウンタＣＭＳの今回値と前回値とが一致するか否か
を判別する。一致しない場合ステップ６０２に進み、通
信停止時間カウンタＣＳ２を０にクリアし、一致する場
合ステップ６０３に進み、通信停止時間カウンタＣＳ２
を１インクリメントする。その後、ステップ６０４で
は、通信回数カウンタＣＭＳの今回値を前回値として更
新する。
【００３９】その後、ステップ６０５，６０６では、通
信停止時間カウンタＣＳ２が所定時間相当の値（本実施
の形態では１００ｍｓｅｃ相当の値）よりも大きい場合
に制御ＣＰＵ１１の通信異常であるとみなし、通信異常
フラグＸＮＧ２をＯＮする。
【００４０】また、ステップ６０７〜６０９では、サム
チェックやパリティチェック等により受信データが異常
であるか否かを判別し、受信データ正常の場合、受信デ
ータ異常回数カウンタＣＥ２を０にクリアし、受信デー
タ異常の場合、受信データ異常回数カウンタＣＥ２を１
インクリメントする。ステップ６１０，６１１では、受
信データ異常回数カウンタＣＥ２が所定回数（本実施の
形態では２０回）よりも大きい場合に制御ＣＰＵ１１の
通信異常であるとみなし、通信異常フラグＸＮＧ２をＯ
Ｎする。
【００４１】その後、ステップ６１２，６１３では、通
信異常フラグＸＮＧ２がＯＮである場合に制御ＣＰＵ１
１に対してリセット信号を出力し、当該ＣＰＵ１１にリ
セットをかける。
【００４２】図１０は、上記図８及び図９の処理をより
具体的に説明するためのタイムチャートである。図１０
において、（ａ）は制御ＣＰＵ１１の動作を、（ｂ）は
監視ＣＰＵ１２の動作を示し、更にタイミングｔ２１以
前は通信異常が発生していない状態を、タイミングｔ２
１以後は通信異常が発生した後の状態を示す。なお、図
１０は、制御ＣＰＵ１１から監視ＣＰＵ１２への通信が
途絶えた場合の異常を例示している。
【００４３】制御ＣＰＵ１１において、通信回数カウン
タＣＭＳは４ｍｓｅｃ周期でカウントアップされる。タ
イミングｔ２１以前、監視ＣＰＵ１２では、制御ＣＰＵ
１１でのＣＭＳ動作を正しく受信するため、通信停止時
間カウンタＣＳ２がカウントアップされることはなく、
この期間では、通信異常フラグＸＮＧ１，ＸＮＧ２がＯ
ＦＦのまま保持される。
【００４４】タイミングｔ２１で制御ＣＰＵ１１から監
視ＣＰＵ１２への通信が途絶えると、監視ＣＰＵ１２で
通信データが受信できなくなる。故に、監視ＣＰＵ１２
での通信回数カウンタＣＭＳのカウントアップ動作が止
まり、これに代わって通信停止時間カウンタＣＳ２がカ
ウントアップされ始める。そして、通信停止時間カウン
タＣＳ２が１００ｍｓｅｃ相当の値に達すると（タイミ
ングｔ２２）、通信異常フラグＸＮＧ２がＯＮされ、そ
れに伴い監視ＣＰＵ１２により制御ＣＰＵ１１がリセッ
トされる。制御ＣＰＵ１１にリセットがかかる時、制御
ＣＰＵ１１により監視ＣＰＵ１２にもリセットがかか
る。リセット後に各ＣＰＵ１１，１２が再起動される
時、カウンタ、フラグ等が初期化される。
【００４５】以上第２の実施の形態によれば、上記第１
の実施の形態と同様に、異常発生時において制御ＣＰＵ
１１にいち早くリセットをかけることができる。特に本
実施の形態では、監視ＣＰＵ１２が受信割り込み機能を
持たない構成であっても、制御ＣＰＵ１１の異常が容易
に検出できる。
【００４６】なお、上記第２の実施の形態では、「通信
監視用データ」として通信回数カウンタＣＭＳを用い、
該カウンタＣＭＳにより制御ＣＰＵ１１の通信異常を検
出したが、「通信監視用データ」として、フラグ情報を
用いるなど、他の構成を用いても良い。また、通信回数
カウンタＣＭＳを用いる場合において、カウンタ値更新
の幅を適宜変更することも可能である。要は、通信の都
度変化するよう通信監視用データが構成されれば良い。
【００４７】各ＣＰＵ１１，１２にバックアップ用メモ
リとしてのスタンバイＲＡＭを各々設け、通信異常フラ
グＸＮＧ１，ＸＮＧ２をスタンバイＲＡＭに格納する構
成としても良い。この場合、通信異常が所定回検出され
た時に最終的に通信異常と判断され、警告ランプ等によ
り異常発生の旨がユーザに警告される。この構成によ
り、通信異常の誤検出が防止できる。
【図面の簡単な説明】
【図１】発明の実施の形態におけるエンジンＥＣＵの構
成を示すブロック図。
【図２】制御ＣＰＵによる４ｍｓｅｃ処理を示すフロー
チャート。
【図３】制御ＣＰＵによる受信完了処理を示すフローチ
ャート。
【図４】監視ＣＰＵによる４ｍｓｅｃ処理を示すフロー
チャート。
【図５】監視ＣＰＵによる受信完了処理を示すフローチ
ャート。
【図６】通信動作を具体的に示すタイムチャート。
【図７】通信動作を具体的に示すタイムチャート。
【図８】制御ＣＰＵによる４ｍｓｅｃ処理を示すフロー
チャート。
【図９】監視ＣＰＵによる４ｍｓｅｃ処理を示すフロー
チャート。
【図１０】通信動作を具体的に示すタイムチャート。
【図１１】従来技術におけるエンジンＥＣＵの構成を示
すブロック図。
【符号の説明】
１０…エンジンＥＣＵ、１１…制御ＣＰＵ、１２…監視
ＣＰＵ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3G065 CA38 CA39 CA40 DA04 DA15 GA01 GA10 GA41 GA46 HA06 HA21 HA22 JA04 JA09 JA11 KA02 3G084 BA05 BA11 BA16 DA27 DA31 EA11 EB02 EB22 EB24 FA10 3G301 HA01 HA07 JB04 JB08 JB09 LA03 LB01 LC03 MA24 NA08 NB03 NB15 NE23 PA07Z PA11Z PE01Z PF03Z 5H209 AA10 CC13 DD04 DD11 EE11 GG04 HH06 JJ07 JJ09

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】車両におけるエンジン制御機能並びに電子
    スロットル制御機能を有する制御ＣＰＵと、該制御ＣＰ
    Ｕに相互に通信可能に接続され、少なくとも電子スロッ
    トル制御に関するデータを制御ＣＰＵより受信してスロ
    ットル制御動作を監視する監視ＣＰＵとを備える車両用
    電子制御装置において、 監視ＣＰＵは、制御ＣＰＵよりデータを正しく受信した
    かどうかを判定し、正しく受信しなかった場合、制御Ｃ
    ＰＵに対してリセットをかけることを特徴とする車両用
    電子制御装置。
  2. 【請求項２】制御ＣＰＵから監視ＣＰＵへの通信を所定
    の時間周期で実施する車両用電子制御装置において、監
    視ＣＰＵは、制御ＣＰＵから所定時間以上データを受信
    しない場合、制御ＣＰＵに対してリセットをかける請求
    項１記載の車両用電子制御装置。
  3. 【請求項３】制御ＣＰＵから監視ＣＰＵへの通信を所定
    の時間周期で実施する車両用電子制御装置において、制
    御ＣＰＵは、監視ＣＰＵへのデータ送信の都度、前回送
    信時とは異なる通信監視用データを付してデータ送信を
    行い、監視ＣＰＵは、前記通信監視用データが更新され
    ているかどうかにより通信異常を判定する請求項１記載
    の車両用電子制御装置。
  4. 【請求項４】請求項３記載の車両用電子制御装置におい
    て、前記通信監視用データは、データ送信の都度更新さ
    れるカウンタ値である車両用電子制御装置。
  5. 【請求項５】請求項３又は４記載の車両用電子制御装置
    において、監視ＣＰＵが受信割り込み機能を持たず、制
    御ＣＰＵからのデータ送信に同期して制御ＣＰＵへデー
    タを返信する車両用電子制御装置。
  6. 【請求項６】制御ＣＰＵより所定周期で反転するウオッ
    チドッグパルスを入力し、その周期性が崩れると制御Ｃ
    ＰＵのリセット端子にリセット信号を出力する監視回路
    を備え、監視ＣＰＵから出力されるリセット信号も同じ
    く前記リセット端子に取り込まれる構成とした請求項１
    乃至５の何れかに記載の車両用電子制御装置。
JP2001334364A 2001-10-31 2001-10-31 車両用電子制御装置 Expired - Lifetime JP3939961B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001334364A JP3939961B2 (ja) 2001-10-31 2001-10-31 車両用電子制御装置
US10/261,629 US6820000B2 (en) 2001-10-31 2002-10-02 Electronic control device having control and monitoring cpus
EP02024192A EP1308811B1 (en) 2001-10-31 2002-10-30 Electronic control device having control and monitoring CPUS
DE60211625T DE60211625T2 (de) 2001-10-31 2002-10-30 Elektronische Steuervorrichtung mit Steuerungs und Überwachungs- CPU ' s

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001334364A JP3939961B2 (ja) 2001-10-31 2001-10-31 車両用電子制御装置

Publications (2)

Publication Number Publication Date
JP2003138980A true JP2003138980A (ja) 2003-05-14
JP3939961B2 JP3939961B2 (ja) 2007-07-04

Family

ID=19149505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001334364A Expired - Lifetime JP3939961B2 (ja) 2001-10-31 2001-10-31 車両用電子制御装置

Country Status (4)

Country Link
US (1) US6820000B2 (ja)
EP (1) EP1308811B1 (ja)
JP (1) JP3939961B2 (ja)
DE (1) DE60211625T2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816772B2 (en) * 2002-02-28 2004-11-09 Denso Corporation Electronic throttle control system having operation monitor
JP2007056704A (ja) * 2005-08-22 2007-03-08 Yazaki Corp モータ制御装置
JP2008298015A (ja) * 2007-06-01 2008-12-11 Nissan Motor Co Ltd 内燃機関の可変動弁制御装置
US7949120B2 (en) 2005-03-09 2011-05-24 Denso Corporation Information processing system in which information expressing a current time point is transmitted from one computer to another for use in calculating an amount of delay in transferring data between the computers
JP2011248390A (ja) * 2010-05-21 2011-12-08 Toshiba Corp 車両制御装置
JP2014018064A (ja) * 2013-08-20 2014-01-30 Toshiba Corp ブレーキ制御方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6775609B2 (en) * 2001-09-27 2004-08-10 Denso Corporation Electronic control unit for vehicle having operation monitoring function and fail-safe function
JP3883842B2 (ja) * 2001-11-02 2007-02-21 株式会社デンソー 車両用電子制御装置
DE102006009658A1 (de) * 2006-03-02 2007-09-06 Robert Bosch Gmbh Steuervorrichtung
KR100824792B1 (ko) * 2006-07-11 2008-04-24 삼성전자주식회사 커맨드 처리 장치와 방법 및 이를 포함하는 시스템
DE102007006937A1 (de) * 2007-02-13 2008-08-14 Robert Bosch Gmbh Verfahren und Vorrichtung zum Betreiben einer Brennkraftmaschine
TW200849002A (en) * 2007-06-01 2008-12-16 Holtek Semiconductor Inc Control device and control method
JP4941500B2 (ja) * 2009-04-17 2012-05-30 株式会社デンソー ノード装置および車両ネットワークシステム
WO2014039035A1 (en) * 2012-09-05 2014-03-13 GM Global Technology Operations LLC New approach for controller area network bus off handling
US10184860B2 (en) 2016-04-08 2019-01-22 Infineon Technologies Ag Control system for power train control
JP7131431B2 (ja) * 2019-02-25 2022-09-06 トヨタ自動車株式会社 制御装置およびそのリセット方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791569A (en) * 1985-03-18 1988-12-13 Honda Giken Kogyo Kabushiki Kaisha Electronic control system for internal combustion engines
JPS62237895A (ja) * 1986-04-09 1987-10-17 Nippon Denso Co Ltd 車載通信装置
DE3700986C2 (de) 1987-01-15 1995-04-20 Bosch Gmbh Robert Einrichtung zur Überwachung eines Rechnersystems mit zwei Prozessoren in einem Kraftfahrzeug
JPH0742888B2 (ja) * 1988-07-27 1995-05-15 株式会社日立製作所 エンジン制御装置
JPH0242560A (ja) 1988-08-03 1990-02-13 Ricoh Co Ltd 制御装置の監視制御方法
JPH02115967A (ja) 1988-10-26 1990-04-27 Alpine Electron Inc マイコンのリセット方法
JPH04133102A (ja) 1990-09-26 1992-05-07 Mitsubishi Electric Corp プログラマブル・コントローラ及びその制御方法
JPH0510201A (ja) 1991-07-04 1993-01-19 Fuji Heavy Ind Ltd 車輌の制御方法
JPH07152608A (ja) 1993-11-26 1995-06-16 Omron Corp システムの異常監視回路
JP3358412B2 (ja) 1995-12-04 2002-12-16 トヨタ自動車株式会社 車両用電子制御装置
JP3191705B2 (ja) * 1996-11-15 2001-07-23 トヨタ自動車株式会社 駆動装置および動力出力装置
JP3632498B2 (ja) 1999-04-23 2005-03-23 トヨタ自動車株式会社 内燃機関のスロットル制御装置
US6654648B2 (en) 2000-04-03 2003-11-25 Toyota Jidosha Kabushiki Kaisha Technique of monitoring abnormality in plurality of CPUs or controllers
US6775609B2 (en) * 2001-09-27 2004-08-10 Denso Corporation Electronic control unit for vehicle having operation monitoring function and fail-safe function

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816772B2 (en) * 2002-02-28 2004-11-09 Denso Corporation Electronic throttle control system having operation monitor
US7949120B2 (en) 2005-03-09 2011-05-24 Denso Corporation Information processing system in which information expressing a current time point is transmitted from one computer to another for use in calculating an amount of delay in transferring data between the computers
JP2007056704A (ja) * 2005-08-22 2007-03-08 Yazaki Corp モータ制御装置
JP2008298015A (ja) * 2007-06-01 2008-12-11 Nissan Motor Co Ltd 内燃機関の可変動弁制御装置
JP2011248390A (ja) * 2010-05-21 2011-12-08 Toshiba Corp 車両制御装置
JP2014018064A (ja) * 2013-08-20 2014-01-30 Toshiba Corp ブレーキ制御方法

Also Published As

Publication number Publication date
EP1308811A2 (en) 2003-05-07
DE60211625T2 (de) 2006-12-14
EP1308811A3 (en) 2003-12-17
DE60211625D1 (de) 2006-06-29
US6820000B2 (en) 2004-11-16
JP3939961B2 (ja) 2007-07-04
EP1308811B1 (en) 2006-05-24
US20030083802A1 (en) 2003-05-01

Similar Documents

Publication Publication Date Title
JP2003138980A (ja) 車両用電子制御装置
US6775609B2 (en) Electronic control unit for vehicle having operation monitoring function and fail-safe function
JP2003214233A (ja) 車両用電子制御装置
JP2002312033A (ja) 制御ユニットの監視方法及びその装置
US7418316B2 (en) Method and device for controlling operational processes, especially in a vehicle
US8392815B2 (en) Method for the operation of a microcontroller and an execution unit and microcontroller and an execution unit
US20020198638A1 (en) Method and apparatus for monitoring the control of operational sequences in a vehicle
US6526527B1 (en) Single-processor system
US6990404B2 (en) Vehicular controller
JP3901987B2 (ja) 車両用電子制御装置
JP3923810B2 (ja) 車両用電子制御装置
CN112740121A (zh) 用于车辆的控制架构
JP3883849B2 (ja) 車両用電子制御装置
US5790572A (en) Communication system with framing error detection
JP2768693B2 (ja) ２台のプロセッサを有するコンピュータシステムを監視する装置
JP3883840B2 (ja) 車両用電子制御装置
JP3623492B2 (ja) 車両の制御システム
CN109844288B (zh) 通过多核计算机处理发动机位置数据的方法
JP2003167601A (ja) 車両用電子制御装置
CN108009069B (zh) 基于功能安全的操作系统和com模块监控装置及方法
JP2003097345A (ja) 車両用電子制御装置
CN104295428B (zh) 用于控制起动电机的方法和装置
JP2002314556A (ja) 車両制御システム
JP3311704B2 (ja) マルチプロセッサ通信機構の故障処理方法
CN116893916A (zh) 一种日志记录方法及日志记录装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070329

R150 Certificate of patent or registration of utility model

Ref document number: 3939961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250