JPH07152608A - システムの異常監視回路 - Google Patents

Abstract

(57)【要約】 【目的】 システムを制御する制御手段であるＣＰＵの
暴走等の異常状態を確実に検出することにより、システ
ムの異常状態がもたらす事故や危険を回避することので
きる優れた異常監視回路を提供する。 【構成】 システムを制御するメインＣＰＵ１１と、こ
のメインＣＰＵに監視用データ２０Ａを送信し、当該メ
インＣＰＵから当該監視用データに応じた確認用データ
２０Ｂを受信しないときに、当該メインＣＰＵをリセッ
トするリセット信号を発する監視用ＣＰＵ２０とを備え
た構成である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばＣＰＵ等により
制御するシステムの異常を監視する異常監視回路に関す
る。

【０００２】

【従来の技術】かかるシステムの異常監視回路として、
ウォッチ・ドッグ・タイマ（以下、ＷＤＴと称する）が
広く知られている。このＷＤＴを使用した異常監視回路
としては、ハード的なものとソフト的なものとがある。
ハード的なＷＤＴは、システムを制御するＣＰＵのシス
テムクロックを監視して、所定期間このクロックが検出
できない場合に、ＣＰＵをリセットする構成となってい
る。ところがシステムクロックを正常に検出した場合で
も、ＣＰＵの動作が異常であることがあり、ハード的な
ＷＤＴでは異常状態の検出が十分でない。

【０００３】そこで近年はソフト的なＷＤＴが採用され
てきた。図４はこのようなＷＤＴを適用した温度制御シ
ステムにおける従来の異常監視回路のブロック図であ
る。図４において、１はこのシステムを制御するＣＰ
Ｕ、２は被制御装置の温度を検知する温度センサ（いず
れも図示せず）よりの信号を入力する入力回路、３は入
力回路２から得られるアナログ信号をディジタル信号の
温度データに変換してＣＰＵ１に供給するＡ／Ｄ変換回
路である。４はこの温度データに基づいてＣＰＵ１が所
定の演算処理を行って送出する制御データを受けて、被
制御装置への制御出力を送出するリレー回路である。

【０００４】また、５はＡＣ入力電源より直流電源を生
成し各ブロックに所定の電源を供給する電源回路、６は
この電源回路５が投入されたときにＣＰＵ１をリセット
するパワー・オン・リセット回路である。７はＣＰＵ１
から送出される図に示すようなＷＤＴ信号７Ａを受け
て、ＣＰＵ１に対するリセット信号７Ｂを生成するＷＤ
Ｔである。このＷＤＴ信号７Ａは、ＣＰＵ１のプログラ
ムの中に組み込まれたＷＤＴルーチンで生成され、プロ
グラムの本来の温度制御に係る一連の処理の終了のたび
に送出される。したがってＷＤＴ７がこのＷＤＴ信号７
Ａを一定期間受信しない場合には、ＣＰＵ１の動作が異
常状態と判断できるので、リセット信号７Ｂを発生して
ＣＰＵ１をリセットする。

【０００５】なお、８は操作部（図示せず）からの操作
入力をキースキャンするキーマトリックス回路、９は温
度制御に係るデータや被制御装置の状態を表示する表示
回路である。

【０００６】

【発明が解決しようとする課題】しかしながら上記従来
の異常監視回路においては、ＣＰＵ１が暴走した場合に
無限ループに入ることがある。この無限ループがＷＤＴ
ルーチンで発生した場合には、常時ＷＤＴ信号７ＡがＣ
ＰＵ１から出力されるため、ＣＰＵ１が暴走しているこ
とを検出することができない。そのため温度制御システ
ムの場合で、この暴走が被制御装置の温度を上昇する処
理中に発生したときは、その温度を制御することとがで
きないので、製品が破壊されるばかりか、火災等が発生
する危険もあり得る。また、ロボットシステムの場合に
は、人がけがをするような事故が発生することもある。

【０００７】本発明はかかる従来の問題を解決するもの
であり、システムを制御する制御手段であるＣＰＵの暴
走等の異常状態を確実に検出することにより、システム
の異常状態がもたらす事故や危険を回避することのでき
る優れた異常監視回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は上記目的を達成
するために、システムを制御する主制御手段と、この主
制御手段に監視用データを送信し、当該主制御手段から
当該監視用データに応じた確認用データを受信しないと
きに当該主制御手段をリセットするリセット信号を発す
る副制御手段とを備えたことを特徴とする。

【０００９】

【作用】本発明は上記構成により、主制御手段と副制御
手段との間で通信を行い、その通信が正常でない場合
に、主制御手段が異常状態であるとしてこれを確実に検
出し、システムの異常状態がもたらす事故や危険を回避
することができる。

【００１０】

【実施例】以下、本発明の実施例を図を参照して説明す
る。

【００１１】図１は本発明によるシステムの異常監視回
路の実施例のブロック図であって、被制御装置の温度調
整を行う温調器に関するものである。図１において、１
１はこの温調器を制御する主制御手段としてのメインＣ
ＰＵである。１２は被制御装置の温度を検知する温度セ
ンサ（いずれも図示せず）よりの信号を入力する入力回
路、１３は入力回路１２から得られるアナログ信号をデ
ィジタル信号の温度データに変換してメインＣＰＵ１１
に供給するＡ／Ｄ変換回路である。１４はこの温度デー
タに基づいてメインＣＰＵ１１が所定の演算処理を行っ
て送出する制御データを受けて、被制御装置への制御出
力を送出するリレー回路である。

【００１２】また、１５はＡＣ入力電源より直流電源を
生成し各ブロックに所定の電源を供給する電源回路であ
る。１６は操作入力をキースキャンするキーマトリック
ス回路であり、１７にキースイッチの構成を示す。１８
は温度制御に係るデータや被制御装置の状態を表示する
表示回路、１９は表示回路１８を駆動するトランジスタ
である。

【００１３】２０は副制御手段としての監視用ＣＰＵで
あり、主制御手段であるメインＣＰＵ１１の異常を監視
する。２１は後述する監視用データをキーマトリックス
回路に接続してメインＣＰＵ１１の入力ポート数を節約
するためのＯＲ回路である。２２は暴走状態記憶用のフ
リップフロップ、２３はフリップフロップ２２及びメイ
ンＣＰＵ１１を電源投入時にリセットするパワー・オン
・リセット回路である。２４は２つのローレベルのリセ
ット信号のＯＲ回路、２５はメインＣＰＵ１１の暴走を
検出した時点灯する暴走モニタである。また、２６は自
走マルチバイブレータで構成された強制リセット信号発
生回路（以下、単に強制リセット回路という）であり、
監視用ＣＰＵ２０をリセットするためのリセット信号を
発生する。

【００１４】次に、図１の構成の動作について図２及び
図３を参照して詳細に説明する。図２及び図３はそれぞ
れ監視用ＣＰＵ２０及びメインＣＰＵ１１によって実行
される監視動作のフローチャートである。

【００１５】まず、電源が投入されると、パワー・オン
・リセット回路２３によりメインＣＰＵ１１及びフリッ
プフロップ２２がパワー・オン・リセットされる。その
後メインＣＰＵ１１が所定の動作を開始すると、監視用
ＣＰＵ２０は監視用データ２０ＡをメインＣＰＵ１１に
送信する。具体的には、図２において、所定の初期化が
なされ（ステップＳ１）、監視用ＣＰＵ２０内の不一致
カウンタ（図示せず）を所定値にセットする（ステップ
Ｓ２）。この初期化は、ポートＡを出力ポートに、ポー
トＢを入力ポートに、ポートＣを出力ポートに設定する
とともに、ポートＣをハイレベルに設定し、その他ワー
キングエリアの初期化を行うものである。ついでポート
Ａに監視用データ２０Ａをストアする（ステップＳ
３）。

【００１６】その後、予め設定したＴ1(sec)の時間が経
過したかどうかを判定し（ステップＳ４）、経過した場
合にはポートＢの確認用データを読み込む（ステップＳ
５）。そして監視用データ２０Ａと確認用データ２０Ｂ
とが一致しているかどうかを判定する（ステップＳ
６）。一致していない場合には不一致カウンタの値を一
つデクリメントする（ステップＳ７）。この不一致カウ
ンタの値が“０”であるかどうかを判定し（ステップＳ
８）、“０”でない場合にはステップＳ３からステップ
Ｓ７までを繰り返し実行し、不一致カウンタの値が
“０”になったときは、メインＣＰＵ１１が暴走したと
判断して、ポートＣをハイレベルからローレベルに反転
する（ステップＳ９）。

【００１７】この信号反転はフリップフロップ２２に入
力され、その出力がローレベルとなる。その結果、ＯＲ
回路２４を介してリセット信号がメインＣＰＵ１１に入
力される。また同時に、暴走モニタ２５が点灯してユー
ザーに暴走が発生したことを報知する。

【００１８】なお、ステップＳ９の処理の後に無限ルー
プ処理（ステップＳ）に入るが、ステップＳ６において
監視用データ２０Ａと確認用データ２０Ｂとが一致した
場合、すなわちメインＣＰＵ１１が正常に動作している
と判断した場合にも、ステップＳ１０の無限ループ処理
に移行する。この無限ループ処理については後述する。

【００１９】一方、図３において、初期化処理（ステッ
プＳ１１）後、メインＣＰＵ１１のポートＡの端子Ａ１
をハイレベルからローレベルに反転し（ステップＳ１
２）、ＯＲ回路２１をアクティブにして、ポートＤの監
視用データ２０Ａを読み込む（ステップＳ１３）。端子
Ａ１がローレベルの間は、ポートＡの他の端子Ａ２、Ａ
３及びＡ４はハイレベルに保持され、キー入力を無効に
している。監視用データ２０Ａを読み込んだ後は、ポー
トＡのＡ１をローレベルからハイレベルに戻す（ステッ
プＳ１４）。そして、温調器としての各種処理を行い
（ステップＳ１５）、確認用データ２０ＢをポートＣに
ストアする（ステップＳ１６）。すなわち確認用データ
２０Ｂを監視用ＣＰＵ２０に送信するのである。ここ
で、温調器としての各種処理を行う所要時間が図２のス
テップＳ４における待ち時間のＴ1(sec)である。なお、
各種処理とは、入力データのＡ／Ｄ変換、キースイッチ
の読み込み、表示の更新、制御出力処理等である。

【００２０】メインＣＰＵ１１は、ステップＳ１２から
ステップＳ１６までの処理を繰り返し実行し、監視用Ｃ
ＰＵ２０に対する応答を行う。

【００２１】このように、監視用ＣＰＵ２０は、一定の
頻度で複数回送信した監視用データ２０Ａに対して所定
数の確認用データ２０Ｂを受信した場合には、メインＣ
ＰＵ１１は正常に動作を行っていると判断する。しか
し、所定数の確認用データ２０Ｂを受信しない場合に
は、メインＣＰＵ１１が暴走状態にあるとしてメインＣ
ＰＵ１１をリセットするためのリセット信号を送出す
る。

【００２２】上記したように、監視用ＣＰＵ２０は非常
に単純な動作を繰り返し実行するため、安価で簡単な４
ビットＣＰＵ等で構成され、この監視用ＣＰＵ２０自体
が暴走することは非常に希である。しかし万一のことを
想定して図１に示す強制リセット回路２６が設けてあ
る。この強制リセット回路２６は、周期的にリセット信
号２０Ｃを監視用ＣＰＵ２０に与える。すなわち、図１
に付記するように、周期ｔ(sec) ごとにローレベルのパ
ルス信号を発生して監視用ＣＰＵ２０に強制的に与える
のである。その結果、仮に監視用ＣＰＵ２０が暴走中で
ある場合でも、その暴走時間は周期ｔ(sec) 以上継続す
ることはない。この周期ｔ(sec) は、メインＣＰＵ１１
の暴走を検出するための最大許容時間よりも短く設定さ
れていることはいうまでもない。また、図２におけるス
テップＳ１０の無限ループとは、強制リセット回路２６
からの次のリセット信号が入るまでの待機処理である。

【００２３】また、この周期ｔ(sec) の期間に、監視用
ＣＰＵ２０は所定回数（例えば図２の不一致カウンタに
セットした値以上の回数）の監視用データ２０Ａを送信
し、かつ、その監視用データ２０Ａに対する確認用デー
タ２０Ｂを受信できるに十分な時間となるようにプログ
ラムが組まれている。

【００２４】

【発明の効果】上記実施例で明らかなように、本発明に
よれば、システムを制御する主制御手段と、監視用に設
けられた副制御手段との間で通信を行い、その通信が正
常でない場合に、主制御手段が異常状態であるとしてこ
れを確実に検出することにより、システムの異常状態が
もたらす事故や危険を回避することができる。

【図面の簡単な説明】

【図１】本発明によるシステムの異常監視回路の実施例
のブロック図である。

【図２】監視用ＣＰＵによって実行される監視動作のフ
ローチャートである。

【図３】メインＣＰＵによって実行される監視動作のフ
ローチャートである。

【図４】ＷＤＴを適用した温度制御システムにおける従
来の異常監視回路のブロック図である。

【符号の説明】

１１ メインＣＰＵ（主制御手段） ２０ 監視用ＣＰＵ（副制御手段） ２０Ａ 監視用データ ２０Ｂ 確認用データ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 システムを制御する主制御手段と、 この主制御手段に監視用データを送信し、当該主制御手
   段から当該監視用データに応じた確認用データを受信し
   ないときに当該主制御手段をリセットするリセット信号
   を発する副制御手段と、を備えたことを特徴とするシス
   テムの異常監視回路。
2. 【請求項２】 請求項１において、一定時間ごとに前記
   副制御手段を強制的にリセットするリセット信号発生回
   路を有することを特徴とするシステムの異常監視回路。