JP2003077776A - セラミック電子部品の端子電極焼付方法及び装置 - Google Patents
セラミック電子部品の端子電極焼付方法及び装置Info
- Publication number
- JP2003077776A JP2003077776A JP2002041754A JP2002041754A JP2003077776A JP 2003077776 A JP2003077776 A JP 2003077776A JP 2002041754 A JP2002041754 A JP 2002041754A JP 2002041754 A JP2002041754 A JP 2002041754A JP 2003077776 A JP2003077776 A JP 2003077776A
- Authority
- JP
- Japan
- Prior art keywords
- tray
- ceramic
- net
- ceramic body
- terminal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 端子電極となる電極ペーストを塗布したセラ
ミック素体を載せるトレー構造を工夫して、セラミック
素体に塗布、焼き付けで形成される端子電極の外観不良
を防止する。 【解決手段】 セラミック素体１に、金属粉を主成分と
する導電成分と有機バインダとを少なくとも含む電極ペ
ースト４１を塗布し、焼き付けて端子電極を形成する場
合に、電極ペースト４１の塗膜付きセラミック素体を保
持し搬送するトレー２０を用い、トレー２０はベース板
２１に網２２を固着し、少なくとも前記塗膜付きセラミ
ック素体を保持する側の前記ベース板２０と前記網２２
に前記セラミック素体１と前記塗膜とに反応しない材質
で表面被膜を形成するとともに、前記トレー２０の網目
の１区画Ｄにつき１個の前記塗膜付きセラミック素体を
それぞれ収容して搬送する。
ミック素体を載せるトレー構造を工夫して、セラミック
素体に塗布、焼き付けで形成される端子電極の外観不良
を防止する。 【解決手段】 セラミック素体１に、金属粉を主成分と
する導電成分と有機バインダとを少なくとも含む電極ペ
ースト４１を塗布し、焼き付けて端子電極を形成する場
合に、電極ペースト４１の塗膜付きセラミック素体を保
持し搬送するトレー２０を用い、トレー２０はベース板
２１に網２２を固着し、少なくとも前記塗膜付きセラミ
ック素体を保持する側の前記ベース板２０と前記網２２
に前記セラミック素体１と前記塗膜とに反応しない材質
で表面被膜を形成するとともに、前記トレー２０の網目
の１区画Ｄにつき１個の前記塗膜付きセラミック素体を
それぞれ収容して搬送する。
Description
【０００１】
【発明の属する技術分野】本発明は、積層セラミックコ
ンデンサ等のセラミック電子部品の端子電極焼付方法及
び装置に関する。
ンデンサ等のセラミック電子部品の端子電極焼付方法及
び装置に関する。
【０００２】
【従来の技術】内部電極を有するセラミック電子部品は
端部に端子電極（外部電極）を有する。例えば、積層セ
ラミックコンデンサはグリーンシートを積層するが、内
部電極と、セラミック誘電体層とを、必要数だけ交互に
積層してグリーンシート積層体を構成する。次に、グリ
ーンシート積層体を、個々のグリーンチップに切断した
後、焼成する。
端部に端子電極（外部電極）を有する。例えば、積層セ
ラミックコンデンサはグリーンシートを積層するが、内
部電極と、セラミック誘電体層とを、必要数だけ交互に
積層してグリーンシート積層体を構成する。次に、グリ
ーンシート積層体を、個々のグリーンチップに切断した
後、焼成する。
【０００３】次に、グリーンチップが焼成され得られた
セラミック素体の両端に、導電成分及び有機バインダを
含む電極ペースト（導体ペースト）を塗布し、焼き付け
ることにより、内部電極の断層面と、電気的に接続する
端子電極を形成する。導電成分としては、例えば、銅粉
の形で他の組成物と混合された銅端子電極ペーストとさ
れて、セラミック素体の両端面に塗布された後、焼き付
け処理されて銅端子電極とされる。端子電極の焼き付け
に当たっては、内部電極の断層面が酸化して端子電極と
導通不良が生じないように、窒素（Ｎ２）雰囲気中、つ
まり中性雰囲気中で、７００℃〜９００℃の温度範囲に
て焼き付けしている。
セラミック素体の両端に、導電成分及び有機バインダを
含む電極ペースト（導体ペースト）を塗布し、焼き付け
ることにより、内部電極の断層面と、電気的に接続する
端子電極を形成する。導電成分としては、例えば、銅粉
の形で他の組成物と混合された銅端子電極ペーストとさ
れて、セラミック素体の両端面に塗布された後、焼き付
け処理されて銅端子電極とされる。端子電極の焼き付け
に当たっては、内部電極の断層面が酸化して端子電極と
導通不良が生じないように、窒素（Ｎ２）雰囲気中、つ
まり中性雰囲気中で、７００℃〜９００℃の温度範囲に
て焼き付けしている。
【０００４】この焼き付け工程は、トンネル形状の焼成
炉をステンレス鋼線（例えばＳＵＳ３１６）でなるメッ
シュベルトが循環する構成にして、電極ペーストが塗布
されたセラミック素体をステンレス鋼線でなるメッシュ
で作製されたトレーにランダムに収容し、このトレーを
ステンレス鋼線でなる枠に載置して、その枠をメッシュ
ベルトに載せてトンネル形状の焼成炉を通過させて行
う。ところが、トレーにランダムに収容されたセラミッ
ク素体は端子電極同士の接触があるために焼結過程で付
着してしまう問題がある。ここで付着したセラミック素
体を強制的に剥がそうとすると、どちらか片方の端子電
極が部分的に剥がれてしまい、そのため図８のようなセ
ラミック素体１の両端部に形成された端子電極１０の一
部に凹凸した傷１１が残り、外観不良として歩留まりを
悪化させる要因になってしまう。
炉をステンレス鋼線（例えばＳＵＳ３１６）でなるメッ
シュベルトが循環する構成にして、電極ペーストが塗布
されたセラミック素体をステンレス鋼線でなるメッシュ
で作製されたトレーにランダムに収容し、このトレーを
ステンレス鋼線でなる枠に載置して、その枠をメッシュ
ベルトに載せてトンネル形状の焼成炉を通過させて行
う。ところが、トレーにランダムに収容されたセラミッ
ク素体は端子電極同士の接触があるために焼結過程で付
着してしまう問題がある。ここで付着したセラミック素
体を強制的に剥がそうとすると、どちらか片方の端子電
極が部分的に剥がれてしまい、そのため図８のようなセ
ラミック素体１の両端部に形成された端子電極１０の一
部に凹凸した傷１１が残り、外観不良として歩留まりを
悪化させる要因になってしまう。
【０００５】電極ペースト焼き付け後、バレルメッキ装
置等で、この端子電極上にニッケル電解メッキ層、錫
（Ｓｎ）もしくはその合金電解メッキ層を形成する。
置等で、この端子電極上にニッケル電解メッキ層、錫
（Ｓｎ）もしくはその合金電解メッキ層を形成する。
【０００６】
【発明が解決しようとする課題】ところで、上記したよ
うに端子電極になる電極ペーストが塗布されたセラミッ
ク素体は、ステンレス鋼線でなるメッシュで作製された
従来のトレーにランダムに収容されるが、セラミック素
体に塗布された端子電極が他のセラミック素体に塗布さ
れた端子電極に接触すると、接触した状態で焼き付けが
行われ、相互に付着してしまうことになる。
うに端子電極になる電極ペーストが塗布されたセラミッ
ク素体は、ステンレス鋼線でなるメッシュで作製された
従来のトレーにランダムに収容されるが、セラミック素
体に塗布された端子電極が他のセラミック素体に塗布さ
れた端子電極に接触すると、接触した状態で焼き付けが
行われ、相互に付着してしまうことになる。
【０００７】そこで、本発明の目的は、セラミック素体
に塗布された端子電極が他のセラミック素体に塗布され
た端子電極に接触することのないトレーとし、また、こ
のトレーはセラミック素体や塗布された電極ペーストに
対して無用な反応を生じることなく、さらに、セラミッ
ク素体を載置する作業が容易にできる構成とし、セラミ
ック素体に塗布、焼き付けで形成される端子電極の外観
不良を防止したセラミック電子部品の端子電極焼付方法
及び装置を提供することにある。
に塗布された端子電極が他のセラミック素体に塗布され
た端子電極に接触することのないトレーとし、また、こ
のトレーはセラミック素体や塗布された電極ペーストに
対して無用な反応を生じることなく、さらに、セラミッ
ク素体を載置する作業が容易にできる構成とし、セラミ
ック素体に塗布、焼き付けで形成される端子電極の外観
不良を防止したセラミック電子部品の端子電極焼付方法
及び装置を提供することにある。
【０００８】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。
の実施の形態において明らかにする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本願請求項１の発明に係るセラミック電子部品の端
子電極焼付方法は、セラミック素体に、金属粉を主成分
とする導電成分と有機バインダとを少なくとも含む電極
ペーストを塗布し、塗布された電極ペースト塗膜から有
機バインダを除去する脱バインダを行い、還元雰囲気中
で前記塗膜中の前記導電成分を還元処理し、中性雰囲気
中で熱処理して前記セラミック素体に端子電極を形成す
る場合に、前記脱バインダ工程と前記還元処理工程と前
記熱処理工程とに、前記塗膜付きセラミック素体を保持
し搬送するトレーを用い、前記トレーはベース板に網を
固着し、少なくとも前記塗膜付きセラミック素体を保持
する側の前記ベース板と前記網には前記セラミック素体
と前記塗膜とに反応しない材質で表面被膜を形成してな
り、前記トレーの網目の１区画につき１個の前記塗膜付
きセラミック素体をそれぞれ収容して搬送することを特
徴としている。
に、本願請求項１の発明に係るセラミック電子部品の端
子電極焼付方法は、セラミック素体に、金属粉を主成分
とする導電成分と有機バインダとを少なくとも含む電極
ペーストを塗布し、塗布された電極ペースト塗膜から有
機バインダを除去する脱バインダを行い、還元雰囲気中
で前記塗膜中の前記導電成分を還元処理し、中性雰囲気
中で熱処理して前記セラミック素体に端子電極を形成す
る場合に、前記脱バインダ工程と前記還元処理工程と前
記熱処理工程とに、前記塗膜付きセラミック素体を保持
し搬送するトレーを用い、前記トレーはベース板に網を
固着し、少なくとも前記塗膜付きセラミック素体を保持
する側の前記ベース板と前記網には前記セラミック素体
と前記塗膜とに反応しない材質で表面被膜を形成してな
り、前記トレーの網目の１区画につき１個の前記塗膜付
きセラミック素体をそれぞれ収容して搬送することを特
徴としている。
【００１０】本願請求項２の発明に係るセラミック電子
部品の端子電極焼付方法は、請求項１において、前記ベ
ース板と網がＮｉであり、前記網が固着された前記ベー
ス板面と前記網とにジルコニアを溶射して前記セラミッ
ク素体と前記塗膜とに反応しない表面被膜を形成したこ
とを特徴としている。
部品の端子電極焼付方法は、請求項１において、前記ベ
ース板と網がＮｉであり、前記網が固着された前記ベー
ス板面と前記網とにジルコニアを溶射して前記セラミッ
ク素体と前記塗膜とに反応しない表面被膜を形成したこ
とを特徴としている。
【００１１】本願請求項３の発明に係るセラミック電子
部品の端子電極焼付装置は、金属粉を主成分とする導電
成分と有機バインダとを少なくとも含む電極ペーストを
端部に塗布して塗膜となしたセラミック素体を保持し搬
送するトレーと、該トレーを脱バインダ用炉、還元処理
用炉及び熱処理用炉の順に搬送する搬送手段とを備え、
前記トレーは、ベース板と網とを平面で重ね合わせて、
所定間隔をおいて複数点で固着し、前記網が固着された
前記ベース板面と前記網とに前記セラミック素体と前記
塗膜とに反応しない表面被膜を形成したものであって、
前記トレーの網目の１区画につき１個の前記塗膜付きセ
ラミック素体をそれぞれ収容して搬送することを特徴と
している。
部品の端子電極焼付装置は、金属粉を主成分とする導電
成分と有機バインダとを少なくとも含む電極ペーストを
端部に塗布して塗膜となしたセラミック素体を保持し搬
送するトレーと、該トレーを脱バインダ用炉、還元処理
用炉及び熱処理用炉の順に搬送する搬送手段とを備え、
前記トレーは、ベース板と網とを平面で重ね合わせて、
所定間隔をおいて複数点で固着し、前記網が固着された
前記ベース板面と前記網とに前記セラミック素体と前記
塗膜とに反応しない表面被膜を形成したものであって、
前記トレーの網目の１区画につき１個の前記塗膜付きセ
ラミック素体をそれぞれ収容して搬送することを特徴と
している。
【００１２】本願請求項４の発明に係るセラミック電子
部品の端子電極焼付装置は、請求項３において、前記ベ
ース板と前記網がＮｉであって、点溶接で固着されてお
り、前記表面被膜がジルコニアで形成されてなることを
特徴としている。
部品の端子電極焼付装置は、請求項３において、前記ベ
ース板と前記網がＮｉであって、点溶接で固着されてお
り、前記表面被膜がジルコニアで形成されてなることを
特徴としている。
【００１３】本願請求項５の発明に係るセラミック電子
部品の端子電極焼付装置は、請求項３又は４において、
前記網目の１区画は、前記塗膜付きセラミック素体の長
手方向が横向きに入ることができない寸法であり、前記
トレーは前記網目の１区画に１個の前記塗膜付きセラミ
ック素体を当該素体長手方向が前記網目に縦に入る姿勢
で収容することを特徴としている。
部品の端子電極焼付装置は、請求項３又は４において、
前記網目の１区画は、前記塗膜付きセラミック素体の長
手方向が横向きに入ることができない寸法であり、前記
トレーは前記網目の１区画に１個の前記塗膜付きセラミ
ック素体を当該素体長手方向が前記網目に縦に入る姿勢
で収容することを特徴としている。
【００１４】
【発明の実施の形態】以下、本発明に係るセラミック電
子部品の端子電極焼付方法及び装置の実施の形態を図面
に従って説明する。
子部品の端子電極焼付方法及び装置の実施の形態を図面
に従って説明する。
【００１５】図１及び図２は本発明に係るセラミック電
子部品の端子電極焼付方法及び装置において使用するト
レーの構造及びセラミック素体の配置を示し、図３は１
枚のトレーの全体構成、図４及び図５はトレーの要部を
拡大して示す。また、図６は枠に複数のトレーを配置し
た様子を示し、図７はセラミック素体端部の電極ペース
ト塗膜を焼き付けるための脱バインダ用炉、還元処理用
炉、熱処理用炉、及び搬送手段の概略構成を示す。
子部品の端子電極焼付方法及び装置において使用するト
レーの構造及びセラミック素体の配置を示し、図３は１
枚のトレーの全体構成、図４及び図５はトレーの要部を
拡大して示す。また、図６は枠に複数のトレーを配置し
た様子を示し、図７はセラミック素体端部の電極ペース
ト塗膜を焼き付けるための脱バインダ用炉、還元処理用
炉、熱処理用炉、及び搬送手段の概略構成を示す。
【００１６】まず、図１乃至図６を用いてトレー２０に
ついて説明する。始めに、平面が正方形で材質がＮｉ
（ニッケル）でなる薄い板と、材質がＮｉ線でなる網を
板とほぼ同じ正方形に切り出し、Ｎｉ板をベース板２１
として網２２を正方形が重なるよう平面で重ね合わせ
て、所定の間隔と配置でベース板と網を点溶接する。続
いて、網２２を点溶接したベース板２１に対してジルコ
ニア（ＺｒＯ２）を溶射でコートしてトレー２０とす
る。
ついて説明する。始めに、平面が正方形で材質がＮｉ
（ニッケル）でなる薄い板と、材質がＮｉ線でなる網を
板とほぼ同じ正方形に切り出し、Ｎｉ板をベース板２１
として網２２を正方形が重なるよう平面で重ね合わせ
て、所定の間隔と配置でベース板と網を点溶接する。続
いて、網２２を点溶接したベース板２１に対してジルコ
ニア（ＺｒＯ２）を溶射でコートしてトレー２０とす
る。
【００１７】図３のように、前記点溶接Ｐの間隔と配置
は、例えば縦横方向共に等間隔であり、点溶接Ｐの周辺
部分は図４に拡大して示される。ベース板２１に網２２
を点溶接した個所は板２１と網２２が固着しているが、
点溶接されていない個所は板と網の間に隙間が生じ易
い。この隙間が後述するセラミック素体の保持におい
て、不都合なまで拡がらない程度に点溶接Ｐの配置を密
にするが、点溶接をした個所はセラミック素体を保持で
きないことから、点溶接Ｐの配置はなるべく疎にしてセ
ラミック素体の収容数を得ることにする。
は、例えば縦横方向共に等間隔であり、点溶接Ｐの周辺
部分は図４に拡大して示される。ベース板２１に網２２
を点溶接した個所は板２１と網２２が固着しているが、
点溶接されていない個所は板と網の間に隙間が生じ易
い。この隙間が後述するセラミック素体の保持におい
て、不都合なまで拡がらない程度に点溶接Ｐの配置を密
にするが、点溶接をした個所はセラミック素体を保持で
きないことから、点溶接Ｐの配置はなるべく疎にしてセ
ラミック素体の収容数を得ることにする。
【００１８】また、前記ジルコニアの溶射は、図１に示
す如く、Ｎｉ板のベース板２１とＮｉ線の網２２を点溶
接した側に実施し、この結果、ジルコニアは網２２の周
りとベース板２１の表面（網を配置した片側面）に表面
被膜２３として付着する。ジルコニアは、ベース板２１
の表面では網２２の陰にあたる部分で付着が少なく、ま
た、網２２のベース板２１に向いた側も付着が少なく、
さらに図１に拡大して示す如くジルコニアが板と網の両
者に一体に付着している状態が部分的に見られるが、概
ねジルコニアの表面被膜２３は均一に付着しており、ト
レー２０としては充分に機能を果たすものである。ま
た、図５の網目部分の拡大写真図から判るように、網２
２にジルコニアを溶射した表面被膜２３はセラミック素
体を点接触で保持する程度の凸凹な表面を有している。
こうして図１に断面を示す如くのトレー２０が得られ
る。
す如く、Ｎｉ板のベース板２１とＮｉ線の網２２を点溶
接した側に実施し、この結果、ジルコニアは網２２の周
りとベース板２１の表面（網を配置した片側面）に表面
被膜２３として付着する。ジルコニアは、ベース板２１
の表面では網２２の陰にあたる部分で付着が少なく、ま
た、網２２のベース板２１に向いた側も付着が少なく、
さらに図１に拡大して示す如くジルコニアが板と網の両
者に一体に付着している状態が部分的に見られるが、概
ねジルコニアの表面被膜２３は均一に付着しており、ト
レー２０としては充分に機能を果たすものである。ま
た、図５の網目部分の拡大写真図から判るように、網２
２にジルコニアを溶射した表面被膜２３はセラミック素
体を点接触で保持する程度の凸凹な表面を有している。
こうして図１に断面を示す如くのトレー２０が得られ
る。
【００１９】なお、図３のように、１枚のトレー２０の
全体の平面形状は、本実施の形態では正方形をしている
が、長方形あるいは任意の外形でもよい。しかし、本実
施の形態の正方形のトレー形状とすると、図６に示す如
くステンレス鋼線の枠３０に複数枚を配置する構成にお
いて、配置の方向に制約が少なく不要に作業を難しくし
ないし、枠３０の広さに効率よく配置することができる
利点がある。
全体の平面形状は、本実施の形態では正方形をしている
が、長方形あるいは任意の外形でもよい。しかし、本実
施の形態の正方形のトレー形状とすると、図６に示す如
くステンレス鋼線の枠３０に複数枚を配置する構成にお
いて、配置の方向に制約が少なく不要に作業を難しくし
ないし、枠３０の広さに効率よく配置することができる
利点がある。
【００２０】図１及び図２のように、前記トレー２０に
直方体状セラミック素体１の両端に端子電極１０となる
べき電極ペースト４１を塗布して電極ペースト塗膜を形
成したもの（つまり塗膜付きセラミック素体であり、以
後、チップ４０と呼ぶ）を収容する。前記電極ペースト
４１は金属粉（例えば銅等）を主成分とする導電成分と
有機バインダとを少なくとも含むものである。
直方体状セラミック素体１の両端に端子電極１０となる
べき電極ペースト４１を塗布して電極ペースト塗膜を形
成したもの（つまり塗膜付きセラミック素体であり、以
後、チップ４０と呼ぶ）を収容する。前記電極ペースト
４１は金属粉（例えば銅等）を主成分とする導電成分と
有機バインダとを少なくとも含むものである。
【００２１】図１及び図２はこのチップ４０を収容した
状態を示し、ジルコニアの溶射で表面被膜２３が形成さ
れたトレー２０の網目の１区画Ｄに１個のチップ４０を
収容するメッシュにしてあり、１区画Ｄにつき１個のチ
ップ４０がそれぞれ収まる。ここで、１区画Ｄの底面は
ベース板２１の表面被膜２３を設けた面であり、４側面
は網２２の表面被膜２３で覆われた部分で構成されてお
り、ベース板２１側の表面被膜２３と網２２側の表面被
膜２３とは図示しないが隙間が生じている部分があり、
その隙間を気体が流通できるようになっている。また、
前記網目の１区画Ｄは、チップ４０の長手方向が横向き
に入ることができない寸法であり、トレー２０は前記網
目の１区画Ｄに１個のチップ４０を当該チップ長手方向
が前記網目に縦に入る姿勢で収容する。
状態を示し、ジルコニアの溶射で表面被膜２３が形成さ
れたトレー２０の網目の１区画Ｄに１個のチップ４０を
収容するメッシュにしてあり、１区画Ｄにつき１個のチ
ップ４０がそれぞれ収まる。ここで、１区画Ｄの底面は
ベース板２１の表面被膜２３を設けた面であり、４側面
は網２２の表面被膜２３で覆われた部分で構成されてお
り、ベース板２１側の表面被膜２３と網２２側の表面被
膜２３とは図示しないが隙間が生じている部分があり、
その隙間を気体が流通できるようになっている。また、
前記網目の１区画Ｄは、チップ４０の長手方向が横向き
に入ることができない寸法であり、トレー２０は前記網
目の１区画Ｄに１個のチップ４０を当該チップ長手方向
が前記網目に縦に入る姿勢で収容する。
【００２２】前記トレー２０の網目にチップ４０を収容
する方法は、ほぼ水平にしたトレー２０の網２２を備え
る面側にチップ４０の集合体を載置し、トレー２０をラ
ンダムな方向にやや傾ける動作を実行する。チップ４０
の集合体はトレー２０の網２２を備える面上に拡がる過
程で、網目の１区画Ｄに１個づつ入り込む。既に入り込
んだチップ４０があると２個は入らない。トレー２０の
面全体に拡げた後にやや傾斜を強くして余りを取り除く
と、図１及び図２に示す状態に各網目に分散してチップ
４０が収容されるようになる。この作業は比較的容易に
でき、チップ４０に損傷を生じないで行えることも確認
できている。また、チップ４０の長手方向が横にはこの
網目に入り込まない寸法関係にしてあり、チップ４０は
各網目に長手方向を上下に向けて、換言すれば縦方向に
収容されている。チップ４０の寸法が異なると異なるメ
ッシュのトレー２０を用いることになる。
する方法は、ほぼ水平にしたトレー２０の網２２を備え
る面側にチップ４０の集合体を載置し、トレー２０をラ
ンダムな方向にやや傾ける動作を実行する。チップ４０
の集合体はトレー２０の網２２を備える面上に拡がる過
程で、網目の１区画Ｄに１個づつ入り込む。既に入り込
んだチップ４０があると２個は入らない。トレー２０の
面全体に拡げた後にやや傾斜を強くして余りを取り除く
と、図１及び図２に示す状態に各網目に分散してチップ
４０が収容されるようになる。この作業は比較的容易に
でき、チップ４０に損傷を生じないで行えることも確認
できている。また、チップ４０の長手方向が横にはこの
網目に入り込まない寸法関係にしてあり、チップ４０は
各網目に長手方向を上下に向けて、換言すれば縦方向に
収容されている。チップ４０の寸法が異なると異なるメ
ッシュのトレー２０を用いることになる。
【００２３】図７は、セラミック素体１の両端に電極ペ
ースト４１を塗布してその塗膜を形成してなるチップ４
０を前述のようにトレー２０に収容し、トレー２０を搬
送し前記塗膜を焼き付けて端子電極を形成する工程を示
し、当該工程を実行するために、脱バインダ用炉５０、
還元処理用炉６０及び熱処理用炉７０が順次設けられて
おり、さらにトレーの搬送手段として各炉の下方に左右
に長い搬送機構８０を設けている。
ースト４１を塗布してその塗膜を形成してなるチップ４
０を前述のようにトレー２０に収容し、トレー２０を搬
送し前記塗膜を焼き付けて端子電極を形成する工程を示
し、当該工程を実行するために、脱バインダ用炉５０、
還元処理用炉６０及び熱処理用炉７０が順次設けられて
おり、さらにトレーの搬送手段として各炉の下方に左右
に長い搬送機構８０を設けている。
【００２４】前記脱バインダ用炉５０、還元処理用炉６
０及び熱処理用炉７０はトンネル形状であり、脱バイン
ダ工程、還元工程及び焼き付け工程を順に司るものであ
る。
０及び熱処理用炉７０はトンネル形状であり、脱バイン
ダ工程、還元工程及び焼き付け工程を順に司るものであ
る。
【００２５】前記搬送機構８０はステンレス鋼線（例え
ばＳＵＳ３１６でなる）のメッシュベルトを有するベル
トコンベアであり、当該ベルトの上側を左から右方向
に、下側を逆に循環させる機構となっている。
ばＳＵＳ３１６でなる）のメッシュベルトを有するベル
トコンベアであり、当該ベルトの上側を左から右方向
に、下側を逆に循環させる機構となっている。
【００２６】そして、図６に示す如くステンレス鋼線
（例えばＳＵＳ３１６）の枠３０にトレー２０を複数枚
配置し、その枠３０を前記搬送機構８０のメッシュベル
ト上に載置することで、脱バインダ用炉５０、還元処理
用炉６０及び熱処理用炉７０の順に各トレー２０はメッ
シュベルトにより搬送される。
（例えばＳＵＳ３１６）の枠３０にトレー２０を複数枚
配置し、その枠３０を前記搬送機構８０のメッシュベル
ト上に載置することで、脱バインダ用炉５０、還元処理
用炉６０及び熱処理用炉７０の順に各トレー２０はメッ
シュベルトにより搬送される。
【００２７】始めにチップ４０を載せたトレー２０は脱
バインダ工程を実行するための脱バインダ用炉５０を通
過する。脱バインダ用炉５０は、トンネル形状で入口カ
ーテンと出口カーテンとを有し（両カーテン共に空気の
下吹き付け併用）、両カーテン間の内部空間を加熱する
内部ヒータを具備するとともに、その内部空間に数１０
０℃の加熱空気を導入している。この脱バインダ工程で
は、入口カーテンから炉５０内部に入ったトレー２０上
のセラミック素体１両端部の電極ペースト４１に含まれ
る有機バインダを除去する熱処理を行い、この脱バイン
ダ工程により、有機成分であるバインダを充分に燃焼さ
せてしまう。例えば、金属粉が銅の電極ペーストにおい
て、脱バインダに最適な温度範囲は３００℃〜６００℃
である。この範囲より低いと有機バインダがカーボンと
して残り、この範囲より高いと銅が過酸化状態になり次
工程で還元しきれない。トレー２０は出口カーテンを通
過しその温度が１００℃以下になる。
バインダ工程を実行するための脱バインダ用炉５０を通
過する。脱バインダ用炉５０は、トンネル形状で入口カ
ーテンと出口カーテンとを有し（両カーテン共に空気の
下吹き付け併用）、両カーテン間の内部空間を加熱する
内部ヒータを具備するとともに、その内部空間に数１０
０℃の加熱空気を導入している。この脱バインダ工程で
は、入口カーテンから炉５０内部に入ったトレー２０上
のセラミック素体１両端部の電極ペースト４１に含まれ
る有機バインダを除去する熱処理を行い、この脱バイン
ダ工程により、有機成分であるバインダを充分に燃焼さ
せてしまう。例えば、金属粉が銅の電極ペーストにおい
て、脱バインダに最適な温度範囲は３００℃〜６００℃
である。この範囲より低いと有機バインダがカーボンと
して残り、この範囲より高いと銅が過酸化状態になり次
工程で還元しきれない。トレー２０は出口カーテンを通
過しその温度が１００℃以下になる。
【００２８】次に、チップ４０を載せたトレー２０は還
元工程を実行するための還元処理用炉６０を通過する。
還元処理用炉６０は、トンネル形状で入口カーテンと出
口カーテンとを有し（両カーテン共に窒素（Ｎ２）等の
非酸化性気体の下吹き付け併用）、両カーテン間の内部
空間を加熱する内部ヒータを具備するとともに、その内
部空間に数１００℃の還元用の気体を導入し、還元雰囲
気としている。この還元工程では、入口カーテンから炉
６０内部に入ったトレー２０上のチップ４０端部の電極
ペーストを脱バインダした端子電極になる部分を、還元
雰囲気中におき、還元処理する。還元雰囲気は、窒素
（Ｎ２）と水素（Ｈ２）の混合ガスを用いるとよい。特
に、水素（Ｈ２）の濃度を１〜１０％とする混合ガスで
よい結果が得られた。こうして、例えば、脱バインダ工
程で酸化した金属粉としての銅を還元することができる
が、金属成分が銅の場合、還元処理の好ましい温度条件
は３００℃〜６００℃であり、この範囲より低いと還元
しきれず、この範囲より高いとセラミック素体を部分的
に還元してしまう。トレー２０は出口カーテンを通過し
その温度が１００℃以下になる。
元工程を実行するための還元処理用炉６０を通過する。
還元処理用炉６０は、トンネル形状で入口カーテンと出
口カーテンとを有し（両カーテン共に窒素（Ｎ２）等の
非酸化性気体の下吹き付け併用）、両カーテン間の内部
空間を加熱する内部ヒータを具備するとともに、その内
部空間に数１００℃の還元用の気体を導入し、還元雰囲
気としている。この還元工程では、入口カーテンから炉
６０内部に入ったトレー２０上のチップ４０端部の電極
ペーストを脱バインダした端子電極になる部分を、還元
雰囲気中におき、還元処理する。還元雰囲気は、窒素
（Ｎ２）と水素（Ｈ２）の混合ガスを用いるとよい。特
に、水素（Ｈ２）の濃度を１〜１０％とする混合ガスで
よい結果が得られた。こうして、例えば、脱バインダ工
程で酸化した金属粉としての銅を還元することができる
が、金属成分が銅の場合、還元処理の好ましい温度条件
は３００℃〜６００℃であり、この範囲より低いと還元
しきれず、この範囲より高いとセラミック素体を部分的
に還元してしまう。トレー２０は出口カーテンを通過し
その温度が１００℃以下になる。
【００２９】最後にチップ４０を載せたトレー２０は焼
き付け工程を実行するための熱処理用炉７０を通過す
る。熱処理用炉７０は、トンネル形状で入口カーテンと
出口カーテンとを有し（両カーテン間は窒素（Ｎ２）等
の非酸化性かつ非還元性雰囲気に保持される）、両カー
テン間の内部空間を加熱する内部ヒータを具備する。こ
の焼き付け工程は、チップ４０端部の電極ペーストの脱
バインダされ還元処理されて端子電極になる部分に、６
００℃〜９００℃の温度範囲において、窒素（Ｎ ２）ガ
ス等の非酸化性かつ非還元性雰囲気（中性雰囲気）で熱
処理する。焼き付け時間の一例は８０分程度であるが、
電気的特性に優れた緻密な構造の端子電極を得ることが
できる。そうして、トレー２０は冷却され、出口カーテ
ンから出て来るときはほぼ常温になっている。
き付け工程を実行するための熱処理用炉７０を通過す
る。熱処理用炉７０は、トンネル形状で入口カーテンと
出口カーテンとを有し（両カーテン間は窒素（Ｎ２）等
の非酸化性かつ非還元性雰囲気に保持される）、両カー
テン間の内部空間を加熱する内部ヒータを具備する。こ
の焼き付け工程は、チップ４０端部の電極ペーストの脱
バインダされ還元処理されて端子電極になる部分に、６
００℃〜９００℃の温度範囲において、窒素（Ｎ ２）ガ
ス等の非酸化性かつ非還元性雰囲気（中性雰囲気）で熱
処理する。焼き付け時間の一例は８０分程度であるが、
電気的特性に優れた緻密な構造の端子電極を得ることが
できる。そうして、トレー２０は冷却され、出口カーテ
ンから出て来るときはほぼ常温になっている。
【００３０】この後、トレー２０から処理済みチップ４
０を空けて別の容器に移し、トレー２０は図７の始めに
戻されて新規なチップ４０を収容し再び循環する。別の
容器に移された処理済みのチップ４０は、後工程のバレ
ルメッキ工程で端子電極上にニッケル電解メッキ層、Ｓ
ｎもしくはその合金電解メッキ層を形成される。
０を空けて別の容器に移し、トレー２０は図７の始めに
戻されて新規なチップ４０を収容し再び循環する。別の
容器に移された処理済みのチップ４０は、後工程のバレ
ルメッキ工程で端子電極上にニッケル電解メッキ層、Ｓ
ｎもしくはその合金電解メッキ層を形成される。
【００３１】この実施の形態によれば、次の通りの効果
を得ることができる。
を得ることができる。
【００３２】(1) 端子電極になる電極ペースト４１が
塗布されたセラミック素体、つまりチップ４０は、それ
が接触する表面被膜２３が全てジルコニアでなるトレー
２０の網目の１区画Ｄに１個づつ入り保持される。つま
り、セラミック素体や電極ペーストに反応しない材質で
あるジルコニアで表面が覆われているので、トレー２０
での保持に不都合は発生しない。また、１区画Ｄはチッ
プ４０の長手方向を上下（縦）に向けて収容するので１
個だけ確実に入ることになり、チップ４０同士が付着し
て、剥がすときに外観不良となる問題点を解消できる。
塗布されたセラミック素体、つまりチップ４０は、それ
が接触する表面被膜２３が全てジルコニアでなるトレー
２０の網目の１区画Ｄに１個づつ入り保持される。つま
り、セラミック素体や電極ペーストに反応しない材質で
あるジルコニアで表面が覆われているので、トレー２０
での保持に不都合は発生しない。また、１区画Ｄはチッ
プ４０の長手方向を上下（縦）に向けて収容するので１
個だけ確実に入ることになり、チップ４０同士が付着し
て、剥がすときに外観不良となる問題点を解消できる。
【００３３】(2) トレー２０に対するチップ４０の供
給は、ほぼ水平にしたトレー２０の網を備える面側にチ
ップ４０の集合を載置し、トレー２０をランダムな方向
にやや傾ける動作を実行することで１個づつ入り込ます
ことができる。この動作は人手による作業においても、
自動化する動作においても容易に行える動作である。
給は、ほぼ水平にしたトレー２０の網を備える面側にチ
ップ４０の集合を載置し、トレー２０をランダムな方向
にやや傾ける動作を実行することで１個づつ入り込ます
ことができる。この動作は人手による作業においても、
自動化する動作においても容易に行える動作である。
【００３４】(3) 図５にトレー２０の区画Ｄを拡大し
て示す如く、ジルコニアの溶射により表面被膜２３が形
成された網目表面は、チップ４０を点接触で保持する程
度の凸凹な表面であり、特に端子電極になる電極ペース
ト４１が塗布された部分が接触しても各炉５０，６０，
７０における雰囲気を遮断すること無く、端子電極を形
成するためのトレーとして適した保持をする。また、ト
レー２０の網目の表面被膜２３と底面のベース板２１側
の表面被膜２３間には、部分的に隙間が存在し、気体の
通過性が良好であり、各炉での処理において雰囲気が位
置により偏ることが少ない構成である。
て示す如く、ジルコニアの溶射により表面被膜２３が形
成された網目表面は、チップ４０を点接触で保持する程
度の凸凹な表面であり、特に端子電極になる電極ペース
ト４１が塗布された部分が接触しても各炉５０，６０，
７０における雰囲気を遮断すること無く、端子電極を形
成するためのトレーとして適した保持をする。また、ト
レー２０の網目の表面被膜２３と底面のベース板２１側
の表面被膜２３間には、部分的に隙間が存在し、気体の
通過性が良好であり、各炉での処理において雰囲気が位
置により偏ることが少ない構成である。
【００３５】(4) 以上の結果、トレー２０上のチップ
４０は、端子電極になる部分が相互に接触することな
く、かつ点接触に近い状態で保持され、雰囲気が位置に
より偏ることもないので、焼き付けを行っても端子電極
が相互に付着してしまうことなく、電気的特性に優れた
緻密な構造の端子電極を得ることができる。例えば、数
百乃至数千個のセラミック素体の両端に電極ペーストを
塗布し焼き付けて端子電極を形成してみると、従来の技
術では端子電極に付着不良を有するセラミック素体が２
０％くらい発生するが、本実施の形態では電極に付着不
良を有するセラミック素体が０．８％程度に減少し、不
良が約１／２０以下に減少する大きな効果を得ることが
できた。
４０は、端子電極になる部分が相互に接触することな
く、かつ点接触に近い状態で保持され、雰囲気が位置に
より偏ることもないので、焼き付けを行っても端子電極
が相互に付着してしまうことなく、電気的特性に優れた
緻密な構造の端子電極を得ることができる。例えば、数
百乃至数千個のセラミック素体の両端に電極ペーストを
塗布し焼き付けて端子電極を形成してみると、従来の技
術では端子電極に付着不良を有するセラミック素体が２
０％くらい発生するが、本実施の形態では電極に付着不
良を有するセラミック素体が０．８％程度に減少し、不
良が約１／２０以下に減少する大きな効果を得ることが
できた。
【００３６】以上本発明の実施の形態について説明して
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。
【００３７】
【発明の効果】以上説明したように、本発明は、電極ペ
ースト塗膜付きセラミック素体の前記塗膜から有機バイ
ンダを除去し、還元雰囲気中で前記塗膜中の導電成分を
還元処理し、中性雰囲気中で熱処理してセラミック素体
に端子電極を形成する場合に、脱バインダ、還元処理、
及び熱処理に前記塗膜付きセラミック素体を保持し搬送
するトレーを用い、前記トレーはベース板に網を固着
し、少なくとも前記塗膜付きセラミック素体を保持する
側の前記ベース板と前記網には前記セラミック素体と前
記塗膜とに反応しない材質で表面被膜を形成した構造と
し、前記トレーの網目の１区画につき１個の前記塗膜付
きセラミック素体をそれぞれ収容して搬送する。これに
より、前記トレー上の塗膜付きセラミック素体は、端子
電極になる部分が相互に接触することなく、かつ点接触
に近い状態で保持され、雰囲気が位置により偏ることも
ないので、焼き付けを行っても端子電極が相互に付着し
てしまうことなく、電気的特性に優れた緻密な構造の端
子電極を得ることができる。そして、電極部分の付着に
起因する不良発生を従来の数１０分の１に低減可能であ
る。
ースト塗膜付きセラミック素体の前記塗膜から有機バイ
ンダを除去し、還元雰囲気中で前記塗膜中の導電成分を
還元処理し、中性雰囲気中で熱処理してセラミック素体
に端子電極を形成する場合に、脱バインダ、還元処理、
及び熱処理に前記塗膜付きセラミック素体を保持し搬送
するトレーを用い、前記トレーはベース板に網を固着
し、少なくとも前記塗膜付きセラミック素体を保持する
側の前記ベース板と前記網には前記セラミック素体と前
記塗膜とに反応しない材質で表面被膜を形成した構造と
し、前記トレーの網目の１区画につき１個の前記塗膜付
きセラミック素体をそれぞれ収容して搬送する。これに
より、前記トレー上の塗膜付きセラミック素体は、端子
電極になる部分が相互に接触することなく、かつ点接触
に近い状態で保持され、雰囲気が位置により偏ることも
ないので、焼き付けを行っても端子電極が相互に付着し
てしまうことなく、電気的特性に優れた緻密な構造の端
子電極を得ることができる。そして、電極部分の付着に
起因する不良発生を従来の数１０分の１に低減可能であ
る。
【図１】本発明に係るセラミック電子部品の端子電極焼
付方法及び装置の実施の形態において用いるトレー及び
塗膜付きセラミック素体であるチップの収容状態を示す
側断面図である。
付方法及び装置の実施の形態において用いるトレー及び
塗膜付きセラミック素体であるチップの収容状態を示す
側断面図である。
【図２】同じくチップ収容状態のトレーを上方よりみた
拡大斜視図である。
拡大斜視図である。
【図３】トレー全体の平面図である。
【図４】トレーの点溶接周辺部の拡大平面図である。
【図５】トレーの網目部分の拡大写真図である。
【図６】枠に複数枚のトレーを載置した状態を示す平面
図である。
図である。
【図７】本実施の形態において、脱バインダ用炉、還元
処理用炉及び熱処理用炉にトレーをメッシュベルトで循
環させる構成を示す説明図である。
処理用炉及び熱処理用炉にトレーをメッシュベルトで循
環させる構成を示す説明図である。
【図８】セラミック素体に形成した端子電極の外観不良
の例を示す説明図である。
の例を示す説明図である。
【符号の説明】
１ セラミック素体
１０ 端子電極
２０ トレー
２１ ベース板
２２ 網
２３ 表面被膜
３０ 枠
４０ チップ
４１ 電極ペースト
５０ 脱バインダ用炉
６０ 還元処理用炉
７０ 熱処理用炉
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 金 慎太郎
秋田県由利郡仁賀保町平沢字前田151ティ
ーディーケイ エムシーシー株式会社内
Ｆターム(参考） 5E082 AA01 AB03 BC38 FG26 GG10
GG28 JJ03 JJ23 MM11 MM13
MM24
Claims (5)
- 【請求項１】 セラミック素体に、金属粉を主成分とす
る導電成分と有機バインダとを少なくとも含む電極ペー
ストを塗布し、塗布された電極ペースト塗膜から有機バ
インダを除去する脱バインダを行い、還元雰囲気中で前
記塗膜中の前記導電成分を還元処理し、中性雰囲気中で
熱処理して前記セラミック素体に端子電極を形成するセ
ラミック電子部品の端子電極焼付方法であって、 前記脱バインダ工程と前記還元処理工程と前記熱処理工
程とに、前記塗膜付きセラミック素体を保持し搬送する
トレーを用い、 前記トレーはベース板に網を固着し、少なくとも前記塗
膜付きセラミック素体を保持する側の前記ベース板と前
記網には前記セラミック素体と前記塗膜とに反応しない
材質で表面被膜を形成してなり、前記トレーの網目の１
区画につき１個の前記塗膜付きセラミック素体をそれぞ
れ収容して搬送することを特徴とするセラミック電子部
品の端子電極焼付方法。 - 【請求項２】 前記ベース板と網がＮｉであり、前記網
が固着された前記ベース板面と前記網とにジルコニアを
溶射して前記セラミック素体と前記塗膜とに反応しない
表面被膜を形成した請求項１記載のセラミック電子部品
の端子電極焼付方法。 - 【請求項３】 金属粉を主成分とする導電成分と有機バ
インダとを少なくとも含む電極ペーストを端部に塗布し
て塗膜となしたセラミック素体を保持し搬送するトレー
と、該トレーを脱バインダ用炉、還元処理用炉及び熱処
理用炉の順に搬送する搬送手段とを備え、 前記トレーは、ベース板と網とを平面で重ね合わせて、
所定間隔をおいて複数点で固着し、前記網が固着された
前記ベース板面と前記網とに前記セラミック素体と前記
塗膜とに反応しない表面被膜を形成したものであって、
前記トレーの網目の１区画につき１個の前記塗膜付きセ
ラミック素体をそれぞれ収容して搬送することを特徴と
するセラミック電子部品の端子電極焼付装置。 - 【請求項４】 前記ベース板と前記網がＮｉであって、
点溶接で固着されており、前記表面被膜がジルコニアで
形成されてなる請求項３記載のセラミック電子部品の端
子電極焼付装置。 - 【請求項５】 前記網目の１区画は、前記塗膜付きセラ
ミック素体の長手方向が横向きに入ることができない寸
法であり、前記トレーは前記網目の１区画に１個の前記
塗膜付きセラミック素体を当該素体長手方向が前記網目
に縦に入る姿勢で収容する請求項３又は４記載のセラミ
ック電子部品の端子電極焼付装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002041754A JP3629007B2 (ja) | 2001-06-21 | 2002-02-19 | セラミック電子部品の端子電極焼付方法及び装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001187993 | 2001-06-21 | ||
| JP2001-187993 | 2001-06-21 | ||
| JP2002041754A JP3629007B2 (ja) | 2001-06-21 | 2002-02-19 | セラミック電子部品の端子電極焼付方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003077776A true JP2003077776A (ja) | 2003-03-14 |
| JP3629007B2 JP3629007B2 (ja) | 2005-03-16 |
Family
ID=26617320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002041754A Expired - Fee Related JP3629007B2 (ja) | 2001-06-21 | 2002-02-19 | セラミック電子部品の端子電極焼付方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3629007B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013220A (ja) * | 2004-06-28 | 2006-01-12 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法 |
| JP2008177188A (ja) * | 2007-01-16 | 2008-07-31 | Tdk Corp | チップ状電子部品用冶具 |
| JPWO2021039047A1 (ja) * | 2019-08-23 | 2021-03-04 | ||
| JPWO2021075357A1 (ja) * | 2019-10-19 | 2021-04-22 | ||
| WO2022176297A1 (ja) * | 2021-02-22 | 2022-08-25 | 株式会社村田製作所 | 電子部品製造用のジグおよび電子部品の製造方法 |
| WO2022176296A1 (ja) * | 2021-02-22 | 2022-08-25 | 株式会社村田製作所 | セラミック電子部品の製造方法 |
-
2002
- 2002-02-19 JP JP2002041754A patent/JP3629007B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013220A (ja) * | 2004-06-28 | 2006-01-12 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法 |
| JP4654620B2 (ja) * | 2004-06-28 | 2011-03-23 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法 |
| JP2008177188A (ja) * | 2007-01-16 | 2008-07-31 | Tdk Corp | チップ状電子部品用冶具 |
| JPWO2021039047A1 (ja) * | 2019-08-23 | 2021-03-04 | ||
| WO2021039047A1 (ja) * | 2019-08-23 | 2021-03-04 | 株式会社村田製作所 | チップ状電子部品用治具 |
| JPWO2021075357A1 (ja) * | 2019-10-19 | 2021-04-22 | ||
| WO2021075357A1 (ja) * | 2019-10-19 | 2021-04-22 | 株式会社村田製作所 | チップ状電子部品用ジグ |
| CN114502325A (zh) * | 2019-10-19 | 2022-05-13 | 株式会社村田制作所 | 片状电子部件用夹具 |
| WO2022176297A1 (ja) * | 2021-02-22 | 2022-08-25 | 株式会社村田製作所 | 電子部品製造用のジグおよび電子部品の製造方法 |
| WO2022176296A1 (ja) * | 2021-02-22 | 2022-08-25 | 株式会社村田製作所 | セラミック電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3629007B2 (ja) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101527201B (zh) | 层叠型电子部件及其制造方法 | |
| US8631549B2 (en) | Method for manufacturing multilayer electronic component | |
| JP4073183B2 (ja) | Ｐｂフリーはんだを用いた混載実装方法及び実装品 | |
| EP3297785B1 (en) | Reflow oven liner with a substrate and an adhesive layer, and a method of treating the surface of a reflow oven | |
| JP2003077776A (ja) | セラミック電子部品の端子電極焼付方法及び装置 | |
| JP3562629B2 (ja) | 端子電極を持つ電子部品の製造方法 | |
| CN203936494U (zh) | 汽车用玻璃 | |
| WO2005123549A2 (en) | Serial thermal processor arrangement | |
| US4544091A (en) | Target bonding process | |
| JP4134661B2 (ja) | 電子部品実装装置および電子部品実装方法 | |
| JPS58502078A (ja) | 半導体装置の製造方法およびそうして得られる半導体装置 | |
| US6315189B1 (en) | Semiconductor package lead plating method and apparatus | |
| JP2003181631A (ja) | 鉛フリーはんだを用いたフローはんだ付け方法およびその装置並びに実装構造体 | |
| CN108886003B (zh) | 基板的制造方法 | |
| JP2572822B2 (ja) | セラミック基板の焼成方法 | |
| JP2007194510A (ja) | セラミック電子部品用冶具、及び、それを用いたセラミック電子部品の製造方法 | |
| JP3454170B2 (ja) | 圧電素子の電極形成方法 | |
| JP3039240B2 (ja) | チップ型電子部品の電極メッキ装置 | |
| US20230207517A1 (en) | Manufacturing method for semiconductor device | |
| CN117438322B (zh) | 一种防止功率模块电镀后dbc部位变色的方法、治具 | |
| JPH09208330A (ja) | セラミック製品の加熱用トレーの製造方法 | |
| JP3531794B2 (ja) | セラミック電子部品の端子電極形成方法 | |
| JP2002026506A (ja) | 半田付装置及びその半田付装置で用いる材料塗布部 | |
| JP2006310761A (ja) | チップ状電子部品用トレー、その製造方法及びそれを用いたチップ状電子部品の製造方法 | |
| JPH0217601A (ja) | チップ部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041008 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| TRDD | Decision of grant or rejection written | ||
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041001 |
|
| RD13 | Notification of appointment of power of sub attorney |
Effective date: 20041001 Free format text: JAPANESE INTERMEDIATE CODE: A7433 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041209 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20101217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |