WO2022176296A1 - セラミック電子部品の製造方法 - Google Patents

セラミック電子部品の製造方法 Download PDF

Info

Publication number
WO2022176296A1
WO2022176296A1 PCT/JP2021/042702 JP2021042702W WO2022176296A1 WO 2022176296 A1 WO2022176296 A1 WO 2022176296A1 JP 2021042702 W JP2021042702 W JP 2021042702W WO 2022176296 A1 WO2022176296 A1 WO 2022176296A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
jig
ceramic
manufacturing
shaped ceramic
Prior art date
Application number
PCT/JP2021/042702
Other languages
English (en)
French (fr)
Inventor
雄太 田中
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2023500541A priority Critical patent/JPWO2022176296A1/ja
Priority to CN202180086273.0A priority patent/CN116648764A/zh
Priority to KR1020237026895A priority patent/KR20230128543A/ko
Publication of WO2022176296A1 publication Critical patent/WO2022176296A1/ja
Priority to US18/210,137 priority patent/US20230326679A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Definitions

  • the present invention relates to a method for manufacturing ceramic electronic components.
  • the ceramic electronic components to be manufactured in the present invention include multilayer ceramic electronic components such as multilayer ceramic capacitors, multilayer ceramic inductors, multilayer ceramic thermistors, multilayer ceramic LC components, and multilayer ceramic substrates. Ceramic electronic components to be manufactured in the present invention include non-laminated ceramic electronic components such as ceramic resonators, ceramic filters, ceramic resistors, ceramic thermistors, and ceramic substrates.
  • Patent Document 1 Japanese Unexamined Patent Application Publication No. 11-233364 discloses a method for manufacturing a multilayer ceramic capacitor (ceramic electronic component).
  • the method for manufacturing a multilayer ceramic capacitor disclosed in Patent Document 1 includes the steps of producing a molded body in which ceramic green sheets and internal electrode layers are laminated, and firing the molded body to obtain a sintered body. .
  • the step of firing the compacts generally employs a method of placing a plurality of compacts on a ceramic sagger and firing them in a firing furnace.
  • each obtained sintered body has characteristics (Electrical characteristics, etc.) and shape, etc., are subject to variation. That is, the characteristics and shape of each sintered body obtained vary depending on the position and the state of placement on the sagger, and the manufactured ceramic electronic component is affected. There is a problem that the characteristics, shape, etc., are subject to variation.
  • a method for manufacturing a ceramic electronic component is a method for manufacturing a plurality of chip-shaped ceramic bodies, comprising: a jig preparation step of preparing a jig having a bottom portion for supporting the chip-shaped ceramic body from below and a side wall portion with an upper opening and having a plurality of chip storage portions formed therein; , a chip-shaped ceramic element housing step of housing chip-shaped ceramic elements one by one in one chip-containing portion of a jig; and a chip-shaped ceramic body removing step of removing the chip-shaped ceramic body from the chip storage portion of the jig.
  • the method for manufacturing a ceramic electronic component of the present invention it is possible to suppress the occurrence of variations in the quality (characteristics, shape, etc.) of the ceramic electronic component.
  • a ceramic electronic component of the present invention it is possible to prevent the plurality of chip-shaped ceramic bodies that have undergone the chip-shaped ceramic body processing step from adhering to each other. Therefore, the productivity of ceramic electronic components can be improved.
  • FIG. 1 is a cross-sectional view of a multilayer ceramic capacitor 100.
  • FIG. FIGS. 2A and 2B are explanatory diagrams each showing one step in an example of a method for manufacturing the multilayer ceramic capacitor 100.
  • FIG. FIGS. 3(C) to 3(F) are continuations of FIG. 2(B), and are explanatory diagrams respectively showing one step in an example of the manufacturing method of the multilayer ceramic capacitor 100, or the multilayer ceramic capacitor being manufactured.
  • FIGS. 4(G) and 4(H) are continuations of FIG. 3(F), and are explanatory diagrams each showing one step in an example of the manufacturing method of the multilayer ceramic capacitor 100.
  • FIGS. 5(I) and (J) are continuations of FIG.
  • FIG. FIG. 6 is a plan view of the jig 1000.
  • FIG. 7A to 7D are cross-sectional views of the jig 1000, respectively.
  • FIG. 8A is a plan view of the main part of the jig 1000.
  • FIG. 8B and 8C are cross-sectional views of the jig 1000, respectively.
  • FIG. 9A is an explanatory view showing the dimension P of the diameter of the inscribed circle of the side wall portion 8c of the chip storage portion 8 in the jig 1000.
  • FIG. 9B is an explanatory diagram showing the depth dimension Q of the chip storage portion 8 in the jig 1000.
  • FIGS. 10A and 10B are explanatory diagrams showing a jig 1000 according to modification 2, respectively.
  • FIG. 11 is an explanatory diagram showing a jig 1000 according to Modification 3.
  • FIG. 12A and 12B are cross-sectional views of a jig 1000 according to modification 4, respectively.
  • FIG. 13A is a plan view of the jig 2000.
  • FIG. 13B is a cross-sectional view of the jig 2000.
  • each embodiment exemplifies the embodiment of the present invention, and the present invention is not limited to the content of the embodiment. Moreover, it is also possible to combine the contents described in different embodiments, and the contents of the implementation in that case are also included in the present invention.
  • the drawings are intended to aid understanding of the specification, and may be schematically drawn, and the drawn components or the dimensional ratios between the components may not be the same as those described in the specification. The proportions of those dimensions may not match.
  • constituent elements described in the specification are omitted in the drawings, or where the number of constituent elements is omitted.
  • a jig 1000 which will be described later, is used to manufacture the multilayer ceramic capacitor 100.
  • the ceramic electronic components to be manufactured are not limited to laminated ceramic capacitors, and other laminated ceramic electronic components such as laminated ceramic inductors, laminated ceramic thermistors, laminated ceramic LC components, laminated ceramic substrates, ceramic resonators, Non-laminated ceramic electronic components such as ceramic filters, ceramic resistors, ceramic thermistors, and ceramic substrates may also be used.
  • the jig used for manufacturing is not limited to the jig 1000, and other jigs may be used.
  • FIG. 1 shows a laminated ceramic capacitor 100 manufactured in the first embodiment. however.
  • FIG. 1 is a cross-sectional view of a multilayer ceramic capacitor 100.
  • a laminated ceramic capacitor 100 includes a chip-shaped ceramic element body 11 having a rectangular parallelepiped shape.
  • the chip-shaped ceramic body 11 includes a laminate of a plurality of non-conductor layers 11a, a plurality of first internal electrode layers 12, and a plurality of second internal electrode layers 13. As shown in FIG.
  • the material of the chip-shaped ceramic body 11 is arbitrary, for example, a dielectric ceramic containing BaTiO 3 as a main component can be used.
  • a dielectric ceramic containing BaTiO 3 dielectric ceramics containing other materials as main components such as CaTiO 3 , SrTiO 3 and CaZrO 3 may be used.
  • the thickness of the non-conductor layer 11a is arbitrary, but for example, it should be about 0.3 ⁇ m to 2.0 ⁇ m in the effective area for forming the capacitance where the first internal electrode layer 12 and the second internal electrode layer 13 are formed. can be done.
  • the number of layers of the non-conductor layer 11a is arbitrary, for example, in the effective region of capacitance formation in which the first internal electrode layer 12 and the second internal electrode layer 13 are formed, the number may be about 1 layer to 6000 layers. can.
  • the first internal electrode layer 12 and the second internal electrode layer 13 are not formed on both ends of the chip-shaped ceramic body 11 in the stacking direction, and outer layers (protective layers) composed only of the non-conductor layers 11a are provided.
  • the thickness of the non-conductor layer 11a in the outer layer region may be different from the thickness of the non-conductor layer 11a in the effective capacitance forming region where the first internal electrode layers 12 and the second internal electrode layers 13 are formed.
  • the material of the non-conductor layer 11a in the outer layer region may be different from the material of the non-conductor layer 11a in the effective region.
  • the first internal electrode layer 12 is drawn out to one end surface (arbitrary outer surface perpendicular to the stacking direction) of the chip-shaped ceramic body 11 .
  • the second internal electrode layer 13 is drawn out to the other end surface of the chip-shaped ceramic body 11 (the outer surface that is back-to-back with the one end surface).
  • the first internal electrode layers 12 and the second internal electrode layers 13 are alternately laminated.
  • the material of the main component (metal component) of the first internal electrode layer 12 and the second internal electrode layer 13 is arbitrary, and for example, Ni, Cu, Ag, Pd, Au, etc. can be used. Also, Ni, Cu, Ag, Pd, Au, etc. may be alloys with other metals.
  • the first internal electrode layers 12 and the second internal electrode layers 13 may contain other components such as ceramics in addition to the metal component.
  • the thickness of the first internal electrode layer 12 and the second internal electrode layer 13 is arbitrary, but can be, for example, about 0.3 ⁇ m to 1.5 ⁇ m.
  • a first external electrode 14 is formed on one end face of the outer surface of the chip-shaped ceramic body 11 .
  • a second external electrode 15 is formed on the other end face of the outer surface of the chip-shaped ceramic body 11 .
  • the first internal electrode layer 12 is electrically connected to the first external electrode 14 .
  • the second internal electrode layer 13 is electrically connected to the second external electrode 15 .
  • the structures of the first external electrode 14 and the second external electrode 15 are arbitrary. It is also preferable to form a single layer or a plurality of plating electrode layers on the outer surfaces of the first external electrode 14 and the second external electrode 15 . However, in FIG. 1, illustration of the plating electrode layer is omitted.
  • the material of the main component (metal component) of the first external electrode 14 and the second external electrode 15 is arbitrary, and for example, Ni, Cu, Ag, Pd, Au, etc. can be used. Also, Ni, Cu, Ag, Pd, Au, etc. may be alloys with other metals.
  • the underlying electrode layer may contain other components such as ceramics in addition to the metal components.
  • the type and number of plating electrode layers are also arbitrary, and for example, a Cu plating electrode layer, a Ni plating electrode layer, an Sn plating electrode layer, etc. can be formed.
  • Example of manufacturing method of multilayer ceramic capacitor 100 A method of manufacturing the multilayer ceramic capacitor 100 according to the present embodiment will be described below with reference to FIGS. 2(A) to 5(J). In addition, in the manufacturing method of the multilayer ceramic capacitor 100 of the present embodiment, a jig 1000, which will be described later, is used.
  • Ceramic Green Sheet 21a for producing the non-conductor layer 11a shown in FIG. 2A is produced.
  • the ceramic green sheets 21a are preferably prepared as a mother ceramic green sheet 31a including a plurality of ceramic green sheets 21a in order to collectively manufacture a plurality of ceramic electronic components.
  • FIG. 2A shows the mother ceramic green sheet 31a, and the ceramic green sheets 21a that form one ceramic electronic component are shown separated by dashed lines.
  • the ceramic slurry is coated on the carrier film in the form of a sheet using, for example, a die coater, gravure coater, or micro gravure coater, and dried to produce the ceramic green sheet 21a.
  • the produced ceramic green sheet 21a is appropriately peeled off from the carrier film and removed in a later step.
  • internal electrode paste 22 for forming first internal electrode layers 12 and second An internal electrode paste 23 for forming the internal electrode layers 13 is applied in a desired pattern shape. Note that the internal electrode paste is not applied to the ceramic green sheets 21a serving as outer layers.
  • the internal electrode paste can be applied by, for example, screen printing, inkjet printing, intaglio printing, letterpress printing, or the like. After applying the internal electrode pastes 22 and 23, a drying process is performed.
  • the mother ceramic green sheets 31a shown in FIG. 2(B) are laminated in a predetermined order.
  • the mother ceramic green sheets 31a include the ceramic green sheets 21a coated with the internal electrode paste 22, the ceramic green sheets 21a coated with the internal electrode paste 23, and the ceramic green sheets 21a not coated with the internal electrode paste. include. At this point, the ceramic green sheet 21a has been peeled off from the carrier film and removed.
  • the mother ceramic green sheet laminate 31 includes a plurality of unfired chip-shaped ceramic bodies 21 .
  • the mother ceramic green sheet laminate 31 is cut by, for example, a cutting blade 50, and as shown in FIG. Individual unfired chip-shaped ceramic bodies 21 are obtained.
  • Jig Preparing Step A jig 1000 is prepared. More specifically, a jig 1000 having a bottom supporting the unfired chip-shaped ceramic bodies 21 from below and sidewalls having an upper opening and having a plurality of chip storage portions 8 formed therein is prepared. Since the jig 1000 will be collectively explained later, the explanation here is omitted.
  • Chip-shaped ceramic body housing step Next, as shown in FIG. 4G, a plurality of unfired chip-shaped ceramic bodies 21 are placed on the upper surface of the jig 1000 at irregular positions and states. place. Then, the jig 1000 is vibrated, and as shown in FIG. After the storage is completed, the extra unfired chip-shaped ceramic bodies 21 can be removed from the jig 1000 by further applying vibration, tilting the jig 1000, tilting the jig 1000 while applying vibration, or the like. preferable.
  • the unfired chip-shaped ceramic body 21 may be accommodated in the chip accommodating portion 8 by tilting the jig 1000 instead of vibrating the jig 1000 . Instead of placing the unfired ceramic chips 21 on the upper surface of the jig 1000, the unfired ceramic chips 21 are directly stored in the chip storage unit 8 by using an automatic machine or the like. You may do so.
  • the unfired chip-shaped ceramic bodies 21 are stored one by one in one chip storage portion 8 of the jig 1000, heated together with the jig 1000, and fired. If the ceramic green sheets 21a contain a resin component, a degreasing process may be performed to reduce or remove the resin component by heating prior to the firing process.
  • Firing is performed with the desired temperature profile.
  • the ceramic green sheets 21 a become the non-conductor layers 11 a
  • the internal electrode paste 22 becomes the first internal electrode layers 12
  • the internal electrode paste 23 becomes the second internal electrode layers 13 .
  • the unfired chip-shaped ceramic body 21 becomes the fired chip-shaped ceramic body 11 .
  • a first external electrode 14 is formed on one end of the chip-shaped ceramic body 11, and a second external electrode 15 is formed on the other end.
  • the external electrode paste is applied to both ends of the outer surface of the chip-shaped ceramic body 11 .
  • the chip-shaped ceramic element body 11 coated with the external electrode paste is heated, and the external electrode paste is baked on the outer surface of the chip-shaped ceramic element body 11 to form the first external electrode 14 and the second external electrode 15 . to form
  • the outer surfaces of the first external electrode 14 and the second external electrode 15 are electroplated, for example, to form a plated layer consisting of one layer or multiple layers.
  • the multilayer ceramic capacitor 100 is completed.
  • Modification 1 of the manufacturing method of the multilayer ceramic capacitor 100 In the above-described method for manufacturing the multilayer ceramic capacitor 100, the plurality of mother ceramic green sheets 31a are laminated, pressure-bonded, and integrated to form the mother ceramic green sheet laminate 31. After that, the mother ceramic green sheet laminate 31 is formed. , into individual unfired chip-shaped ceramic bodies 21 . Modification 1 changes this method.
  • a mother ceramic green sheet 31a including a plurality of ceramic green sheets 21a is cut into individual ceramic green sheets 21a. Then, a plurality of cut ceramic green sheets 21a are laminated, pressure-bonded, and integrated to produce an unfired chip-like ceramic body 21 .
  • Modification 2 of the manufacturing method of the multilayer ceramic capacitor 100 In the manufacturing method of the multilayer ceramic capacitor 100 described above, the unfired chip-shaped ceramic element bodies 21 are fired to obtain the fired chip-shaped ceramic body bodies 11, and then the external electrodes are attached to both ends of the chip-shaped ceramic body bodies 11. A paste was applied and baked to form the first external electrode 14 and the second external electrode 15 . Modification 2 changes this method.
  • the external electrode paste is applied to both ends of the unfired chip-shaped ceramic body 21 . Then, in the firing step, the external electrode paste is baked to form the first external electrode 14 and the second external electrode 15 on both ends of the chip-shaped ceramic body 11, respectively.
  • the method of forming the first external electrode 14 and the second external electrode 15 may be changed.
  • FIG. 6 is a plan view of the jig 1000.
  • FIG. 7A to 7D are cross-sectional views of the jig 1000, respectively.
  • FIG. 7(A) shows the dashed-dotted line arrow S--S portion of FIG.
  • FIG. 7(B) shows the dashed-dotted line arrow T--T portion of FIG.
  • FIG. 7(C) shows the dashed-dotted line arrow U-U portion of FIG.
  • FIG. 7(D) shows the dashed-dotted line arrow VV portion of FIG.
  • FIG. 8A is a plan view of the main part of the jig 1000.
  • FIG. 8A is a plan view of the main part of the jig 1000.
  • 8B and 8C are cross-sectional views of the jig 1000, respectively.
  • 8(A) shows the upper right end portion of the jig 1000 in FIG.
  • FIG. 8(B) shows the dashed-dotted line arrow S--S part of FIG.
  • FIG. 8(C) shows the dashed-dotted arrow U-U portion of FIG.
  • the jig 1000 has a vertical direction X, a horizontal direction Y orthogonal to the vertical direction X, and a height direction Z orthogonal to the vertical direction X and the horizontal direction Y. may mention.
  • a plane including the vertical direction X and the horizontal direction Y may be called a reference plane, and the reference plane may be referred to in the following description.
  • the jig 1000 includes a first linear member group 1G, a second linear member group 2G, a third linear member group 3G, and a fourth linear member group 4G, which are stacked in order from bottom to top in the height direction Z. , a fifth linear member group 5G, a sixth linear member group 6G, and a seventh linear member group 7G.
  • the number of linear member groups is not limited to seven, and can be increased or decreased from seven.
  • the first linear member group 1G includes seven linear linear members 1 extending in the longitudinal direction X.
  • the seven linear members 1 are arranged at an arrangement pitch D in parallel with each other. It should be noted that the arrangement pitch refers to the distance between the centers of two adjacent linear members that are arranged apart from each other.
  • the second linear member group 2G includes seven linear linear members 2 extending in the horizontal direction Y.
  • the seven linear members 2 are arranged at an arrangement pitch E in parallel with each other.
  • the interval E may be the same size as the interval D, or may be different in size from the interval D.
  • the third linear member group 3G includes eight linear linear members 3 extending in the longitudinal direction X.
  • the eight linear members 3 are arranged at an arrangement pitch D in parallel with each other.
  • the linear members 3 of the third linear member group 3G are located between the linear members 1 and 3 when viewed in the height direction Z with respect to the linear members 1 of the first linear member group 1G.
  • the intervals are arranged so as to be uniform at all points.
  • the linear members 3 of the third linear member group 3G are not visible because they are arranged directly below the linear members 7 of the seventh linear member group 7G, which will be described later.
  • the fourth linear member group 4G includes eight linear linear members 4 extending in the horizontal direction Y.
  • the eight linear members 4 are arranged at an arrangement pitch E in parallel with each other.
  • the linear members 4 of the fourth linear member group 4G are separated from each other by the linear members 2 and 4 when viewed in the height direction Z with respect to the linear members 2 of the second linear member group 2G.
  • the intervals are arranged so as to be uniform at all points.
  • the linear members 4 of the fourth linear member group 4G are not visible because they are arranged directly below the linear members 6 of the sixth linear member group 6G, which will be described later.
  • the fifth linear member group 5G includes eight linear linear members 5 extending in the longitudinal direction X.
  • the eight linear members 5 are arranged at an arrangement pitch D in parallel with each other.
  • the linear members 5 of the fifth linear member group 5G are arranged directly above the linear members 3 of the third linear member group 3G. In the plan view of FIG. 6, the linear members 5 of the fifth linear member group 5G are not visible because they are arranged directly below the linear members 7 of the seventh linear member group 7G, which will be described later.
  • the sixth linear member group 6G includes eight linear linear members 6 extending in the horizontal direction Y.
  • the eight linear members 6 are arranged at an arrangement pitch E in parallel with each other.
  • the linear members 6 of the sixth linear member group 6G are arranged directly above the linear members 4 of the fourth linear member group 4G.
  • the seventh linear member group 7G includes eight linear linear members 7 extending in the vertical direction X.
  • the eight linear members 7 are arranged at an arrangement pitch D in parallel with each other.
  • the linear members 7 of the seventh linear member group 7G are arranged directly above the linear members 5 of the fifth linear member group 5G.
  • the number of linear members 1 to 7 is arbitrary and can be increased or decreased.
  • the linear members 1, 3, 5, 7 and the linear members 2, 4, 6 are orthogonal. That is, they intersect at an angle of 90°.
  • the angle at which the linear members 1, 3, 5, 7 and the linear members 2, 4, 6 intersect is not limited to 90°, and can be increased or decreased from 90°.
  • the linear members 1 to 7 each have a circular cross-sectional shape and the same area and diameter.
  • the cross-sectional shape, area, diameter, etc. of the linear members 1 to 7 are arbitrary and can be freely selected. Further, the cross-sectional shape, area, diameter, etc. of the linear members 1 to 7 may differ from one linear member to another.
  • ceramic is used as the material (raw material) of the linear members 1 to 7.
  • ceramics that can be used include SiC, zirconia, yttria-stabilized zirconia, alumina, and mullite.
  • the materials of the linear members 1 to 7 are arbitrary, and instead of ceramic, metals such as nickel, aluminum, Inconel (registered trademark), SUS, polytetrafluoroethylene (PTFE; polytetrafluoroethylene), polypropylene (PP; polypropylene), acrylic resins, ABS (acrylonitrile butadiene styrene)-like resins, other resin materials such as heat-resistant resins, carbon, composite materials made of metal and ceramic, and the like.
  • PTFE polytetrafluoroethylene
  • PP polypropylene
  • acrylic resins ABS (acrylonitrile butadiene styrene)-like resins
  • other resin materials such as heat-resistant resins, carbon, composite materials made of metal and ceramic, and the like.
  • the surfaces of the linear members 1 to 7 may be further coated with ceramics such as SiC, zirconia, yttria-stabilized zirconia, alumina and mullite, or metals such as nickel.
  • ceramics such as SiC, zirconia, yttria-stabilized zirconia, alumina and mullite, or metals such as nickel.
  • the jig 1000 for example, wet-mixes ceramic powder, binder resin, solvent, etc., and molds them to produce unfired ceramic linear members. It can be produced by producing a structure and firing the structure.
  • the jig 1000 configured as described above has a plurality of chip storage portions 8 .
  • the chip storage portion 8 has an opening 8a on the upper side.
  • the chip housing portion 8 is for housing a chip-shaped ceramic body.
  • a plurality of chip storage portions 8 are formed in the jig 1000 with regularity.
  • a plurality of chip storage portions 8 are formed in a matrix (a grid pattern) on the main surface of the jig 1000 .
  • the arrangement of the chip storage portions 8 is not limited to a matrix.
  • Each of the chip storage portions 8 has a bottom portion 8b that supports the chip-shaped ceramic body from below, and a side wall portion 8c opened by an opening 8a.
  • one chip storage portion 8 has one bottom portion 8b and four side wall portions 8c.
  • the number of side wall portions 8c is not limited to four, and can be increased or decreased from four.
  • the chip storage part 8 stores the chip-shaped ceramic element without restraining it.
  • the bottom portion 8b of the chip storage portion 8 is formed by the top surface (ridgeline) of the linear member 2. As shown in FIG. The bottom portion 8b has a bottom through-hole 8d formed by a gap between two linear members 2 adjacent to each other and communicating with the rear surface of the bottom portion 8b.
  • the side wall portion 8c of the chip storage portion 8 is formed by the linear members 4, 6 or the linear members 3, 5, 7.
  • the side wall portion 8c has a gap between the linear member 4 and the linear member 6, a gap between the linear member 3 and the linear member 5, a gap between the linear member 5 and the linear member 7, and the like.
  • the jig 1000 having the structure described above, it is possible to carry out the chip-shaped ceramic body processing step (for example, the firing step) while the chip-shaped ceramic bodies are individually housed in the chip housing portion 8 one by one. , variation in processing conditions for each chip-shaped ceramic body can be reduced. Therefore, the ceramic electronic component manufactured using the jig 1000 has less variation in quality (characteristics, shape, etc.).
  • the chip-shaped ceramic bodies do not come into contact with each other during the chip-shaped ceramic body processing step (for example, the firing process). are difficult to adhere to each other. Moreover, even if the chip-shaped ceramic bodies are brittle, they are unlikely to be damaged by mutual collision. Therefore, the use of the jig 1000 can reduce the rejection rate of ceramic electronic components.
  • the chip-like ceramic element can be easily accommodated in the chip accommodating portion 8 in a short time, so that ceramic electronic components can be manufactured with high productivity.
  • the material of the jig 1000 when ceramic is used as the material (material) of the jig 1000, it has higher heat resistance than other materials. Damage and deformation of the jig 1000 can be suppressed. Moreover, if the material of the jig 1000 is ceramic, it is possible to reduce the need to consider the synthesis atmosphere and the firing atmosphere. For example, if the jig 1000 is made of nickel, it may absorb oxygen in the atmosphere and change the atmosphere. Moreover, if the material of the jig 1000 is ceramic, it is possible to reduce the consideration of the reaction with the chip-shaped ceramic body. For example, if the material of the jig 1000 is iron, it may react with the chip-shaped ceramic body.
  • the jig 1000 since the jig 1000 has linear members 1 to 7 that are substantially linear and has no bent portions, it is resistant to physical impact. Moreover, even if stress is applied due to temperature change, it is difficult to break. Therefore, the jig 1000 is less likely to break even when a material such as ceramic that is weak against impact is used.
  • a side wall through hole 8e is formed in the side wall portion 8c, and a bottom through hole 8d is formed in the bottom portion 8b. It is desirable that the side wall portion through-hole 8e and the bottom portion through-hole 8d have a size and a shape that the chip-shaped ceramic body cannot pass through.
  • the jig 1000 has, in addition to the opening 8a, a side wall through-hole 8e and a bottom through-hole 8d through which gas can pass, and thus has good air permeability. Therefore, if the jig 1000 is used, it is possible to suppress processing defects caused by poor air permeability.
  • the jig 1000 is designed so that one chip storage portion 8 can accommodate one chip-like ceramic element.
  • the chip storage portion 8 stores rectangular parallelepiped chip-shaped ceramic elements in an upright state (a state in which the long sides of the chip-shaped ceramic elements are parallel to the height direction Z). I assume.
  • the dimensions of the chip housing portion 8 have a margin so that the chip-like ceramic body can be easily inserted.
  • the dimensions of the chip storage portion 8 must not be such that the chip-like ceramic body can be accommodated in a laid state.
  • the size of the chip storage portion 8 must not be such that two or more chip-like ceramic bodies can be accommodated side by side in an upright state.
  • the size of the chip housing portion 8 must not allow the chip-like ceramic element once housed in the chip housing portion 8 to easily pop out when subjected to vibration.
  • the dimensions of the chip storage portion 8 should not be such that two or more chip-shaped ceramic bodies are vertically stacked and stored in an upright state.
  • the dimension of the tip storage portion 8 is the diameter P , and the depth dimension Q defined by the dimension from the bottom portion 8b of the chip storage portion 8 to the opening 8a when viewed in the side direction orthogonal to the height direction shown in FIG. 1) is preferably satisfied.
  • the dimensions of the chip storage portion 8 satisfy formula (1) will be described below.
  • the dimensions of the chip-shaped ceramic body to be housed in the chip housing portion 8 are the shape adopted in many ceramic electronic components. Assume that the dimension is 2a.
  • Equation (2) defines that ( ⁇ 2)a, which is the dimension of the diagonal of the chip-shaped ceramic body viewed in the height direction, is smaller than the dimension P of the diameter of the inscribed circle. It stipulates that the ceramic body is rotatable within the chip housing portion 8 .
  • the dimensions of the chip storage part 8 must not be such that one chip-shaped ceramic element can be stored in a laid state. Moreover, the dimensions of the chip storage portion 8 should not be such that two or more chip-shaped ceramic bodies can be accommodated side by side in an upright state.
  • 2a which is twice the width dimension a, twice the thickness dimension a, and is also the length dimension, should be larger than the dimension P of the diameter of the inscribed circle. That is, the following formula (3) should be satisfied.
  • the depth Q of the chip accommodating portion 8 should be larger than 0.5 times (half) the length 2a of the chip-shaped ceramic body. That is, it is sufficient if 2a ⁇ 0.5 ⁇ Q, and the following formula (4) is satisfied.
  • the depth Q of the chip storage section 8 must be equal to the length dimension 2a of the chip-shaped ceramic body. should be smaller than 1.5 times. Even if unnecessary chip-shaped ceramic bodies are accommodated on the top, by applying vibration, tilting the jig, or tilting the jig while applying vibration, the unnecessary chip-shaped ceramic bodies accommodated above are removed. is easily removed to the outside of the chip storage section 8 . Therefore, it suffices if Q ⁇ 2a ⁇ 1.5 and satisfies the following equation (5).
  • formula (1) is established by combining formula (6) and formula (7).
  • the dimension of the chip storage portion 8 is P, which is the diameter of the inscribed circle of the side wall portion 8c of the chip storage portion 8 when viewed from above in the height direction, and the dimension when viewed in the side direction orthogonal to the height direction. Further, when the depth defined by the dimension from the bottom portion 8b of the chip storage portion 8 to the opening 8a is Q, it is preferable to satisfy the formula (1).
  • the chip housing portion 8 of the jig 1000 is large enough to contain the chip-shaped ceramic bodies.
  • the chip storage part 8 does not store the chip-shaped ceramic bodies in a lying state and does not store two or more chip-shaped ceramic bodies side by side in an upright state. Vibration is applied to the chip-shaped ceramic bodies properly housed in the container 8 so that they do not easily fly out, and moreover, two or more chip-shaped ceramic bodies are kept standing in the chip housing part 8. They are not stacked on top of each other.
  • a small chip-shaped ceramic body is processed using a jig 1000 having a large chip storage portion 8 and a large chip-shaped ceramic body is processed using a jig 1000 equipped with a small chip storage portion 8. is the case.
  • a part of the jig 1000 with unique characteristics different from other parts so that the type of the jig 1000 can be easily distinguished.
  • Different singular features are, for example, colors. Giving a part of the jig 1000 a color different from that of other parts is preferable because the jig 1000 does not deteriorate its air permeability, heat resistance, resistance to physical impact, and the like.
  • the different peculiar features are not limited to the color, and may be a change in the shape of the jig 1000 or the addition of a mark member.
  • the jig 1000 described above is composed of the linear members 1 to 7, and it is conceivable to make one type of linear member among them a different color from the other linear members.
  • the color of the linear member 1 may be changed to red, blue, or green for each jig 1000. It is a method of color coding. In any jig 1000, the colors of the remaining linear members 2 to 7 are different from that of the linear member 1. FIG. This method makes it easier to distinguish between different types of jigs 1000 .
  • a method of changing the color of the linear member for example, there is a method of adding heat-resistant ink, colored zirconia, or the like to the material of the linear member 1 .
  • This method is preferable because it does not reduce the heat resistance of the jig 1000 even when the jig 1000 contains ceramics.
  • it is more preferable to color the linear members 1 belonging to the first linear member group 1G. Since the linear members 1 belonging to the first linear member group 1G do not come into contact with the chip-shaped ceramic elements housed in the chip housing portion 8, the effect of coloring on the chip-shaped ceramic elements can be eliminated. , or can be minimized.
  • FIGS. 10(A) and (B) show a modified example 2 in which the jig 1000 can be separated into a lower portion 1000A and an upper portion 1000B.
  • FIG. 10A shows a state in which the lower portion 1000A and the upper portion 1000B are separated
  • FIG. 10B shows a state in which the lower portion 1000A and the upper portion 1000B are combined.
  • the lower portion 1000A is formed by linear members 1-5.
  • the upper portion 1000B is formed by linear members 6 and 7. As shown in FIG.
  • the lower portion 1000A has a lower chip storage portion 8f having a lower wall portion 8ca.
  • the upper portion 1000B includes an upper chip storage portion 8g having an upper wall portion 8cb.
  • the chip storage portion 8 is composed of a lower chip storage portion 8f and an upper chip storage portion 8g.
  • the side wall portion 8c is composed of a lower side wall portion 8ca and an upper side wall portion 8cb.
  • the head of the chip-shaped ceramic body 200 housed in the chip housing part 8 may or may not be better to come out of the chip housing part 8 through the opening 8a. .
  • the head of the chip-shaped ceramic body 200 when taking out the chip-shaped ceramic body 200 from the chip storage section 8 , it is generally better for the head of the chip-shaped ceramic body 200 to come out of the chip storage section 8 .
  • the chip-like ceramic body 200 is easier to take out as the depth of the chip storage portion 8 is smaller.
  • the upper part 1000B of the jig 1000 can be removed and the head of the chip-shaped ceramic body 200 can be put out of the chip storage section 8. FIG. That is, the depth of the chip storage portion 8 can be reduced.
  • the chip-shaped ceramic body 200 when the chip-shaped ceramic body 200 is housed in the chip housing portion 8 , it is generally preferable that the head of the chip-shaped ceramic body 200 does not protrude outside the chip housing portion 8 .
  • the chip-shaped ceramic body 200 that has been previously housed in the chip housing portion 8 pushes the other chip-shaped ceramic bodies that have not yet been housed. This is because there is a risk that the body will be prevented from being stored in the other tip storage portion 8 .
  • the lower portion 1000A and the upper portion 1000B are combined so that the head of the chip-shaped ceramic body 200 does not protrude outside the chip storage portion 8. FIG. That is, the depth of the chip storage portion 8 can be increased.
  • the upper part 1000B is for removing or not removing the head of the chip-shaped ceramic body 200 housed in the chip housing part 8, depending on whether or not the head is put out. It is also preferable to make the height dimension of 1000A larger than the height dimension of upper portion 1000B.
  • the jig 1000 may be separable into three or more parts in the height direction Z.
  • the jig 1000 of modification 2 can be separated into a plurality of parts in the height direction Z, so that the depth of the chip storage section 8 can be changed.
  • FIG. 11 shows a modified example 3 of the jig 1000 in which the area of the chip storage section 8 surrounded by the side wall section 8c increases from the bottom to the top.
  • the diameter of each linear member 1 to 7 may be changed as appropriate.
  • the method of increasing the size of the opening of the chip storage portion 8 from the bottom to the top is not limited to the method of adjusting the size of the diameter of the linear members 1 to 7, and other methods may be used. good too.
  • FIGS. 12A and 12B show a jig 1000 according to Modification 4.
  • FIG. 12A and 12B are cross-sectional views of the jig 1000, respectively.
  • the arrangement pitch of the linear members has been changed. That is, in the jig 1000 described above, a plurality of linear members 3 extending in the vertical direction X are arranged in parallel in the horizontal direction Y at the arrangement pitch D. As shown in FIG. A plurality of linear members 4 extending in the horizontal direction Y are arranged in parallel in the vertical direction X at an arrangement pitch E. A plurality of linear members 5 extending in the vertical direction X are arranged in parallel in the horizontal direction Y at an arrangement pitch D. A plurality of linear members 6 extending in the horizontal direction Y are arranged in parallel in the vertical direction X at an arrangement pitch E. A plurality of linear members 7 extending in the vertical direction X are arranged in parallel in the horizontal direction Y with an arrangement pitch D. Chip accommodating portions 8 were formed in a matrix on the entire main surface of the jig 1000 .
  • Modification 4 changes this, and in linear members 3, 4, 5, 6, and 7, the arrangement pitch, which is the distance between the centers of two adjacent linear members that are spaced apart, is partially different. Specifically, for the linear members 3, 5, and 7, a large arrangement pitch DB and a small arrangement pitch DS are alternately repeated. Also, for the linear members 4 and 6, the large arrangement pitch EB and the small arrangement pitch ES are alternately repeated. In order to improve air permeability, which will be described below, the size of the large arrangement pitch DB is preferably 120% or more of the small arrangement pitch DS. Also, the size of the large arrangement pitch EB is preferably 120% or more of the small arrangement pitch ES.
  • chip storage portions 8 capable of storing chip-shaped ceramic bodies and non-chip storage portions 38 not housing chip-shaped ceramic bodies.
  • the contained chip-shaped ceramic body may reduce air permeability.
  • the jig 1000 according to Modification 4 is provided with the non-chip storage portion 38 in which the chip-shaped ceramic body cannot be stored, so that air permeability is improved.
  • the chip-shaped ceramic body 21 is housed in the chip housing portion 8 of the jig 1000, and the chip-shaped ceramic body processing step (for example, the firing step) is carried out.
  • Variation in quality is suppressed in the chip-shaped ceramic body 11 after processing. That is, the chip-shaped ceramic bodies 11 accommodated in any of the chip accommodation units 8 and processed can have extremely similar quality.
  • the chip-shaped ceramic bodies 11 that have undergone the chip-shaped ceramic body processing step are prevented from adhering to each other. ing.
  • the processing time treatment time
  • a reaction-related step such as a degreasing step.
  • the defective product rate is low, and ceramic electronic components can be manufactured with high productivity.
  • the jig used in the chip-shaped ceramic body processing step is changed from the first embodiment. That is, in the first embodiment, the above-described jig 1000 is used to perform the chip-shaped ceramic body processing step (for example, the firing step). ) and (B), the jig 2000 is used to carry out the chip-shaped ceramic body processing step.
  • FIG. 13A is a plan view of the jig 2000.
  • FIG. 13(B) is a cross-sectional view of the jig 2000 and shows the dashed-dotted line arrow R--R portion of FIG. 13(A).
  • the jig 2000 is rectangular when viewed from above in the height direction, and has a lower main surface and an upper main surface.
  • the jig 2000 has a plurality of chip storage sections 28 formed in a matrix on the upper main surface. When viewed from above in the height direction, each of the chip storage portions 28 has a rectangular shape.
  • Each tip storage section 28 is opened with an opening 28a on the upper side in the height direction.
  • Each chip storage portion 28 has a bottom portion 28b that supports the chip-shaped ceramic body from below.
  • Each chip storage portion 28 has a side wall portion 28c that separates adjacent chip storage portions 28 from each other. At least one of the bottom portion 28b and the side wall portion 28c may be formed with a through-hole having a size and a shape that the chip-like ceramic element cannot pass through.
  • the jig 2000 may be made of any material, but may be made mainly of ceramic, for example.
  • a multilayer ceramic capacitor 100 (ceramic electronic component) was manufactured using a jig 2000 in the same manner as in the first embodiment.
  • the multilayer ceramic capacitor 100 (ceramic electronic component) in which variations in quality are suppressed.
  • the chip-shaped ceramic bodies that have undergone the processing step are prevented from adhering to each other.
  • a multilayer ceramic capacitor was manufactured as a ceramic electronic component, but the ceramic electronic component to be manufactured is not limited to a multilayer ceramic capacitor.
  • Laminated ceramic electronic components such as ceramic LC components and laminated ceramic substrates, and non-laminated ceramic electronic components such as ceramic resonators, ceramic filters, ceramic resistors, ceramic thermistors and ceramic substrates may also be used.
  • the chip-shaped ceramic body processing step is the firing step by heating, but the processing step is not limited to the synthesis step by heating.
  • the chip-shaped ceramic body processing process includes, for example, a synthesis process, a degreasing process, a cleaning process, a drying process, an external electrode forming process (paste application, plating, vacuum film formation such as sputtering and vapor deposition, etc.), an external shape processing process (edge portion rounding, exposure of the end of the internal electrode, machining, mechanical polishing, sandblasting, liquid or gas phase chemical etching, laser or plasma processing, etc.), annealing process, aging process, polarization process, characteristic selection process, appearance It may be a selection process, an environmental test process (which may include stress application), or the like.
  • a jig containing ceramic as a raw material for a process including heating because of its high heat resistance.
  • a jig having through holes in at least one of the bottom and side walls of the chip storage section because of its high air permeability and liquid permeability. is.
  • a method for manufacturing a ceramic electronic component according to one embodiment of the present invention is as described in the "Means for Solving the Problems" column.
  • the step of processing the chip-shaped ceramic body is preferably a firing step.
  • the plurality of fired chip-shaped ceramic bodies are less likely to adhere to each other, and the occurrence of defective products is suppressed.
  • a plurality of chip-shaped ceramic elements are placed on a jig at irregular positions and states, and the jig is vibrated and/or tilted. It is also preferable that a plurality of chip-like ceramic bodies placed on the jig are housed in the chip housing. In this case, the chip-shaped ceramic body can be easily accommodated in the chip accommodating portion in a short period of time.
  • the chip-shaped ceramic body manufacturing process includes a mother ceramic green sheet manufacturing process for manufacturing a mother ceramic green sheet containing a plurality of ceramic green sheets, and a mother ceramic green sheet manufacturing process for stacking and integrating a plurality of mother ceramic green sheets to form a mother ceramic. including a mother ceramic green sheet laminate producing step for producing a green sheet laminate, and a mother ceramic green sheet laminate cutting step for cutting the mother ceramic green sheet laminate into individual chip-shaped ceramic bodies. is preferred. In this case, it is possible to manufacture a multilayer ceramic electronic component in which variations in quality (characteristics, shape, etc.) are suppressed.
  • the chip-shaped ceramic body manufacturing step includes an internal electrode paste application step of applying an internal electrode paste to the main surface of a predetermined ceramic green sheet.
  • the internal electrodes can be easily formed inside the laminated ceramic electronic component.
  • an external electrode paste application step of applying an external electrode paste to the outer surface of the unfired chip-shaped ceramic body before the chip-shaped ceramic body processing step is also preferable to include an external electrode paste application step of applying an external electrode paste to the outer surface of the unfired chip-shaped ceramic body before the chip-shaped ceramic body processing step.
  • an external electrode paste application step of applying an external electrode paste to the outer surface of the fired chip-shaped ceramic body, and applying the external electrode paste to the chip-shaped ceramic body is also preferable to include an external electrode paste baking step for baking the outer surface of the element. In these cases, external electrodes can be easily formed on the outer surface of the ceramic electronic component.
  • the plated electrode layer can protect the external electrodes and improve the solder wettability of the external electrodes.
  • the jig contains ceramic as a material.
  • the heat resistance is higher than that of other materials, damage and deformation of the jig can be suppressed even if the processing process involves heating, such as a synthesis process or a firing process.
  • the material of the jig is ceramic, it is possible to reduce considerations for the synthesis atmosphere and the firing atmosphere. In addition, it is possible to reduce considerations for reaction with the chip-shaped ceramic body.
  • the jig is made of a plurality of linear members. In this case, since there is no bent portion in the constituent members, a jig that is resistant to physical impact can be obtained. Also, it is possible to obtain a jig that is less likely to break even when stress is applied due to temperature changes.
  • the jig has a vertical direction, a horizontal direction orthogonal to the vertical direction, and a height direction orthogonal to the vertical direction and the horizontal direction, and the plurality of linear members are arranged in any one of the plurality of linear member groups.
  • a plurality of linear member groups belonging to each other are stacked in the height direction, and a plurality of linear members belonging to one linear member group are arranged parallel to each other and spaced apart from each other when viewed in the height direction.
  • a linear member belonging to a linear member group laminated in a certain layer and a linear member belonging to another linear member group laminated in another adjacent layer may intersect each other. preferable.
  • the linear member is substantially linear and has no bending portion, it is possible to obtain a jig that is resistant to physical impact. Also, it is possible to obtain a jig that is less likely to break even when stress is applied due to temperature changes.
  • the jig has a bottom portion composed of one or more linear members belonging to one linear member group, and a sidewall portion composed of one linear member belonging to one linear member group, or two or more linear members.
  • the bottom portion has a bottom through-hole communicating with the rear surface of the bottom portion, and the side wall portion communicates with another adjacent chip storage portion.
  • the bottom through-hole is formed by the gap between two adjacent linear members in the linear member group constituting the bottom, and the side wall through-hole constitutes the side wall. It is also preferable to be constituted by the gaps between the linear members that are connected to each other. In this case, a jig with good air permeability can be obtained. Therefore, if the jig is used, it is possible to suppress processing defects caused by poor air permeability.
  • the arrangement pitch which is the distance between the centers of two adjacent linear members arranged apart, is partially different.
  • a non-chip storage section that does not store the chip-shaped ceramic body can be provided, so that air permeability can be improved.
  • the chip storage portions are formed in a matrix on the main surface of the jig.
  • the jig can be provided with a large number of chip storage portions, and ceramic electronic components can be manufactured with high productivity.
  • the jig is separable into a plurality of parts in the height direction.
  • the head of the chip-shaped ceramic element may be moved to the chip storage portion as necessary in the chip-shaped ceramic element housing step, the chip-shaped ceramic element processing step, the chip-shaped ceramic element extraction step, or the like. You can choose to let it out or not.
  • the opening area of the chip storage part increases from the bottom to the top. In this case, the efficiency of the chip-shaped ceramic element housing process and the chip-shaped ceramic element extraction process is improved.
  • the chip accommodating portion has sufficient room to accommodate the chip-like ceramic element, the chip-like ceramic element is not accommodated in the chip accommodating portion in a laid state, and two or more chips are provided.
  • chip-shaped ceramic bodies which are not stored side by side in an upright state and which are once properly housed in a chip housing part from easily popping out due to the application of vibration, and furthermore, to store chips. There is no possibility that two or more chip-like ceramic bodies are vertically piled up and accommodated in the part.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

同時に複数製造されたセラミック電子部品の品質のばらつきを抑制する。　複数のチップ状セラミック素体２１を作製する、チップ状セラミック素体作製工程と、チップ状セラミック素体２１を下方から支持する底部８ｂと、上方が開口された側壁部８ｃとを有する、複数のチップ収納部８が形成されたジグ１０００を準備する、ジグ準備工程と、ジグ１０００の１つのチップ収納部８に、チップ状セラミック素体２１を１つずつ収納する、チップ状セラミック素体収納工程と、ジグ１０００のチップ収納部８に収納されたチップ状セラミック素体２１を加工する、チップ状セラミック素体加工工程と、チップ状セラミック素体２１を、ジグ１０００のチップ収納部８から取り出す、チップ状セラミック素体取り出し工程と、を備えたものとする。

Description

セラミック電子部品の製造方法
　本発明は、セラミック電子部品の製造方法に関する。
　本発明の製造対象となるセラミック電子部品には、積層セラミックコンデンサ、積層セラミックインダクタ、積層セラミックサーミスタ、積層セラミックＬＣ部品、積層セラミック基板などの積層型のセラミック電子部品が含まれる。また、本発明の製造対象となるセラミック電子部品には、セラミック共振器、セラミックフィルタ、セラミック抵抗、セラミックサーミスタ、セラミック基板などの非積層型のセラミック電子部品が含まれる。
　特許文献１（特開平１１-２３３３６４号公報）に、積層セラミックコンデンサ（セラミック電子部品）の製造方法が開示されている。
　特許文献１の積層セラミックコンデンサの製造方法は、セラミックグリーンシートと内部電極層とが積層された成形体を作製する工程と、成形体を焼成して、焼結体を得る工程とを含んでいる。
　これらの工程のうち、成形体を焼成する工程は、一般的に、セラミック製の匣鉢の上に複数の成形体を載置し、焼成炉で焼成する方法が広く採用されている。
特開平１１-２３３３６４号公報
　上述した従来のセラミック電子部品の製造方法における、成形体（積層型の成形体に限らず、いわゆるバルク型の成形体を含む）を焼成する工程には、得られた焼結体ごとに、特性（電気的特性など）や、形状などに、ばらつきが発生してしまうという問題があった。すなわち、匣鉢上の載置された位置や、載置された状態などによって、得られた焼結体ごとに、特性や形状などに、ばらつきが発生してしまい、製造されたセラミック電子部品の特性や形状などに、ばらつきが発生してしまうという問題があった。
　また、焼成工程を経た複数の焼結体同士が相互に付着するなどして、不良品が発生しやすいという問題があった。すなわち、セラミック電子部品の生産性が低下してしまうという問題があった。
　また、焼成工程に限らず、他の加工工程においても、使用するジグの構造などに起因して、製造されたセラミック電子部品の特性や形状などに、ばらつきが発生してしまう場合があった。
　本発明は上述した従来の問題を解決するためになされたものであり、その手段として本発明の一実施態様にかかるセラミック電子部品の製造方法は、複数のチップ状セラミック素体を作製する、チップ状セラミック素体作製工程と、チップ状セラミック素体を下方から支持する底部と、上方が開口された側壁部とを有する、複数のチップ収納部が形成されたジグを準備する、ジグ準備工程と、ジグの１つのチップ収納部に、チップ状セラミック素体を１つずつ収納する、チップ状セラミック素体収納工程と、ジグのチップ収納部に収納されたチップ状セラミック素体を加工する、チップ状セラミック素体加工工程と、チップ状セラミック素体を、ジグのチップ収納部から取り出す、チップ状セラミック素体取り出し工程と、を備えたものとする。
　本発明のセラミック電子部品の製造方法によれば、セラミック電子部品の品質（特性や形状など）における、ばらつきの発生を抑制することができる。
　また、本発明のセラミック電子部品の製造方法によれば、チップ状セラミック素体加工工程を経た複数のチップ状セラミック素体同士が、相互に付着することが抑制される。したがって、セラミック電子部品の生産性を向上させることができる。
図１は、積層セラミックコンデンサ１００の断面図である。 図２（Ａ）、（Ｂ）は、それぞれ、積層セラミックコンデンサ１００の製造方法の一例における１つの工程を示す説明図である。 図３（Ｃ）～（Ｆ）は、図２（Ｂ）の続きであり、それぞれ、積層セラミックコンデンサ１００の製造方法の一例における１つの工程、あるいは製造中の積層セラミックコンデンサを示す説明図である。 図４（Ｇ）、（Ｈ）は、図３（Ｆ）の続きであり、それぞれ、積層セラミックコンデンサ１００の製造方法の一例における１つの工程を示す説明図である。 図５（Ｉ）、（Ｊ）は、図４（Ｈ）の続きであり、それぞれ、積層セラミックコンデンサ１００の製造方法の一例における、製造中の積層セラミックコンデンサを示す説明図である。 図６は、ジグ１０００の平面図である。 図７（Ａ）～（Ｄ）は、それぞれ、ジグ１０００の断面図である。 図８（Ａ）は、ジグ１０００の要部平面図である。図８（Ｂ）、（Ｃ）は、それぞれ、ジグ１０００の要部断面図である。 図９（Ａ）、ジグ１０００におけるチップ収納部８の側壁部８ｃの内接円の直径の寸法Ｐを示す説明図である。図９（Ｂ）は、ジグ１０００におけるチップ収納部８の深さ寸法Ｑを示す説明図である。 図１０（Ａ）、（Ｂ）は、それぞれ、変形例２にかかるジグ１０００を示す説明図である。 図１１は、変形例３にかかるジグ１０００を示す説明図である。 図１２（Ａ）、（Ｂ）は、それぞれ、変形例４にかかるジグ１０００の断面図である。 図１３（Ａ）は、ジグ２０００の平面図である。図１３（Ｂ）は、ジグ２０００の断面図である。
　以下、図面とともに、本発明を実施するための形態について説明する。
　なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
　［第１実施形態］
　第１実施形態においては、後に説明するジグ１０００を使用して、積層セラミックコンデンサ１００を製造する。だだし、製造するセラミック電子部品は、積層セラミックコンデンサには限られず、積層セラミックインダクタ、積層セラミックサーミスタ、積層セラミックＬＣ部品、積層セラミック基板などの他の積層型のセラミック電子部品や、セラミック共振器、セラミックフィルタ、セラミック抵抗、セラミックサーミスタ、セラミック基板などの非積層型のセラミック電子部品であってもよい。また、製造に使用するジグは、ジグ１０００には限られず、他のジグを使用してもよい。
　（積層セラミックコンデンサ１００）
　図１に、第１実施形態で製造する積層セラミックコンデンサ１００を示す。ただし。図１は、積層セラミックコンデンサ１００の断面図である。
　積層セラミックコンデンサ１００は、直方体形状からなるチップ状セラミック素体１１を備えている。チップ状セラミック素体１１は、複数の非導電体層１１ａと、複数の第１内部電極層１２と、複数の第２内部電極層１３とが積層されたものを含んでなる。
　チップ状セラミック素体１１（非導電体層１１ａ）の材質は任意であるが、たとえば、ＢａＴｉＯ３を主成分とする誘電体セラミックを使用することができる。ただし、ＢａＴｉＯ３に代えて、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３など、他の材質を主成分とする誘電体セラミックを使用してもよい。
　非導電体層１１ａの厚みは任意であるが、たとえば、第１内部電極層１２、第２内部電極層１３が形成された容量形成の実効領域において、０．３μｍ～２．０μｍ程度とすることができる。
　非導電体層１１ａの層数は任意であるが、たとえば、第１内部電極層１２、第２内部電極層１３が形成された容量形成の実効領域において、１層～６０００層程度とすることができる。
　チップ状セラミック素体１１の積層方向の両端に、第１内部電極層１２、第２内部電極層１３が形成されず、非導電体層１１ａのみで構成された外層（保護層）が設けられている。外層領域の非導電体層１１ａの厚みは、第１内部電極層１２、第２内部電極層１３が形成されている容量形成の実効領域の非導電体層１１ａの厚みと異なっていてもよい。また、外層領域の非導電体層１１ａの材質は、実効領域の非導電体層１１ａの材質と異なっていてもよい。
　第１内部電極層１２は、チップ状セラミック素体１１の一方の端面（積層方向と直交する任意の外面）に引出されている。第２内部電極層１３は、チップ状セラミック素体１１の他方の端面（一方の端面と背中合わせになる外面）に引出されている。なお、第１内部電極層１２と第２内部電極層１３とは、原則として交互に積層されている。
　第１内部電極層１２、第２内部電極層１３の主成分（金属成分）の材質は任意であり、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどを使用することができる。また、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどは、他の金属との合金であってもよい。第１内部電極層１２、第２内部電極層１３は、金属成分の他に、セラミックなどの他の成分を含んでいてもよい。
　第１内部電極層１２、第２内部電極層１３の厚みは任意であるが、たとえば、０．３μｍ～１．５μｍ程度とすることができる。
　チップ状セラミック素体１１の外表面の一方の端面に、第１外部電極１４が形成されている。チップ状セラミック素体１１の外表面の他方の端面に、第２外部電極１５が形成されている。第１内部電極層１２が、第１外部電極１４と電気的に接続されている。第２内部電極層１３が、第２外部電極１５と電気的に接続されている。
　第１外部電極１４、第２外部電極１５の構造は任意である。第１外部電極１４、第２外部電極１５の外表面に、１層、または、複数層のめっき電極層を形成することも好ましい。ただし、図１においては、めっき電極層の図示を省略している。
　第１外部電極１４、第２外部電極１５の主成分（金属成分）の材質は任意であり、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどを使用することができる。また、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどは、他の金属との合金であってもよい。下地電極層は、金属成分の他に、セラミックなどの他の成分を含んでいてもよい。
　めっき電極層の種類および層数も任意であり、たとえば、Ｃｕめっき電極層、Ｎｉめっき電極層、Ｓｎめっき電極層などを形成することができる。
　（積層セラミックコンデンサ１００の製造方法の一例）
　以下に、図２（Ａ）～図５（Ｊ）を参照して、本実施形態にかかる積層セラミックコンデンサ１００の製造方法について説明する。なお、本実施形態の積層セラミックコンデンサ１００の製造方法においては、後に説明するジグ１０００を使用する。
（１）セラミックスラリーの作製
　図示は省略するが、誘電体セラミックの粉末、バインダ樹脂、溶剤などを用意し、これらを湿式混合してセラミックスラリーを作製する。
（２）セラミックグリーンシートの作製
　図２（Ａ）に示す、非導電体層１１ａを作製するためのセラミックグリーンシート２１ａを作製する。セラミックグリーンシート２１ａは、複数のセラミック電子部品を一括して製造するために、複数のセラミックグリーンシート２１ａを含むマザーセラミックグリーンシート３１ａとして用意することが好ましい。図２（Ａ）にはマザーセラミックグリーンシート３１ａを示し、１つのセラミック電子部品となるセラミックグリーンシート２１ａを、一点鎖線で区切って示している。
　まず、キャリアフィルム（図示せず）を用意する。次に、キャリアフィルム上に、セラミックスラリーを、たとえば、ダイコーター、グラビアコーター、マイクログラビアコーターなどを用いてシート状に塗布し、乾燥させて、セラミックグリーンシート２１ａを作製する。作製したセラミックグリーンシート２１ａは、後の工程において、適宜、キャリアフィルムから剥離させて取り外す。
（３）内部電極用ペースト／外部電極用ペーストの作製
　図示は省略するが、金属の粉末、バインダ樹脂、溶剤などを用意し、これらを湿式混合して内部電極用ペーストおよび外部電極用ペーストを作製する。内部電極用ペーストと外部電極用ペーストとは、相互に、材質、材質の比率、粘度などが異なっていてもよい。
（４）内部電極用ペーストの塗布
　図２（Ｂ）に示すように、所定のセラミックグリーンシート２１ａの主面に、第１内部電極層１２を形成するための内部電極用ペースト２２と、第２内部電極層１３を形成するための内部電極用ペースト２３とを、それぞれ所望のパターン形状に塗布する。なお、外層となるセラミックグリーンシート２１ａには、内部電極用ペーストは塗布しない。内部電極用ペーストの塗布は、たとえば、スクリーン印刷、インクジェット印刷、凹版印刷、凸版印刷などによりおこなうことができる。内部電極用ペースト２２、２３を塗工した後に、乾燥処理をおこなう。
（５）マザーセラミックグリーンシート積層体の作製
　まず、図２（Ｂ）に示すマザーセラミックグリーンシート３１ａを、所定の順番に積層する。マザーセラミックグリーンシート３１ａには、内部電極用ペースト２２が塗布されたセラミックグリーンシート２１ａ、内部電極用ペースト２３が塗布されたセラミックグリーンシート２１ａ、内部電極用ペーストが塗布されていないセラミックグリーンシート２１ａが含まれている。なお、この時点では、セラミックグリーンシート２１ａは、キャリアフィルムから剥離され、取り外されている。
　次に、図３（Ｃ）に示すように、積層された複数のマザーセラミックグリーンシート３１ａを圧着して、一体化させ、マザーセラミックグリーンシート積層体３１を作製する。マザーセラミックグリーンシート積層体３１は、複数の未焼成のチップ状セラミック素体２１を含んでいる。
（６）マザーセラミックグリーンシート積層体のカット
図３（Ｄ）に示すように、マザーセラミックグリーンシート積層体３１を、たとえば切断刃５０によってカットし、図３（Ｅ）に示すように、複数の個々の未焼成のチップ状セラミック素体２１を得る。
（７）バレル研磨
　必要に応じて、未焼成のチップ状セラミック素体２１をバレル研磨にかけ、図３（Ｆ）に示すように、未焼成のチップ状セラミック素体２１の角部や稜線部に丸みＲを形成する。
（８）ジグ準備工程
　ジグ１０００を準備する。より具体的には、未焼成のチップ状セラミック素体２１を下方から支持する底部と、上方が開口された側壁部とを有する、複数のチップ収納部８が形成されたジグ１０００を準備する。ジグ１０００については、後でまとめて説明するので、ここでの説明は割愛する。
（９）チップ状セラミック素体収納工程
　次に、図４（Ｇ）に示すように、ジグ１０００の上面に、複数の未焼成のチップ状セラミック素体２１を、位置および状態を不規則に載置する。そして、ジグ１０００に振動を与え、図４（Ｈ）に示すように、未焼成のチップ状セラミック素体２１を、それぞれ、ジグ１０００の１つのチップ収納部８に１つずつ収納する。なお、収納が完了した後、さらに振動を与える、ジグ１０００を傾ける、振動を与えながらジグ１０００を傾けるなどの方法で、余分な未焼成のチップ状セラミック素体２１を、ジグ１０００から取り除くことも好ましい。
　なお、未焼成のチップ状セラミック素体２１のチップ収納部８への収納は、ジグ１０００に振動を与える代わりに、ジグ１０００を傾けることによっておこなってもよい。なお、ジグ１０００の上面に未焼成のチップ状セラミック素体２１を載置することなく、自動機を使うなどして、未焼成のチップ状セラミック素体２１をチップ収納部８へ直接に収納するようにしてもよい。
（１０）焼成（チップ状セラミック素体加工工程の１つ）
　図４（Ｈ）に示すように、未焼成のチップ状セラミック素体２１を、ジグ１０００の１つのチップ収納部８に１つずつ収納した状態で、ジグ１０００とともに加熱し、焼成する。なお、セラミックグリーンシート２１ａに樹脂成分が含まれる場合には、焼成工程に先立ち、加熱などによって、その樹脂成分を削減あるいは除去する、脱脂工程をおこなってもよい。
　焼成は、所望の温度プロファイルでおこなう。焼成により、セラミックグリーンシート２１ａが非導電体層１１ａになり、内部電極用ペースト２２が第１内部電極層１２になり、内部電極用ペースト２３が第２内部電極層１３になる。そして、未焼成のチップ状セラミック素体２１が、焼成済のチップ状セラミック素体１１になる。
（１１）チップ状セラミック素体の取り出し
　図５（I）に示すように、焼成済のチップ状セラミック素体１１を、ジグ１０００のチップ収納部８から取り出す。
（１２）外部電極の形成　
　図５（Ｊ）に示すように、チップ状セラミック素体１１の一方の端部に第１外部電極１４を形成し、他方の端部に第２外部電極１５を形成する。
　具体的には、チップ状セラミック素体１１の外表面の両端に、外部電極用ペーストを塗布する。次に、外部電極用ペーストが塗布されたチップ状セラミック素体１１を加熱し、外部電極用ペーストをチップ状セラミック素体１１の外表面に焼付けて、第１外部電極１４および第２外部電極１５を形成する。
（１３）めっき
　次に、第１外部電極１４および第２外部電極１５の外表面に、たとえば電解めっきを施し、１層または複数層からなる、めっき層を形成する。
　以上により、積層セラミックコンデンサ１００が完成する。
（積層セラミックコンデンサ１００の製造方法の変形例１）
　上述した積層セラミックコンデンサ１００の製造方法では、複数のマザーセラミックグリーンシート３１ａを積層し、圧着して、一体化させ、マザーセラミックグリーンシート積層体３１を作製した後に、マザーセラミックグリーンシート積層体３１を、個々の未焼成のチップ状セラミック素体２１にカットした。変形例１では、この方法を変更する。
　具体的には、変形例１では、まず、複数のセラミックグリーンシート２１ａを含むマザーセラミックグリーンシート３１ａを、個々のセラミックグリーンシート２１ａにカットする。そして、カットした複数のセラミックグリーンシート２１ａ積層し、圧着して、一体化させ、未焼成のチップ状セラミック素体２１を作製する。
　このように、未焼成のチップ状セラミック素体２１を作製する工程は、工程の順番を入れ替えてもよい。
　（積層セラミックコンデンサ１００の製造方法の変形例２）
　上述した積層セラミックコンデンサ１００の製造方法では、未焼成のチップ状セラミック素体２１を焼成し、焼成済のチップ状セラミック素体１１を得た後に、チップ状セラミック素体１１の両端に、外部電極用ペーストを塗布し、焼付けて、第１外部電極１４および第２外部電極１５を形成した。変形例２では、この方法を変更する。
　具体的には、変形例２では、まず、焼成工程の前に、未焼成のチップ状セラミック素体２１の両端に、外部電極用ペーストを塗布する。そして、焼成工程において、外部電極用ペーストを焼き付けて、チップ状セラミック素体１１の両端に、第１外部電極１４および第２外部電極１５をそれぞれ形成する。
　このように、第１外部電極１４、第２外部電極１５の形成方法を変更してもよい。
　（ジグ１０００）
　次に、上述した積層セラミックコンデンサ１００の製造方法において使用した、ジグ１０００について説明する。
　図６、図７（Ａ）～（Ｄ）、図８（Ａ）～（Ｃ）に、ジグ１０００を示す。ただし、図６は、ジグ１０００の平面図である。図７（Ａ）～（Ｄ）は、それぞれ、ジグ１０００の断面図である。図７（Ａ）は、図６の一点鎖線矢印Ｓ-Ｓ部分を示している。図７（Ｂ）は、図６の一点鎖線矢印Ｔ-Ｔ部分を示している。図７（Ｃ）は、図６の一点鎖線矢印Ｕ-Ｕ部分を示している。図７（Ｄ）は、図６の一点鎖線矢印Ｖ-Ｖ部分を示している。図８（Ａ）は、ジグ１０００の要部平面図である。図８（Ｂ）、（Ｃ）は、それぞれ、ジグ１０００の要部断面図である。なお、図８（Ａ）は、図６におけるジグ１０００の右上端部分を示している。図８（Ｂ）は、図６の一点鎖線矢印Ｓ-Ｓ部分を示している。図８（Ｃ）は、図６の一点鎖線矢印Ｕ-Ｕ部分を示している。
　なお、ジグ１０００は、縦方向Ｘ、縦方向Ｘに直交する横方向Ｙ、縦方向Ｘおよび横方向Ｙにそれぞれ直交する高さ方向Ｚを有しており、以下の説明において、これらの方向に言及する場合がある。また、縦方向Ｘおよび横方向Ｙを含む平面を基準平面と呼ぶ場合があり、以下の説明において、基準平面に言及する場合がある。
　ジグ１０００は、高さ方向Ｚに、下から上に順に積層された、第１線状部材群１Ｇ、第２線状部材群２Ｇ、第３線状部材群３Ｇ、第４線状部材群４Ｇ、第５線状部材群５Ｇ、第６線状部材群６Ｇ、第７線状部材群７Ｇを有している。ただし、線状部材群の数は、７つには限られず、７つから増減させることが可能である。
　本実施形態においては、第１線状部材群１Ｇは、縦方向Ｘに伸びる、７本の直線状の線状部材１を含んでいる。７本の線状部材１は、互いに平行に、配置ピッチＤで配置されている。なお、配置ピッチとは、離間して配置された、隣接する２本の線状部材の中心間の距離をいう。
　第２線状部材群２Ｇは、横方向Ｙに伸びる、７本の直線状の線状部材２を含んでいる。７本の線状部材２は、互いに平行に、配置ピッチＥで配置されている。なお、間隔Ｅは、間隔Ｄと同じ大きさでであってもよいし、間隔Ｄと異なる大きさであってもよい。
　第３線状部材群３Ｇは、縦方向Ｘに伸びる、８本の直線状の線状部材３を含んでいる。８本の線状部材３は、互いに平行に、配置ピッチＤで配置されている。第３線状部材群３Ｇの線状部材３は、第１線状部材群１Ｇの線状部材１に対して、高さ方向Ｚに見たとき、線状部材１と線状部材３との間隔が、全ての箇所において均等になるように配置されている。なお、図６の平面図においては、第３線状部材群３Ｇの線状部材３は、後述する第７線状部材群７Ｇの線状部材７の真下に配置されるため、見えていない。
　第４線状部材群４Ｇは、横方向Ｙに伸びる、８本の直線状の線状部材４を含んでいる。８本の線状部材４は、互いに平行に、配置ピッチＥで配置されている。第４線状部材群４Ｇの線状部材４は、第２線状部材群２Ｇの線状部材２に対して、高さ方向Ｚに見たとき、線状部材２と線状部材４との間隔が、全ての箇所において均等になるように配置されている。なお、図６の平面図においては、第４線状部材群４Ｇの線状部材４は、後述する第６線状部材群６Ｇの線状部材６の真下に配置されるため、見えていない。
　第５線状部材群５Ｇは、縦方向Ｘに伸びる、８本の直線状の線状部材５を含んでいる。８本の線状部材５は、互いに平行に、配置ピッチＤで配置されている。第５線状部材群５Ｇの線状部材５は、それぞれ、第３線状部材群３Ｇの線状部材３の直上に配置されている。なお、図６の平面図においては、第５線状部材群５Ｇの線状部材５は、後述する第７線状部材群７Ｇの線状部材７の真下に配置されるため、見えていない。
　第６線状部材群６Ｇは、横方向Ｙに伸びる、８本の直線状の線状部材６を含んでいる。８本の線状部材６は、互いに平行に、配置ピッチＥで配置されている。第６線状部材群６Ｇの線状部材６は、それぞれ、第４線状部材群４Ｇの線状部材４の直上に配置されている。
　第７線状部材群７Ｇは、縦方向Ｘに伸びる、８本の直線状の線状部材７を含んでいる。８本の線状部材７は、互いに平行に、配置ピッチＤで配置されている。第７線状部材群７Ｇの線状部材７は、それぞれ、第５線状部材群５Ｇの線状部材５の直上に配置されている。
　線状部材１～７の本数は、それぞれ、任意であり、増減させることができる。
　本実施形態においては、線状部材１、３、５、７と、線状部材２、４、６とが、直交している。すなわち、９０°の角度で交差している。ただし、線状部材１、３、５、７と、線状部材２、４、６とが交差する角度は、９０°には限られず、９０°から増減させることができる。
　本実施形態においては、線状部材１～７に、それぞれ、断面の形状が円形で、面積および直径が同じ大きさのものを使用した。ただし、線状部材１～７の断面の形状、面積、直径などは任意であり、自由に選択することができる。また、線状部材１～７の断面の形状、面積、直径などは、線状部材ごとに異なっていてもよい。
　本実施形態においては、線状部材１～７の材質（素材）に、セラミックを使用した。セラミックとしては、たとえば、ＳｉＣ、ジルコニア、イットリア安定化ジルコニア、アルミナ、ムライトなどを使用することができる。ただし、線状部材１～７の材質は任意であり、セラミックに代えて、ニッケル、アルミニウム、インコネル（登録商標）、ＳＵＳなどの金属や、ポリテトラフルオロエチレン（ＰＴＦＥ；polytetrafluoroethylene）、ポリプロピレン（ＰＰ；polypropylene）、アクリル樹脂、ＡＢＳ（Acrylonitrile butadiene styrene）ライク樹脂、その他の耐熱樹脂などの樹脂材料や、カーボンや、金属とセラミックとからなる複合材料などを使用してもよい。
　線状部材１～７の表面は、ＳｉＣ、ジルコニア、イットリア安定化ジルコニア、アルミナ、ムライトなどのセラミックや、ニッケルなどの金属によって、さらにコーティングされていてもよい。
　ジグ１０００は、たとえば、セラミックの粉末、バインダ樹脂、溶剤などを湿式混合したものを成型して、未焼成のセラミック線状部材を作製し、その未焼成のセラミック線状部材を使って未焼成の構造体を作製し、その構造体を焼成することによって作製することができる。
　上記構成からなるジグ１０００は、複数のチップ収納部８を備えている。チップ収納部８は、上方に開口８ａを有する。チップ収納部８は、チップ状セラミック素体を収納するためのものである。
　複数のチップ収納部８は、ジグ１０００に、規則性をもって、形成されている。本実施形態においては、複数のチップ収納部８は、ジグ１０００の主面に、マトリックス状（碁盤の目状）に形成されている。ただし、チップ収納部８の配置は、マトリックス状には限られない。
　チップ収納部８は、それぞれ、チップ状セラミック素体を下方から支持する底部８ｂと、開口８ａによって開口された側壁部８ｃとを有する。本実施形態においては、１つのチップ収納部８が、１つの底部８ｂと、４つの側壁部８ｃを有している。ただし、側壁部８ｃの数は、４つには限られず、４つから増減させることができる。
　チップ収納部８は、チップ状セラミック素体を、拘束せずに収納する。
　図８（Ａ）に示すように、チップ収納部８の底部８ｂは、線状部材２の天面（稜線）によって構成されている。底部８ｂは、相互に隣接する２本の線状部材２の間の間隙によって構成された、底部８ｂの裏面に連通する底部通孔８ｄを有している。
　図８（Ｂ）、（Ｃ）に示すように、チップ収納部８の側壁部８ｃは、線状部材４、６、または、線状部材３、５、７によって形成されている。側壁部８ｃは、線状部材４と線状部材６との間の間隙、線状部材３と線状部材５との間の間隙、線状部材５と線状部材７との間の間隙などに、隣接する他のチップ収納部８に連通する側壁部通孔８ｅを有している。
　（ジグ１０００の特徴１）
　上述した構造からなるジグ１０００を使用すれば、チップ状セラミック素体を、１つずつ独立してチップ収納部８に収納した状態でチップ状セラミック素体加工工程（たとえば焼成工程）を実施できるため、チップ状セラミック素体ごとの加工条件のばらつきを低減することができる。したがって、ジグ１０００を使用して製造されたセラミック電子部品は、品質（特性や形状など）のばらつきが抑制される。
　また、ジグ１０００を使用すれば、チップ状セラミック素体加工工程（たとえば焼成工程）の際にチップ状セラミック素体同士が接触しないため、チップ状セラミック素体加工工程を経たチップ状セラミック素体同士が相互に付着し難い。また、チップ状セラミック素体が脆い場合であっても、相互に衝突して破損し難い。したがって、ジグ１０００を使用すれば、セラミック電子部品の不良品率を低減することができる。
　また、ジグ１０００を使用すれば、チップ状セラミック素体を、短時間で容易にチップ収納部８に収納することができるため、セラミック電子部品を高い生産性で製造することができる。
　また、ジグ１０００の材質（素材）にセラミックを使用した場合には、他の材質と比較して耐熱性が高いため、加工工程が合成工程や焼成工程など、加熱を伴うものであっても、ジグ１０００の破損や変形を抑制できる。また、ジグ１０００の材質がセラミックであれば、合成雰囲気や焼成雰囲気への配慮を軽減させることができる。たとえば、ジグ１０００の材質がニッケルであれば、雰囲気中の酸素を吸収して、雰囲気を変化させてしまう虞があるが、ジグ１０００の材質がセラミックであれば、そのような問題は起こり難い。また、ジグ１０００の材質がセラミックであれば、チップ状セラミック素体との反応への配慮を軽減させることができる。たとえば、ジグ１０００の材質が鉄であれば、チップ状セラミック素体と反応してしまう虞があるが、ジグ１０００の材質がセラミックであれば、そのような問題は起こり難い。
　また、ジグ１０００は、線状部材１～７が略直線状であり、屈曲部がないため、物理的衝撃に強い。また、温度変化によりストレスが加わっても、破損し難い。したがって、ジグ１０００は、材質にセラミックなどの衝撃に弱いものを使用した場合であっても、破損し難い。
　（ジグ１０００の特徴２）
　高い生産性でセラミック電子部品を製造するために、焼成工程などのチップ状セラミック素体加工工程において、チップ状セラミック素体を収納した複数のジグを、複数段に積み重ねて使用する場合がある。しかしながら、従来のジグには、複数段に積み重ねて使用すると、収納部の通気性が悪化するという問題があった。
　これに対して、ジグ１０００は、チップ収納部８の上方に設けた開口８ａの他に、側壁部８ｃに側壁部通孔８ｅが形成され、底部８ｂに底部通孔８ｄが形成されている。なお、側壁部通孔８ｅや底部通孔８ｄは、チップ状セラミック素体が通過できない大きさ、形状にすることが望ましい。
　ジグ１０００は、開口８ａの他に、ガスが通過し得る側壁部通孔８ｅおよび底部通孔８ｄを備えているため、良好な通気性を備えている。したがって、ジグ１０００を使用すれば、通気性が悪いことに起因する加工不良を抑制することができる。
　（ジグ１０００のチップ収納部８の寸法について）
　ジグ１０００は、１つのチップ収納部８に１つのチップ状セラミック素体が収納されるものとして設計されている。本実施形態においては、チップ収納部８には、直方体状のチップ状セラミック素体を立てた状態（チップ状セラミック素体の長辺を高さ方向Ｚと平行にした状態）で収納することを想定している。
　本実施形態における要件をさらに細かく説明すると、チップ収納部８の寸法は、チップ状セラミック素体が入り易いように、余裕をもたせた寸法であることが必要である。しかし、チップ収納部８の寸法は、チップ状セラミック素体を寝かせた状態で収容されるものであってはならない。また、チップ収納部８の寸法は、２つ以上のチップ状セラミック素体を立てた状態で並べて収容されるものであってはいけない。また、チップ収納部８の寸法は、いったんチップ収納部８に収容されたチップ状セラミック素体が、振動を加えることによって、簡単に外に飛び出してしまうものであってはいけない。また、チップ収納部８の寸法は、２つ以上のチップ状セラミック素体を立てた状態で上下に重ねて収容されるものであってもいけない。
　以上の要件を満たすために、チップ収納部８の寸法は、図９（Ａ）に示す、高さ方向に上方から見た、チップ収納部８の側壁部８ｃの内接円の直径の寸法Ｐ、および、図９（Ｂ）に示す、高さ方向に直交する側面方向に見た、チップ収納部８の底部８ｂから開口８ａまでの寸法で規定される深さ寸法Ｑが、次の式（１）を満たすことが好ましい。
　　（Ｐ／２）＜Ｑ＜（３√２／２）Ｐ・・・（１）
　以下に、チップ収納部８の寸法が、式（１）を満たすことが好ましい理由について説明する。ただし、チップ収納部８に収納するチップ状セラミック素体の寸法は、多くのセラミック電子部品で採用されている形状である、幅寸法をａとしたときに、厚み寸法がａであり、長さ寸法が２ａであるものを想定する。
　チップ収納部８の寸法は、チップ状セラミック素体が入り易いように、余裕をもたせた寸法であることが必要であるが、立てた状態でチップ収納部８に収容されたチップ状セラミック素体が、チップ収納部８内で周回方向に回転できれば、余裕をもたせた寸法であるといえる。そのためには、次の式（２）を満たす必要がある。式（２）は、高さ方向に見たチップ状セラミック素体の対角線の寸法である（√２）ａが、内接円の直径の寸法Ｐよりも小さいことを規定しており、チップ状セラミック素体がチップ収納部８内で回転可能であることを規定している。
　　（√２）ａ＜Ｐ・・・（２）
　チップ収納部８の寸法は、１つのチップ状セラミック素体を寝かせた状態で収容されるものであってはいけない。また、チップ収納部８の寸法は、２つ以上のチップ状セラミック素体を立てた状態で並べて収容されるものであってもいけない。そのためには、幅寸法ａの２倍の寸法であり、厚み寸法ａの２倍の寸法であり、長さ寸法でもある２ａが、内接円の直径の寸法Ｐよりも大きければよい。すなわち、次の式（３）を満たせばよい。
　　Ｐ＜２ａ・・・（３）
　チップ収納部８の寸法は、いったんチップ収納部８に適正に収容されたチップ状セラミック素体が、振動を加えることによって、簡単に外に飛び出してしまうものであってはいけない。そのためには、チップ収納部８の深さＱが、チップ状セラミック素体の長さ寸法２ａの０．５倍（半分）よりも大きければよい。すなわち、２ａ×０．５＜Ｑであればよく、次の式（４）を満たせばよい。
　　ａ＜Ｑ・・・（４）
　チップ収納部８に、２つ以上のチップ状セラミック素体を立てた状態で上下に重ねて収容されないためには、チップ収納部８の深さＱが、チップ状セラミック素体の長さ寸法２ａの１．５倍よりも小さければよい。不要なチップ状セラミック素体が上に収容されたとしても、振動を加えたり、ジグを傾けたり、振動を加えながらジグを傾けたりすることにより、上に収容された不要なチップ状セラミック素体が、容易にチップ収納部８の外部に取り除かれる。したがって、Ｑ＜２ａ×１．５であればよく、次の式（５）を満たせばよい。
　　Ｑ＜３ａ・・・（５）
　式（３）と式（４）から、（Ｐ／２）＜ａ＜Ｑが成り立ち、さらに次の式（６）が成り立つ。
　（Ｐ／２）＜Ｑ・・・（６）
　また、式（２）と式（５）から、Ｑ＜３ａ＜（３√２／２）Ｐが成り立ち、さらに次の式（７）が成り立つ。
　　Ｑ＜（３√２／２）Ｐ・・・（７）
　そして、式（６）と式（７）とを組み合わせることにより、式（１）が成立する。
　　（Ｐ／２）＜Ｑ＜（３√２／２）Ｐ・・・（１）
　ジグ１０００は、チップ収納部８の寸法が、高さ方向に上方から見た、チップ収納部８の側壁部８ｃの内接円の直径の寸法をＰ、高さ方向に直交する側面方向に見た、チップ収納部８の底部８ｂから開口８ａまでの寸法で規定される深さ寸法をＱとしたとき、式（１）を満たすことが好ましい。
　ジグ１０００のチップ収納部８の寸法が、式（２）および式（３）を満たすことを前提として、式（１）を満たすとき、チップ収納部８はチップ状セラミック素体を収納する十分な余裕があり、チップ収納部８に、チップ状セラミック素体を寝かせた状態で収容されず、かつ、２つ以上のチップ状セラミック素体を立てた状態で並べて収容されず、いったんチップ収納部８に適正に収容されたチップ状セラミック素体に振動を加えることによって簡単に外に飛び出してしまうことがなく、さらに、チップ収納部８に、２つ以上のチップ状セラミック素体を立てた状態で上下に重ねて収容されることがない。
　（ジグ１０００の変形例１）
　複数の種類のセラミック電子部品を製造する工場や、同じ種類のセラミック電子部品であっても、大きさなどが異なる複数の製品を製造する工場においては、たとえば、チップ収納部８の大きさ、形状などが異なる、複数種類のジグ１０００を備え、使用することが必要になる場合がある。
　この場合には、ジグ１０００の種類を容易に見分けられることが重要である。ジグ１０００の選別に時間を要していたのでは、セラミック電子部品の生産性が低下するからである。また、ジグ１０００の種類を誤って使用した場合には、製造されたセラミック電子部品の特性や形状に不良が発生する虞があるからである。たとえば、小さなチップ状セラミック素体を大きなチップ収納部８を備えたジグ１０００を使って加工したり、大きなチップ状セラミック素体を小さなチップ収納部８を備えたジグ１０００を使って加工したりした場合である。
　そこで、ジグ１０００の種類を容易に見分けることができるように、ジグ１０００の一部分に、他の部分と異なる特異な特徴を備えることも好ましい。異なる特異な特徴とは、たとえば、色である。ジグ１０００の一部分に、他の部分と異なる色を与えた場合、ジグ１０００の通気性や耐熱性、物理的衝撃への耐性などを低下させることがないと考えられ、好適である。ただし、異なる特異な特徴は、色には限られず、ジグ１０００の形状を変更したり、目印となる部材を追加したりするのでもよい。
　次のような具体例が考えられる。上述したジグ１０００は、線状部材１～７によって構成されているが、そのうちの１種類の線状部材を、他の線状部材と異なる色にする方法が考えられる。たとえば、チップ収納部８の大きさ（たとえば、大、中、小）によって、ジグ１０００ごとに、線状部材１の色を、赤系統の色、青系統の色、緑系統の色などに、色分けする方法である。なお、いずれのジグ１０００においても、残りの線状部材２～７の色は、線状部材1と異なる色にする。この方法によれば、ジグ１０００の種類の見分けが容易になる。
　なお、線状部材の色を変える方法としては、たとえば、線状部材１の材料に、耐熱インクや、カラージルコニアなどを添加する方法がある。この方法であれば、特にジグ１０００の素材にセラミックを含む場合でも、ジグ１０００の耐熱性を低下させることがなく、好適である。なお、この場合には、第１線状部材群１Ｇに属する線状部材１に着色することが、より好ましい。第１線状部材群１Ｇに属する線状部材１は、チップ収納部８に収容されたチップ状セラミック素体と接することがないため、着色によるチップ状セラミック素体への影響をなくすことができる、あるいは最小限にできると考えられるからである。
　変形例1にかかるジグ１０００は、ジグの種類の見分けが容易になっている。
　（ジグ１０００の変形例２）
　ジグ１０００を、高さ方向Ｚにおいて、複数の部分に分離可能とすることも好ましい。
　図１０（Ａ）、（Ｂ）に、ジグ１０００を、下部分１０００Ａと、上部分１０００Ｂとに、分離可能にした変形例２を示す。なお、図１０（Ａ）は、下部分１０００Ａと上部分１０００Ｂとを分離させた状態を示し、図１０（Ｂ）は、下部分１０００Ａと上部分１０００Ｂとを合体させた状態を示す。下部分１０００Ａは、線状部材１～５によって形成されている。上部分１０００Ｂは、線状部材６、７によって形成されている。
　下部分１０００Ａは、下側壁部８ｃａを有する下チップ収納部８ｆを備えている。上部分１０００Ｂは、上側壁部８ｃｂを有する上チップ収納部８ｇを備えている。下部分１０００Ａと上部分１０００Ｂとを合体させた場合、チップ収納部８は、下チップ収納部８ｆと上チップ収納部８ｇとで構成される。また、側壁部８ｃは、下側壁部８ｃａと上側壁部８ｃｂとで構成される。
　ジグ１０００は、チップ収納部８に収納されたチップ状セラミック素体２００の頭が、開口８ａから、チップ収納部８の外に出た方がよい場合と、出ない方がよい場合とがある。
　たとえば、チップ収納部８からチップ状セラミック素体２００を取り出すときには、一般的に、チップ状セラミック素体２００の頭がチップ収納部８の外に出た方がよい。チップ収納部８の深さが小さいほど、チップ状セラミック素体２００を取り出しやすいからである。この場合には、ジグ１０００は、上部分１０００Ｂを取り外し、チップ状セラミック素体２００の頭をチップ収納部８の外に出すことができる。すなわち、チップ収納部８の深さを小さくすることができる。
　一方、チップ収納部８にチップ状セラミック素体２００を収納するときには、一般的に、チップ状セラミック素体２００の頭がチップ収納部８の外に出ていない方がよい。チップ状セラミック素体２００の頭がチップ収納部８の外に出ていると、チップ収納部８に先に収納されたチップ状セラミック素体２００により、まだ収納されていない他のチップ状セラミック素体が他のチップ収納部８に収納されるのを阻害される虞があるからである。この場合には、下部分１０００Ａと上部分１０００Ｂとを合体させ、チップ状セラミック素体２００の頭がチップ収納部８の外に出ないようにすることができる。すなわち、チップ収納部８の深さを大きくすることができる。
　なお、上部分１０００Ｂは、チップ収納部８に収容されたチップ状セラミック素体２００の頭を外部に出すか出さないかのために、取り外したり取り外さなかったりするためのものであるので、下部分１０００Ａの高さ方向の大きさを、上部分１０００Ｂの高さ方向の大きさよりも、大きくすることも好ましい。
　なお、ジグ１０００は、高さ方向Ｚにおいて、３つ以上の部分に分離可能としてもよい。
　変形例２のジグ１０００は、ジグ１０００を、高さ方向Ｚにおいて、複数の部分に分離可能であるため、チップ収納部８の深さを変えることができる。
　（ジグ１０００の変形例３）
　ジグ１０００において、チップ収納部８を、下方から上方に向かうにしたがって、側壁部８ｃに囲まれた面積が大きくなるようにすることも好ましい。チップ状セラミック素体の収納や取り出しが容易になるからである。
　図１１に、チップ収納部８を、下方から上方に向かうにしたがって、側壁部８ｃに囲まれた面積が大きくなるようにした、ジグ１０００の変形例３を示す。変形例３では、線状部材１の直径＝線状部材２の直径＝線状部材３の直径＜線状部材４の直径＝線状部材５の直径＜線状部材６の直径＝線状部材７の直径、とすることにより、チップ収納部８の開口の大きさを、下側から上側に向って、大きくしている。ただし、各線状部材１～７の直径は、適宜、変更してもよい。また、チップ収納部８の開口の大きさを下側から上側に向って大きくする方法は、線状部材１～７の直径の大きさを調整する方法には限られず、他の方法を取ってもよい。
　（ジグ１０００の変形例４）
　図１２（Ａ）、（Ｂ）に、変形例４にかかるジグ１０００を示す。ただし、図１２（Ａ）、（Ｂ）は、それぞれ、ジグ１０００の断面図である。
　変形例４にかかるジグ１０００は、線状部材の配置ピッチに変更を加えた。すなわち、上述したジグ１０００では、縦方向Ｘに伸びる複数の線状部材３が、横方向Ｙに配置ピッチＤで、平行に配置されていた。横方向Ｙに伸びる複数の線状部材４が、縦方向Ｘに配置ピッチＥで、平行に配置されていた。縦方向Ｘに伸びる複数の線状部材５が、横方向Ｙに配置ピッチＤで、平行に配置されていた。横方向Ｙに伸びる複数の線状部材６が、縦方向Ｘに配置ピッチＥで、平行に配置されていた。縦方向Ｘに伸びる複数の線状部材７が、横方向Ｙに配置ピッチＤで、平行に配置されていた。そして、ジグ１０００の主面の全面に、チップ収納部８が、マトリックス状に形成されていた。
　変形例４は、これを変更し、線状部材３、４、５、６、７において、離間して配置された、隣接する２本の線状部材の中心間の距離である配置ピッチを、部分的に異ならせた。具体的には、線状部材３、５、７については、大きな配置ピッチＤＢと、小さな配置ピッチＤＳとを交互に繰り返した。また、線状部材４、６については、大きな配置ピッチＥＢと、小さな配置ピッチＥＳとを交互に繰り返した。なお、次に説明する通気性の向上のためには、大きな配置ピッチＤＢの大きさは、小さな配置ピッチＤＳの１２０％以上であることが好ましい。また、大きな配置ピッチＥＢの大きさは、小さな配置ピッチＥＳの１２０％以上であることが好ましい。
　この結果、変形例４にかかるジグ１０００の主面には、チップ状セラミック素体が収納可能なチップ収納部８と、チップ状セラミック素体が収納できない非チップ収納部３８とが形成されている。
　ジグの主面の全面に、チップ収納部８を形成すると、収容されたチップ状セラミック素体によって通気性が低下してしまう場合がある。これに対し、変形例４にかかるジグ１０００では、チップ状セラミック素体を収納できない非チップ収納部３８を設けているため、通気性が向上している。
　（第１実施形態にかかるセラミック電子部品（積層セラミックコンデンサ１００）の製造方法の優位点）
　本実施形態のセラミック電子部品の製造方法では、チップ状セラミック素体２１を、ジグ１０００のチップ収納部８に収容した状態で、チップ状セラミック素体加工工程（たとえば焼成工程）を実施するため、加工後のチップ状セラミック素体１１は、品質（電気的特性や形状など）のばらつきが抑制されている。すなわち、どのチップ収納部８に収容されて加工されたチップ状セラミック素体１１であっても、極めて近い品質を備えることができる。
　したがって、本実施形態のセラミック電子部品の製造方法によれば、製造されたセラミック電子部品（積層セラミックコンデンサ１００）の品質において、ばらつきの発生が抑制される。
　また、本実施形態のセラミック電子部品の製造方法によれば、チップ状セラミック素体加工工程（たとえば焼成工程）を経た、チップ状セラミック素体１１同士が、相互に付着してしまうことが抑制されている。
　また、本実施形態のセラミック電子部品の製造方法によれば、通気性の高いジグ１０００を使用することにより、たとえば、脱脂工程などの反応関係の工程においては、加工時間（処理時間）を短縮できる場合がある。
　したがって、本実施形態のセラミック電子部品の製造方法によれば、不良品率が低く、高い生産性でセラミック電子部品を製造することができる。
　［第２実施形態］
　第２実施形態は、第１実施形態から、チップ状セラミック素体加工工程において使用するジグを変更した。すなわち、第１実施形態においては、上述したジグ１０００を使用して、チップ状セラミック素体加工工程（たとえば焼成工程）を実施したが、第２実施形態では、これを変更し、図１３（Ａ）、（Ｂ）に示す、ジグ２０００を使用して、チップ状セラミック素体加工工程を実施する。ただし、図１３（Ａ）は、ジグ２０００の平面図である。図１３（Ｂ）は、ジグ２０００の断面図であり、図１３（Ａ）の一点鎖線矢印Ｒ-Ｒ部分を示している。
　ジグ２０００は、高さ方向において、上方から見たとき、矩形であり、下側主面と上側主面とを有している。
　ジグ２０００は、上側主面に、複数のチップ収納部２８が、マトリックス状に形成されている。高さ方向において、上方から見たとき、チップ収納部２８の形状は、それぞれ矩形である。
　各チップ収納部２８は、高さ方向の上方が、開口２８ａによって開口されている。各チップ収納部２８は、チップ状セラミック素体を下方から支持する底部２８ｂを有している。各チップ収納部２８は、隣接するチップ収納部２８との区切りとなる、側壁部２８ｃを有している。底部２８ｂおよび側壁部２８ｃの少なくとも一方に、チップ状セラミック素体が通過できない大きさ、形状の通孔が形成されていてもよい。
　ジグ２０００の材質は任意であるが、たとえばセラミックを主成分とすることができる。
　ジグ２０００を使用して、第１実施形態と同様の方法で、積層セラミックコンデンサ１００（セラミック電子部品）を製造した。
　ジグ２０００を使用した第２実施形態においても、品質のばらつきが抑制された、積層セラミックコンデンサ１００（セラミック電子部品）を製造することができる。
　また、焼成工程などのチップ状セラミック素体加工工程を経ても、加工工程を経たチップ状セラミック素体同士が、相互に付着することが抑制される。
　以上、第１実施形態および第２実施形態にかかるセラミック電子部品の製造方法について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って種々の変更をなすことができる。
　たとえば、上記の実施形態においては、セラミック電子部品として積層セラミックコンデンサを製造したが、製造するセラミック電子部品は、積層セラミックコンデンサには限られず、これに代えて、積層セラミックインダクタ、積層セラミックサーミスタ、積層セラミックＬＣ部品、積層セラミック基板などの積層型のセラミック電子部品や、セラミック共振器、セラミックフィルタ、セラミック抵抗、セラミックサーミスタ、セラミック基板などの非積層型のセラミック電子部品などであってもよい。
　また、実施形態にかかるセラミック電子部品の製造方法では、チップ状セラミック素体加工工程が加熱による焼成工程であったが、加工工程は加熱による合成工程には限られない。チップ状セラミック素体加工工程は、たとえば、合成工程、脱脂工程、洗浄工程、乾燥工程、外部電極形成工程（ペースト塗布、めっき、スパッタや蒸着などの真空成膜など）、外形加工工程（エッジ部の丸め、内部電極の端部の露出、機械加工、機械研磨、サンドブラスト、液相あるいは気相による化学エッチング、レーザーやプラズマによる加工など）、アニール工程、エージング工程、分極工程、特性選別工程、外観選別工程、環境試験工程（ストレス印加を含んでもよい）などであってもよい。特に、加熱を含む工程には、素材にセラミックを含むジグを用いると、耐熱性が高いため好適である。また、チップ状セラミック素体を気体や液体に暴露する工程には、チップ収納部の底部および側壁部のうち少なくとも一方に通孔を有するジグを用いると、通気性および通液性が高いため好適である。
　本発明の一実施態様にかかるセラミック電子部品の製造方法は、「課題を解決するための手段」の欄に記載したとおりである。
　このセラミック電子部品の製造方法において、チップ状セラミック素体加工工程が、焼成工程であることが好ましい。この場合には、焼成された複数の焼成済みのチップ状セラミック素体同士が相互に付着し難く、不良品の発生が抑制される。　
　チップ状セラミック素体収納工程が、ジグの上に、複数のチップ状セラミック素体を、位置および状態を不規則に載置し、ジグに振動を与える、および／または、ジグを傾斜させることによって、ジグの上に載置された複数のチップ状セラミック素体を、チップ収納部に収納するものであることも好ましい。この場合には、容易に、短時間で、チップ状セラミック素体を、チップ収納部に収納することができる。
　チップ状セラミック素体作製工程が、複数のセラミックグリーンシートが含まれたマザーセラミックグリーンシートを作製する、マザーセラミックグリーンシート作製工程と、複数のマザーセラミックグリーンシートを積層し、一体化させ、マザーセラミックグリーンシート積層体を作製する、マザーセラミックグリーンシート積層体作製工程と、マザーセラミックグリーンシート積層体を、個々のチップ状セラミック素体にカットする、マザーセラミックグリーンシート積層体カット工程と、を含むことが好ましい。この場合には、品質（特性や形状など）のばらつきが抑制された、積層型のセラミック電子部品を製造することができる。
　チップ状セラミック素体作製工程が、所定のセラミックグリーンシートの主面に、内部電極用ペーストを塗布する、内部電極用ペースト塗布工程を含むことも好ましい。この場合には、積層型のセラミック電子部品の内部に、容易に内部電極を形成することができる。
　チップ状セラミック素体加工工程の前に、未焼成のチップ状セラミック素体の外表面に、外部電極用ペーストを塗布する、外部電極用ペースト塗布工程を備えることも好ましい。あるいは、チップ状セラミック素体加工工程の後に、焼成後のチップ状セラミック素体の外表面に、外部電極用ペーストを塗布する、外部電極用ペースト塗布工程と、外部電極用ペーストを、チップ状セラミック素体の外表面に焼き付ける、外部電極用ペースト焼付工程と備えることも好ましい。これらの場合には、セラミック電子部品の外表面に、容易に外部電極を形成することができる。
　チップ状セラミック素体の外表面に形成された外部電極の外表面に、少なくとも１層のめっき電極層を形成する、めっき工程を備えることも好ましい。この場合には、めっき電極層で外部電極を保護したり、外部電極のはんだ濡れ性を向上させたりすることができる。
　ジグが、素材にセラミックを含むことも好ましい。この場合には、他の材質と比較して耐熱性が高いため、加工工程が合成工程や焼成工程など、加熱を伴うものであっても、ジグの破損や変形を抑制できる。また、ジグの材質がセラミックであれば、合成雰囲気や焼成雰囲気に対する配慮を軽減させることができる。また、チップ状セラミック素体との反応に対する配慮を軽減させることができる。
　ジグが、複数の線状部材によって作製されることも好ましい。この場合には、構成部材に屈曲部がないため、物理的衝撃に強いジグを得ることができる。また、温度変化によりストレスが加わっても、破損し難いジグを得ることができる。
　ジグは、縦方向と、縦方向に直交する横方向と、縦方向および横方向に直交する高さ方向と、を有し、複数の線状部材は、複数の線状部材群のいずれかに属し、複数の線状部材群は、高さ方向に積層され、１つの線状部材群に属する複数の線状部材は、それぞれ、互いに平行に、離間して配置され、高さ方向に見たとき、ある層に積層された線状部材群に属する線状部材と、隣接する他の層に積層された他の線状部材群に属する線状部材とが、相互に交差していることも好ましい。この場合には、線状部材が略直線状であり、屈曲部がないため、物理的衝撃に強いジグを得ることができる。また、温度変化によりストレスが加わっても、破損し難いジグを得ることができる。
　ジグは、底部が、１つの線状部材群に属する１本以上の線状部材によって構成され、側壁部が、１つの線状部材群に属する１本の線状部材か、または、２つ以上の線状部材群にそれぞれ属する２本以上の線状部材によって構成され、底部が、底部の裏面に連通する底部通孔を有し、側壁部が、隣接する他のチップ収納部に連通する側壁部通孔を有し、底部通孔が、底部を構成する線状部材群において、相互に隣接する２本の線状部材の間の間隙によって構成され、側壁部通孔が、側壁部を構成する線状部材の相互の間の間隙によって構成されることも好ましい。この場合には、良好な通気性を備えたジグを得ることができる。したがって、当該ジグを使用すれば、通気性が悪いことに起因する加工不良を抑制することができる。
　少なくとも１つの線状部材群において、離間して配置された、隣接する２本の線状部材の中心間の距離である配置ピッチが、部分的に異なっていることも好ましい。この場合には、チップ収納部の他に、チップ状セラミック素体が収納されない非チップ収納部を設けることができるため、通気性を向上させることができる。
　チップ収納部が、ジグの主面に、マトリックス状に形成されることも好ましい。この場合には、ジグに多数のチップ収納部を設けることができ、高い生産性でセラミック電子部品を製造することができる。
　ジグが、高さ方向において、複数の部分に分離可能であることも好ましい。この場合には、チップ状セラミック素体収納工程や、チップ状セラミック素体加工工程や、チップ状セラミック素体取り出し工程などにおいて、必要に応じて、チップ状セラミック素体の頭を、チップ収納部から出したり、出さなかったり、選択することができる。
　チップ収納部が、下側から上側に向うにしたがって、開口面積が大きくなることも好ましい。この場合には、チップ状セラミック素体収納工程や、チップ状セラミック素体取り出し工程の効率が向上する。
　上方から見たチップ収納部の側壁部の内接円の直径の寸法をＰ、チップ収納部の深さ寸法をＱとしたとき、下記式（１）を満たすことも好ましい。
　　　（Ｐ／２）＜Ｑ＜（３√２／２）Ｐ・・・（１）
　この場合には、チップ収納部は、チップ状セラミック素体を収納する十分な余裕があり、チップ収納部に、チップ状セラミック素体が寝かせた状態で収容されず、かつ、２つ以上のチップ状セラミック素体を立てた状態で並べて収容されず、いったんチップ収納部に適正に収容されたチップ状セラミック素体が振動を加えることによって簡単に外に飛び出してしまうことがなく、さらに、チップ収納部に、２つ以上のチップ状セラミック素体を立てた状態で上下に重ねて収容されることがない。
１～７・・・線状部材
１Ｇ・・・第１線状部材群
２Ｇ・・・第２線状部材群
３Ｇ・・・第３線状部材群
４Ｇ・・・第４線状部材群
５Ｇ・・・第５線状部材群
６Ｇ・・・第６線状部材群
７Ｇ・・・第７線状部材群
８・・・チップ収納部
８ａ・・・開口
８ｂ・・・底部
８ｃ・・・側壁部
８ｄ・・・底部通孔
８ｅ・・・側壁部通孔
１１・・・チップ状セラミック素体
１１a・・・非導電体層
１２・・・第１内部電極層
１３・・・第２内部電極層
１４・・・第１外部電極
１５・・・第２外部電極
２１・・・未焼成のチップ状セラミック素体
２１ａ・・・セラミックグリーンシート
２２、２３・・・内部電極用ペースト
３１・・・マザーセラミックグリーンシート積層体
３１ａ・・・マザーセラミックグリーンシート
１００・・・積層セラミックコンデンサ（セラミック電子部品）
１０００・・・ジグ

Claims (17)

  1. 　複数のチップ状セラミック素体を作製する、チップ状セラミック素体作製工程と、
    　前記チップ状セラミック素体を下方から支持する底部と、上方が開口された側壁部とを有する、複数のチップ収納部が形成されたジグを準備する、ジグ準備工程と、
    　前記ジグの１つの前記チップ収納部に、前記チップ状セラミック素体を１つずつ収納する、チップ状セラミック素体収納工程と、
    　前記ジグの前記チップ収納部に収納された前記チップ状セラミック素体を加工する、チップ状セラミック素体加工工程と、
    　前記チップ状セラミック素体を、前記ジグの前記チップ収納部から取り出す、チップ状セラミック素体取り出し工程と、を備えた、
    　セラミック電子部品の製造方法。
  2. 　前記チップ状セラミック素体加工工程が、焼成工程である、
    　請求項１に記載されたセラミック電子部品の製造方法。
  3. 　前記チップ状セラミック素体収納工程が、
    　前記ジグの上に、複数の前記チップ状セラミック素体を、位置および状態を不規則に載置し、
    　前記ジグに振動を与える、および／または、前記ジグを傾斜させることによって、前記ジグの上に載置された複数の前記チップ状セラミック素体を、前記チップ収納部に収納するものである、
    　請求項１または２に記載されたセラミック電子部品の製造方法。
  4. 　前記チップ状セラミック素体作製工程が、
    　複数のセラミックグリーンシートが含まれたマザーセラミックグリーンシートを作製する、マザーセラミックグリーンシート作製工程と、
    　複数の前記マザーセラミックグリーンシートを積層し、一体化させ、マザーセラミックグリーンシート積層体を作製する、マザーセラミックグリーンシート積層体作製工程と、
    　前記マザーセラミックグリーンシート積層体を、個々の前記チップ状セラミック素体にカットする、マザーセラミックグリーンシート積層体カット工程と、を含む、
    　請求項１ないし３のいずれか１項に記載されたセラミック電子部品の製造方法。
  5. 　前記チップ状セラミック素体作製工程が、
    　所定の前記セラミックグリーンシートの主面に、内部電極用ペーストを塗布する、内部電極用ペースト塗布工程を含む、
    　請求項４に記載されたセラミック電子部品の製造方法。
  6. 　前記チップ状セラミック素体加工工程の前に、
    　未焼成の前記チップ状セラミック素体の外表面に、外部電極用ペーストを塗布する、外部電極用ペースト塗布工程を備えた、
    　請求項１ないし５のいずれか１項に記載されたセラミック電子部品の製造方法。
  7. 　前記チップ状セラミック素体加工工程の後に、
    　焼成後の前記チップ状セラミック素体の外表面に、外部電極用ペーストを塗布する、外部電極用ペースト塗布工程と、
    　前記外部電極用ペーストを、前記チップ状セラミック素体の外表面に焼き付ける、外部電極用ペースト焼付工程と、を備えた、
    　請求項１ないし５のいずれか１項に記載されたセラミック電子部品の製造方法。
  8. 　前記チップ状セラミック素体の外表面に形成された外部電極の外表面に、　
    　少なくとも１層のめっき電極層を形成する、めっき工程を備えた、
    　請求項６または７に記載されたセラミック電子部品の製造方法。
  9. 　前記ジグは、素材にセラミックを含む、
    　請求項１ないし８のいずれか１項に記載されたセラミック電子部品の製造方法。
  10. 　前記ジグが、複数の線状部材によって作製された、
    　請求項１ないし９のいずれか１項に記載されたセラミック電子部品の製造方法。
  11. 　前記ジグは、縦方向と、前記縦方向に直交する横方向と、前記縦方向および前記横方向に直交する高さ方向と、を有し、
    　複数の前記線状部材は、複数の線状部材群のいずれかに属し、
    　複数の前記線状部材群は、前記高さ方向に積層され、
    　１つの前記線状部材群に属する複数の前記線状部材は、それぞれ、互いに平行に、離間して配置され、
    　前記高さ方向に見たとき、ある層に積層された前記線状部材群に属する前記線状部材と、隣接する他の層に積層された他の前記線状部材群に属する前記線状部材とが、相互に交差している、
    　請求項１０に記載されたセラミック電子部品の製造方法。
  12. 　前記ジグは、
    　前記底部が、１つの前記線状部材群に属する１本以上の前記線状部材によって構成され、
    　前記側壁部が、１つの前記線状部材群に属する１本の前記線状部材か、または、２つ以上の前記線状部材群にそれぞれ属する２本以上の前記線状部材によって構成され、
    　前記底部が、前記底部の裏面に連通する底部通孔を有し、
    　前記側壁部が、隣接する他の前記チップ収納部に連通する側壁部通孔を有し、
    　前記底部通孔が、前記底部を構成する前記線状部材群において、相互に隣接する２本の前記線状部材の間の間隙によって構成され、
    　前記側壁部通孔が、前記側壁部を構成する前記線状部材の相互の間の間隙によって構成された、
    　請求項１１に記載されたセラミック電子部品の製造方法。
  13. 　少なくとも１つの前記線状部材群において、
    　離間して配置された、隣接する２本の前記線状部材の中心間の距離である配置ピッチが、部分的に異なっている、
    　請求項１０ないし１２のいずれか１項に記載されたセラミック電子部品の製造方法。
  14. 　前記ジグは、前記ジグの主面に、前記チップ収納部がマトリックス状に形成されている、
    　請求項１ないし１３のいずれか１項に記載されたセラミック電子部品の製造方法。
  15. 　前記ジグが、前記高さ方向において、複数の部分に分離可能である、
    　請求項１ないし１４のいずれか１項に記載されたセラミック電子部品の製造方法。
  16. 　前記チップ収納部が、前記ジグの下方から上方に向かうにしたがって、前記側壁部に囲まれた面積が大きくなる、
    　請求項１ないし１５のいずれか１項に記載されたセラミック電子部品の製造方法。
  17. 　上方から見た前記チップ収納部の前記側壁部の内接円の直径の寸法をＰ、前記チップ収納部の深さ寸法をＱとしたとき、下記式（１）を満たす、
    　請求項１ないし１６のいずれか１項に記載されたセラミック電子部品の製造方法。
    　　　（Ｐ／２）＜Ｑ＜（３√２／２）Ｐ・・・（１）
    　 
PCT/JP2021/042702 2021-02-22 2021-11-20 セラミック電子部品の製造方法 WO2022176296A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2023500541A JPWO2022176296A1 (ja) 2021-02-22 2021-11-20
CN202180086273.0A CN116648764A (zh) 2021-02-22 2021-11-20 陶瓷电子部件的制造方法
KR1020237026895A KR20230128543A (ko) 2021-02-22 2021-11-20 세라믹 전자부품의 제조 방법
US18/210,137 US20230326679A1 (en) 2021-02-22 2023-06-15 Method for manufacturing ceramic electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021026199 2021-02-22
JP2021-026199 2021-02-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/210,137 Continuation US20230326679A1 (en) 2021-02-22 2023-06-15 Method for manufacturing ceramic electronic component

Publications (1)

Publication Number Publication Date
WO2022176296A1 true WO2022176296A1 (ja) 2022-08-25

Family

ID=82931355

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/042702 WO2022176296A1 (ja) 2021-02-22 2021-11-20 セラミック電子部品の製造方法

Country Status (5)

Country Link
US (1) US20230326679A1 (ja)
JP (1) JPWO2022176296A1 (ja)
KR (1) KR20230128543A (ja)
CN (1) CN116648764A (ja)
WO (1) WO2022176296A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235221A (ja) * 1988-03-15 1989-09-20 Murata Mfg Co Ltd 電子部品の製造方法
JPH06290916A (ja) * 1993-03-31 1994-10-18 Taiyo Yuden Co Ltd 電子部品熱処理用保持体及び熱処理方法
JP3062441U (ja) * 1999-02-25 1999-10-08 コーア株式会社 振込治具
JP2003077776A (ja) * 2001-06-21 2003-03-14 Tdk Corp セラミック電子部品の端子電極焼付方法及び装置
JP2007194510A (ja) * 2006-01-20 2007-08-02 Tdk Corp セラミック電子部品用冶具、及び、それを用いたセラミック電子部品の製造方法
JP2008177188A (ja) * 2007-01-16 2008-07-31 Tdk Corp チップ状電子部品用冶具
JP2012144433A (ja) * 2012-04-20 2012-08-02 Tdk Corp 脱脂用治具
JP2018193287A (ja) * 2017-12-11 2018-12-06 三井金属鉱業株式会社 セラミックス格子体
WO2021039047A1 (ja) * 2019-08-23 2021-03-04 株式会社村田製作所 チップ状電子部品用治具

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3924898B2 (ja) 1998-02-13 2007-06-06 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235221A (ja) * 1988-03-15 1989-09-20 Murata Mfg Co Ltd 電子部品の製造方法
JPH06290916A (ja) * 1993-03-31 1994-10-18 Taiyo Yuden Co Ltd 電子部品熱処理用保持体及び熱処理方法
JP3062441U (ja) * 1999-02-25 1999-10-08 コーア株式会社 振込治具
JP2003077776A (ja) * 2001-06-21 2003-03-14 Tdk Corp セラミック電子部品の端子電極焼付方法及び装置
JP2007194510A (ja) * 2006-01-20 2007-08-02 Tdk Corp セラミック電子部品用冶具、及び、それを用いたセラミック電子部品の製造方法
JP2008177188A (ja) * 2007-01-16 2008-07-31 Tdk Corp チップ状電子部品用冶具
JP2012144433A (ja) * 2012-04-20 2012-08-02 Tdk Corp 脱脂用治具
JP2018193287A (ja) * 2017-12-11 2018-12-06 三井金属鉱業株式会社 セラミックス格子体
WO2021039047A1 (ja) * 2019-08-23 2021-03-04 株式会社村田製作所 チップ状電子部品用治具

Also Published As

Publication number Publication date
JPWO2022176296A1 (ja) 2022-08-25
US20230326679A1 (en) 2023-10-12
KR20230128543A (ko) 2023-09-05
CN116648764A (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
US9418789B2 (en) Multilayer ceramic electronic component
JP5313289B2 (ja) 積層セラミックコンデンサ
JP2006237078A (ja) 積層電子部品及び積層セラミックコンデンサ
JP2020031202A (ja) 積層セラミック電子部品及びその製造方法
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
JP2022116342A (ja) 積層型キャパシタ及びその製造方法
JP7562249B2 (ja) セラミック電子部品およびその製造方法
US11538636B2 (en) Multilayer ceramic electronic component and method of producing multilayer ceramic electronic component
JPH05101996A (ja) チツプ部品の製造方法
KR100676035B1 (ko) 적층 세라믹 콘덴서
US9961815B2 (en) Series of electronic components stored in a tape, manufacturing method for series of electronic components stored in a tape, and electronic component
WO2022176296A1 (ja) セラミック電子部品の製造方法
JP2017120881A (ja) 積層セラミックキャパシタ及びその製造方法
WO2022176297A1 (ja) 電子部品製造用のジグおよび電子部品の製造方法
JP2023041842A5 (ja)
JP6136207B2 (ja) 振込み治具およびそれを用いた電子部品の製造方法
JP2009164190A (ja) 積層型電子部品の製造方法
KR102724083B1 (ko) 전자부품 제조용 지그 및 전자부품의 제조 방법
JPH09260144A (ja) コイル部品およびその製造方法
KR20200025972A (ko) 적층형 커패시터
US8721820B2 (en) Method for manufacturing multilayer ceramic electronic component
WO2023127469A1 (ja) 積層セラミックコンデンサ
KR100631982B1 (ko) 표면 평탄성이 우수한 ｌｔｃｃ 기판의 제조방법
JPH09199331A (ja) コイル部品およびその製造方法
JP6848459B2 (ja) 積層セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21926724

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023500541

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180086273.0

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 20237026895

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020237026895

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21926724

Country of ref document: EP

Kind code of ref document: A1