JP2003008031A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 電流特性が良く、かつ小面積であり、所望の
特性を有するショットキーバリアダイオードを容易に作
製できる製造方法を提供すること。 【解決手段】 ショットキーバリアダイオードのカソー
ド領域の不純物濃度を、ショットキ接合近傍とカソード
電極近傍で変え、さらにカソード電極をトレンチ構造と
高濃度多結晶シリコンを用いることにより、高性能なシ
ョットキーバリアダイオードを形成できることを特徴と
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は様々な半導体集積回
路装置内に集積され、汎用的な用途に使用されるショッ
トキーバリアダイオードの製造方法に関する。

【０００２】

【従来の技術】図２は従来のショットキーバリアダイオ
ードの製造方法を示す工程順断面図である。

【０００３】まず、工程ａ）において、Ｐ型シリコン半
導体基板２１の表面のある領域全面に、絶縁膜２２を形
成し、その上にレジストパターン２４を形成する。

【０００４】次に工程ｂ）において、レジストパターン
２４をマスクとして、イオン注入によってＮ型の不純物
２６を導入する。

【０００５】次に、工程ｃ）において、熱拡散工程を行
い、Ｎ型のカソード領域２７を形成した後、工程ｄ）に
おいて、カソード電極３０と基板電極３１、およびＰ型
ガード層３２を形成した後、半導体基板２１上に絶縁膜
２８を形成し、カソード領域２７領域上の絶縁膜２８の
一部を、エッチングによって除去し、絶縁膜の窓２９を
あけることにより、シリコン表面を露出させる。その
後、工程ｅ）において、配線および各電極となる金属を
堆積させた後、パターニングすることによって、絶縁膜
の窓２９を介して、金属とシリコン表面を接続させ、シ
ョットキー接合３３を形成する。また同時に、アノード
電極３４、カソード金属電極３５、基板電極３６が形成
され、ショットキーバリアダイオードが形成される。

【０００６】以上の工程をおこなうことにより、従来の
ショットキーバリアダイオードが形成される。

【０００７】

【発明が解決しようとする課題】ショットキーバリアダ
イオードを形成するためには、金属と比較的低濃度の半
導体を接触させることによって、ショットキー接合を作
らなければならない。すなわちカソードとなる領域の不
純物濃度をある程度低くする必要がある。しかし、プレ
ーナ型のショットキーバリアダイオードの場合、ショッ
トキー接合とカソード電極の間にはある程度の距離があ
る。従って、カソード領域の不純物濃度が低いと、抵抗
値が非常に大きくなる。

【０００８】さらに、逆バイアス時の電流を抑制するた
めに、ショットキー接合周囲近傍には、通常ガード層と
呼ばれる、比較的高濃度のＰ型不純物層を形成するが、
この層が、アノード電極からカソード金属電極へ流れる
電流の経路を小さくしてしまう。従って、従来のショッ
トキーバリアダイオードの構造では、高電流を流した際
に、電圧降下が大きいため、十分な出力電流が得られな
かった。また、電流特性にキンクと呼ばれる不均一な電
流曲線が表れることもあり、回路動作上の問題となる。

【０００９】また、所望の出力電流を得るために、ショ
ットキー接合の面積を大きくすると今度は、逆バイアス
時のリーク電流が増加してしまうため、出力電流とリー
ク電流の特性を両方満足することができなかった。この
ように従来は、高性能な素子を形成できなかった。

【００１０】またあるいは、カソード領域の濃度が他の
素子の特性によって決められ、ショットキバリアダイオ
ードに対しては、最適な濃度に設定できない場合が多く
あった。

【００１１】本発明は、従来のカソード領域構造を有す
るショットキーバリアダイオードでは不可能であった、
大きな電流を流しても特性が劣化せず、出力特性が良好
で、かつ面積も小さい、所望の特性を有する半導体回路
に集積可能なショットキーバリアダイオードを簡単なプ
ロセスにより、提供することを目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明は次の手段を用いた。 （１）カソード領域を形成するイオン注入工程におい
て、ショットキー接合部で不純物濃度を低く、それ以外
の領域では不純物濃度を高くするという手段を用いた。 （２）カソード領域の電位を制御するための電極形成
を、トレンチ構造と高濃度多結晶シリコンを組み合わせ
ることにより行い、電流経路を大幅に広くするという手
段を用いた。

【００１３】

【発明の実施の形態】本発明の半導体装置の製造方法に
よれば、小面積で高効率なショットキーバリアダイオー
ドを提供することができる。

【００１４】以下、図面を参照して本発明の好適な実施
例を説明する。

【００１５】図１は本発明の半導体装置であるショット
キーバリアダイオードを含む半導体集積回路装置の製造
方法を示す模式的工程順断面図である。

【００１６】なお、同一基板上に形成されるＣＭＯＳお
よびＢｉｐｏｌａｒ等の素子形成については一般的な構
造、プロセスのため特に記述はしない。これらの素子形
成工程に、ある工程を付加するか、あるいは共通の工程
を用いてショットキーバリアダイオード形成が行われ
る。

【００１７】まず、工程ａ）において、Ｐ型シリコン半
導体基板１の表面にシリコン酸化膜３を適当な膜厚、好
ましくは１０ｎｍ〜１００ｎｍの膜厚で形成する。シリ
コン酸化膜３の形成方法は熱酸化でもＣＶＤ法でも良
い。図には、厚い酸化膜２が記されているが、厚い酸化
膜２は本発明においてはあってもなくても良い。

【００１８】その後、フォト工程によりレジスト４を所
定の形状にパターニングする。この時、ある特定の領域
には、イオン注入がされない領域とイオン注入される領
域を交互に、かつ細かく形成するため、レジスト４をあ
る面積、ある間隔で、ある数、ドット状あるいは櫛状に
設けておく。図１ａ）では、櫛状に形成された３列のレ
ジスト４を示しているが、その配列方法、数はこれに限
ったものではない。ドット状にしてもかまわないし、数
も１以上であれば良い。また形状も矩形に限ったもので
はない。円形でも多角形でもかまわない。これらの詳細
な条件は、ショットキー接合を形成する領域における所
望の濃度とショットキー接合周囲のカソード領域の濃度
を考慮して、調整することができる。

【００１９】例えば、レジスト４の幅およびその間隔
は、０．１μｍ〜３．０μｍ程度である。数はショット
キー接合の面積と所望の濃度によって適宜決定される。

【００２０】続いて、パターニングされたレジスト４を
マスクとして、イオン注入により、Ｎ型の不純物５、た
とえばリン（Ｐ）を導入する。図では厚い酸化膜２の形
成後、工程ａ）を行っているが、厚い酸化膜２の形成前
に、工程ａ）を行っても良い。

【００２１】次にｂ）工程において、レジスト４を剥離
後、注入された不純物の拡散及び活性化を行うことによ
り、図示するように不純物濃度の比較的低いカソード領
域６と不純物濃度の比較的高いカソード領域７が形成さ
れる。 不純物の拡散および活性化工程の条件は、所望
の特性を持つショットキーバリアダイオード、および同
一基板上に形成されるＭＯＳＦＥＴ等の素子の特性を考
慮し、適宜決定される。この熱工程は熱拡散炉を用いて
もＲＴＡによっておこなっても良い。

【００２２】次に工程ｃ）において、ガードＰ＋電極
９、および基板Ｐ＋電極８を形成し、その後、半導体基
板１上全面に絶縁膜１０をある膜厚でＣＶＤ法等によっ
て堆積する。なお、絶縁膜の形成条件および膜厚は本発
明においては本質的ではない。

【００２３】続いて、不純物濃度の比較的高いカソード
領域６上の絶縁膜１１表面に窓を開け、これをマスクと
してＳｉエッチングをすることにより、トレンチ構造１
１を形成する。トレンチの深さは、不純物濃度の比較的
高いカソード領域６の深さ、および、 Ｐ型シリコン半
導体基板１と不純物濃度の比較的高いカソード領域６の
接合耐圧等によって決められる。好ましくは、トレンチ
の深さは、１．０μｍ〜５．０μｍである。

【００２４】その後、多結晶シリコンを堆積し、Ｎ型の
不純物導入を行ったのちパターニングして多結晶シリコ
ン・カソード領域１２が形成される。多結晶シリコンへ
の不純物導入は、プリデポ法でもイオン注入でも良い。
さらに、熱処理工程を行って、Ｎ型の不純物を不純物濃
度の比較的高いカソード領域６に拡散させ、不純物濃度
の高いカソード領域１３を作る。熱処理工程は、熱拡散
炉を用いても、ＲＴＡを用いても良い。

【００２５】次に工程ｅ）において、アノード電極窓１
４を酸化膜エッチングにより形成する。ここでは、同時
に基板Ｐ＋電極８上の絶縁膜もエッチングしている。ま
た他の素子、例えば、ＭＯＳＦＥＴのソース・ドレイン
電極（図示せず）上の酸化膜も除去しておいてもよい。
このエッチング工程はドライ・エッチングで行い、エッ
チング後、損傷を受けた単結晶シリコン層の表面を１０
ｎｍ〜１０ｎｍ、ラジカルによる化学反応エッチングで
除去しておく。なお、酸化膜のエッチングはウェットエ
ッチングで行っても良い。またあるいは、ラジカルによ
るＳｉエッチングの代わりに、ウエットエッチングを行
うことも可能である。また、アノード電極窓１４形成と
ＭＯＳＦＥＴ等の素子電極上の酸化膜は同時にエッチン
グせず、別の工程で行っても良い。

【００２６】次に、アノード電極および、基板電極とな
る金属を堆積させる。本発明品では、例えばＡｌ-Ｓｉ
を用いている。しかし、ＴｉあるいはＴｉＮ、Ｗ、Ｗｉ
Ｎ、Ｃｏ等のバリアメタルとＡｌ−Ｓｉ、あるいはＡｌ
-Ｓｉ−Ｃｕ等の金属を積層堆積させても良い。またそ
れらの膜厚も適宜設定すれば良い。その後、金属層をパ
ターニングして、アノード電極１５、基板電極１６を形
成することにより、本発明のショットキーバリアダイオ
ードが形成される。

【００２７】図３は本発明の半導体装置であるショット
キーバリアダイオードの製造方法における、レジストに
よって、複数の濃度領域を持つカソード領域を作製する
方法をさらに補足説明するための模式的平面図である。

【００２８】工程ａ）において、ショットキバリアダイ
オードの形成予定領域４１内にフォト工程によって、レ
ジストパターン４２を、ドット状に複数個配置してお
く。図３ａ）においてのレジストパターンは、矩形のも
のをドット状に何個か配置しているが、この形状、配列
方法、個数は、形成しようとするショットキバリアダイ
オードの面積、特性等により適宜決めることができる。

【００２９】工程ｂ）において、熱拡散工程を行うこと
により、不純物が拡散し、比較的不純物濃度の低い領域
４３と比較的不純物濃度の高い領域４４が形成される。
この比較的不純物濃度の低い領域４３の内側にショット
キ接合を後に形成することにより所望の素子を得ること
ができる。この後の工程の説明は省略する。

【００３０】

【発明の効果】上述したように本発明によれば、カソー
ド領域の不純物導入を、フォト工程におけるレジストの
パターニングを工夫することにより、ショットキ接合領
域とそれ以外のカソード領域の不純物濃度を制御するこ
とによって、ショットキー接合の特性を制御しつつ、カ
ソード領域の抵抗も制御できる。加えて、カソード電極
をトレンチ構造を用いることにより大幅な抵抗の減少を
実現した特性の良いショットキーバリアダイオードを作
製できる。

【図面の簡単な説明】

【図１】本発明の半導体装置の第一の実施例を示すショ
ットキーバリアダイオードの製造方法を示す工程順断面
図である。

【図２】従来のショットキーバリアダイオードの製造方
法を示す工程順断面図である。

【図３】本発明の半導体装置のショットキーバリアダイ
オードの製造方法を補足的に説明するための平面図であ
る。

【符号の説明】

１ Ｐ−型シリコン半導体基板 ３ 表面酸化膜 ４ レジスト ５ 不純物イオン注入 ６ 不純物濃度の比較的高いカソード領域 ７ 不純物濃度の比較的低いカソード領域 ９ Ｐガード層 １１ トレンチ １２ 多結晶シリコン １５ アノード電極

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第一導電型の半導体基板内に形成され
   た、第二導電型の半導体領域をカソード領域、前記カソ
   ード領域の表面に接続された金属電極をアノード電極と
   し、前記カソード領域と前記アノード電極の接続面が、
   ショットキー接合である、前記カソード領域と,前記ア
   ノード電極から成る、ショットキーバリアダイオードに
   おいて、前記カソード領域が少なくとも３つの異なる不
   純物濃度領域で構成されていることを特徴とする半導体
   装置の製造方法。
2. 【請求項２】 前記カソード領域内において、前記アノ
   ード電極が接続されている領域を第一カソード領域と
   し、前記第一カソード領域の周辺領域を第二カソード領
   域とし、前記第二カソード領域表面に形成されている、
   前記カソード領域の電位を制御するための電極が接続さ
   れた領域を、第三カソード領域とし、前記第一カソード
   領域、前記第二カソード領域、前記第三カソード領域の
   順に、不純物濃度が低いことを特徴とする請求項１に記
   載の半導体装置の製造方法。
3. 【請求項３】 前記カソード領域の電位を制御するため
   の電極が、多結晶シリコンで構成されていることを特徴
   とする請求項２に記載の半導体装置の製造方法。
4. 【請求項４】 前記第三カソード領域を、トレンチ内壁
   に多結晶シリコンを接続することによって形成すること
   を特徴とする請求項２に記載の半導体装置の製造方法。