JP2003004806A

JP2003004806A - 半導体デバイス試験装置

Info

Publication number: JP2003004806A
Application number: JP2001184891A
Authority: JP
Inventors: Shigenori Igarashi; 繁紀五十嵐
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2001-06-19
Filing date: 2001-06-19
Publication date: 2003-01-08
Anticipated expiration: 2021-06-19
Also published as: JP4721565B2

Abstract

(57)【要約】【課題】複数の半導体デバイスを異なる条件で試験を
行うか或いは各個に固有のデータを書き込むことができ
る半導体デバイス試験装置を提供する。【解決手段】パターン発生器で発生するＮビットの試
験パターンデータをＭ・Ｎ個のマルチプレクサで選択し
て取り出し、Ｍ・Ｎ個のマルチプレクサで取り出したＮ
ビットのパターンデータを各被試験半導体メモリに印加
し、Ｍ個の半導体デバイスを試験する半導体デバイス試
験装置において、パターン発生器でＮビットのパターン
データの外に条件が異なるパターンデータを発生させ、
条件が異なるパターンデータを印可すべき被試験半導体
デバイスにはその被試験半導体デバイスにパターンデー
タを印可するマルチプレクサの設定条件を変更すること
によって条件が異なるパターンデータを印加する構成と
した半導体デバイス試験装置を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は例えばメモリ、或
いはロジックＩＣなどの各種の半導体デバイスを試験す
る半導体デバイス試験装置に関し、特に同時に複数の半
導体デバイスを試験するモードにおいて各被試験半導体
デバイスに異なる試験パターンを印加することを可能と
した半導体デバイス試験装置を提案しようとするもので
ある。

【０００２】

【従来の技術】半導体デバイス試験装置はパターン発生
器を具備し、このパターン発生器で発生させた試験パタ
ーン信号を被試験半導体デバイスに印加し、その応答が
正しいか否かを判定して被試験半導体デバイスの良否を
判定している。このため、半導体デバイス試験装置の装
備すべき必要最小限度の構成要素としては被試験半導体
デバイスのピン数分のビット幅を持つ試験パターンを発
生するパターン発生器と、この試験パターン信号を被試
験半導体デバイスに印加するための試験パターン供給経
路を必要とする。

【０００３】特定の品種の半導体デバイスのみを試験す
ることに特化すればこの試験パターン供給経路のチャン
ネル数はある数に特定することができる。然し乍ら、半
導体デバイス試験装置は汎用性を持たせるために多数の
試験パターン供給経路を装備し、例えば大は２５６ピン
の半導体デバイスから小は例えば１６ピンの半導体デバ
イスまでのどのピン数の半導体デバイスでも全て試験で
きるように構成されている。更に、例えば１６ピンの半
導体デバイスを試験する場合は２５６／１６＝１６個の
半導体デバイスを同時に試験することが可能なように工
夫が施されている。

【０００４】この工夫としてはパターン発生器の出力側
にマルチプレクサ群を設け、このマルチプレクサ群によ
りパターン発生器で発生するパターンデータの何れのビ
ットのデータでも任意の試験パターン供給経路に印加で
きる構成とし、試験パターン供給経路のどのチャンネル
に、被試験半導体デバイスのどのピンが接続されても、
各被試験半導体デバイスの各ピンに正常な試験パターン
信号を印加できるように構成している。ここでパターン
発生器が発生するパターンデータのビット数と被試験半
導体デバイスのピン数との関係は一般的には１：１の関
係に採られる。つまり２５６ピンの半導体デバイスを試
験する場合にはパターン発生器は２５６ビットのビット
幅を持つパターンデータを発生し、１６ピンの半導体デ
バイスを試験する場合は１６ビットのビット幅を持つパ
ターンデータを発生する。従って、ここでは被試験半導
体デバイスの数とパターン発生器で発生するパターンデ
ータのビット幅をＮ、同時に試験を行う半導体デバイス
の数をＭとして説明する。

【０００５】図５乃至図７を用いてその様子を説明す
る。図５乃至図７において１００はパターン発生器、２
００はマルチプレクサ群、３００は試験パターン供給経
路群、ＤＵＴは被試験半導体デバイスを示す。図５に示
す例では被試験半導体デバイスＤＵＴのピン数がＮ＝２
５６ピンである場合を示す。このためにパターン発生器
１００ではビット幅ＮがＮ＝２５６ビットの試験パター
ンデータＤ０〜Ｄ２５５が用意され、これら試験パター
ンデータＤ０〜Ｄ２５５がマルチプレクサ群２００の各
マルチプレクサＭＵＸ１〜ＭＵＸ２５６に印加される。

【０００６】各マルチプレクサＭＵＸ１〜ＭＵＸ２５６
ではパターンデータの各ビットＤ０〜Ｄ２５５の中の任
意の１ビットの試験パターンデータを選択し、その選択
した試験パターンデータの中の各ビットＤ０〜Ｄ２５５
のデータを試験パターン供給経路群３００に印加し、こ
の試験パターン供給経路で実波形を持つ試験パターン信
号に変換し、この試験パターン信号を被試験半導体デバ
イスＤＵＴの各端子に供給する。３０１は試験パターン
データを実波形を持つ試験パターン信号に変換する波形
フォーマッタ等を含む試験パターン信号伝送路を示す。

【０００７】各マルチプレクサＭＵＸ１〜ＭＵＸ２５６
は各試験パターン供給経路３０１と被試験半導体デバイ
スＤＵＴの各ピンに対応付けされて設けられている。従
って、被試験半導体デバイスＤＵＴの品種によってピン
の配置（ピンの属性）がまちまちであることが一般的で
あるため、パターン発生器１００に用意した試験パター
ンデータの各ビットＤ０〜Ｄ２５５の中のどのビットの
データでも選択できるように構成し、例えば１番ピンＰ
０にアドレス信号を供給する状態でも、試験パターン信
号の中のある１ビットを供給する状態でも、更には書き
込み、読み出しの制御信号を印加する状態でも自由に設
定できる構成としている。このマルチプレクサＭＵＸ１
〜ＭＵＸ２５６の各設定状態は制御器２０１で設定され
る。

【０００８】図６は同一のパターン発生器１００を用い
てピン数ＮがＮ＝１２８ピン、被試験半導体デバイスの
数ＭがＭ＝２として２個の被試験半導体デバイスＤＵＴ
１とＤＵＴ２を試験する様子を示す。この場合にはパタ
ーン発生器１００にＮ＝１２８ビットＤ０〜Ｄ１２７の
試験パターンデータを用意し、Ｄ０〜Ｄ１２７の１２８
ビットの試験パターンデータをＭ・Ｎ個、つまり２×１
２８個のマルチプレクサＭＵＸ１〜ＭＵＸ２５６で選択
し、２個の被試験半導体デバイスＤＵＴ１とＤＵＴ２の
それぞれの互に対応するピンに同一ビットの試験パター
ン信号を印加する。

【０００９】図７は同一のパターン発生器１００を用い
て１６ピンの被試験半導体デバイスを試験する場合を示
す。この場合にはパターン発生器１００に１６ビットＤ
０〜Ｄ１６の試験パターンデータを用意し、この１６ビ
ットのパターンデータをＭ・Ｎ＝１６×１６＝２５６個
のマルチプレクサによって選択し、１６個の各被試験半
導体デバイスＤＵＴ１〜ＤＵＴ１６のそれぞれの対応す
るピンに同一の試験パターン信号を印加する。図８にマ
ルチプレクサの切替状態を制御する制御器２０１の構成
を示す。ここでは説明を簡素化するために４個のマルチ
プレクサＭＵＸ１〜ＭＵＸ４を用いて１個の被試験半導
体デバイス（ここでは４ピンの半導体デバイス）を試験
する場合と、２個の被試験半導体デバイス（ここでは２
ピンの半導体デバイス）を試験する場合と、４個の被試
験半導体デバイス（ここでは１ピンの半導体デバイス）
を試験する場合について説明する。

【００１０】パターン発生器１００には４ビットの試験
パターンデータＤ０〜Ｄ３が用意され、この４ビットの
試験パターンデータＤ０〜Ｄ３が全てのマルチプレクサ
ＭＵＸ１〜ＭＵＸ４に入力される。図８は４ピンの半導
体デバイスを試験する場合を示す。この場合には書き込
み指令信号Ｗ１、Ｗ２、Ｗ３、Ｗ４により各レジスタＲ
Ｇ１、ＲＧ２、ＲＧ３、ＲＧ４に制御データＷＤＡＴＡ
として送られて来る例えばＡ０、Ａ１、Ａ２、Ａ３を書
き込み、これらの制御データＡ０、Ａ１、Ａ２、Ａ３を
各マルチプレクサＭＵＸ１、ＭＵＸ２、ＭＵＸ３、ＭＵ
Ｘ４のそれぞれに印加する。

【００１１】制御データＡ０が与えられたマルチプレク
サＭＵＸ１はパターン発生器１００に用意されたパター
ンデータの例えばビットＤ０を選択し、このビットＤ０
のパターンデータを被試験半導体デバイスＤＵＴに印加
する。尚、ここでは試験パターン信号供給経路群３００
は省略して示している。制御データＡ１が印加されたマ
ルチプレクサＭＵＸ２はパターンデータのビットＤ１を
選択し、このビットＤ１のパターンデータを被試験半導
体デバイスＤＵＴに印加する。以下同様にしてマルチプ
レクサＭＵＸ３とＭＵＸ４にはそれぞれ制御データＡ２
とＡ３が与えられ、これら各マルチプレクサＭＵＸ３と
ＭＵＸ４はパターンデータのビットＤ２とＤ３のパター
ンデータを選択して被試験半導体デバイスＤＵＴに印加
する。

【００１２】図９に２個の半導体デバイスＤＵＴ１とＤ
ＵＴ２を試験する場合を示す。この場合には２個の同時
試験モードに設定するためにモード設定信号Ｃ２が
「１」論理に制御される。このモード設定信号Ｃ２によ
りゲートＧ２とＧ４が開の状態に制御される。この結
果、レジスタＲＧ１とＲＧ３には書き込み指令信号Ｗ１
により制御データＡ０が書き込まれる。また、レジスタ
ＲＧ２とＲＧ４には書き込み指令信号Ｗ２により制御信
号Ａ１が書き込まれる。従ってこの場合にはマルチプレ
クサＭＵＸ１とＭＵＸ３に制御データＡ０が印加され、
これらマルチプレクサＭＵＸ１とＭＵＸ３はパターンデ
ータのビットＤ０を選択し、ビットＤ０のパターンデー
タを被試験半導体デバイスＤＵＴ１とＤＵＴ２の各対応
するピンに印加する。また、マルチプレクサＭＵＸ２と
ＭＵＸ４は制御データＡ１によりパターンデータのビッ
トＤ１のパターンデータを選択し、このビットＤ１のパ
ターンデータを被試験半導体デバイスＤＵＴ１とＤＵＴ
２の対応するピンに印加する。図１０は４個の被試験半
導体デバイスＤＵＴ１〜ＤＵＴ４を試験する場合を示
す。この場合には４個同時試験モードに設定するために
モード設定信号Ｃ４を「１」論理に制御する。このモー
ド設定信号Ｃ４によりゲートＧ１、Ｇ３、Ｇ５が開の状
態に制御される。

【００１３】この結果、書き込み指令信号Ｗ１が印加さ
れると、この書き込み指令信号Ｗ１はレジスタＲＧ１、
ＲＧ２、ＲＧ３、ＲＧ４の全てに印加され、全てのレジ
スタＲＧ１〜ＲＧ４に同一の制御データ例えばＡ０を書
き込むことができる。これにより、各マルチプレクサＭ
ＵＸ１〜ＭＵＸ４は全てビットＤ０のパターンデータを
選択し、これらのパターンデータを４個の被試験半導体
デバイスＤＵＴ１〜ＤＵＴ４の各対応するピンに印加す
る。

【００１４】

【発明が解決しようとする課題】上述したように、従来
は複数の被試験半導体デバイスを試験する場合、各被試
験半導体デバイスの各対応するピンには同一の試験パタ
ーンが印加され、同一の試験条件で試験が行われる。従
って、各被試験半導体デバイス毎に異なる条件で試験を
行うことができない不都合がある。つまり、最近の傾向
として、ある試験の結果により試験パターンを変えて試
験を行うことがある。

【００１５】このような試験を同時に複数の被試験半導
体デバイスに対して行う状況では各被試験半導体デバイ
ス毎に異なる試験結果となる場合があり、次の試験では
被試験半導体デバイス毎に異なる試験パターンを印加し
て試験を行う必要があるため、複数の被試験半導体デバ
イスを同時に試験することができない。この様な場合、
１個ずつ被試験半導体デバイスを試験することになり試
験時間が長くなってしまう不都合が発生する。この不都
合を解消するためには、複数の被試験半導体デバイスを
試験している状況で、必要に応じて各被試験半導体デバ
イスに異なる条件の試験パターン信号を印加できればよ
い。

【００１６】また、不揮発性メモリの場合、製造過程又
は試験中の何れかにおいて、製品のモデル名、シリアル
番号等を記憶させる必要がある。この書き込みを行うデ
ータは各デバイス毎に固有のデータのため、１個ずつ書
き込みを行わなくてはならない。従ってこの書き込みに
時間が掛かる不都合が生じる。特に半導体デバイス試験
装置でこのデータの書き込みを実行しようとした場合に
は高価な試験装置をデータの書き込みのために長時間拘
束してしまうため、この点で試験に要するコストが高価
になる欠点が生じる。

【００１７】この発明の第１の目的は複数の被試験半導
体デバイスを試験する場合、必要に応じて各被試験半導
体デバイスに異なる条件の試験パターン信号を供給する
ことができる半導体デバイス試験装置を提供することに
ある。この発明の第２の目的は複数の半導体デバイスに
固有のデータを一度に書き込むことができる半導体デバ
イス試験装置を提供することにある。

【００１８】

【課題を解決するための手段】この発明の請求項１で
は、パターン発生器で発生するＮビットの試験パターン
データをＭ・Ｎ個のマルチプレクサで選択して取り出
し、Ｍ・Ｎ個のマルチプレクサで取り出したＭ・Ｎビッ
トのパターンデータを各被試験半導体メモリに印加し、
Ｍ個の半導体デバイスを試験する半導体デバイス試験装
置において、パターン発生器でＮビットのパターンデー
タの外に条件が異なるパターンデータを発生させ、条件
が異なるパターンデータを印可すべき被試験半導体デバ
イスにはその被試験半導体デバイスにパターンデータを
印可するマルチプレクサの設定条件を変更することによ
って条件が異なるパターンデータを印加する構成とした
半導体デバイス試験装置を提案する。

【００１９】この発明の請求項２では、請求項１記載の
半導体デバイス試験装置において、Ｍ・Ｎ個のマルチプ
レクサにはそれぞれに対応してレジスタが設けられ各レ
ジスタにパターン発生器で発生するパターンデータのど
のビットのパターンデータを選択するかを表す制御デー
タを記憶させると共に、被試験半導体デバイスに異なる
条件のパターンデータを与えるマルチプレクサの切替状
態を設定するレジスタには正規に書き込むべき制御デー
タを変換表に従って変換した変換制御データを書き込む
構成とした半導体デバイス試験装置を提案する。

【００２０】この発明の請求項３では、請求項１又は２
記載の半導体デバイス試験装置の何れかにおいて、条件
が異なるパターンデータは互に試験条件を異ならせるた
めのパターンデータである半導体デバイス試験装置を提
案する。この発明の請求項４では、請求項１又は２記載
の半導体デバイス試験装置の何れかにおいて、条件が異
なるパターンデータは被試験半導体デバイスの個々に書
き込むべき固有のデータである半導体デバイス試験装置
を提案する。作用この発明による半導体デバイス試験装置によれば、複数
の被試験半導体デバイスを試験している状態において、
或る被試験半導体半導体デバイスに対して他の被試験半
導体デバイスとは異なる条件の試験を行わせることがで
きる。また、複数の被試験半導体デバイスを試験した結
果、例えば良否の判定結果、或いは各被試験半導体デバ
イスに割当てられた形式番号、シリアルＮＯ、等の固有
のデータをパターン発生器の各ビットに用意しておくこ
とにより、各被試験半導体デバイスにこれらの固有のデ
ータを書き込むことができる。

【００２１】従って、この発明によれば、例えば不揮発
性メモリを試験する場合は不良が発生した被試験半導体
デバイスに対しては他の被試験半導体デバイスとは異な
る条件の試験を行わせ、他の被試験半導体デバイスには
従来通りの試験を続けさせることができる。従って、全
体の試験時間を短くすることができる。更に試験終了す
る毎に自動的に各被試験半導体デバイスに固有データを
書き込む構成とした場合には、人手を掛けることなく、
各被試験半導体メモリに各固有のデータを同時に書き込
むことができる。これにより書き込みを短時間に済ませ
ることができるため、高価な試験装置の使用時間を短縮
することができるからコストの低減を期待することがで
きる利点が得られる。

【００２２】

【発明の実施の形態】図１にこの発明による半導体デバ
イス試験装置の要部の構成を示す。図１において、図８
乃至図１０の各部と対応する部分には同一符号を付して
示す。図１に示す例ではレジスタＲＧ１を除くほかのレ
ジスタＲＧ２、ＲＧ３、ＲＧ４の各制御データ供給経路
にデータコンバータＤＣＯＮＶ２〜ＤＣＯＮＶ４を挿入
し、これらデータコンバータＤＣＯＮＶ２〜ＤＣＯＮＶ
４によってレジスタＲＧ１を除く他のレジスタＲＧ２〜
ＲＧ４のそれぞれに記憶保持させる制御データを予め設
定した変換表に従って変換して記憶させる構成としたも
のである。

【００２３】図１に示す構成により２個の被試験半導体
デバイスＤＵＴ１とＤＵＴ２を同時に試験する場合には
モード設定信号Ｃ２とイネーブル信号ＥＮＡＢＬＥが
「１」論理に制御される。モード設定信号Ｃ２が「１」
論理に制御されることによりデータコンバータＤＣＯＮ
Ｖ３と、ＤＣＯＮＶ４に「１」論理のモード設定信号Ｃ
２が供給される。このモード設定信号Ｃ２とイネーブル
信号ＥＮＡＢＬＥによりデータコンバータＤＣＯＮＶ３
とＤＣＯＮＶ４がイネーブル状態となり、図２に示す変
換表が有効となる。

【００２４】図２に示す変換表によればレジスタＲＧ１
とＲＧ２には制御データＡ０〜Ａ７の８ビットの制御デ
ータの中の２ビットが設定される。これに対し、レジス
タＲＧ３とＲＧ４には制御データＡ０〜Ａ７をＡ８〜Ａ
１５に変換した変換制御データの中の２ビットが設定さ
れる。このためにパターン発生器１００にはＤ０〜Ｄ７
の８ビットのパターンデータの他に、Ｄ８〜Ｄ１５の８
ビットのパターンデータを用意し、これら８ビットＤ８
〜Ｄ１５のパターンデータの中の２ビットのパターンデ
ータを被試験半導体デバイスＤＵＴ２に印加し、２個の
被試験半導体デバイスＤＵＴ１とＤＵＴ２に異なるパタ
ーンデータを印加する場合を示す。

【００２５】２個同時試験では図９で説明したように、
レジスタＲＧ１、ＲＧ２には制御データの例えばＡ０
と、Ａ５が書き込まれ、マルチプレクサＭＵＸ１とＭＵ
Ｘ２はパターン発生器１００に用意したパターンデータ
のビットＤ０とＤ５を選択して被試験半導体デバイスＤ
ＵＴ１に印加する。これに対し、レジスタＲＧ３とＲＧ
４にはその前段にデータコンバータＤＣＯＮＶ３とＤＣ
ＯＮＶ４が配置され、これらデータコンバータＤＣＯＮ
Ｖ３とＤＣＯＮＶ４により制御データＡ０とＡ５を図２
に示す変換表に従ってＡ０をＡ８に、またＡ５をＡ１３
に変換してレジスタＲＧ３とＲＧ４に記憶するから、こ
れらレジスタＲＧ３とＲＧ４により制御されるマルチプ
レクサＭＵＸ３とＭＵＸ４はパターン発生器１００に用
意したビットＤ８〜Ｄ１５のパターンデータの中のビッ
トＤ８とＤ１３を選択して被試験半導体デバイスＤＵＴ
２に印加する。

【００２６】従って、この例では被試験半導体デバイス
ＤＵＴ１にはパターンデータのビットＤ０とＤ５のデー
タを印加することができ、また、被試験半導体デバイス
ＤＵＴ２にはパターンデータのビットＤ８とＤ１３のデ
ータを印加することができる。従って被試験半導体デバ
イスＤＵＴ１とＤＵＴ２には異なる試験パターンを印加
することができ、条件が異なる試験を同時に実行するこ
とができる。また、パターンデータのビットＤ０とＤ５
及びビットＤ８とＤ１３のデータを各被試験半導体デバ
イスＤＵＴ１とＤＵＴ２の各固有のデータとしてパター
ン発生器１００に用意することにより、各固有のデータ
を別々に用意することにより、これら個々のデータを被
試験半導体デバイスＤＵＴとＤＵＴ２に同時に書き込む
ことができる。

【００２７】図３は４個の被試験半導体デバイスＤＵＴ
１〜ＤＵＴ４にそれぞれ異なるパターンデータを印加す
る場合の実施例を示す。この場合にはモード設定信号Ｃ
４を「１」論理に設定する。このモード設定信号Ｃ４と
イネーブル信号ＥＮＡＢＬＥの印加によりデータコンバ
ータＤＣＯＮＶ２〜ＤＣＯＮＶ４がイネーブル状態とな
り、図４に示す変換表が有効となる。図４に示す変換表
によればレジスタＲＧ１には制御データＡ０〜Ａ３の中
の何れかの１ビットの制御データが設定される。これに
対し、データコンバータＤＣＯＮＶ２では制御データＡ
０〜Ａ３をＡ４〜Ａ７に変換し、この中の１ビットを選
択してレジスタＲＧ２に記憶させる。データコンバータ
ＤＣＯＮＶ３では制御データＡ０〜Ａ３をＡ８〜Ａ１１
に変換し、この中の１ビットを選択してレジスタＲＧ３
に記憶させる。データコンバータＤＣＯＮＶ４では制御
データＡ０〜Ａ３をＡ１２〜Ａ１５に変換し、その中の
１ビットを選択してレジスタＲＧ４に記憶させる。

【００２８】レジスタＲＧ１に制御データの例えばＡ０
を記憶したとすると、データコンバータＤＣＯＮＶ２
と、ＤＣＯＮＶ３及びＤＣＯＮＶ４にはそれぞれに制御
データＡ０が入力される。この制御データＡ０はこれら
データコンバータＤＣＯＮＶ２〜ＤＣＯＮＶ４のそれぞ
れで制御データＡ４、Ａ８、Ａ１２に変換され、これら
の各制御データＡ０、Ａ４、Ａ８、Ａ１２が各マルチプ
レクサＭＵＸ１と、ＭＵＸ２と、ＭＵＸ４に印加され
る。従って、マルチプレクサＭＵＸ１はパターン発生器
１００に設けたパターンデータのＤ０のビットを選択し
て被試験半導体デバイスＤＵＴ１に印加する。

【００２９】またマルチプレクサＭＵＸ２ではパターン
発生器１００に設けたパターンデータのＤ４のビットを
選択して被試験半導体デバイスＤＵＴ２に印加する。マ
ルチプレクサＭＵＸ３ではレジスタＲＧ３に制御データ
Ａ８が記憶されるからパターン発生器１００のパターン
データの中のビットＤ８を選択し、被試験半導体デバイ
スＤＵＴ３に印加する。マルチプレクサＭＵＸ４ではレ
ジスタＲＥＧ３に制御データＡ１２が記憶されるから、
マルチプレクサＭＵＸ４ではこの制御データＡ１２によ
りパターン発生器１００によりパターン発生器１００に
用意したパターンデータの中のビットＤ１２を選択して
出力し、被試験半導体デバイスＤＵＴ４にビットＤ１２
で定められる試験パターン信号を供給する。

【００３０】

【発明の効果】以上説明したように、この発明によれば
複数の被試験デバイスに異なるパターンデータを印加す
ることができるから、同時に複数の半導体デバイスを異
なる条件で試験することができる。また、試験の結果に
従って各被試験半導体デバイスの各形式、シリアル番
号、等の個別データを同時に書き込むこともできる。こ
の結果、短時間に多量の被試験半導体デバイスに各個の
データを書き込むことができるから、高価な試験装置を
条件の異なる試験を被試験半導体デバイス毎に行うた
め、或いは異なるデータの書き込みのために長時間拘束
することがなく、この点でコストの低減が期待できる利
点が得られる。

【図面の簡単な説明】

【図１】この発明の一実施例を説明するためのブロック
図。

【図２】図１に示した実施例に用いる変換表の一例を説
明するための図。

【図３】この発明の他の実施例を説明するためのブロッ
ク図。

【図４】図３に示した実施例に用いる変換表の一例を説
明するための図。

【図５】従来の技術の概要を説明するためのブロック
図。

【図６】従来の技術の概要の他の例を説明するためのブ
ロック図。

【図７】従来の技術の概要の更に他の例を説明するため
のブロック図。

【図８】図５に示した従来の技術を具体的に説明するた
めのブロック図。

【図９】図６に示した従来の技術を具体的に説明するた
めのブロック図。

【図１０】図７に示した従来の技術を具体的に説明する
ためのブロック図。

【符号の説明】

１００パターン発生器Ｄ０〜Ｄ１５パターンデータのビット番号ＭＵＸ１〜ＭＵＸ４マルチプレクサＤＵＴ１〜ＤＵＴ４被試験半導体デバイスＲＧ１〜ＲＧ４レジスタＤＣＯＮＶ２〜ＤＣＯＮＶ４データコンバータ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１３年８月１日（２００１．８．１）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００２０

【補正方法】変更

【補正内容】

【００２０】この発明の請求項３では、請求項１又は２
記載の半導体デバイス試験装置の何れかにおいて、条件
が異なるパターンデータは互に試験条件を異ならせるた
めのパターンデータである半導体デバイス試験装置を提
案する。この発明の請求項４では、請求項１又は２記載
の半導体デバイス試験装置の何れかにおいて、条件が異
なるパターンデータは被試験半導体デバイスの個々に書
き込むべき固有のデータである半導体デバイス試験装置
を提案する。作用この発明による半導体デバイス試験装置によれば、複数
の被試験半導体デバイスを試験している状態において、
或る被試験半導体デバイスに対して他の被試験半導体デ
バイスとは異なる条件の試験を行わせることができる。
また、複数の被試験半導体デバイスを試験した結果、例
えば良否の判定結果、或いは各被試験半導体デバイスに
割当てられた形式番号、シリアルＮＯ、等の固有のデー
タをパターン発生器の各ビットに用意しておくことによ
り、各被試験半導体デバイスにこれらの固有のデータを
書き込むことができる。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００２４

【補正方法】変更

【補正内容】

【００２４】図２に示す変換表によればレジスタＲＧ１
とＲＧ２には制御データＡ０〜Ａ７の中の何れかの制御
データが設定される。これに対し、レジスタＲＧ３とＲ
Ｇ４には制御データＡ０〜Ａ７をＡ８〜Ａ１５に変換し
た変換制御データが設定される。このためにパターン発
生器１００にはＤ０〜Ｄ７の８ビットのパターンデータ
の他に、Ｄ８〜Ｄ１５の８ビットのパターンデータを用
意し、これら８ビットＤ８〜Ｄ１５のパターンデータの
中の２ビットのパターンデータを被試験半導体デバイス
ＤＵＴ２に印加し、２個の被試験半導体デバイスＤＵＴ
１とＤＵＴ２に異なるパターンデータを印加する場合を
示す。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００２５

【補正方法】変更

【補正内容】

【００２５】２個同時試験では図９で説明したように、
レジスタＲＧ１、ＲＧ２には制御データの例えばＡ０
と、Ａ１が書き込まれ、マルチプレクサＭＵＸ１とＭＵ
Ｘ２はパターン発生器１００に用意したパターンデータ
のビットＤ０とＤ１を選択して被試験半導体デバイスＤ
ＵＴ１に印加する。これに対し、レジスタＲＧ３とＲＧ
４にはその前段にデータコンバータＤＣＯＮＶ３とＤＣ
ＯＮＶ４が配置され、これらデータコンバータＤＣＯＮ
Ｖ３とＤＣＯＮＶ４により制御データＡ０とＡ１を図２
に示す変換表に従ってＡ０をＡ８に、またＡ１をＡ９に
変換してレジスタＲＧ３とＲＧ４に記憶するから、これ
らレジスタＲＧ３とＲＧ４により制御されるマルチプレ
クサＭＵＸ３とＭＵＸ４はパターン発生器１００に用意
したビットＤ８〜Ｄ１５のパターンデータの中のビット
Ｄ８とＤ９を選択して被試験半導体デバイスＤＵＴ２に
印加する。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】従って、この例では被試験半導体デバイス
ＤＵＴ１にはパターンデータのビットＤ０とＤ１のデー
タを印加することができ、また、被試験半導体デバイス
ＤＵＴ２にはパターンデータのビットＤ８とＤ９のデー
タを印加することができる。従って被試験半導体デバイ
スＤＵＴ１とＤＵＴ２には異なる試験パターンを印加す
ることができ、条件が異なる試験を同時に実行すること
ができる。また、パターンデータのビットＤ０とＤ１及
びビットＤ８とＤ９のデータを各被試験半導体デバイス
ＤＵＴ１とＤＵＴ２の各固有のデータとしてパターン発
生器１００に用意することにより、これら個々のデータ
を被試験半導体デバイスＤＵＴ１とＤＵＴ２に同時に書
き込むことができる。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正内容】

【００２７】図３は４個の被試験半導体デバイスＤＵＴ
１〜ＤＵＴ４にそれぞれ異なるパターンデータを印加す
る場合の実施例を示す。この場合にはモード設定信号Ｃ
４を「１」論理に設定する。このモード設定信号Ｃ４と
イネーブル信号ＥＮＡＢＬＥの印加によりデータコンバ
ータＤＣＯＮＶ２〜ＤＣＯＮＶ４がイネーブル状態とな
り、図４に示す変換表が有効となる。図４に示す変換表
によればレジスタＲＧ１には制御データＡ０〜Ａ３の中
の何れかの制御データが設定される。これに対し、デー
タコンバータＤＣＯＮＶ２では制御データＡ０〜Ａ３を
Ａ４〜Ａ７に変換し、ＲＧ２に記憶させる。データコン
バータＤＣＯＮＶ３では制御データＡ０〜Ａ３をＡ８〜
Ａ１１に変換し、レジスタＲＧ３に記憶させる。データ
コンバータＤＣＯＮＶ４では制御データＡ０〜Ａ３をＡ
１２〜Ａ１５に変換し、レジスタＲＧ４に記憶させる。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００２８

【補正方法】変更

【補正内容】

【００２８】レジスタＲＧ１に制御データの例えばＡ０
を記憶したとすると、データコンバータＤＣＯＮＶ２
と、ＤＣＯＮＶ３及びＤＣＯＮＶ４にはそれぞれに制御
データＡ０が入力される。この制御データＡ０はこれら
データコンバータＤＣＯＮＶ２〜ＤＣＯＮＶ４のそれぞ
れで制御データＡ４、Ａ８、Ａ１２に変換され、これら
の各制御データＡ０、Ａ４、Ａ８、Ａ１２が各マルチプ
レクサＭＵＸ１と、ＭＵＸ２と、ＭＵＸ３と、ＭＵＸ４
に印加される。従って、マルチプレクサＭＵＸ１はパタ
ーン発生器１００に設けたパターンデータのＤ０のビッ
トを選択して被試験半導体デバイスＤＵＴ１に印加す
る。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００２９

【補正方法】変更

【補正内容】

【００２９】またマルチプレクサＭＵＸ２ではパターン
発生器１００に設けたパターンデータのＤ４のビットを
選択して被試験半導体デバイスＤＵＴ２に印加する。マ
ルチプレクサＭＵＸ３ではレジスタＲＧ３に制御データ
Ａ８が記憶されるからパターン発生器１００のパターン
データの中のビットＤ８を選択し、被試験半導体デバイ
スＤＵＴ３に印加する。マルチプレクサＭＵＸ４ではレ
ジスタＲＧ４に制御データＡ１２が記憶されるから、マ
ルチプレクサＭＵＸ４ではこの制御データＡ１２により
パターン発生器１００に用意したパターンデータの中の
ビットＤ１２を選択して出力し、被試験半導体デバイス
ＤＵＴ４にビットＤ１２で定められる試験パターン信号
を供給する。

【手続補正８】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】

【手続補正９】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

【手続補正１０】

【補正対象書類名】図面

【補正対象項目名】図８

【補正方法】変更

【補正内容】

【図８】

【手続補正１１】

【補正対象書類名】図面

【補正対象項目名】図９

【補正方法】変更

【補正内容】

【図９】

【手続補正１２】

【補正対象書類名】図面

【補正対象項目名】図１０

【補正方法】変更

【補正内容】

【図１０】

Claims

【特許請求の範囲】

【請求項１】パターン発生器で発生するＮビットの試
験パターンデータを被試験半導体デバイスの数をＭとし
た場合、Ｍ・Ｎ個のマルチプレクサで選択して取り出
し、これらＭ・Ｎ個のマルチプレクサで取り出したＭ・
Ｎビットのパターンデータをピン数がＮである各被試験
半導体デバイスに印加し、Ｍ個の半導体デバイスを試験
する半導体デバイス試験装置において、上記パターン発生器でＮビットのパターンデータの外に
条件が異なるパターンデータを発生させ、条件が異なる
パターンデータを印可すべき被試験半導体デバイスには
その被試験半導体デバイスにパターンデータを印可する
マルチプレクサの設定条件を変更することによって上記
条件が異なるパターンデータを印加する構成とした半導
体デバイス試験装置。
【請求項２】請求項１記載の半導体デバイス試験装置
において、上記Ｎ・Ｍ個のマルチプレクサにはそれぞれ
に対応してレジスタが設けられ各レジスタに上記パター
ン発生器で発生するパターンデータのどのビットのパタ
ーンデータを選択するかを表す制御データを記憶させる
と共に、被試験半導体デバイスに異なる条件のパターン
データを与えるマルチプレクサの切替状態を設定するレ
ジスタには、正規に書き込むべき制御データを変換表に
従って変換した変換制御データを書き込む構成としたこ
とを特徴とする半導体デバイス試験装置。
【請求項３】請求項１又は２記載の半導体デバイス試
験装置の何れかにおいて、上記条件が異なるパターンデ
ータは互に試験条件を異ならせるためのパターンデータ
であることを特徴とする半導体デバイス試験装置。
【請求項４】請求項１又は２記載の半導体デバイス試
験装置の何れかにおいて、上記条件が異なるパターンデ
ータは被試験半導体デバイスの個々に書き込むべき固有
のデータであることを特徴とする半導体デバイス試験装
置。