JP2002524877A - 高電圧シールド - Google Patents

高電圧シールド

Info

Publication number
JP2002524877A
JP2002524877A JP2000569447A JP2000569447A JP2002524877A JP 2002524877 A JP2002524877 A JP 2002524877A JP 2000569447 A JP2000569447 A JP 2000569447A JP 2000569447 A JP2000569447 A JP 2000569447A JP 2002524877 A JP2002524877 A JP 2002524877A
Authority
JP
Japan
Prior art keywords
integrated circuit
protection ring
semiconductor
ring
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000569447A
Other languages
English (en)
Other versions
JP4695261B2 (ja
Inventor
マイルズ、デビッド
ゴールドマン、リチャード
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン（パブル） filed Critical テレフオンアクチーボラゲツト エル エム エリクソン（パブル）
Publication of JP2002524877A publication Critical patent/JP2002524877A/ja
Application granted granted Critical
Publication of JP4695261B2 publication Critical patent/JP4695261B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cable Accessories (AREA)
  • Electron Sources, Ion Sources (AREA)
  • Insulated Conductors (AREA)

Abstract

(57)【要約】 集積回路は第１領域（１４）（例えば高電圧領域）を第２領域（１５）（例えば定電圧）からシールドするための保護リングを有する。この保護リングは導電性保護リング（６）、（例えば金属）を含み、これは集積回路（１）内のパシベーション層（１３）を通して部分的に露出されている。半導体保護リング（８）、（例えばシリコン）は半導体の第１および第２領域から、各々１つが半導体保護リング（８）の両側に配置されている少なくとも２本の溝リング（１６）で絶縁されている。複数の導電性部材（金属接続プレート（１８）及び経路（１９）を含む）が導電性保護リング（６）と半導体保護リング（８）とを間隔を置いて接続する。導電性保護リング（６）、半導体保護リング（８）および導電性部材は全て接地電位に接続されている。高エネルギー粒子が第１領域から第２領域へ向かって移動する場合、それらは露出された金属に引きつけられ、そしてそれらは接地電位へ導通される。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は集積回路に係わり、更に詳細には集積回路の繊細な部分を、この繊細
な部分に損傷を与える可能性のあるこの集積回路の他の部分から保護するための
保護リング有する回路に関する。更に詳細には、本発明は繊細な低電圧領域を同
一集積回路の高電圧領域から保護するための高電圧（ＨＶ）保護リングに関する
。
【０００２】 （背景技術） 集積回路が高電圧で動作している際に、これらは集積回路の表面を移動する高
エネルギー粒子を誘導する可能性がある。これらの粒子はある種の回路、特に同
一集積回路上の低電圧ＣＭＯＳ回路に悪影響を与える可能性がある。
【０００３】 繊細な回路を遮蔽する従来の方法は、金属またはシリコン保護リングを繊細な
部分の周囲に設置する事である。しかしながら、この方法は高エネルギー粒子が
シリコンの表面を超えて移動することを常に防止するわけではなく、それは保護
リングが絶縁パシベーションの最上位層の下に存在するからである。
【０００４】 本発明の目的は高エネルギー粒子を遮蔽するための改善された方法を提供する
ことであり、これによりこれらの粒子が繊細な回路に外乱を与えること防止する
ことである。
【０００５】 （発明の概要） 本発明によれば、集積回路の第１領域をこの集積回路の第２領域から遮蔽する
ための保護リングを提供することであり、該集積回路は少なくとも１つの酸化絶
縁層、半導体層およびパシベーション層を有し、此処で保護リングは：集積回路
のパシベーション層を通して部分的に露出している導電性保護リングと；半導体
保護リングの各々の側に配置されている少なくとも２本の溝リングによって半導
体層内の残りの半導体から絶縁されている半導体保護リングと；導電性保護リン
グと半導体保護リングとを、間隔を置いて電気的に接続するための複数の導電性
部材で、導電性保護リング、半導体保護リング及び導電性部材は全て接地源に接
続されている、前記複数の導電性部材、とを含む。
【０００６】 本発明の更に別の特徴によれば、集積回路の第１領域をこの集積回路の第２領
域から遮蔽するための保護リングを有する集積回路を提供することであり、該集
積回路は少なくとも１つの酸化絶縁層、半導体層およびパシベーション層を有し
、此処で保護リングは：集積回路のパシベーション層を通して部分的に露出して
いる導電性保護リングと；半導体保護リングの各々の側に配置されている少なく
とも２本の溝リングによって半導体層内の残りの半導体から絶縁されている半導
体保護リングと；導電性保護リングと半導体保護リングとを、間隔を置いて電気
的に接続するための複数の導電性部材で、導電性保護リング、半導体保護リング
及び導電性部材は全て接地源に接続されている、前記複数の導電性部材、とを含
む。
【０００７】 本発明の更に別の特徴によれば、集積回路の第１領域をその集積回路の第２領
域から保護するための方法が提供されており、此処で集積回路は少なくとも１つ
の酸化絶縁層、半導体層およびパシベーション層を有し、この方法は保護リング
を集積回路の第１領域の周囲に具備しするステップを含み、此処で保護リングは
：集積回路の第１領域内の半導体層を集積回路の第２領域内の残りの半導体から
絶縁するための半導体保護リングと；第２領域から放射される全ての有害な影響
を引きつけて、それらを接地電位へ流すための導電性保護リングとを含む。
【０００８】 （図面の簡単な説明） 本発明を更に良く理解し、それらがどの様にして効果的に実施されるかを更に
明らかに示すために、例として添付図に基づいて参照が行われる。
【０００９】 （本発明の好適な実施例の詳細な説明） 図１は集積回路１を示し、繊細な低電圧領域２および高電圧領域３を有する。
繊細な低電圧領域２は高電圧領域３から保護リング４で遮断されており、これは
低電圧領域２を囲んでいる。
【００１０】 好適に、保護リング４はまた低電圧領域２内に配置されている全ての接続パッ
ド５（これらは集積回路をプリント回路基板にボンディングするために使用され
るパッドである）も囲っている。
【００１１】 図２は本発明の好適な実施例に基づく高電圧保護リングの一部の更に詳細な図
を示す。保護リングは金属保護リング６、その一部は集積回路１上のパシベーシ
ョン層内の開口７を通して露出されている。金属保護リング６の下側に、絶縁シ
リコンのリングが具備されていてシリコン保護リング８を形成している。このシ
リコン保護リングは残りのシリコン（すなわち高および低電圧シリコン）から、
２本の溝リング、９ａおよび９ｂで絶縁されており、これらは好適にシリコン保
護リング８が金属保護リング６よりも幅が広くなるように配置されている。金属
保護リング６およびシリコン保護リング８は間隔を置いて離されている複数の導
電性部材１０（それらの１つのみが図示されている）で電気的に接続されている
。導電性部材１０はまた低インピーダンス電圧源、または接地電位にも接続され
ており、これはまた金属保護リング６およびシリコン保護リング８もまた低イン
ピーダンス電圧源または接地電位に接続されていることを意味する。この接続は
金属接続（図示せず）を介してボンドパッド（これも図示せず）になされており
、これによってこのパッドはプリント回路基板上の接地電位または低インピーダ
ンス電圧源に接続されている。
【００１２】 集積回路１の周辺に沿って更に、溝１１（絶縁体上シリコンＩＣｓ上に共通に
見られる）および罫書き金属１２が配置されている。これらの機能はしかしなが
ら本発明にとっては本質的なものではない。
【００１３】 図３は保護リングの長さ方向に垂直に切られた断面図であり、本発明の好適な
実施例に基づくその構造の更に詳細を示す。先に説明したように、これは金属保
護リング６を含み、これは集積回路１の表面にそのパシベーション層１３内のギ
ャップを通して露出されている。金属保護リング６の下側にはシリコン保護リン
グ８が存在する。これはシリコンの高電圧および定電圧領域１４および１５それ
ぞれから、酸化シリコン溝１６によって絶縁されている。各々の酸化シリコン溝
１６は下側層２１（通常シリコンガラスで作られ表面を平らにし金属の異なる層
を絶縁するために使用される）から下側の酸化絶縁層１７に延びている。言葉を
変えると、溝はエピタキシャル層の上部またはシリコンから下方の酸化絶縁層１
７へ延び、その下側に集積回路１の基板２０が存在する。絶縁されたシリコンの
この領域はシリコン保護リング８を形成する。
【００１４】 金属保護リング６およびシリコン保護リング８は間隔を置いて電気的に接続さ
れている。各々の接続は金属接続プレート１８を含み、これはシリコン保護リン
グ８と接触している。金属接続プレート１８は金属保護リング６に経路１９を経
由して接続されている。この保護リングは複数のこれらの接続部を含み、これら
の接続部はそれぞれ金属接続プレート１８およびバイアス１９で作られ、好適に
約１００μｍの間隔を置いて金属およびシリコン保護リング、６および８の長さ
方向に沿って配置されている。金属保護リング６およびシリコン保護リング８は
また低インピーダンス電圧源または接地電位に接続されている。
【００１５】 集積回路１の１つの領域３の中に高電圧が存在すると、高エネルギー粒子を素
子表面を横切って移動させる場合がある。保護リングが存在すると言うことは、
これらの粒子が集積回路の低電圧領域に向かって移動する場合に、それらがパシ
ベーション層１３を通って露出されている金属の領域に出会うことを意味する。
それらはこれに引きつけられ、それらの電荷は接地電位に流される。この様にし
てそれらは、破壊の問題を引き起こしたりまたはＭＯＳ素子の性能に影響を与え
る可能性のある低電圧領域内に移動することを妨げられる。この絶縁されたシリ
コン保護リング８はまた高および低電圧領域を絶縁する助けともなる。
【００１６】 図４はシールドの平面図であり、シリコン保護リングの更に詳細と好適な寸法
を示す。金属保護リング６は好適に約８μｍであり、ほぼ３μｍがパシベーショ
ン層１３を通して露出されている。酸化溝１６はシリコン保護リングが好適に金
属保護リング６よりも約４μｍ幅広くなるように配置されている。
【００１７】 ＥＰＩ接点２２（好適に約１．２μｍ掛ける約１．２μｍ）はシリコン保護リ
ング８（エピタキシャル層）と金属接続プレート１８（好適に約３．６μｍ掛け
る約７．２μｍ）との間の接続である。経路１９（好適に約１．６μｍ掛ける約
１．６μｍ）は金属接続プレート１８と金属保護リング６の間の接続である。金
属接続プレート１８の下側にはソース・ドレイン（ＳＤ）ｎ＋拡散領域２４（好
適に約２．８μｍ掛ける約２．８μｍ）が存在し、これはシリコン保護リング８
（エピタキシャル層）となされる低インピーダンス接続を可能とし、これは軽く
ドーピング（ｎ−）されているだけである。纏めると、シリコン保護リング８は
金属接続プレート１８にＥＰＩ接点２２で接続されている。金属接続プレート１
８は続いて金属保護リング６に経路１９で接続されている。金属保護リング６は
金属接続（図示せず）によりボンドパッド（これも図示せず）に接続され、これ
は低インピーダンス電圧源または接地電位に接続されている。
【００１８】 図示された好適な実施例は「リング」形状のシールドを使用するように描かれ
ているが、これは集積回路の繊細な領域を囲む、その他の任意の形状を等しく含
むことが出来る。
【００１９】 記述されたシールドの構造は溝絶縁ＳＯＩ（絶縁体上シリコン）処理工程を必
要とする。
【００２０】 最後に、保護リングを「シリコン」および「金属」保護リングから形成される
ように説明してきたが、これらはその他の等価な代替物、例えばシリコン保護リ
ングに対しては代わりの半導体物質、また金属保護リングに対しては多結晶シリ
コンの様な代わりの導体と置き換えることが出来る。
【図面の簡単な説明】
【図１】 図１は本発明の好適な実施例に基づく集積回路を示す。
【図２】 図２は本発明の好適な実施例に基づく保護リングの更に詳細な図を示す。
【図３】 図３は本発明の好適な実施例に基づく保護リングの断面図を示す。
【図４】 図４は本発明の好適な実施例に基づく保護リングを図示する平面図を示す。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１０月２日（２０００．１０．２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項１】 集積回路の第１領域をその集積回路の第２領域から守るため
の保護リングを有する集積回路であって、該集積回路は少なくとも１つの酸化絶
縁層、半導体層およびパシベーション層を有し、ここで前記保護リングが： 集積回路内のパシベーション層を通して部分的に露出されている導電性保護リ
ングと； 半導体層内の残りの半導体から、半導体保護リングの各々の側に配置されてい
る少なくとも２本の溝リングで絶縁されている前記半導体保護リングと； 導電性保護リングと半導体保護リングとを間隔を置いて電気的に接続するため
の複数の導電性部材で、導電性保護リング、半導体保護リングおよび導電性部材
が全て接地電位に接続されている前記導電性部材とを含む、前記集積回路。
【請求項２】 請求項１記載の集積回路において、集積回路の第１領域が低
電圧回路を含み、第２領域が高電圧回路を含む、前記集積回路。
【請求項３】 請求項１または２記載の集積回路において、導電性保護リン
グが約８μｍ幅であり、約３μｍがパシベーション層を通して露出されている、
前記集積回路。
【請求項４】 請求項１から３のいずれかに記載の集積回路において、半導
体保護リングが約１２μｍ幅である、前記集積回路。
【請求項５】 請求項１から４のいずれかに記載の集積回路において、半導
体保護リングを絶縁している溝が約１μｍ幅である、前記集積回路。
【請求項６】 請求項１から５のいずれかに記載の集積回路において、導電
性部材が約１００μｍ間隔で離されている、前記集積回路。
【請求項７】 請求項１から６のいずれかに記載の集積回路において、半導
体がシリコンである、前記集積回路。
【請求項８】 請求項１から７のいずれかに記載の集積回路において、導電
性保護リングが金属製である、前記集積回路。
【請求項９】 集積回路の第１領域をその集積回路の第２領域から守る方法
であって、該集積回路は少なくとも１つの酸化絶縁層、半導体層およびパシベー
ション層を有し、前記方法が保護リングを集積回路の第１領域の回りに具備する
ステップを含み、ここで前記保護リングが： 集積回路の第１領域内の半導体層を集積回路の第２領域内の残りの半導体から
絶縁するための半導体保護リングと； 第２領域から発せられる全ての有害な効果を引きつけ、それらを接地電位へ導
通するための導電性保護リングとを含む、前記方法。
【請求項１０】 請求項９記載の方法において、集積回路の第１領域が低電
圧回路を含み、第２領域が高電圧回路を含む、前記方法。
【請求項１１】 請求項９または１０記載の方法において、導電性保護リン
グが約８μｍ幅であり、約３μｍがパシベーション層を通して露出されている、
前記方法。
【請求項１２】 請求項９から１１のいずれかに記載の方法において、半導
体保護リングが約１２μｍ幅である、前記方法。
【請求項１３】 請求項９から１２のいずれかに記載の方法において、半導
体保護リングを絶縁している溝が約１μｍ幅である、前記方法。
【請求項１４】 請求項９から１３のいずれかに記載の方法において、導電
性部材が約１００μｍ間隔で離されている、前記方法。
【請求項１５】 請求項９から１４のいずれかに記載の方法において、半導
体がシリコンである、前記方法。
【請求項１６】 請求項９から１５のいずれかに記載の方法において、導電
性保護リングが金属製である、前記方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】 （発明の概要） 本発明によれば、集積回路の第１領域をこの集積回路の第２領域から守るため
の保護リングを有する集積回路を提供することであり、該集積回路は少なくとも
１つの酸化絶縁層、半導体層およびパシベーション層を有し、此処で保護リング
は：集積回路のパシベーション層を通して部分的に露出している導電性保護リン
グと；半導体保護リングの各々の側に配置されている少なくとも２本の溝リング
によって半導体層内の残りの半導体から絶縁されている半導体保護リングと；導
電性保護リングと半導体保護リングとを、間隔を置いて電気的に接続するための
複数の導電性部材で、導電性保護リング、半導体保護リング及び導電性部材は全
て接地源に接続されている、前記複数の導電性部材、とを含む。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】削除
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】 本発明の別の特徴によれば、集積回路の第１領域をその集積回路の第２領域か
ら保護するための方法が提供されており、此処で集積回路は少なくとも１つの酸
化絶縁層、半導体層およびパシベーション層を有し、この方法は保護リングを集
積回路の第１領域の周囲に具備しするステップを含み、此処で保護リングは：集
積回路の第１領域内の半導体層を集積回路の第２領域内の残りの半導体から絶縁
するための半導体保護リングと；第２領域から放射される全ての有害な影響を引
きつけて、それらを接地電位へ流すための導電性保護リングとを含む。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ， ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，Ｇ Ｅ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ， ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，Ｍ Ｎ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ， ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，Ｚ Ｗ Ｆターム(参考） 5F033 HH03 HH04 RR04 VV00 VV03 XX23 XX31 5F038 AV06 BH09 BH10 BH15 EZ06 EZ20

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 集積回路の第１領域をその集積回路の第２領域からシールド
    するための保護リングであって、該集積回路は少なくとも１つの酸化絶縁層、半
    導体層およびパシベーション層を有し、ここで前記保護リングが： 集積回路内のパシベーション層を通して部分的に露出されている導電性保護リ
    ングと； 半導体層内の残りの半導体から、半導体保護リングの各々の側に配置されてい
    る少なくとも２本の溝リングで絶縁されている前記半導体保護リングと； 導電性保護リングと半導体保護リングとを間隔を置いて電気的に接続するため
    の複数の導電性部材で、導電性保護リング、半導体保護リングおよび導電性部材
    が全て接地電位に接続されている前記導電性部材とを含む、前記保護リング。
  2. 【請求項２】 請求項１記載の保護リングにおいて、集積回路の第１領域が
    低電圧回路を含み、第２領域が高電圧回路を含む、前記保護リング。
  3. 【請求項３】 請求項１または２記載の保護リングにおいて、導電性保護リ
    ングが約８μｍ幅であり、約３μｍがパシベーション層を通して露出されている
    、前記保護リング。
  4. 【請求項４】 先行の請求項のいずれかに記載の保護リングにおいて、半導
    体保護リングが約１２μｍ幅である、前記保護リング。
  5. 【請求項５】 先行の請求項のいずれかに記載の保護リングにおいて、半導
    体保護リングを絶縁している溝が約１μｍ幅である、前記保護リング。
  6. 【請求項６】 先行の請求項のいずれかに記載の保護リングにおいて、導電
    性部材が約１００μｍ間隔で離されている、前記保護リング。
  7. 【請求項７】 先行の請求項のいずれかに記載の保護リングにおいて、半導
    体がシリコンである、前記保護リング。
  8. 【請求項８】 先行の請求項のいずれかに記載の保護リングにおいて、導電
    性保護リングが金属製である、前記保護リング。
  9. 【請求項９】 先に図１から図４の図面を参照して実質的に説明されている
    保護リング。
  10. 【請求項１０】 集積回路の第１領域をその集積回路の第２領域から守るた
    めの保護リングを有する集積回路であって、該集積回路は少なくとも１つの酸化
    絶縁層、半導体層およびパシベーション層を有し、ここで前記保護リングが： 集積回路内のパシベーション層を通して部分的に露出されている導電性保護リ
    ングと； 半導体層内の残りの半導体から、半導体保護リングの各々の側に配置されてい
    る少なくとも２本の溝リングで絶縁されている前記半導体保護リングと； 導電性保護リングと半導体保護リングとを間隔を置いて電気的に接続するため
    の複数の導電性部材で、導電性保護リング、半導体保護リングおよび導電性部材
    が全て接地電位に接続されている前記導電性部材とを含む、前記集積回路。
  11. 【請求項１１】 請求項１０記載の集積回路において、集積回路の第１領域
    が低電圧回路を含み、第２領域が高電圧回路を含む、前記集積回路。
  12. 【請求項１２】 請求項１０または１１記載の集積回路において、導電性保
    護リングが約８μｍ幅であり、約３μｍがパシベーション層を通して露出されて
    いる、前記集積回路。
  13. 【請求項１３】 請求項１０から１２のいずれかに記載の集積回路において
    、半導体保護リングが約１２μｍ幅である、前記集積回路。
  14. 【請求項１４】 請求項１０から１３のいずれかに記載の集積回路において
    、半導体保護リングを絶縁している溝が約１μｍ幅である、前記集積回路。
  15. 【請求項１５】 請求項１０から１４のいずれかに記載の集積回路において
    、導電性部材が約１００μｍ間隔で離されている、前記集積回路。
  16. 【請求項１６】 請求項１０から１５のいずれかに記載の集積回路において
    、半導体がシリコンである、前記集積回路。
  17. 【請求項１７】 請求項１０から１６のいずれかに記載の集積回路において
    、導電性保護リングが金属製である、前記集積回路。
  18. 【請求項１８】 先に図１から図４の図面を参照して実質的に説明されてい
    る集積回路。
  19. 【請求項１９】 集積回路の第１領域をその集積回路の第２領域から守る方
    法であって、該集積回路は少なくとも１つの酸化絶縁層、半導体層およびパシベ
    ーション層を有し、前記方法が保護リングを集積回路の第１領域の回りに具備す
    るステップを含み、ここで前記保護リングが： 集積回路の第１領域内の半導体層を集積回路の第２領域内の残りの半導体から
    絶縁するための半導体保護リングと； 第２領域から発せられる全ての有害な効果を引きつけ、それらを接地電位へ導
    通するための導電性保護リングとを含む、前記方法。
  20. 【請求項２０】 請求項１９記載の方法において、集積回路の第１領域が低
    電圧回路を含み、第２領域が高電圧回路を含む、前記方法。
  21. 【請求項２１】 請求項１９または２０記載の方法において、導電性保護リ
    ングが約８μｍ幅であり、約３μｍがパシベーション層を通して露出されている
    、前記方法。
  22. 【請求項２２】 請求項１９から２１のいずれかに記載の方法において、半
    導体保護リングが約１２μｍ幅である、前記方法。
  23. 【請求項２３】 請求項１９から２２のいずれかに記載の方法において、半
    導体保護リングを絶縁している溝が約１μｍ幅である、前記方法。
  24. 【請求項２４】 請求項１９から２３のいずれかに記載の方法において、導
    電性部材が約１００μｍ間隔で離されている、前記方法。
  25. 【請求項２５】 請求項１９から２４のいずれかに記載の方法において、半
    導体がシリコンである、前記方法。
  26. 【請求項２６】 請求項１９から２５のいずれかに記載の方法において、導
    電性保護リングが金属製である、前記方法。
  27. 【請求項２７】 先に図１から図４の図面を参照して実質的に説明されてい
    る方法。
JP2000569447A 1998-09-03 1999-08-02 高電圧シールド Expired - Fee Related JP4695261B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9819248.7 1998-09-03
GB9819248A GB2341272B (en) 1998-09-03 1998-09-03 High voltage shield
PCT/EP1999/005555 WO2000014801A1 (en) 1998-09-03 1999-08-02 High voltage shield

Publications (2)

Publication Number Publication Date
JP2002524877A true JP2002524877A (ja) 2002-08-06
JP4695261B2 JP4695261B2 (ja) 2011-06-08

Family

ID=10838308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000569447A Expired - Fee Related JP4695261B2 (ja) 1998-09-03 1999-08-02 高電圧シールド

Country Status (12)

Country Link
US (2) US6384463B1 (ja)
EP (1) EP1114459B1 (ja)
JP (1) JP4695261B2 (ja)
KR (1) KR100649808B1 (ja)
CN (1) CN1197154C (ja)
AT (1) ATE505814T1 (ja)
AU (1) AU5373099A (ja)
CA (1) CA2342904A1 (ja)
DE (1) DE69943351D1 (ja)
GB (1) GB2341272B (ja)
TW (1) TW418424B (ja)
WO (1) WO2000014801A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000507045A (ja) * 1996-03-22 2000-06-06 テレフオンアクチーボラゲツト エル エム エリクソン 導電ピンアレーで遮蔽された半導体デバイスとその製造方法
DE60026331T8 (de) 1999-10-01 2007-02-01 Seiko Epson Corp. Leiterplatte, halbleiter und herstellung, test und gehäuse derselben und systemplatte und elektronikgerät
JP4424830B2 (ja) 2000-06-30 2010-03-03 Ｏｋｉセミコンダクタ株式会社 半導体装置
SE522123C2 (sv) * 2001-04-10 2004-01-13 Volvo Lastvagnar Ab Metod för rekonditionering av ett friktionspar i en färdbroms samt fordon innefattande en anordning för rekonditionering av ett friktionspar i en färdbroms anordnad i nämnda fordon
US6552597B1 (en) * 2001-11-02 2003-04-22 Power Integrations, Inc. Integrated circuit with closely coupled high voltage output and offline transistor pair
JP3813562B2 (ja) 2002-03-15 2006-08-23 富士通株式会社 半導体装置及びその製造方法
JP4519411B2 (ja) * 2003-04-01 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置
JP4619705B2 (ja) * 2004-01-15 2011-01-26 株式会社東芝 半導体装置
US7541652B1 (en) * 2004-05-05 2009-06-02 Xilinx, Inc. Substrate coupled noise isolation for integrated circuits
US8624346B2 (en) 2005-10-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
US7608913B2 (en) * 2006-02-23 2009-10-27 Freescale Semiconductor, Inc. Noise isolation between circuit blocks in an integrated circuit chip
CN100459145C (zh) * 2006-12-15 2009-02-04 东南大学 高压功率集成电路隔离结构
US7646078B2 (en) * 2007-01-17 2010-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Die saw crack stopper
US7952167B2 (en) * 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
US8125052B2 (en) * 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
US8643147B2 (en) * 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
US8334582B2 (en) * 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
US7906836B2 (en) 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
JP5535490B2 (ja) * 2009-01-30 2014-07-02 住友電工デバイス・イノベーション株式会社 半導体装置
US8368180B2 (en) * 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
CN102456671A (zh) * 2010-10-25 2012-05-16 上海华虹Nec电子有限公司 射频单芯片系统中的屏蔽环结构
US8957496B2 (en) * 2013-04-17 2015-02-17 Freescale Semiconductor, Inc. Integrated circuit chip with discontinuous guard ring
US9377502B2 (en) * 2013-12-19 2016-06-28 Infineon Technologies Ag Testing of semiconductor devices and devices, and designs thereof
WO2018125203A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Guard ring structures and their methods of fabrication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52104061A (en) * 1976-02-27 1977-09-01 Hitachi Ltd Plastic seal type semiconductor integrated circuit unit
JPS6252934U (ja) * 1985-09-24 1987-04-02
JPH08195434A (ja) * 1994-06-20 1996-07-30 Sgs Thomson Microelettronica Spa 表面電界デリミティング構造を有する集積デバイスとその製造方法
JPH10150150A (ja) * 1996-11-15 1998-06-02 Nec Corp 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3558366A (en) * 1968-09-17 1971-01-26 Bell Telephone Labor Inc Metal shielding for ion implanted semiconductor device
US4364078A (en) * 1978-08-15 1982-12-14 Synertek Edge barrier of polysilicon and metal for integrated circuit chips
DE3132791A1 (de) 1981-08-19 1983-03-03 Siemens AG, 1000 Berlin und 8000 München Hochspannungsgleichrichter
EP0160941A3 (en) * 1984-05-07 1987-03-25 General Electric Company High voltage interconnect system for a semiconductor integrated circuit
US4825278A (en) * 1985-10-17 1989-04-25 American Telephone And Telegraph Company At&T Bell Laboratories Radiation hardened semiconductor devices
US4959708A (en) 1988-08-26 1990-09-25 Delco Electronics Corporation MOS integrated circuit with vertical shield
FR2652449A1 (fr) 1989-09-22 1991-03-29 Sgs Thomson Microelectronics Dispositif de protection electrostatique pour broche de circuit integre.
FR2656156A1 (fr) * 1989-12-16 1991-06-21 Sgs Thomson Microelectronics Circuit integre entierement protege des rayons ultra-violets.
JP2656416B2 (ja) 1991-12-16 1997-09-24 三菱電機株式会社 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
JPH05304154A (ja) 1992-04-28 1993-11-16 Nec Corp 半導体装置
DE4308624A1 (de) 1993-03-18 1994-09-22 Abb Management Ag MOS-gesteuertes Leistungshalbleiterbauelement
US5381031A (en) 1993-12-22 1995-01-10 At&T Corp. Semiconductor device with reduced high voltage termination area and high breakdown voltage
GB2286286B (en) * 1993-12-31 1998-05-27 Hyundai Electronics Ind Improvements in or relating to the fabrication of semiconductor devices
US5629552A (en) * 1995-01-17 1997-05-13 Ixys Corporation Stable high voltage semiconductor device structure
KR100196524B1 (ko) 1994-11-08 1999-06-15 김영환 반도체 칩 보호용 고전압 차단 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52104061A (en) * 1976-02-27 1977-09-01 Hitachi Ltd Plastic seal type semiconductor integrated circuit unit
JPS6252934U (ja) * 1985-09-24 1987-04-02
JPH08195434A (ja) * 1994-06-20 1996-07-30 Sgs Thomson Microelettronica Spa 表面電界デリミティング構造を有する集積デバイスとその製造方法
JPH10150150A (ja) * 1996-11-15 1998-06-02 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JP4695261B2 (ja) 2011-06-08
TW418424B (en) 2001-01-11
ATE505814T1 (de) 2011-04-15
GB2341272B (en) 2003-08-20
GB2341272A (en) 2000-03-08
KR100649808B1 (ko) 2006-11-24
CN1197154C (zh) 2005-04-13
WO2000014801A1 (en) 2000-03-16
US6384463B1 (en) 2002-05-07
CA2342904A1 (en) 2000-03-16
KR20010074942A (ko) 2001-08-09
EP1114459B1 (en) 2011-04-13
EP1114459A1 (en) 2001-07-11
US6492219B2 (en) 2002-12-10
AU5373099A (en) 2000-03-27
GB9819248D0 (en) 1998-10-28
CN1325545A (zh) 2001-12-05
DE69943351D1 (de) 2011-05-26
US20010038138A1 (en) 2001-11-08

Similar Documents

Publication Publication Date Title
JP2002524877A (ja) 高電圧シールド
US5246870A (en) Method for making an improved high voltage thin film transistor having a linear doping profile
US6015992A (en) Bistable SCR-like switch for ESD protection of silicon-on-insulator integrated circuits
JP3423006B2 (ja) 集積回路装置
US4926243A (en) High voltage MOS field effect semiconductor device
KR101264926B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6127701A (en) Vertical power device with integrated control circuitry
US7339249B2 (en) Semiconductor device
US6635550B2 (en) Semiconductor on insulator device architecture and method of construction
US5994188A (en) Method of fabricating a vertical power device with integrated control circuitry
JPH1027893A (ja) 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置
US5027183A (en) Isolated semiconductor macro circuit
KR910000229B1 (ko) 보호장치를 구비하고 있는 반도체집적회로와 그 제조방법
JP2002289872A (ja) 絶縁膜上のシリコン構造を有する半導体素子及びその製造方法
JP3061020B2 (ja) 誘電体分離型半導体装置
US7375397B2 (en) Semiconductor device having an SOI structure and method for manufacturing the same
US5221635A (en) Method of making a field-effect transistor
EP0917200A1 (en) Semiconductor device, electrostatic discharge protection device, and dielectric breakdown preventing method
JPH0917879A (ja) ヒューズバンク
CN109473420B (zh) 耐电弧的开裂阻止
US5962898A (en) Field-effect transistor
JP3583662B2 (ja) 半導体装置および半導体装置の製造方法
JPH07115126A (ja) 半導体集積回路装置
JPS62193164A (ja) トランジスタの保護装置
JPS63301542A (ja) 半導体装置の分離領域用遮蔽構造

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100818

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100825

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100921

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101018

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110204

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees