JP2002524877A - 高電圧シールド - Google Patents
高電圧シールドInfo
- Publication number
- JP2002524877A JP2002524877A JP2000569447A JP2000569447A JP2002524877A JP 2002524877 A JP2002524877 A JP 2002524877A JP 2000569447 A JP2000569447 A JP 2000569447A JP 2000569447 A JP2000569447 A JP 2000569447A JP 2002524877 A JP2002524877 A JP 2002524877A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- protection ring
- semiconductor
- ring
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 239000002184 metal Substances 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 238000002161 passivation Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 37
- 230000001681 protective effect Effects 0.000 claims description 20
- 230000009931 harmful effect Effects 0.000 claims description 4
- 239000002245 particle Substances 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 30
- 238000012937 correction Methods 0.000 description 11
- 239000012212 insulator Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cable Accessories (AREA)
- Electron Sources, Ion Sources (AREA)
- Insulated Conductors (AREA)
Abstract
Description
な部分に損傷を与える可能性のあるこの集積回路の他の部分から保護するための
保護リング有する回路に関する。更に詳細には、本発明は繊細な低電圧領域を同
一集積回路の高電圧領域から保護するための高電圧(HV)保護リングに関する
。
エネルギー粒子を誘導する可能性がある。これらの粒子はある種の回路、特に同
一集積回路上の低電圧CMOS回路に悪影響を与える可能性がある。
部分の周囲に設置する事である。しかしながら、この方法は高エネルギー粒子が
シリコンの表面を超えて移動することを常に防止するわけではなく、それは保護
リングが絶縁パシベーションの最上位層の下に存在するからである。
ことであり、これによりこれらの粒子が繊細な回路に外乱を与えること防止する
ことである。
ための保護リングを提供することであり、該集積回路は少なくとも1つの酸化絶
縁層、半導体層およびパシベーション層を有し、此処で保護リングは:集積回路
のパシベーション層を通して部分的に露出している導電性保護リングと;半導体
保護リングの各々の側に配置されている少なくとも2本の溝リングによって半導
体層内の残りの半導体から絶縁されている半導体保護リングと;導電性保護リン
グと半導体保護リングとを、間隔を置いて電気的に接続するための複数の導電性
部材で、導電性保護リング、半導体保護リング及び導電性部材は全て接地源に接
続されている、前記複数の導電性部材、とを含む。
域から遮蔽するための保護リングを有する集積回路を提供することであり、該集
積回路は少なくとも1つの酸化絶縁層、半導体層およびパシベーション層を有し
、此処で保護リングは:集積回路のパシベーション層を通して部分的に露出して
いる導電性保護リングと;半導体保護リングの各々の側に配置されている少なく
とも2本の溝リングによって半導体層内の残りの半導体から絶縁されている半導
体保護リングと;導電性保護リングと半導体保護リングとを、間隔を置いて電気
的に接続するための複数の導電性部材で、導電性保護リング、半導体保護リング
及び導電性部材は全て接地源に接続されている、前記複数の導電性部材、とを含
む。
域から保護するための方法が提供されており、此処で集積回路は少なくとも1つ
の酸化絶縁層、半導体層およびパシベーション層を有し、この方法は保護リング
を集積回路の第1領域の周囲に具備しするステップを含み、此処で保護リングは
:集積回路の第1領域内の半導体層を集積回路の第2領域内の残りの半導体から
絶縁するための半導体保護リングと;第2領域から放射される全ての有害な影響
を引きつけて、それらを接地電位へ流すための導電性保護リングとを含む。
明らかに示すために、例として添付図に基づいて参照が行われる。
繊細な低電圧領域2は高電圧領域3から保護リング4で遮断されており、これは
低電圧領域2を囲んでいる。
ド5(これらは集積回路をプリント回路基板にボンディングするために使用され
るパッドである)も囲っている。
を示す。保護リングは金属保護リング6、その一部は集積回路1上のパシベーシ
ョン層内の開口7を通して露出されている。金属保護リング6の下側に、絶縁シ
リコンのリングが具備されていてシリコン保護リング8を形成している。このシ
リコン保護リングは残りのシリコン(すなわち高および低電圧シリコン)から、
2本の溝リング、9aおよび9bで絶縁されており、これらは好適にシリコン保
護リング8が金属保護リング6よりも幅が広くなるように配置されている。金属
保護リング6およびシリコン保護リング8は間隔を置いて離されている複数の導
電性部材10(それらの1つのみが図示されている)で電気的に接続されている
。導電性部材10はまた低インピーダンス電圧源、または接地電位にも接続され
ており、これはまた金属保護リング6およびシリコン保護リング8もまた低イン
ピーダンス電圧源または接地電位に接続されていることを意味する。この接続は
金属接続(図示せず)を介してボンドパッド(これも図示せず)になされており
、これによってこのパッドはプリント回路基板上の接地電位または低インピーダ
ンス電圧源に接続されている。
見られる)および罫書き金属12が配置されている。これらの機能はしかしなが
ら本発明にとっては本質的なものではない。
実施例に基づくその構造の更に詳細を示す。先に説明したように、これは金属保
護リング6を含み、これは集積回路1の表面にそのパシベーション層13内のギ
ャップを通して露出されている。金属保護リング6の下側にはシリコン保護リン
グ8が存在する。これはシリコンの高電圧および定電圧領域14および15それ
ぞれから、酸化シリコン溝16によって絶縁されている。各々の酸化シリコン溝
16は下側層21(通常シリコンガラスで作られ表面を平らにし金属の異なる層
を絶縁するために使用される)から下側の酸化絶縁層17に延びている。言葉を
変えると、溝はエピタキシャル層の上部またはシリコンから下方の酸化絶縁層1
7へ延び、その下側に集積回路1の基板20が存在する。絶縁されたシリコンの
この領域はシリコン保護リング8を形成する。
れている。各々の接続は金属接続プレート18を含み、これはシリコン保護リン
グ8と接触している。金属接続プレート18は金属保護リング6に経路19を経
由して接続されている。この保護リングは複数のこれらの接続部を含み、これら
の接続部はそれぞれ金属接続プレート18およびバイアス19で作られ、好適に
約100μmの間隔を置いて金属およびシリコン保護リング、6および8の長さ
方向に沿って配置されている。金属保護リング6およびシリコン保護リング8は
また低インピーダンス電圧源または接地電位に接続されている。
子表面を横切って移動させる場合がある。保護リングが存在すると言うことは、
これらの粒子が集積回路の低電圧領域に向かって移動する場合に、それらがパシ
ベーション層13を通って露出されている金属の領域に出会うことを意味する。
それらはこれに引きつけられ、それらの電荷は接地電位に流される。この様にし
てそれらは、破壊の問題を引き起こしたりまたはMOS素子の性能に影響を与え
る可能性のある低電圧領域内に移動することを妨げられる。この絶縁されたシリ
コン保護リング8はまた高および低電圧領域を絶縁する助けともなる。
を示す。金属保護リング6は好適に約8μmであり、ほぼ3μmがパシベーショ
ン層13を通して露出されている。酸化溝16はシリコン保護リングが好適に金
属保護リング6よりも約4μm幅広くなるように配置されている。
ング8(エピタキシャル層)と金属接続プレート18(好適に約3.6μm掛け
る約7.2μm)との間の接続である。経路19(好適に約1.6μm掛ける約
1.6μm)は金属接続プレート18と金属保護リング6の間の接続である。金
属接続プレート18の下側にはソース・ドレイン(SD)n+拡散領域24(好
適に約2.8μm掛ける約2.8μm)が存在し、これはシリコン保護リング8
(エピタキシャル層)となされる低インピーダンス接続を可能とし、これは軽く
ドーピング(n−)されているだけである。纏めると、シリコン保護リング8は
金属接続プレート18にEPI接点22で接続されている。金属接続プレート1
8は続いて金属保護リング6に経路19で接続されている。金属保護リング6は
金属接続(図示せず)によりボンドパッド(これも図示せず)に接続され、これ
は低インピーダンス電圧源または接地電位に接続されている。
ているが、これは集積回路の繊細な領域を囲む、その他の任意の形状を等しく含
むことが出来る。
要とする。
ように説明してきたが、これらはその他の等価な代替物、例えばシリコン保護リ
ングに対しては代わりの半導体物質、また金属保護リングに対しては多結晶シリ
コンの様な代わりの導体と置き換えることが出来る。
の保護リングを有する集積回路であって、該集積回路は少なくとも1つの酸化絶
縁層、半導体層およびパシベーション層を有し、ここで前記保護リングが: 集積回路内のパシベーション層を通して部分的に露出されている導電性保護リ
ングと; 半導体層内の残りの半導体から、半導体保護リングの各々の側に配置されてい
る少なくとも2本の溝リングで絶縁されている前記半導体保護リングと; 導電性保護リングと半導体保護リングとを間隔を置いて電気的に接続するため
の複数の導電性部材で、導電性保護リング、半導体保護リングおよび導電性部材
が全て接地電位に接続されている前記導電性部材とを含む、前記集積回路。
電圧回路を含み、第2領域が高電圧回路を含む、前記集積回路。
グが約8μm幅であり、約3μmがパシベーション層を通して露出されている、
前記集積回路。
体保護リングが約12μm幅である、前記集積回路。
体保護リングを絶縁している溝が約1μm幅である、前記集積回路。
性部材が約100μm間隔で離されている、前記集積回路。
体がシリコンである、前記集積回路。
性保護リングが金属製である、前記集積回路。
であって、該集積回路は少なくとも1つの酸化絶縁層、半導体層およびパシベー
ション層を有し、前記方法が保護リングを集積回路の第1領域の回りに具備する
ステップを含み、ここで前記保護リングが: 集積回路の第1領域内の半導体層を集積回路の第2領域内の残りの半導体から
絶縁するための半導体保護リングと; 第2領域から発せられる全ての有害な効果を引きつけ、それらを接地電位へ導
通するための導電性保護リングとを含む、前記方法。
圧回路を含み、第2領域が高電圧回路を含む、前記方法。
グが約8μm幅であり、約3μmがパシベーション層を通して露出されている、
前記方法。
体保護リングが約12μm幅である、前記方法。
体保護リングを絶縁している溝が約1μm幅である、前記方法。
性部材が約100μm間隔で離されている、前記方法。
体がシリコンである、前記方法。
性保護リングが金属製である、前記方法。
の保護リングを有する集積回路を提供することであり、該集積回路は少なくとも
1つの酸化絶縁層、半導体層およびパシベーション層を有し、此処で保護リング
は:集積回路のパシベーション層を通して部分的に露出している導電性保護リン
グと;半導体保護リングの各々の側に配置されている少なくとも2本の溝リング
によって半導体層内の残りの半導体から絶縁されている半導体保護リングと;導
電性保護リングと半導体保護リングとを、間隔を置いて電気的に接続するための
複数の導電性部材で、導電性保護リング、半導体保護リング及び導電性部材は全
て接地源に接続されている、前記複数の導電性部材、とを含む。
ら保護するための方法が提供されており、此処で集積回路は少なくとも1つの酸
化絶縁層、半導体層およびパシベーション層を有し、この方法は保護リングを集
積回路の第1領域の周囲に具備しするステップを含み、此処で保護リングは:集
積回路の第1領域内の半導体層を集積回路の第2領域内の残りの半導体から絶縁
するための半導体保護リングと;第2領域から放射される全ての有害な影響を引
きつけて、それらを接地電位へ流すための導電性保護リングとを含む。
Claims (27)
- 【請求項1】 集積回路の第1領域をその集積回路の第2領域からシールド
するための保護リングであって、該集積回路は少なくとも1つの酸化絶縁層、半
導体層およびパシベーション層を有し、ここで前記保護リングが: 集積回路内のパシベーション層を通して部分的に露出されている導電性保護リ
ングと; 半導体層内の残りの半導体から、半導体保護リングの各々の側に配置されてい
る少なくとも2本の溝リングで絶縁されている前記半導体保護リングと; 導電性保護リングと半導体保護リングとを間隔を置いて電気的に接続するため
の複数の導電性部材で、導電性保護リング、半導体保護リングおよび導電性部材
が全て接地電位に接続されている前記導電性部材とを含む、前記保護リング。 - 【請求項2】 請求項1記載の保護リングにおいて、集積回路の第1領域が
低電圧回路を含み、第2領域が高電圧回路を含む、前記保護リング。 - 【請求項3】 請求項1または2記載の保護リングにおいて、導電性保護リ
ングが約8μm幅であり、約3μmがパシベーション層を通して露出されている
、前記保護リング。 - 【請求項4】 先行の請求項のいずれかに記載の保護リングにおいて、半導
体保護リングが約12μm幅である、前記保護リング。 - 【請求項5】 先行の請求項のいずれかに記載の保護リングにおいて、半導
体保護リングを絶縁している溝が約1μm幅である、前記保護リング。 - 【請求項6】 先行の請求項のいずれかに記載の保護リングにおいて、導電
性部材が約100μm間隔で離されている、前記保護リング。 - 【請求項7】 先行の請求項のいずれかに記載の保護リングにおいて、半導
体がシリコンである、前記保護リング。 - 【請求項8】 先行の請求項のいずれかに記載の保護リングにおいて、導電
性保護リングが金属製である、前記保護リング。 - 【請求項9】 先に図1から図4の図面を参照して実質的に説明されている
保護リング。 - 【請求項10】 集積回路の第1領域をその集積回路の第2領域から守るた
めの保護リングを有する集積回路であって、該集積回路は少なくとも1つの酸化
絶縁層、半導体層およびパシベーション層を有し、ここで前記保護リングが: 集積回路内のパシベーション層を通して部分的に露出されている導電性保護リ
ングと; 半導体層内の残りの半導体から、半導体保護リングの各々の側に配置されてい
る少なくとも2本の溝リングで絶縁されている前記半導体保護リングと; 導電性保護リングと半導体保護リングとを間隔を置いて電気的に接続するため
の複数の導電性部材で、導電性保護リング、半導体保護リングおよび導電性部材
が全て接地電位に接続されている前記導電性部材とを含む、前記集積回路。 - 【請求項11】 請求項10記載の集積回路において、集積回路の第1領域
が低電圧回路を含み、第2領域が高電圧回路を含む、前記集積回路。 - 【請求項12】 請求項10または11記載の集積回路において、導電性保
護リングが約8μm幅であり、約3μmがパシベーション層を通して露出されて
いる、前記集積回路。 - 【請求項13】 請求項10から12のいずれかに記載の集積回路において
、半導体保護リングが約12μm幅である、前記集積回路。 - 【請求項14】 請求項10から13のいずれかに記載の集積回路において
、半導体保護リングを絶縁している溝が約1μm幅である、前記集積回路。 - 【請求項15】 請求項10から14のいずれかに記載の集積回路において
、導電性部材が約100μm間隔で離されている、前記集積回路。 - 【請求項16】 請求項10から15のいずれかに記載の集積回路において
、半導体がシリコンである、前記集積回路。 - 【請求項17】 請求項10から16のいずれかに記載の集積回路において
、導電性保護リングが金属製である、前記集積回路。 - 【請求項18】 先に図1から図4の図面を参照して実質的に説明されてい
る集積回路。 - 【請求項19】 集積回路の第1領域をその集積回路の第2領域から守る方
法であって、該集積回路は少なくとも1つの酸化絶縁層、半導体層およびパシベ
ーション層を有し、前記方法が保護リングを集積回路の第1領域の回りに具備す
るステップを含み、ここで前記保護リングが: 集積回路の第1領域内の半導体層を集積回路の第2領域内の残りの半導体から
絶縁するための半導体保護リングと; 第2領域から発せられる全ての有害な効果を引きつけ、それらを接地電位へ導
通するための導電性保護リングとを含む、前記方法。 - 【請求項20】 請求項19記載の方法において、集積回路の第1領域が低
電圧回路を含み、第2領域が高電圧回路を含む、前記方法。 - 【請求項21】 請求項19または20記載の方法において、導電性保護リ
ングが約8μm幅であり、約3μmがパシベーション層を通して露出されている
、前記方法。 - 【請求項22】 請求項19から21のいずれかに記載の方法において、半
導体保護リングが約12μm幅である、前記方法。 - 【請求項23】 請求項19から22のいずれかに記載の方法において、半
導体保護リングを絶縁している溝が約1μm幅である、前記方法。 - 【請求項24】 請求項19から23のいずれかに記載の方法において、導
電性部材が約100μm間隔で離されている、前記方法。 - 【請求項25】 請求項19から24のいずれかに記載の方法において、半
導体がシリコンである、前記方法。 - 【請求項26】 請求項19から25のいずれかに記載の方法において、導
電性保護リングが金属製である、前記方法。 - 【請求項27】 先に図1から図4の図面を参照して実質的に説明されてい
る方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9819248.7 | 1998-09-03 | ||
GB9819248A GB2341272B (en) | 1998-09-03 | 1998-09-03 | High voltage shield |
PCT/EP1999/005555 WO2000014801A1 (en) | 1998-09-03 | 1999-08-02 | High voltage shield |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002524877A true JP2002524877A (ja) | 2002-08-06 |
JP4695261B2 JP4695261B2 (ja) | 2011-06-08 |
Family
ID=10838308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000569447A Expired - Fee Related JP4695261B2 (ja) | 1998-09-03 | 1999-08-02 | 高電圧シールド |
Country Status (12)
Country | Link |
---|---|
US (2) | US6384463B1 (ja) |
EP (1) | EP1114459B1 (ja) |
JP (1) | JP4695261B2 (ja) |
KR (1) | KR100649808B1 (ja) |
CN (1) | CN1197154C (ja) |
AT (1) | ATE505814T1 (ja) |
AU (1) | AU5373099A (ja) |
CA (1) | CA2342904A1 (ja) |
DE (1) | DE69943351D1 (ja) |
GB (1) | GB2341272B (ja) |
TW (1) | TW418424B (ja) |
WO (1) | WO2000014801A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000507045A (ja) * | 1996-03-22 | 2000-06-06 | テレフオンアクチーボラゲツト エル エム エリクソン | 導電ピンアレーで遮蔽された半導体デバイスとその製造方法 |
DE60026331T8 (de) | 1999-10-01 | 2007-02-01 | Seiko Epson Corp. | Leiterplatte, halbleiter und herstellung, test und gehäuse derselben und systemplatte und elektronikgerät |
JP4424830B2 (ja) | 2000-06-30 | 2010-03-03 | Okiセミコンダクタ株式会社 | 半導体装置 |
SE522123C2 (sv) * | 2001-04-10 | 2004-01-13 | Volvo Lastvagnar Ab | Metod för rekonditionering av ett friktionspar i en färdbroms samt fordon innefattande en anordning för rekonditionering av ett friktionspar i en färdbroms anordnad i nämnda fordon |
US6552597B1 (en) * | 2001-11-02 | 2003-04-22 | Power Integrations, Inc. | Integrated circuit with closely coupled high voltage output and offline transistor pair |
JP3813562B2 (ja) | 2002-03-15 | 2006-08-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP4519411B2 (ja) * | 2003-04-01 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4619705B2 (ja) * | 2004-01-15 | 2011-01-26 | 株式会社東芝 | 半導体装置 |
US7541652B1 (en) * | 2004-05-05 | 2009-06-02 | Xilinx, Inc. | Substrate coupled noise isolation for integrated circuits |
US8624346B2 (en) | 2005-10-11 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Exclusion zone for stress-sensitive circuit design |
US7608913B2 (en) * | 2006-02-23 | 2009-10-27 | Freescale Semiconductor, Inc. | Noise isolation between circuit blocks in an integrated circuit chip |
CN100459145C (zh) * | 2006-12-15 | 2009-02-04 | 东南大学 | 高压功率集成电路隔离结构 |
US7646078B2 (en) * | 2007-01-17 | 2010-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die saw crack stopper |
US7952167B2 (en) * | 2007-04-27 | 2011-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scribe line layout design |
US8125052B2 (en) * | 2007-05-14 | 2012-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal ring structure with improved cracking protection |
US8643147B2 (en) * | 2007-11-01 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structure with improved cracking protection and reduced problems |
US8334582B2 (en) * | 2008-06-26 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protective seal ring for preventing die-saw induced stress |
US7906836B2 (en) | 2008-11-14 | 2011-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat spreader structures in scribe lines |
JP5535490B2 (ja) * | 2009-01-30 | 2014-07-02 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
US8368180B2 (en) * | 2009-02-18 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scribe line metal structure |
CN102456671A (zh) * | 2010-10-25 | 2012-05-16 | 上海华虹Nec电子有限公司 | 射频单芯片系统中的屏蔽环结构 |
US8957496B2 (en) * | 2013-04-17 | 2015-02-17 | Freescale Semiconductor, Inc. | Integrated circuit chip with discontinuous guard ring |
US9377502B2 (en) * | 2013-12-19 | 2016-06-28 | Infineon Technologies Ag | Testing of semiconductor devices and devices, and designs thereof |
WO2018125203A1 (en) * | 2016-12-30 | 2018-07-05 | Intel Corporation | Guard ring structures and their methods of fabrication |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52104061A (en) * | 1976-02-27 | 1977-09-01 | Hitachi Ltd | Plastic seal type semiconductor integrated circuit unit |
JPS6252934U (ja) * | 1985-09-24 | 1987-04-02 | ||
JPH08195434A (ja) * | 1994-06-20 | 1996-07-30 | Sgs Thomson Microelettronica Spa | 表面電界デリミティング構造を有する集積デバイスとその製造方法 |
JPH10150150A (ja) * | 1996-11-15 | 1998-06-02 | Nec Corp | 半導体装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3558366A (en) * | 1968-09-17 | 1971-01-26 | Bell Telephone Labor Inc | Metal shielding for ion implanted semiconductor device |
US4364078A (en) * | 1978-08-15 | 1982-12-14 | Synertek | Edge barrier of polysilicon and metal for integrated circuit chips |
DE3132791A1 (de) | 1981-08-19 | 1983-03-03 | Siemens AG, 1000 Berlin und 8000 München | Hochspannungsgleichrichter |
EP0160941A3 (en) * | 1984-05-07 | 1987-03-25 | General Electric Company | High voltage interconnect system for a semiconductor integrated circuit |
US4825278A (en) * | 1985-10-17 | 1989-04-25 | American Telephone And Telegraph Company At&T Bell Laboratories | Radiation hardened semiconductor devices |
US4959708A (en) | 1988-08-26 | 1990-09-25 | Delco Electronics Corporation | MOS integrated circuit with vertical shield |
FR2652449A1 (fr) | 1989-09-22 | 1991-03-29 | Sgs Thomson Microelectronics | Dispositif de protection electrostatique pour broche de circuit integre. |
FR2656156A1 (fr) * | 1989-12-16 | 1991-06-21 | Sgs Thomson Microelectronics | Circuit integre entierement protege des rayons ultra-violets. |
JP2656416B2 (ja) | 1991-12-16 | 1997-09-24 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法 |
JPH05304154A (ja) | 1992-04-28 | 1993-11-16 | Nec Corp | 半導体装置 |
DE4308624A1 (de) | 1993-03-18 | 1994-09-22 | Abb Management Ag | MOS-gesteuertes Leistungshalbleiterbauelement |
US5381031A (en) | 1993-12-22 | 1995-01-10 | At&T Corp. | Semiconductor device with reduced high voltage termination area and high breakdown voltage |
GB2286286B (en) * | 1993-12-31 | 1998-05-27 | Hyundai Electronics Ind | Improvements in or relating to the fabrication of semiconductor devices |
US5629552A (en) * | 1995-01-17 | 1997-05-13 | Ixys Corporation | Stable high voltage semiconductor device structure |
KR100196524B1 (ko) | 1994-11-08 | 1999-06-15 | 김영환 | 반도체 칩 보호용 고전압 차단 장치 |
-
1998
- 1998-09-03 GB GB9819248A patent/GB2341272B/en not_active Expired - Fee Related
-
1999
- 1999-06-28 TW TW088110860A patent/TW418424B/zh not_active IP Right Cessation
- 1999-08-02 CN CNB99813029XA patent/CN1197154C/zh not_active Expired - Fee Related
- 1999-08-02 AT AT99939434T patent/ATE505814T1/de not_active IP Right Cessation
- 1999-08-02 AU AU53730/99A patent/AU5373099A/en not_active Abandoned
- 1999-08-02 EP EP99939434A patent/EP1114459B1/en not_active Expired - Lifetime
- 1999-08-02 WO PCT/EP1999/005555 patent/WO2000014801A1/en active Search and Examination
- 1999-08-02 CA CA002342904A patent/CA2342904A1/en not_active Abandoned
- 1999-08-02 JP JP2000569447A patent/JP4695261B2/ja not_active Expired - Fee Related
- 1999-08-02 KR KR1020017002786A patent/KR100649808B1/ko not_active IP Right Cessation
- 1999-08-02 DE DE69943351T patent/DE69943351D1/de not_active Expired - Lifetime
- 1999-08-23 US US09/379,107 patent/US6384463B1/en not_active Expired - Lifetime
-
2001
- 2001-07-23 US US09/909,757 patent/US6492219B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52104061A (en) * | 1976-02-27 | 1977-09-01 | Hitachi Ltd | Plastic seal type semiconductor integrated circuit unit |
JPS6252934U (ja) * | 1985-09-24 | 1987-04-02 | ||
JPH08195434A (ja) * | 1994-06-20 | 1996-07-30 | Sgs Thomson Microelettronica Spa | 表面電界デリミティング構造を有する集積デバイスとその製造方法 |
JPH10150150A (ja) * | 1996-11-15 | 1998-06-02 | Nec Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4695261B2 (ja) | 2011-06-08 |
TW418424B (en) | 2001-01-11 |
ATE505814T1 (de) | 2011-04-15 |
GB2341272B (en) | 2003-08-20 |
GB2341272A (en) | 2000-03-08 |
KR100649808B1 (ko) | 2006-11-24 |
CN1197154C (zh) | 2005-04-13 |
WO2000014801A1 (en) | 2000-03-16 |
US6384463B1 (en) | 2002-05-07 |
CA2342904A1 (en) | 2000-03-16 |
KR20010074942A (ko) | 2001-08-09 |
EP1114459B1 (en) | 2011-04-13 |
EP1114459A1 (en) | 2001-07-11 |
US6492219B2 (en) | 2002-12-10 |
AU5373099A (en) | 2000-03-27 |
GB9819248D0 (en) | 1998-10-28 |
CN1325545A (zh) | 2001-12-05 |
DE69943351D1 (de) | 2011-05-26 |
US20010038138A1 (en) | 2001-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002524877A (ja) | 高電圧シールド | |
US5246870A (en) | Method for making an improved high voltage thin film transistor having a linear doping profile | |
US6015992A (en) | Bistable SCR-like switch for ESD protection of silicon-on-insulator integrated circuits | |
JP3423006B2 (ja) | 集積回路装置 | |
US4926243A (en) | High voltage MOS field effect semiconductor device | |
KR101264926B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
US6127701A (en) | Vertical power device with integrated control circuitry | |
US7339249B2 (en) | Semiconductor device | |
US6635550B2 (en) | Semiconductor on insulator device architecture and method of construction | |
US5994188A (en) | Method of fabricating a vertical power device with integrated control circuitry | |
JPH1027893A (ja) | 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するsoiウエーハ上に設けられた集積回路(ic)装置 | |
US5027183A (en) | Isolated semiconductor macro circuit | |
KR910000229B1 (ko) | 보호장치를 구비하고 있는 반도체집적회로와 그 제조방법 | |
JP2002289872A (ja) | 絶縁膜上のシリコン構造を有する半導体素子及びその製造方法 | |
JP3061020B2 (ja) | 誘電体分離型半導体装置 | |
US7375397B2 (en) | Semiconductor device having an SOI structure and method for manufacturing the same | |
US5221635A (en) | Method of making a field-effect transistor | |
EP0917200A1 (en) | Semiconductor device, electrostatic discharge protection device, and dielectric breakdown preventing method | |
JPH0917879A (ja) | ヒューズバンク | |
CN109473420B (zh) | 耐电弧的开裂阻止 | |
US5962898A (en) | Field-effect transistor | |
JP3583662B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPH07115126A (ja) | 半導体集積回路装置 | |
JPS62193164A (ja) | トランジスタの保護装置 | |
JPS63301542A (ja) | 半導体装置の分離領域用遮蔽構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041208 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100818 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100825 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100921 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100929 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101018 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110204 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |