JPS63301542A - 半導体装置の分離領域用遮蔽構造 - Google Patents

半導体装置の分離領域用遮蔽構造

Info

Publication number
JPS63301542A
JPS63301542A JP13789487A JP13789487A JPS63301542A JP S63301542 A JPS63301542 A JP S63301542A JP 13789487 A JP13789487 A JP 13789487A JP 13789487 A JP13789487 A JP 13789487A JP S63301542 A JPS63301542 A JP S63301542A
Authority
JP
Japan
Prior art keywords
isolation region
film
wiring layer
shielding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13789487A
Other languages
English (en)
Other versions
JPH0630375B2 (ja
Inventor
Hiroshi Kamijo
上條 洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP13789487A priority Critical patent/JPH0630375B2/ja
Publication of JPS63301542A publication Critical patent/JPS63301542A/ja
Publication of JPH0630375B2 publication Critical patent/JPH0630375B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路等の半導体装置の分離領域用遮蔽構造
、より正確には半導体基板を回路要素を作り込むべき部
分領域に分割し、かつ半導体接合により該部分領域間を
電位的に相互に分離する分離領域上を導電性の配線層が
渡る部分における分H6i域を配線層から静電的に遮蔽
する構造に関する。
〔従来の技術〕
上述の集積回路等の同一半導体基板内に複数個の回路要
素を作り込む複合半導体装置においては、回路要素間の
1&仮を介する相互干渉をなくすために半導体基板を電
位的に相互に分離された複数個の部分領域に分割して、
該各部分il域にそれぞれ回路要素なり回路要素を作り
込むことが行なわれる0部分領域間を相互に分離するた
めの手段としては誘電体分離も知られているが、部分領
域とは逆導電形の分jiff eM域を部分領域間に介
在させ、回路要素の動作中に部分領域に掛かる電圧によ
り部分領域と分離領域との間の半導体接合に逆方向電圧
を掛けて、部分領域相互間を電位的に分離するいわゆる
接合分離が採用される場合が多い。
かかる接合分離された各部分領域にはそれぞれトランジ
スタ、ダイオード、抵抗等の回路要素が作り込まれるの
であるが、複合半導体装置である以上回路要素間を接続
してやる要があり、このため基板上に被着ないしは成長
された酸化膜等の絶縁膜上にアルミ等の配線層が設けら
れる。この配線層は各部分領域に作り込まれた回路要素
間を接続するものであるから、部分領域間に介在する分
X1lf H埴土を渡る部分が必然的に発生する。とこ
ろが、配線層を基板から絶縁する絶縁膜は通常1μ前後
の薄い膜であるから、配線層に高電圧が掛かると絶縁膜
を介してその下に存在する基板の表面に静を誘導による
電荷が発生して、分g1領域のもつ分離機能がこれによ
ってその絶縁膜下の極く薄い表面において失われてしま
うことが起こり得る。
この様子を第3図に示す。
第3図において半導体基板10の基体11は例えばp形
のシリコンであって、その表面に強いn形の埋込拡散層
12と強いp形の埋込分離層13を拡散させた上でn形
の高抵抗のエピタキシャル層を成長させ、その表面から
強いp形で分離領域15を深く拡散させて埋込分離11
3と連絡させることによりエピタキシャル層を部分Sl
域14に分割する。このn形の部分領域14はその中に
トランジスタを作り込む際にふつうコレクタ接続域とな
り、それに強いn形で拡散されたコレクタ接続1’W1
8と導電接触する配線層40から正の電圧が与えられる
。一方、回路要素の動作時には基体11は接地して用い
られるので、n形の部分領域14とp形の分11tlt
 eJI域15との間の半導体接合には逆方向電圧がか
かることになり、これによっていずれもn形の部分領域
14と埋込拡散層12は、基体11.埋込分H層13お
よび分離領域15からなるp形の海に電位的に浮いた島
状領域とされる。
配線層40は基板10から薄い絶縁膜20によって絶縁
されるが、それが分離領域15上を渡る部分ではその正
の電圧によって絶縁膜下の分離碩域15の極く薄い表面
15aにn形の電荷が静N、誘導される。
分離領域15は強いp形で多少のn形の!荷によっては
その導電形が反転することは元来少ないのであるが、絶
縁膜近くのその表面にドーピングされた不純物が絶縁膜
によって吸収されやすく、その不純物濃度がバルク部よ
り落ちていることが多いので、その極く薄い表面15a
では配線層40に高圧が掛かるとその静電誘導によって
導電形が反転することがある。このように配線層下にか
かる反転チャネルが発生すると、折角接合分離されてい
た部分領域間に電気的な接続が生じ、回路要素間に干渉
が発生することになる。これを避けるためには絶縁膜の
膜厚を大きくしてやればよいが、配線層に掛かる電圧が
数百■になるとそれだけでは分離 iJl域表面表面転
を防止することが困難なので、配線層と分離領域との間
に遮蔽膜を設けることが従来から行なわれている。
第4図はこの従来例を示すもので、絶縁膜を第1の絶縁
膜21と第2の絶縁膜22とからなる2層構成として、
両者の中間に例えばポリシリコン等の導電性をもつ遮蔽
膜50を設けて分離領域15の表面に導電接触させる。
この場合にも配線層40に高電圧に掛かった時に静電誘
導が生じるが、それによる1を荷は遮蔽膜50の上面5
0aに生じるだけで分離領域15の表面には生じないか
ら、その表面層の導電形の反転は起こらず、従って分離
領域のもつ分離機能が静電誘導により損なわれることが
ない。
なお、この遮蔽W!1450を分jtl TJJl5と
導電接続しない場合は、遮蔽膜は分離領域と同電位にな
らないでそれと配線層との中間電位をもつことになり、
この中間電位による静電誘導で分離 ”a球表面に電荷
が遮蔽膜がない場合と同じだけ発生してしまうから、遮
蔽効果を得るためには遮蔽膜を分離領域と同電位になる
ように必ずそれと導電接続してやる要がある。
〔発明が解決しようとする問題点〕
ところが、上述のような遮蔽膜を設けた場合、配線層と
分離領域との間の絶縁信転性が遮蔽膜を設けない場合に
比べて落ちやすい問題がある。前述のように遮蔽膜を設
ける際の絶縁膜は、第1の絶縁膜21と第2の絶縁膜2
2の2層構成とされるが、この内の第1の絶縁膜21は
遮蔽膜50が分離領域15と同電位であるため電圧を分
担する役には全く立っておらず、従って第2の絶縁膜2
2の方が専ら電圧を負担することになる。しかしこの第
2の絶縁膜22は、第1の絶縁11121のように単結
晶である基板10の平坦な面上に設けられたものと比べ
て品質の良好なものが得られにくく、また遮蔽膜50の
角部による電界集中等の不平等電界の影響を受けるので
、絶縁の信転性が落ちやすいのである。もちろん、絶縁
耐圧値そのものは遜色はなく、使用電圧に対して充分な
余裕も持たせるのであるが、配線層に異常高圧が掛かっ
たときに絶縁破壊が生じる確率を小にすることが困難で
ある。絶縁膜が万一破壊すると半導体装置自身が損傷を
受けることはもちろん回路の誤動作が発生しやすくなる
ので、最悪の場合外部の回路や装置にまで損傷を与える
ことになり兼ねない。
本発明は分離 81域のもつ機能を保ちながら、絶縁膜
に万一破壊が発生しても半導体装置やその外部回路に損
傷を与えるおそれのない半導体装置の分R6M域用遮繭
構造を得ることを目的とする。
〔問題点を解決するための手段〕
本発明は分離領域の遮蔽構造として配vA層と分離領域
との間に分離領域側の第1の絶縁膜と配線層側の第2の
絶縁膜と両絶縁膜間の抵抗性の遮蔽膜とを設け、かつ遮
蔽膜を配線層との重なり合い部から離れた部位において
分離領域と導電的に接続することによって上述の目的を
達成するものである。
上記の構成中の抵抗性の遮蔽膜としては0.5μ麟程度
の比較的膜厚の小なポリシリコン膜が良く、必要に応じ
てこれを軽く例えばp形にドーピングしたものを用いる
。この遮蔽膜の配線層との重なり合い部から分H6!域
との接続部までの距離は、遮蔽膜の持つ固有抵抗値によ
っても異なるが、使用電圧が100v程度の場合、その
間の遮蔽膜のもつ抵抗値が最低10にΩになるようにす
る。
〔作用〕
上述の構成かられかるように、本発明においても配線層
とその下の分離領域との間に第1の絶縁膜と第2の絶縁
膜とその中間の遮蔽膜を設けることは従来技術と同じで
あるが、本発明ではa両膜に抵抗性のものを用いかつ遮
蔽膜の分離hM域との接続部を配線層との重なり合い部
から離してその間の遮蔽膜に所定の抵抗値を持たせる。
遮蔽膜は分離領域とこの接続部において接続されるので
あるから、絶縁膜に破壊が生じない正常な状態では配線
層下の遮蔽膜は分離領域と同電位であり、従って第1の
絶縁膜には電界が掛からず第2の絶縁膜が専ら配線層と
の間の電圧を負担する。もちろん、この正常な状態では
遮蔽膜に配線層の電圧の静電誘導により電荷が発生する
が、分1!i’d領域の表面に電荷が発生することはな
いから分離領域の機能がIハなわれることはない。
何らかの原因で配線層に異常電圧が掛かると、それと遮
蔽膜との間の第2の絶縁膜に絶縁破壊が発生することが
あり得るが、本発明ではその時の電流値は遮tl膜がも
つ抵抗値によって制限され大きな値に成長することがな
い、この電流値を半導体装置にt員傷を与えない程度に
制限するに必要な抵抗値は前述の10にΩ程度以上であ
ればよいが、さらに抵抗値をこれより1桁以上大きく選
定すれば第2の絶Xi膜自身の損傷をも少なくすること
が可能になる。絶縁破壊の誘因となる異常電圧は多く5
ま鴇く短時間のスパイク電圧で、その短時間内に流れる
電流を小さな値に制限することにより第2の絶縁膜に回
復不能な損傷が発生することを防止できるからである。
異常電圧がスパイク電圧である場合、大電流に発展する
のをこのように防止すれば、絶縁破壊は一時的な絶縁の
降伏ですみ、異常電圧の消失後に絶縁膜はふつう元の耐
圧性能を回復する。
しかし、第2の絶縁膜に上のように短時間内でも絶縁破
壊が起こると、その間遮蔽膜の配線層下部分は配線層と
ほぼ同電位になって、遮蔽膜と分離領域との間の第1の
絶縁膜に電圧が掛かり、分jil!領域の表面に電荷が
誘起されることになる。もちろん、このように電荷が誘
起されても、分離領域の表面の導電性が反転する確率は
多くなく、また反転が発生してもそれによって分離領域
の機能が失われるまでに電荷移動のための時間を要する
から、異常電圧が短時間のスパイク電圧である場合は分
離機能が失われてしまうことはまず起こらない。ただし
、この間に第1の絶縁膜までが絶縁破壊を起こしてしま
うと今度はその電流を制限する手直てがないから、半導
体装置に損傷が生じうろことになる。従って、本発明で
は第1の絶縁膜の膜厚を第2の絶縁膜よりも大きい目に
選定して、第2の絶縁膜が絶縁破壊ないしは降伏しても
第1の絶縁膜までが絶縁破壊する確率を小にしておくこ
とが望ましい。
以上の説明かられかるように、本発明の場合に本発明装
置に損傷が発生する確率は第1の絶縁膜と第2の絶縁膜
とがそれぞれ絶縁破壊する確率の積であって、非常に小
な値になる。また、分離領域の分離機能が一時的にでも
失われる確率は、第2の絶縁膜の絶縁破壊の確率と分離
領域表面が反転する確率と異常電圧がスパイク電圧のよ
うな短時間でない確率との積であって、これも充分小な
値になる。
〔実施例〕
以下、第1図と第2図を参照しながら本発明の詳細な説
明する。これらの図の前の第3図および第4図と共通の
部分には同じ符号が付されており、その部分の説明は省
略する。
第1図f8)のn形の部分領域14には高耐圧のnpn
トランジスタが組み込まれており、図にはそのp形のベ
ース層16.強いn形のエミツタ層17および強いn形
のコレクタ接続層18が示されている。このトランジス
タを高耐圧化するためにそのコレクタ層である部分領域
14の深さは25IIIA程度と大きい目にされており
、部分領域14を電位的に分離するための分離領域15
の幅も40n程度に広い目にされている。この分gIf
iJi域15は、同図(blに部分ハンチングを施して
示したように、各部分領域14をまわりから取り囲んで
いる。またこの平面図にはトランジスタの各J116〜
18の輪郭が示されており、これらとコレクタ配線層4
1.エミッタ配線層43およびベース配線層44が接続
されている様子が示されている。これらの配線層はすべ
て分離領域15を渡って他の部分領域と接続されるが、
この内置も高電圧が掛かるコレクタ配帽11が分離領域
15を渡る場所に本発明による遮蔽11930が設けら
れる。
この実施例における遮蔽1II30は、基板10上のふ
つうは熱酸化膜である1−程度の膜厚の第1の絶縁膜2
1の上に通常の減圧CVD法等で0.5−程度の膜厚で
成長されたポリシリコン膜であって、正方形当たり 5
00 kΩ〜IMΩの高いシート抵抗を有するアンドー
プ層である。第1図(alに見られるように、この遮蔽
膜30は分i!fI eJl域15の幅よりはやや狭口
だがほぼ分離領域を覆う幅を持っており、同図■)に示
すようにその一端30aはコレクタ配線層41よりも2
〜3−程度突出されて、分離領域15の表面を配線層の
電圧の影響から完全遮蔽している。遮蔽膜30の他端3
0bは分離領域15に沿って図の下方に延在されており
、図のA−A断面である同図fclに示すように第1の
絶縁膜21に明けられた窓21aを介して分離領域15
の表面と導電接触されている。この実施例における遮蔽
膜30はそのコレクタ配m層41との重なり合い部から
上の分離領域15との導電接続部までIMΩ程度の高抵
抗を有する。このように第1の絶縁Wa21上に遮蔽膜
30を設けた後、基板10の全面に第2の絶縁膜22が
0.5〜0、7 usの膜厚に被着される。この第2の
絶縁膜22は通常の酸化硅素膜であってよく、この第2
の絶縁膜22と前の第1の絶縁膜21に明けられた窓を
介して部分領域14内の各半導体層に導電接続するよう
にアルミの配線層40が被着され、通常のホトプロセス
を経て図示のような形状にパターニングされる。
この実施例における第1の絶縁膜21は上記の膜厚から
れかるように第2の絶縁膜22よりかなり高い耐圧値を
もち、半導体装置は第2の絶縁II!22が絶縁破壊し
たときにも…傷から安全に保護される。
一方、遮蔽膜30のもつ抵抗値がかなり高いので、第2
の絶縁膜22が短時間の異常電圧により絶縁破壊しても
、破壊路を介してほとんど電流が流れずに実際には絶縁
降伏の程度で留まり、従って第2の絶縁膜22は完全破
壊されることが少ない。
第2図は本発明の異なる実施例を示すもので、この実施
例では同図fatかられかるように分離 eM域15を
渡る2本のコレクタ配線層41.42に対して共通に遮
蔽膜30が設けられている。この実施例においても、第
1の絶縁11121は第2の絶縁膜22よりも膜厚を大
に従って高い耐圧値を有するが、遮蔽膜30としてのポ
リシリコン膜は例えばイオン注入方により1013原子
/cI11程度のドーズ量で軽くp形にドーピングされ
、正方形当たり20〜30にΩ程度のシート抵抗を有す
る。同図ialのB−B断面である同図Q)lかられか
るように、この遮蔽膜30は前の実施例と同様に分離領
域の全幅をほぼ覆う幅をもち、その左端30a も左側
の配線層41よりやや突出されるが、その右端30bは
アルミの配線層31を介して分H61域15と導電接続
される。この配線層31はその一端が第2の絶縁11!
22の窓22aを介して遮蔽膜30と導電接触し、他端
が第1の絶縁Ill!!21の窓21aを介して強いp
形の分離領域15と導電接触する。
容易にわかるようにこの配′1LiA1131は他の配
線層41゜42等と・同時に作り込むことができる。
この実施例の場合、遮蔽膜30はその右側の配線ji4
2との重なり合い部とその右端30bの接続部との間に
50にΩ程度の抵抗値をもち、配線層42の下の第2の
絶縁膜22が絶縁破壊したときこの50にΩの抵抗値が
直列に入るが、左側の配線N41の下の第2の絶縁膜2
2が絶縁破壊したときはその約2倍の100 kΩ程度
の抵抗値が直列に入る。遮蔽膜30のもつ直列抵抗が量
配線層41.42についてこの程度変わっても、その遮
蔽効果にとくに支障が生しることはない。
以上の実施例からもわかるように、遮蔽膜のもつ抵抗値
や遮蔽対象を含めて、本発明は種々の態様で実施をする
ことができる。また、以上の実施例ではすべて回路要素
が作り込まれる部分領域をn形とし、分離 61域ない
しは基体をp形としたが、導電形が逆になっても、本発
明の実施上は何らの支障も4いのはもちろんである。
〔発明の効果〕
以上説明したとおり本発明においては、半導体基板を回
路要素を作り込むべき部分′gi域に分割し、かつ半導
体接合により該部分領域間を電位的に相互に分離する分
離領域上を導電性の配線層が渡る部分における分離領域
を配線層から静電的にa蔽する構造として、配線層と分
離領域との間に分離領域側の第1の絶縁膜と配線層側の
第2の絶縁膜と隔絶縁膜間の抵抗性のa両膜とを設け、
遮蔽膜を配vA層との重なり合い部から離れた部位にお
いて分X1ll TiJI域と導電的に接続するするよ
うにしたので、常時はJ!!蔽膜両膜離領域と同電位に
置かれ、配線層下の分離領域の表面の導電形が静電誘導
電荷により反転して分離効果が失われることがなく、配
線層直下の第2の絶縁膜に絶縁破壊が生じたとき破壊路
に直列に遮蔽膜の抵抗が挿入されるので従来のように破
壊電流が大きな値に成長することがなく、本発明装置が
tl傷を受けたり影響が外部の回路や装置に波及するお
それがない。半導体装置への給電電圧が100V程度の
場合、遮蔽膜のもつ抵抗値を10kΩ以上にすれば半導
体装置を損傷から守ることができるが、さらに抵抗値を
1桁程度上げることにより、絶縁破壊を絶縁降伏に留め
て絶縁膜の方も永久的な損傷から守ることもできる。ま
た、異常電圧が掛かって絶縁膜に絶縁破壊や降伏が発生
したとき、今までの通念では分離領域の分離性能までを
保障する要はないのであるが、第1の絶縁膜の膜厚を第
2の絶縁膜よりも大に選定すれば分KM m能が失われ
る確率を充分低くすることができ、同時に半導体装置に
対する保護をより完全にすることができる。
以上のように本発明による半導体装置の分離 6N域用
遮蔽構造は、極めて異常な電圧が半導体装置に掛かった
ときは別として、通常の短時間の異常電圧に対しては分
離領域の分離性能の保証と半導体装置に対する保護との
双方の役割りをほぼ完全に果たすことができ、半導体装
置の動作信軌性の向上に貢献することが期待される。
【図面の簡単な説明】
第1図および第3図が本発明に関し、内第1図は本発明
による半導体装置の分離il域用遮蔽構造の一実施例を
示す半導体装置の一部を拡大した縦断面図、平面図およ
び要部の断面図、第2図は本発明の異なる実施例を示す
半導体装置の一部を拡大した平面図および要部の断面図
である。第3図以降は従来技術に関し、第3図は遮蔽構
造を有しない半導体装置の一部拡大縦断面図、第4図は
従来の遮蔽構造を有する半導体装置の一部拡大縦断面図
である0図において、 】0:半4体基板、1に基板用基体、12:埋込拡散層
、13:埋込分離層、14:部分領域ないしはエピタキ
シャル層、15:分離 BM域、15a:分I iJl
域の表面、16:トランジスタのベース層、17;トラ
ンジスタのエミツタ層、1日:トランジスタのコレクタ
接N層、20:絶縁膜、21:第1の絶縁膜、22:第
2の絶!!j1々、21a、22a:窓、30:遮蔽膜
、30a。 30b=遮蔽膜の端部、40:配線層、41.42:コ
レクタ配線層、43:エミノタ配線層、44:ベース配
線層、50:従来の遮蔽膜、50a;該遮′ti膜の電
荷誘導部、である。 ゛−−−パ′ 第1図

Claims (1)

  1. 【特許請求の範囲】 1)半導体基板を回路要素を作り込むべき部分領域に分
    割し、かつ半導体接合により該部分領域間を電位的に相
    互に分離する分離領域上を導電性の配線層が渡る部分に
    おける分離領域を配線層から静電的に遮蔽する構造であ
    って、配線層と分離領域との間に分離領域側の第1の絶
    縁膜と配線層側の第2の絶縁膜と両絶縁膜間の抵抗性の
    遮蔽膜とを設け、該遮蔽膜を配線層との重なり合い部か
    ら離れた部位において分離領域と導電的に接続するよう
    にしたことを特徴とする半導体装置の分離領域用遮蔽構
    造。 2)特許請求の範囲第1項記載の遮蔽構造において、第
    1の絶縁膜の厚みが第2の絶縁膜の厚みよりも大にされ
    たことを特徴とする半導体装置の分離領域用遮蔽構造。 3)特許請求の範囲第1項記載の遮蔽構造において、遮
    蔽膜の分離領域との重なり合い部から分離領域との導電
    接続部までの抵抗値が10kΩ以上にされたことを特徴
    とする半導体装置の分離領域用遮蔽構造。 4)特許請求の範囲第1項記載の遮蔽構造において、遮
    蔽膜がポリシリコン膜であることを特徴とする半導体装
    置の分離領域用遮蔽構造。 5)特許請求の範囲第4項記載の遮蔽構造において、ポ
    リシリコン膜が0.5μm程度の膜厚にされることを特
    徴とする半導体装置の分離領域用遮蔽構造。 6)特許請求の範囲第4項記載の遮蔽構造において、ポ
    リシリコン膜が弱くドーピングされることを特徴とする
    半導体装置の分離領域用遮蔽構造。 7)特許請求の範囲第6項記載の遮蔽構造において、ポ
    リシリコン膜がイオン注入法により10^1^3原子/
    cm程度のドーズ量でp形にドーピングされることを特
    徴とする半導体装置の分離領域用遮蔽構造。 8)特許請求の範囲第1項記載の遮蔽構造において、遮
    蔽膜が配線層と分離領域との重なり合い部において分離
    領域の幅をほぼ覆うように設けられたことを特徴とする
    半導体装置の分離領域用遮蔽構造。 9)特許請求の範囲第1項記載の遮蔽構造において、遮
    蔽膜が配線層との重なり合い部から分離領域が伸びる方
    向に沿って延在され、該延在部において分離領域と導電
    的に接続されることを特徴とする半導体装置の分離領域
    用遮蔽構造。 10)特許請求の範囲第9項記載の遮蔽構造において、
    遮蔽膜の配線層との重なり合い部から分離領域との接続
    部までの距離が遮蔽膜の幅の2倍以上にされたことを特
    徴とする半導体装置の分離領域用遮蔽構造。
JP13789487A 1987-06-01 1987-06-01 半導体装置の分離領域用遮蔽構造 Expired - Fee Related JPH0630375B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13789487A JPH0630375B2 (ja) 1987-06-01 1987-06-01 半導体装置の分離領域用遮蔽構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13789487A JPH0630375B2 (ja) 1987-06-01 1987-06-01 半導体装置の分離領域用遮蔽構造

Publications (2)

Publication Number Publication Date
JPS63301542A true JPS63301542A (ja) 1988-12-08
JPH0630375B2 JPH0630375B2 (ja) 1994-04-20

Family

ID=15209162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13789487A Expired - Fee Related JPH0630375B2 (ja) 1987-06-01 1987-06-01 半導体装置の分離領域用遮蔽構造

Country Status (1)

Country Link
JP (1) JPH0630375B2 (ja)

Also Published As

Publication number Publication date
JPH0630375B2 (ja) 1994-04-20

Similar Documents

Publication Publication Date Title
EP0161983B1 (en) Input protection arrangement for vlsi integrated circuit devices
US5248892A (en) Semiconductor device provided with a protection circuit
US5701024A (en) Electrostatic discharge (ESD) protection structure for high voltage pins
US5475258A (en) Power semiconductor device with protective element
US4057844A (en) MOS input protection structure
JPH0324791B2 (ja)
US6046476A (en) SOI input protection circuit
US6198135B1 (en) Semiconductor device having electrostatic discharge protection element and manufacturing method thereof
JPH0463546B2 (ja)
US4819046A (en) Integrated circuit with improved protective device
US5744840A (en) Electrostatic protection devices for protecting semiconductor integrated circuitry
US3363152A (en) Semiconductor devices with low leakage current across junction
US5714783A (en) Field-effect transistor
KR100214855B1 (ko) 정전기 방지용 트랜지스터 및 그의 제조방법
EP0617313A2 (en) Light valve device with a protection circuit including a semiconductor device
US4520382A (en) Semiconductor integrated circuit with inversion preventing electrode
EP0202646B1 (en) Input protection device
JP2000114266A (ja) 高耐圧ダイオードとその製造方法
US5962898A (en) Field-effect transistor
JPS63301542A (ja) 半導体装置の分離領域用遮蔽構造
US3936862A (en) MISFET and method of manufacture
EP0347479B1 (en) Semiconductor device having improved withstanding voltage characteristics
US5160990A (en) MIS-FET with small chip area and high strength against static electricity
GB2179494A (en) Protection structure
JPH0430194B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees