JP2002353795A - 半導体保護回路 - Google Patents
半導体保護回路Info
- Publication number
- JP2002353795A JP2002353795A JP2001158962A JP2001158962A JP2002353795A JP 2002353795 A JP2002353795 A JP 2002353795A JP 2001158962 A JP2001158962 A JP 2001158962A JP 2001158962 A JP2001158962 A JP 2001158962A JP 2002353795 A JP2002353795 A JP 2002353795A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- protection circuit
- semiconductor switching
- circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/0406—Modifications for accelerating switching in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
Abstract
(57)【要約】
【課題】 短絡等の欠陥が生じた場合に、半導体スイッ
チング素子への電流を迅速に遮断して、素子の破壊を確
実に防止し得る半導体保護回路を提供する。 【解決手段】 所定の半導体スイッチング素子の過電流
を検出する過電流検出手段を備え、過電流の検出に伴
い、該半導体スイッチング素子をオフさせる低速保護回
路と、該半導体スイッチング素子の出力電流に比例した
電圧信号に基づき、半導体スイッチング素子をオフさせ
る高速保護回路とを有する半導体保護回路において、高
速保護回路が、上記半導体スイッチング素子のゲートに
そのドレインが接続されるＭＯＳＦＥＴと、該ＭＯＳＦ
ＥＴのゲートにそのカソードが接続され、上記半導体ス
イッチング素子の出力電流に比例した電圧信号がそのア
ノードから入力されるダイオードと、該ダイオードのカ
ソード及びＭＯＳＦＥＴのゲートにその一端が接続され
るコンデンサとを有している。
チング素子への電流を迅速に遮断して、素子の破壊を確
実に防止し得る半導体保護回路を提供する。 【解決手段】 所定の半導体スイッチング素子の過電流
を検出する過電流検出手段を備え、過電流の検出に伴
い、該半導体スイッチング素子をオフさせる低速保護回
路と、該半導体スイッチング素子の出力電流に比例した
電圧信号に基づき、半導体スイッチング素子をオフさせ
る高速保護回路とを有する半導体保護回路において、高
速保護回路が、上記半導体スイッチング素子のゲートに
そのドレインが接続されるＭＯＳＦＥＴと、該ＭＯＳＦ
ＥＴのゲートにそのカソードが接続され、上記半導体ス
イッチング素子の出力電流に比例した電圧信号がそのア
ノードから入力されるダイオードと、該ダイオードのカ
ソード及びＭＯＳＦＥＴのゲートにその一端が接続され
るコンデンサとを有している。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体スイッチン
グ素子を備えた電力制御回路において、短絡等の欠陥の
発生時に、半導体スイッチング素子に過電流が生じた場
合に、半導体スイッチング素子をオフさせる半導体保護
回路に関する。
グ素子を備えた電力制御回路において、短絡等の欠陥の
発生時に、半導体スイッチング素子に過電流が生じた場
合に、半導体スイッチング素子をオフさせる半導体保護
回路に関する。
【０００２】
【従来の技術】一般に、例えばＩＧＢＴ等の半導体スイ
ッチング素子が組み込まれた電力制御回路では、半導体
スイッチング素子を過電流から保護するための保護回路
が設けられている。この保護回路は、半導体スイッチン
グ素子の電流検出用のエミッタ出力や電流検出用抵抗の
電圧降下の変化によって負荷電流を検出し、例えば短絡
等の欠陥の発生に伴い大きな電流（以下、短絡電流とい
う）が流れた場合に、半導体スイッチング素子へのゲー
ト入力電圧を遮断して、その素子をオフさせる。通常、
負荷短絡等の欠陥の発生から保護回路の動作まで数マイ
クロ秒程度の応答遅れが存在し、保護回路の動作によっ
てゲート電流が遮断される前に半導体スイッチング素子
が破壊する可能性がある。従来では、これに対処すべ
く、保護回路よりも高速に応答するＲＴＣ（リアルタイ
ムコントロール）回路を用いることが知られている。Ｒ
ＴＣ回路は、半導体スイッチング素子の出力電流を一定
値以下に抑制するように動作するもので、保護回路が作
動する前に半導体スイッチング素子が破壊することを防
止する。
ッチング素子が組み込まれた電力制御回路では、半導体
スイッチング素子を過電流から保護するための保護回路
が設けられている。この保護回路は、半導体スイッチン
グ素子の電流検出用のエミッタ出力や電流検出用抵抗の
電圧降下の変化によって負荷電流を検出し、例えば短絡
等の欠陥の発生に伴い大きな電流（以下、短絡電流とい
う）が流れた場合に、半導体スイッチング素子へのゲー
ト入力電圧を遮断して、その素子をオフさせる。通常、
負荷短絡等の欠陥の発生から保護回路の動作まで数マイ
クロ秒程度の応答遅れが存在し、保護回路の動作によっ
てゲート電流が遮断される前に半導体スイッチング素子
が破壊する可能性がある。従来では、これに対処すべ
く、保護回路よりも高速に応答するＲＴＣ（リアルタイ
ムコントロール）回路を用いることが知られている。Ｒ
ＴＣ回路は、半導体スイッチング素子の出力電流を一定
値以下に抑制するように動作するもので、保護回路が作
動する前に半導体スイッチング素子が破壊することを防
止する。
【０００３】図７に、従来のＲＴＣ回路を備えた半導体
保護回路を採用する電力制御回路の構成の一部を示す。
この電力制御回路では、保護回路８０が、半導体スイッ
チング素子１０３のゲートに出力段１０１及び抵抗１０
２を介して接続され、他方、ＲＴＣ回路９０が、半導体
スイッチング素子１０３のゲート〜ソース間（又はベー
ス〜エミッタ間）に接続されている。保護回路８０は、
ＡＮＤ回路８１と、フリップフロップ回路８２と、コン
パレータ８３と、リファレンス電圧源８４とを有してい
る。この保護回路８０では、半導体スイッチング素子１
０３からの出力電流に比例した電圧信号を入力とし、コ
ンパレータ８３において、入力電圧がリファレンス電圧
源８４による電圧を越えた場合に、ＡＮＤ回路８１を介
して出力段１０１へ入力する信号をオフ状態とし、半導
体スイッチング素子１０３をオフさせる。しかし、この
場合には、作動信号がコンパレータ８３〜ＡＮＤ回路８
１〜出力段１０１という経路で伝わるため、出力電流が
保護レベルに達してから半導体スイッチング素子１０３
が停止するまでの遅延が大きい。
保護回路を採用する電力制御回路の構成の一部を示す。
この電力制御回路では、保護回路８０が、半導体スイッ
チング素子１０３のゲートに出力段１０１及び抵抗１０
２を介して接続され、他方、ＲＴＣ回路９０が、半導体
スイッチング素子１０３のゲート〜ソース間（又はベー
ス〜エミッタ間）に接続されている。保護回路８０は、
ＡＮＤ回路８１と、フリップフロップ回路８２と、コン
パレータ８３と、リファレンス電圧源８４とを有してい
る。この保護回路８０では、半導体スイッチング素子１
０３からの出力電流に比例した電圧信号を入力とし、コ
ンパレータ８３において、入力電圧がリファレンス電圧
源８４による電圧を越えた場合に、ＡＮＤ回路８１を介
して出力段１０１へ入力する信号をオフ状態とし、半導
体スイッチング素子１０３をオフさせる。しかし、この
場合には、作動信号がコンパレータ８３〜ＡＮＤ回路８
１〜出力段１０１という経路で伝わるため、出力電流が
保護レベルに達してから半導体スイッチング素子１０３
が停止するまでの遅延が大きい。
【０００４】モータ等を用いてインダクタンス成分が大
きな負荷となる場合には、半導体スイッチング素子１０
３の出力電流が、時間×出力電圧／負荷インダクタンス
の割合で比較的緩やかに増加するため、保護回路動作の
遅延は問題にならない。ところが、負荷短絡のように抵
抗又は容量成分が主な成分となる場合には、出力電流が
急激に増大するため、保護回路８０が作動して半導体ス
イッチング素子１０３を遮断する前に、その素子１０３
が破壊される惧れがある。
きな負荷となる場合には、半導体スイッチング素子１０
３の出力電流が、時間×出力電圧／負荷インダクタンス
の割合で比較的緩やかに増加するため、保護回路動作の
遅延は問題にならない。ところが、負荷短絡のように抵
抗又は容量成分が主な成分となる場合には、出力電流が
急激に増大するため、保護回路８０が作動して半導体ス
イッチング素子１０３を遮断する前に、その素子１０３
が破壊される惧れがある。
【０００５】ＲＴＣ回路９０は、一般に、半導体スイッ
チング素子１０３の電流検出用の出力に接続された抵抗
１０４の電圧を分圧する２つの抵抗分圧素子９１及び９
２と、ＭＯＳＦＥＴ９３（又はバイポーラトランジス
タ）と、半導体スイッチング素子１０３のゲートに接続
された抵抗１０５とを有しており、保護回路８０と同様
に、出力電流に比例した電圧信号を入力とする。電圧信
号は、抵抗分圧素子９１を介して、ＭＯＳＦＥＴ９３の
ゲート（バイポーラトランジスタのベース）に入力され
る。半導体スイッチング素子１０３が正常にオンしてい
るときには、オン抵抗が十分に低くなるようにその閾値
電圧よりも十分に大きなゲート電圧が印加されて飽和状
態となっている。半導体スイッチング素子１０３に流れ
る電流が定格以下の正常時には、ＭＯＳＦＥＴ９３はオ
フしており、半導体スイッチング素子１０３の動作に対
して影響を与えない。出力電流が増大し、ＭＯＳＦＥＴ
９３がオンすると、半導体スイッチング素子１０３のゲ
ート電圧が減少して活性動作状態となり、半導体スイッ
チング素子１０３のオン抵抗が増大して出力電流が減少
する。出力電流が減少すると、ＲＴＣ回路９０の入力電
圧が減少し、半導体スイッチング素子１０３の入力電圧
を減少させる機能が低下する。
チング素子１０３の電流検出用の出力に接続された抵抗
１０４の電圧を分圧する２つの抵抗分圧素子９１及び９
２と、ＭＯＳＦＥＴ９３（又はバイポーラトランジス
タ）と、半導体スイッチング素子１０３のゲートに接続
された抵抗１０５とを有しており、保護回路８０と同様
に、出力電流に比例した電圧信号を入力とする。電圧信
号は、抵抗分圧素子９１を介して、ＭＯＳＦＥＴ９３の
ゲート（バイポーラトランジスタのベース）に入力され
る。半導体スイッチング素子１０３が正常にオンしてい
るときには、オン抵抗が十分に低くなるようにその閾値
電圧よりも十分に大きなゲート電圧が印加されて飽和状
態となっている。半導体スイッチング素子１０３に流れ
る電流が定格以下の正常時には、ＭＯＳＦＥＴ９３はオ
フしており、半導体スイッチング素子１０３の動作に対
して影響を与えない。出力電流が増大し、ＭＯＳＦＥＴ
９３がオンすると、半導体スイッチング素子１０３のゲ
ート電圧が減少して活性動作状態となり、半導体スイッ
チング素子１０３のオン抵抗が増大して出力電流が減少
する。出力電流が減少すると、ＲＴＣ回路９０の入力電
圧が減少し、半導体スイッチング素子１０３の入力電圧
を減少させる機能が低下する。
【０００６】このように、ＲＴＣ回路９０は、一種の負
帰還回路を構成しており、半導体スイッチング素子１０
３の出力電流を一定値以下に抑制するように動作する。
ＲＴＣ回路９０は、それ単体で、半導体スイッチング素
子１０３をオフさせることはできないが、回路構成が比
較的単純であり、保護回路８０に対する動作の遅延が少
ない。負荷短絡等の欠陥が発生して出力電流が急激に増
大した場合には、ＲＴＣ回路９０が、保護回路８０より
先に動作して出力電流を抑制し、続いて、保護回路８０
が半導体スイッチング素子１０３をオフさせる。
帰還回路を構成しており、半導体スイッチング素子１０
３の出力電流を一定値以下に抑制するように動作する。
ＲＴＣ回路９０は、それ単体で、半導体スイッチング素
子１０３をオフさせることはできないが、回路構成が比
較的単純であり、保護回路８０に対する動作の遅延が少
ない。負荷短絡等の欠陥が発生して出力電流が急激に増
大した場合には、ＲＴＣ回路９０が、保護回路８０より
先に動作して出力電流を抑制し、続いて、保護回路８０
が半導体スイッチング素子１０３をオフさせる。
【０００７】
【発明が解決しようとする課題】ところで、ＲＴＣ回路
９０を保護回路８０と併用した場合にも、負荷短絡等の
欠陥の発生時に、半導体スイッチング素子１０３が破壊
されることがある。図８は、ＲＴＣ回路９０の動作によ
る半導体スイッチング素子１０３のコレクタ電流Ｉｃ及
び半導体スイッチング素子１０３の電流検出端子の電流
Ｉｓｅｎｓの変化をあらわすグラフである。この図８か
ら分かるように、通常、ＲＴＣ回路９０が動作すると、
半導体スイッチング素子１０３の出力電流は増減を繰り
返し、発振波形となる。そのため、半導体スイッチング
素子１０３の各部の電流分布が一様にならず、ごく一部
分に電流が集中する現象が発生し、その部分が破壊す
る。
９０を保護回路８０と併用した場合にも、負荷短絡等の
欠陥の発生時に、半導体スイッチング素子１０３が破壊
されることがある。図８は、ＲＴＣ回路９０の動作によ
る半導体スイッチング素子１０３のコレクタ電流Ｉｃ及
び半導体スイッチング素子１０３の電流検出端子の電流
Ｉｓｅｎｓの変化をあらわすグラフである。この図８か
ら分かるように、通常、ＲＴＣ回路９０が動作すると、
半導体スイッチング素子１０３の出力電流は増減を繰り
返し、発振波形となる。そのため、半導体スイッチング
素子１０３の各部の電流分布が一様にならず、ごく一部
分に電流が集中する現象が発生し、その部分が破壊す
る。
【０００８】また、保護回路８０が動作する時点で、半
導体スイッチング素子１０３の入力電圧がＲＴＣ回路９
０により減少させられているため、半導体スイッチング
素子１０３のターンオフが通常よりも速くなり、出力電
流の単位時間当たりの変化（ｄｉ／ｄｔ）が大きくなる
ことがある。その結果、配線インダクタンスの起電力に
よって、半導体スイッチング素子１０３の耐圧性を上回
る大きなサージ電圧が発生し、半導体スイッチング素子
１０３が破壊される。
導体スイッチング素子１０３の入力電圧がＲＴＣ回路９
０により減少させられているため、半導体スイッチング
素子１０３のターンオフが通常よりも速くなり、出力電
流の単位時間当たりの変化（ｄｉ／ｄｔ）が大きくなる
ことがある。その結果、配線インダクタンスの起電力に
よって、半導体スイッチング素子１０３の耐圧性を上回
る大きなサージ電圧が発生し、半導体スイッチング素子
１０３が破壊される。
【０００９】かかる問題を回避するために、保護回路８
０及びＲＴＣ回路９０の動作タイミングを最適化する必
要があるが、負荷や半導体スイッチング素子１０３の状
態によって最適なタイミングが変動するため、あらゆる
条件下で半導体スイッチング素子１０３の破壊を防止す
ることは困難であった。
０及びＲＴＣ回路９０の動作タイミングを最適化する必
要があるが、負荷や半導体スイッチング素子１０３の状
態によって最適なタイミングが変動するため、あらゆる
条件下で半導体スイッチング素子１０３の破壊を防止す
ることは困難であった。
【００１０】本発明は、上記技術的課題に鑑みてなされ
たもので、負荷短絡等の欠陥が発生した場合に、半導体
スイッチング素子への電流を迅速に遮断して、素子の破
壊を確実に防止し得る半導体保護回路を提供することを
目的とする。
たもので、負荷短絡等の欠陥が発生した場合に、半導体
スイッチング素子への電流を迅速に遮断して、素子の破
壊を確実に防止し得る半導体保護回路を提供することを
目的とする。
【００１１】
【課題を解決するための手段】本願の第１の発明は、所
定の半導体スイッチング素子の過電流を検出する過電流
検出手段を備え、過電流の検出に伴い、該半導体スイッ
チング素子をオフさせる低速保護回路と、該半導体スイ
ッチング素子の出力電流に比例した電圧信号に基づき、
半導体スイッチング素子をオフさせる高速保護回路とを
有する半導体保護回路において、上記高速保護回路が、
上記半導体スイッチング素子のゲートにそのドレインが
接続されるＭＯＳＦＥＴと、該ＭＯＳＦＥＴのゲートに
そのカソードが接続され、上記半導体スイッチング素子
の出力電流に比例した電圧信号がそのアノードから入力
されるダイオードと、該ダイオードのカソード及びＭＯ
ＳＦＥＴのゲートにその一端が接続されるコンデンサと
を有していることを特徴としたものである。
定の半導体スイッチング素子の過電流を検出する過電流
検出手段を備え、過電流の検出に伴い、該半導体スイッ
チング素子をオフさせる低速保護回路と、該半導体スイ
ッチング素子の出力電流に比例した電圧信号に基づき、
半導体スイッチング素子をオフさせる高速保護回路とを
有する半導体保護回路において、上記高速保護回路が、
上記半導体スイッチング素子のゲートにそのドレインが
接続されるＭＯＳＦＥＴと、該ＭＯＳＦＥＴのゲートに
そのカソードが接続され、上記半導体スイッチング素子
の出力電流に比例した電圧信号がそのアノードから入力
されるダイオードと、該ダイオードのカソード及びＭＯ
ＳＦＥＴのゲートにその一端が接続されるコンデンサと
を有していることを特徴としたものである。
【００１２】また、本願の第２の発明は、第１の発明に
おいて、所定の抵抗値を有する第１の抵抗が、上記コン
デンサと並列に接続されていることを特徴としたもので
ある。
おいて、所定の抵抗値を有する第１の抵抗が、上記コン
デンサと並列に接続されていることを特徴としたもので
ある。
【００１３】更に、本願の第３の発明は、第１又は２の
発明において、所定の抵抗値を有する第２の抵抗が、上
記ダイオードとコンデンサとの間に直列に接続されてい
ることを特徴としたものである。
発明において、所定の抵抗値を有する第２の抵抗が、上
記ダイオードとコンデンサとの間に直列に接続されてい
ることを特徴としたものである。
【００１４】また、更に、本願の第４の発明は、第１〜
３の発明のいずれか一において、上記コンデンサと低速
保護回路における過電流検出手段との間に、そのアノー
ドがコンデンサに接続される一方、カソードが過電流検
出手段に接続される伝達ダイオードが設けられているこ
とを特徴としたものである。
３の発明のいずれか一において、上記コンデンサと低速
保護回路における過電流検出手段との間に、そのアノー
ドがコンデンサに接続される一方、カソードが過電流検
出手段に接続される伝達ダイオードが設けられているこ
とを特徴としたものである。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付図面を参照しながら説明する。 実施の形態１．図１に、本発明の実施の形態１に係る低
速保護回路および高速保護回路からなる半導体保護回路
を採用した電力制御回路の構成の一部を示す。半導体保
護回路は、半導体スイッチング素子２３へのゲート信号
の伝送経路上に設けられ、半導体スイッチング素子２３
からの出力電流に比例した電圧信号を、その入力信号と
するように構成される低速保護回路５と、同じく半導体
スイッチング素子２３からの出力電流に比例した電圧信
号に基づき、半導体スイッチング素子をオフさせる高速
保護回路であるＦＡＳ（FAST SHUT DOWN）回路１０とを
有している。また、この半導体保護回路では、低速保護
回路５の出力側と半導体スイッチング素子２３のゲート
との間には、互いに直列に接続された出力段２１及び抵
抗２２が設けられ、更に、半導体スイッチング素子２３
の電流検出用のエミッタには、電流検出用抵抗（所謂シ
ャント抵抗）２４が接続されている。
て、添付図面を参照しながら説明する。 実施の形態１．図１に、本発明の実施の形態１に係る低
速保護回路および高速保護回路からなる半導体保護回路
を採用した電力制御回路の構成の一部を示す。半導体保
護回路は、半導体スイッチング素子２３へのゲート信号
の伝送経路上に設けられ、半導体スイッチング素子２３
からの出力電流に比例した電圧信号を、その入力信号と
するように構成される低速保護回路５と、同じく半導体
スイッチング素子２３からの出力電流に比例した電圧信
号に基づき、半導体スイッチング素子をオフさせる高速
保護回路であるＦＡＳ（FAST SHUT DOWN）回路１０とを
有している。また、この半導体保護回路では、低速保護
回路５の出力側と半導体スイッチング素子２３のゲート
との間には、互いに直列に接続された出力段２１及び抵
抗２２が設けられ、更に、半導体スイッチング素子２３
の電流検出用のエミッタには、電流検出用抵抗（所謂シ
ャント抵抗）２４が接続されている。
【００１６】低速保護回路５は、ＡＮＤ回路１と、フリ
ップフロップ回路２と、コンパレータ３と、リファレン
ス電圧源４とを有している。また、低速保護回路５で
は、半導体スイッチング素子２３からの出力電流に比例
した電圧信号を、その入力信号として、過電流検出手段
として機能するコンパレータ３において、入力電圧がリ
ファレンス電圧源４による電圧を越えた場合に、ＡＮＤ
回路１を介して出力段２１へ入力する信号を遮断し、半
導体スイッチング素子２３をオフさせる。ここでは、リ
ファレンス電圧源４の設定電圧により、低速保護回路５
が動作する出力電流レベルを任意に設定することができ
る。
ップフロップ回路２と、コンパレータ３と、リファレン
ス電圧源４とを有している。また、低速保護回路５で
は、半導体スイッチング素子２３からの出力電流に比例
した電圧信号を、その入力信号として、過電流検出手段
として機能するコンパレータ３において、入力電圧がリ
ファレンス電圧源４による電圧を越えた場合に、ＡＮＤ
回路１を介して出力段２１へ入力する信号を遮断し、半
導体スイッチング素子２３をオフさせる。ここでは、リ
ファレンス電圧源４の設定電圧により、低速保護回路５
が動作する出力電流レベルを任意に設定することができ
る。
【００１７】他方、ＦＡＳ回路１０は、半導体スイッチ
ング素子２３のゲートにそのドレインが接続されるＭＯ
ＳＦＥＴ１５と、ＭＯＳＦＥＴ１５のゲートにそのカソ
ードが接続され、半導体スイッチング素子２３の出力電
流に比例した電圧信号がそのアノードから入力されるス
イッチングダイオード１２と、ダイオード１２のカソー
ド及びＭＯＳＦＥＴ１５のゲートにその一端が接続され
るコンデンサ１３とを有している。更に、ＦＡＳ回路１
０は、ＭＯＳＦＥＴ１５のドレインと半導体スイッチン
グ素子２３のゲートとの間に接続された抵抗２５とを有
している。
ング素子２３のゲートにそのドレインが接続されるＭＯ
ＳＦＥＴ１５と、ＭＯＳＦＥＴ１５のゲートにそのカソ
ードが接続され、半導体スイッチング素子２３の出力電
流に比例した電圧信号がそのアノードから入力されるス
イッチングダイオード１２と、ダイオード１２のカソー
ド及びＭＯＳＦＥＴ１５のゲートにその一端が接続され
るコンデンサ１３とを有している。更に、ＦＡＳ回路１
０は、ＭＯＳＦＥＴ１５のドレインと半導体スイッチン
グ素子２３のゲートとの間に接続された抵抗２５とを有
している。
【００１８】ＦＡＳ回路１０では、低速保護回路５と同
様に、電流検出用のエミッタ電流に比例した電圧信号を
入力とする。その電圧信号は、スイッチングダイオード
１２を介してコンデンサ１３に供給され、コンデンサ容
量分の電圧が保持される。つまり、スイッチングダイオ
ード１２とコンデンサ１３とは、ＭＯＳＦＥＴ１５のゲ
ート電圧を保持するホールド回路として動作する。
様に、電流検出用のエミッタ電流に比例した電圧信号を
入力とする。その電圧信号は、スイッチングダイオード
１２を介してコンデンサ１３に供給され、コンデンサ容
量分の電圧が保持される。つまり、スイッチングダイオ
ード１２とコンデンサ１３とは、ＭＯＳＦＥＴ１５のゲ
ート電圧を保持するホールド回路として動作する。
【００１９】図２は、ＦＡＳ回路１０の動作時におけ
る、半導体スイッチング素子２３のコレクタ電流Ｉｃ及
び半導体スイッチング素子２３の電流検出端子（センス
エミッタ）の電流Ｉｓｅｎｓの波形をあらわすグラフで
ある。半導体スイッチング素子２３のセンスエミッタに
は、半導体スイッチング素子２３のエミッタ端子の１／
ｎの電流が流れる。例えば短絡等の欠陥の発生に伴い、
半導体スイッチング素子２３を大きなコレクタ電流Ｉｃ
が流れると、センスエミッタの電流Ｉｓｅｎｓが増大す
る。これと同時に、ＦＡＳ回路１０のＭＯＳＦＥＴ１５
のゲート電圧も上昇する。そして、ＭＯＳＦＥＴ１５の
ゲート電圧が閾値（図中の「ＦＡＳ閾値」）を越えるこ
とにより、ＭＯＳＦＥＴ１５がオンする。これにより、
半導体スイッチング素子２３へのゲート信号の一部が、
抵抗２５を通じて、ＦＡＳ回路１０へ流れ、半導体スイ
ッチング素子２３のゲート電圧が減少する。このときの
ゲート電圧は、半導体スイッチング素子２３のゲート閾
値よりも低くなるように、抵抗１０５及び１０２の抵抗
値を設定するものとする。その結果、半導体スイッチン
グ素子２３のセンスエミッタの電流Ｉｓｅｎｓ、すなわ
ち出力電流が減少する。このとき、ＦＡＳ回路１０で
は、スイッチングダイオード１２及びコンデンサ１３か
ら構成されるホールド回路の働きによって、ＭＯＳＦＥ
Ｔ１５のゲート電圧が保持されるため、電流検出用抵抗
２４の電圧が０Ｖになった場合にも、ＭＯＳＦＥＴ１５
のゲート電圧は維持され、ＭＯＳＦＥＴ１５自体がオフ
されない。
る、半導体スイッチング素子２３のコレクタ電流Ｉｃ及
び半導体スイッチング素子２３の電流検出端子（センス
エミッタ）の電流Ｉｓｅｎｓの波形をあらわすグラフで
ある。半導体スイッチング素子２３のセンスエミッタに
は、半導体スイッチング素子２３のエミッタ端子の１／
ｎの電流が流れる。例えば短絡等の欠陥の発生に伴い、
半導体スイッチング素子２３を大きなコレクタ電流Ｉｃ
が流れると、センスエミッタの電流Ｉｓｅｎｓが増大す
る。これと同時に、ＦＡＳ回路１０のＭＯＳＦＥＴ１５
のゲート電圧も上昇する。そして、ＭＯＳＦＥＴ１５の
ゲート電圧が閾値（図中の「ＦＡＳ閾値」）を越えるこ
とにより、ＭＯＳＦＥＴ１５がオンする。これにより、
半導体スイッチング素子２３へのゲート信号の一部が、
抵抗２５を通じて、ＦＡＳ回路１０へ流れ、半導体スイ
ッチング素子２３のゲート電圧が減少する。このときの
ゲート電圧は、半導体スイッチング素子２３のゲート閾
値よりも低くなるように、抵抗１０５及び１０２の抵抗
値を設定するものとする。その結果、半導体スイッチン
グ素子２３のセンスエミッタの電流Ｉｓｅｎｓ、すなわ
ち出力電流が減少する。このとき、ＦＡＳ回路１０で
は、スイッチングダイオード１２及びコンデンサ１３か
ら構成されるホールド回路の働きによって、ＭＯＳＦＥ
Ｔ１５のゲート電圧が保持されるため、電流検出用抵抗
２４の電圧が０Ｖになった場合にも、ＭＯＳＦＥＴ１５
のゲート電圧は維持され、ＭＯＳＦＥＴ１５自体がオフ
されない。
【００２０】図２からよく分かるように、ＦＡＳ回路１
０が動作すると、半導体スイッチング素子２３は出力電
流を徐々に減少させてゆき、完全にオフ状態となる。こ
れによって、各構成の電流分布が不均一になったり、低
速保護回路５の動作時にサージ電圧が発生する現象を回
避することができる。この実施の形態１に係る低速保護
回路５及びＦＡＳ回路１０によれば、短絡等の欠陥の発
生に伴い半導体スイッチング素子２３に過電流が生じた
場合に、半導体スイッチング素子２３を確実に保護する
ことができる。
０が動作すると、半導体スイッチング素子２３は出力電
流を徐々に減少させてゆき、完全にオフ状態となる。こ
れによって、各構成の電流分布が不均一になったり、低
速保護回路５の動作時にサージ電圧が発生する現象を回
避することができる。この実施の形態１に係る低速保護
回路５及びＦＡＳ回路１０によれば、短絡等の欠陥の発
生に伴い半導体スイッチング素子２３に過電流が生じた
場合に、半導体スイッチング素子２３を確実に保護する
ことができる。
【００２１】以下、本発明の別の実施の形態について説
明する。なお、以下では、上記実施の形態１における場
合と同じものについては、同一の符号を付し、それ以上
の説明を省略する。 実施の形態２．図３に、本発明の実施の形態２に係る保
護回路及び高速保護回路（ＦＡＳ回路）からなる半導体
保護回路を採用した電力制御回路の構成の一部を示す。
半導体保護回路は、上記実施の形態１における場合と同
じ構成要素を有し、それに加え、本実施の形態２では、
ＦＡＳ回路３０において、所定の抵抗値を有するコンデ
ンサ放電用抵抗３１がコンデンサ３１と並列に接続され
ている。なお、コンデンサ放電用抵抗３１は、特許請求
の範囲に記載の「第１の抵抗」に該当するものである。
明する。なお、以下では、上記実施の形態１における場
合と同じものについては、同一の符号を付し、それ以上
の説明を省略する。 実施の形態２．図３に、本発明の実施の形態２に係る保
護回路及び高速保護回路（ＦＡＳ回路）からなる半導体
保護回路を採用した電力制御回路の構成の一部を示す。
半導体保護回路は、上記実施の形態１における場合と同
じ構成要素を有し、それに加え、本実施の形態２では、
ＦＡＳ回路３０において、所定の抵抗値を有するコンデ
ンサ放電用抵抗３１がコンデンサ３１と並列に接続され
ている。なお、コンデンサ放電用抵抗３１は、特許請求
の範囲に記載の「第１の抵抗」に該当するものである。
【００２２】上記実施の形態１に係る半導体保護回路の
構成では、コンデンサ１３に保持される電荷が漏れ電流
によって放電してしまうまで、ＦＡＳ回路１０のＭＯＳ
ＦＥＴ１５がオンし続け、そのため、ＦＡＳ回路１０の
動作の要因となった短絡等の欠陥が解消されても、迅速
に正常動作に戻ることができなかった。これに対処する
ために、この実施の形態２では、コンデンサ放電用抵抗
３１がコンデンサ１３と並列に接続される。これによ
り、コンデンサ放電用抵抗３１の抵抗値の設定次第で、
コンデンサ１３の容量を大きくできる等、回路定数の設
定可能な範囲が広くなる。例えば、コンデンサ放電用抵
抗３１とコンデンサ１３の時定数によって、ＦＡＳ回路
３０の動作時に、ＭＯＳＦＥＴ１５がオンし続ける時間
つまりＦＡＳ回路３０の動作タイミングを任意に設定す
ることができる。また、コンデンサ１３の容量を大きく
した場合には、外来ノイズ等の外部作用による誤動作を
防止することができる。
構成では、コンデンサ１３に保持される電荷が漏れ電流
によって放電してしまうまで、ＦＡＳ回路１０のＭＯＳ
ＦＥＴ１５がオンし続け、そのため、ＦＡＳ回路１０の
動作の要因となった短絡等の欠陥が解消されても、迅速
に正常動作に戻ることができなかった。これに対処する
ために、この実施の形態２では、コンデンサ放電用抵抗
３１がコンデンサ１３と並列に接続される。これによ
り、コンデンサ放電用抵抗３１の抵抗値の設定次第で、
コンデンサ１３の容量を大きくできる等、回路定数の設
定可能な範囲が広くなる。例えば、コンデンサ放電用抵
抗３１とコンデンサ１３の時定数によって、ＦＡＳ回路
３０の動作時に、ＭＯＳＦＥＴ１５がオンし続ける時間
つまりＦＡＳ回路３０の動作タイミングを任意に設定す
ることができる。また、コンデンサ１３の容量を大きく
した場合には、外来ノイズ等の外部作用による誤動作を
防止することができる。
【００２３】実施の形態３．図４に、本発明の実施の形
態３に係る保護回路及び高速保護回路（ＦＡＳ回路）か
らなる半導体保護回路を採用した電力制御回路の構成の
一部を示す。半導体保護回路は、上記実施の形態１にお
ける場合と同じ構成要素を有し、それに加え、本実施の
形態３では、ＦＡＳ回路４０において、所定の抵抗値を
有する抵抗４１が、スイッチングダイオード１２のカソ
ード側に、該ダイオード１２と直列に接続されている。
なお、抵抗４１は、特許請求の範囲に記載の「第２の抵
抗」に該当するものである。
態３に係る保護回路及び高速保護回路（ＦＡＳ回路）か
らなる半導体保護回路を採用した電力制御回路の構成の
一部を示す。半導体保護回路は、上記実施の形態１にお
ける場合と同じ構成要素を有し、それに加え、本実施の
形態３では、ＦＡＳ回路４０において、所定の抵抗値を
有する抵抗４１が、スイッチングダイオード１２のカソ
ード側に、該ダイオード１２と直列に接続されている。
なお、抵抗４１は、特許請求の範囲に記載の「第２の抵
抗」に該当するものである。
【００２４】この場合、抵抗４１及びコンデンサ１３
は、一種の１次遅れフィルタを構成することとなり、こ
のフィルタの時定数によって、ＦＡＳ回路４０の動作タ
イミングを、それを遅延させる方向で任意に設定可能と
なる。また、この場合には、外来ノイズ等の外部作用に
よる誤動作を防止することができる。
は、一種の１次遅れフィルタを構成することとなり、こ
のフィルタの時定数によって、ＦＡＳ回路４０の動作タ
イミングを、それを遅延させる方向で任意に設定可能と
なる。また、この場合には、外来ノイズ等の外部作用に
よる誤動作を防止することができる。
【００２５】実施の形態４．図５に、本発明の実施の形
態４に係る保護回路及び高速保護回路（ＦＡＳ回路）か
らなる半導体保護回路を採用した電力制御回路の構成の
一部を示す。この実施の形態４では、上記実施の形態２
及び３を組み合せた構成が採用されており、ＦＡＳ回路
５０において、コンデンサ放電用抵抗３１がコンデンサ
３１と並列に接続されるとともに、抵抗４１がスイッチ
ングダイオード１２のカソード側に、該ダイオード１２
と直列に接続されている。
態４に係る保護回路及び高速保護回路（ＦＡＳ回路）か
らなる半導体保護回路を採用した電力制御回路の構成の
一部を示す。この実施の形態４では、上記実施の形態２
及び３を組み合せた構成が採用されており、ＦＡＳ回路
５０において、コンデンサ放電用抵抗３１がコンデンサ
３１と並列に接続されるとともに、抵抗４１がスイッチ
ングダイオード１２のカソード側に、該ダイオード１２
と直列に接続されている。
【００２６】かかる構成では、コンデンサ放電用抵抗３
１及び抵抗４１を設けることによって、上記実施の形態
２及び３に記載した理由から、ＭＯＳＦＥＴ１５のオン
／オフのタイミング、つまりＦＡＳ回路５０の動作タイ
ミングを自在に設定することができる。
１及び抵抗４１を設けることによって、上記実施の形態
２及び３に記載した理由から、ＭＯＳＦＥＴ１５のオン
／オフのタイミング、つまりＦＡＳ回路５０の動作タイ
ミングを自在に設定することができる。
【００２７】実施の形態５．図６に、本発明の実施の形
態５に係る保護回路及び高速保護回路（ＦＡＳ回路）か
らなる半導体保護回路を採用した電力制御回路の構成の
一部を示す。半導体保護回路は、上記実施の形態２にお
ける場合と同じ構成要素を有し、それに加え、ＦＡＳ回
路６０において、そのカソードが低速保護回路５のコン
パレータ３に接続された伝達ダイオード６１が、コンデ
ンサ放電用抵抗３１に接続されている。この伝達ダイオ
ード６１によって、ＦＡＳ回路６０が動作に伴い半導体
スイッチング素子２３が遮断されたという情報が、低速
保護回路５に伝達される。
態５に係る保護回路及び高速保護回路（ＦＡＳ回路）か
らなる半導体保護回路を採用した電力制御回路の構成の
一部を示す。半導体保護回路は、上記実施の形態２にお
ける場合と同じ構成要素を有し、それに加え、ＦＡＳ回
路６０において、そのカソードが低速保護回路５のコン
パレータ３に接続された伝達ダイオード６１が、コンデ
ンサ放電用抵抗３１に接続されている。この伝達ダイオ
ード６１によって、ＦＡＳ回路６０が動作に伴い半導体
スイッチング素子２３が遮断されたという情報が、低速
保護回路５に伝達される。
【００２８】上記実施の形態２に係る半導体保護回路
（図２参照）では、ＦＡＳ回路３０の動作により半導体
スイッチング素子が遮断されると、コンデンサ放電用抵
抗３１の作用によって、一定時間後にＭＯＳＦＥＴ１５
がオフする。そして、ＦＡＳ回路３０のＭＯＳＦＥＴ１
５がオフするまでに、低速保護回路５が半導体スイッチ
ング素子２３の駆動回路の出力電圧を負又は０ボルトと
している必要がある。しかし、通常、低速保護回路５の
過電流検出手段となるコンパレータ３の上流側に、抵抗
７１及びコンデンサ７２を備えた誤動作防止用のローパ
スフィルタ７０（図２では不図示）が配置されるため、
短絡等の欠陥が発生した場合に、ＦＡＳ回路３０が、ロ
ーパスフィルタ７０の時定数よりも短時間で半導体スイ
ッチング素子２３を遮断すると、保護回路３０は負荷短
絡等の欠陥が発生したことを検出することができない。
そのため、ＦＡＳ回路３０のＭＯＳＦＥＴ１５がオフす
ると、半導体スイッチング素子２３がオンして、再び負
荷短絡等の欠陥が発生する惧れがある。
（図２参照）では、ＦＡＳ回路３０の動作により半導体
スイッチング素子が遮断されると、コンデンサ放電用抵
抗３１の作用によって、一定時間後にＭＯＳＦＥＴ１５
がオフする。そして、ＦＡＳ回路３０のＭＯＳＦＥＴ１
５がオフするまでに、低速保護回路５が半導体スイッチ
ング素子２３の駆動回路の出力電圧を負又は０ボルトと
している必要がある。しかし、通常、低速保護回路５の
過電流検出手段となるコンパレータ３の上流側に、抵抗
７１及びコンデンサ７２を備えた誤動作防止用のローパ
スフィルタ７０（図２では不図示）が配置されるため、
短絡等の欠陥が発生した場合に、ＦＡＳ回路３０が、ロ
ーパスフィルタ７０の時定数よりも短時間で半導体スイ
ッチング素子２３を遮断すると、保護回路３０は負荷短
絡等の欠陥が発生したことを検出することができない。
そのため、ＦＡＳ回路３０のＭＯＳＦＥＴ１５がオフす
ると、半導体スイッチング素子２３がオンして、再び負
荷短絡等の欠陥が発生する惧れがある。
【００２９】これに対処すべく、本実施の形態５では、
ＦＡＳ回路６０において、伝達ダイオード３１がコンデ
ンサ３１と低速保護回路５のコンパレータ３との間に設
けられており、これによって、低速保護回路５の過電流
検出の遅れよりも短時間に半導体スイッチング素子２３
が遮断されても、低速保護回路５は、コンデンサ３１に
蓄積された電圧に基づき、短絡等の欠陥が発生したこと
を検出し、それに対応することが可能となる。その結
果、半導体スイッチング素子２３の破壊を確実に防止す
ることができる。
ＦＡＳ回路６０において、伝達ダイオード３１がコンデ
ンサ３１と低速保護回路５のコンパレータ３との間に設
けられており、これによって、低速保護回路５の過電流
検出の遅れよりも短時間に半導体スイッチング素子２３
が遮断されても、低速保護回路５は、コンデンサ３１に
蓄積された電圧に基づき、短絡等の欠陥が発生したこと
を検出し、それに対応することが可能となる。その結
果、半導体スイッチング素子２３の破壊を確実に防止す
ることができる。
【００３０】なお、本発明は、例示された実施の形態に
限定されるものでなく、本発明の要旨を逸脱しない範囲
において、種々の改良及び設計上の変更が可能であるこ
とは言うまでもない。
限定されるものでなく、本発明の要旨を逸脱しない範囲
において、種々の改良及び設計上の変更が可能であるこ
とは言うまでもない。
【００３１】
【発明の効果】以上の説明から明らかなように、本願の
第１の発明によれば、所定の半導体スイッチング素子の
過電流を検出する過電流検出手段を備え、過電流の検出
に伴い、該半導体スイッチング素子をオフさせる低速保
護回路と、該半導体スイッチング素子の出力電流に比例
した電圧信号に基づき、半導体スイッチング素子をオフ
させる高速保護回路とを有する半導体保護回路におい
て、上記高速保護回路が、上記半導体スイッチング素子
のゲートにそのドレインが接続されるＭＯＳＦＥＴと、
該ＭＯＳＦＥＴのゲートにそのカソードが接続され、上
記半導体スイッチング素子の出力電流に比例した電圧信
号がそのアノードから入力されるダイオードと、該ダイ
オードのカソード及びＭＯＳＦＥＴのゲートにその一端
が接続されるコンデンサとを有しているので、コンデン
サに蓄積された電圧がＭＯＳＦＥＴの閾値を越えると、
ＭＯＳＦＥＴがＯＮして半導体スイッチング素子のゲー
ト電圧を低下させ、低速保護回路よりも迅速に半導体ス
イッチング素子をオフさせることができ、また、ダイオ
ードによってコンデンサに蓄積される電荷が放電され
ず、ＭＯＳＦＥＴをオン状態に維持することができる。
その結果、例えば短絡等の欠陥の発生時に過電流が生じ
た場合にも、半導体スイッチング素子をオフさせ、その
破壊を確実に防止することができる。
第１の発明によれば、所定の半導体スイッチング素子の
過電流を検出する過電流検出手段を備え、過電流の検出
に伴い、該半導体スイッチング素子をオフさせる低速保
護回路と、該半導体スイッチング素子の出力電流に比例
した電圧信号に基づき、半導体スイッチング素子をオフ
させる高速保護回路とを有する半導体保護回路におい
て、上記高速保護回路が、上記半導体スイッチング素子
のゲートにそのドレインが接続されるＭＯＳＦＥＴと、
該ＭＯＳＦＥＴのゲートにそのカソードが接続され、上
記半導体スイッチング素子の出力電流に比例した電圧信
号がそのアノードから入力されるダイオードと、該ダイ
オードのカソード及びＭＯＳＦＥＴのゲートにその一端
が接続されるコンデンサとを有しているので、コンデン
サに蓄積された電圧がＭＯＳＦＥＴの閾値を越えると、
ＭＯＳＦＥＴがＯＮして半導体スイッチング素子のゲー
ト電圧を低下させ、低速保護回路よりも迅速に半導体ス
イッチング素子をオフさせることができ、また、ダイオ
ードによってコンデンサに蓄積される電荷が放電され
ず、ＭＯＳＦＥＴをオン状態に維持することができる。
その結果、例えば短絡等の欠陥の発生時に過電流が生じ
た場合にも、半導体スイッチング素子をオフさせ、その
破壊を確実に防止することができる。
【００３２】また、本願の第２の発明によれば、所定の
抵抗値を有する第１の抵抗が、上記コンデンサと並列に
接続されているので、第１の抵抗とコンデンサの時定数
によって、ＭＯＳＦＥＴがオンし続ける時間を任意に設
定することができる。
抵抗値を有する第１の抵抗が、上記コンデンサと並列に
接続されているので、第１の抵抗とコンデンサの時定数
によって、ＭＯＳＦＥＴがオンし続ける時間を任意に設
定することができる。
【００３３】更に、本願の第３の発明によれば、所定の
抵抗値を有する第２の抵抗が、上記ダイオードとコンデ
ンサとの間に直列に接続されているので、第２の抵抗と
コンデンサとにより構成される１次遅れフィルタの時定
数に基づいて、高速保護回路の動作タイミングを、それ
遅らせる方向で自由に設定することができる。
抵抗値を有する第２の抵抗が、上記ダイオードとコンデ
ンサとの間に直列に接続されているので、第２の抵抗と
コンデンサとにより構成される１次遅れフィルタの時定
数に基づいて、高速保護回路の動作タイミングを、それ
遅らせる方向で自由に設定することができる。
【００３４】また、更に、本願の第４の発明によれば、
上記コンデンサと低速保護回路における過電流検出手段
との間に、そのアノードがコンデンサに接続される一
方、カソードが過電流検出手段に接続される伝達ダイオ
ードが設けられているので、高速保護回路の動作によっ
て、保護回路の過電流検出の遅れよりも迅速に半導体ス
イッチング素子が遮断された場合にも、低速保護回路
は、高速保護回路におけるコンデンサの電圧によって、
短絡等の欠陥が発生したことを検出し、それに対応する
ことが可能となる。
上記コンデンサと低速保護回路における過電流検出手段
との間に、そのアノードがコンデンサに接続される一
方、カソードが過電流検出手段に接続される伝達ダイオ
ードが設けられているので、高速保護回路の動作によっ
て、保護回路の過電流検出の遅れよりも迅速に半導体ス
イッチング素子が遮断された場合にも、低速保護回路
は、高速保護回路におけるコンデンサの電圧によって、
短絡等の欠陥が発生したことを検出し、それに対応する
ことが可能となる。
【図１】 本発明の実施の形態１に係る低速保護回路及
び高速保護回路からなる半導体保護回路を採用した電力
制御回路の構成の一部を示す図である。
び高速保護回路からなる半導体保護回路を採用した電力
制御回路の構成の一部を示す図である。
【図２】 上記高速保護回路の動作時における、半導体
スイッチング素子のコレクタ電流Ｉｃ及び半導体スイッ
チング素子の電流検出端子の電流Ｉｓｅｎｓの波形をあ
らわすグラフである。
スイッチング素子のコレクタ電流Ｉｃ及び半導体スイッ
チング素子の電流検出端子の電流Ｉｓｅｎｓの波形をあ
らわすグラフである。
【図３】 本発明の実施の形態２に係る低速保護回路及
び高速保護回路からなる半導体保護回路を採用した電力
制御回路の構成の一部を示す図である。
び高速保護回路からなる半導体保護回路を採用した電力
制御回路の構成の一部を示す図である。
【図４】 本発明の実施の形態３に係る低速保護回路及
び高速保護回路からなる半導体保護回路を採用した電力
制御回路の構成の一部を示す図である。
び高速保護回路からなる半導体保護回路を採用した電力
制御回路の構成の一部を示す図である。
【図５】 本発明の実施の形態４に係る低速保護回路及
び高速保護回路からなる半導体保護回路を採用した電力
制御回路の構成の一部を示す図である。
び高速保護回路からなる半導体保護回路を採用した電力
制御回路の構成の一部を示す図である。
【図６】 本発明の実施の形態５に係る低速保護回路及
び高速保護回路からなる半導体保護回路を採用した電力
制御回路の構成の一部を示す図である。
び高速保護回路からなる半導体保護回路を採用した電力
制御回路の構成の一部を示す図である。
【図７】 従来の低速保護回路及び高速保護回路からな
る半導体保護回路を採用した電力制御回路の一部を示す
図である。
る半導体保護回路を採用した電力制御回路の一部を示す
図である。
【図８】 従来の高速保護回路の動作時における、半導
体スイッチング素子のコレクタ電流Ｉｃ及び半導体スイ
ッチング素子の電流検出端子の電流Ｉｓｅｎｓの波形を
あらわすグラフである。
体スイッチング素子のコレクタ電流Ｉｃ及び半導体スイ
ッチング素子の電流検出端子の電流Ｉｓｅｎｓの波形を
あらわすグラフである。
３ コンパレータ，５ 保護回路，１０ ＦＡＳ回路，
１２ ダイオード，１３ コンデンサ，１５ ＭＯＳＦ
ＥＴ，２３ 半導体スイッチング素子，２４電流検出用
抵抗，３１ コンデンサ放電用抵抗，４１ 抵抗，６１
伝達ダイオード
１２ ダイオード，１３ コンデンサ，１５ ＭＯＳＦ
ＥＴ，２３ 半導体スイッチング素子，２４電流検出用
抵抗，３１ コンデンサ放電用抵抗，４１ 抵抗，６１
伝達ダイオード
フロントページの続き Ｆターム(参考） 5H740 AA08 BA11 BB10 MM11 5J055 AX34 AX53 AX64 BX16 CX20 DX09 DX55 EX01 EX06 EX07 EX12 EY01 EY10 EY12 EY17 EY21 EZ10 EZ25 EZ32 FX12 FX17 FX28 FX33 GX01 GX06
Claims (4)
- 【請求項１】 所定の半導体スイッチング素子の過電流
を検出する過電流検出手段を備え、過電流の検出に伴
い、該半導体スイッチング素子をオフさせる低速保護回
路と、該半導体スイッチング素子の出力電流に比例した
電圧信号に基づき、半導体スイッチング素子をオフさせ
る高速保護回路とを有する半導体保護回路において、 上記高速保護回路が、上記半導体スイッチング素子のゲ
ートにそのドレインが接続されるＭＯＳＦＥＴと、該Ｍ
ＯＳＦＥＴのゲートにそのカソードが接続され、上記半
導体スイッチング素子の出力電流に比例した電圧信号が
そのアノードから入力されるダイオードと、該ダイオー
ドのカソード及びＭＯＳＦＥＴのゲートにその一端が接
続されるコンデンサとを有していることを特徴とする半
導体保護回路。 - 【請求項２】 所定の抵抗値を有する第１の抵抗が、上
記コンデンサと並列に接続されていることを特徴とする
請求項１記載の半導体保護回路。 - 【請求項３】 所定の抵抗値を有する第２の抵抗が、上
記ダイオードとコンデンサとの間に直列に接続されてい
ることを特徴とする請求項１又は２に記載の半導体保護
回路。 - 【請求項４】 上記コンデンサと低速保護回路における
過電流検出手段との間に、そのアノードがコンデンサに
接続される一方、カソードが過電流検出手段に接続され
る伝達ダイオードが設けられていることを特徴とする請
求項１〜３のいずれか一に記載の半導体保護回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001158962A JP4295928B2 (ja) | 2001-05-28 | 2001-05-28 | 半導体保護回路 |
| US09/984,491 US6891707B2 (en) | 2001-05-28 | 2001-10-30 | Semiconductor protection circuit |
| DE10158790A DE10158790B4 (de) | 2001-05-28 | 2001-11-30 | Halbleiterschutzschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001158962A JP4295928B2 (ja) | 2001-05-28 | 2001-05-28 | 半導体保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353795A true JP2002353795A (ja) | 2002-12-06 |
| JP4295928B2 JP4295928B2 (ja) | 2009-07-15 |
Family
ID=19002618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001158962A Expired - Lifetime JP4295928B2 (ja) | 2001-05-28 | 2001-05-28 | 半導体保護回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6891707B2 (ja) |
| JP (1) | JP4295928B2 (ja) |
| DE (1) | DE10158790B4 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1988754A2 (en) | 2007-05-01 | 2008-11-05 | Funai Electric Co., Ltd. | Separately excited inverter circuit and liquid crystal display television |
| EP2003777A1 (en) | 2007-06-06 | 2008-12-17 | Nissan Motor Co., Ltd. | Drive circuit of voltage driven element |
| JP2010511358A (ja) * | 2006-11-29 | 2010-04-08 | コンティネンタル オートモーティブ システムズ ユーエス， インコーポレイティッド | 高速欠陥モード状況におけるｉｇｂｔの作動制御装置及び方法 |
| JP2012070093A (ja) * | 2010-09-21 | 2012-04-05 | Lapis Semiconductor Co Ltd | 保護装置、相補型保護装置、信号出力装置、ラッチアップ阻止方法、及びプログラム |
| DE102012200981A1 (de) | 2011-03-09 | 2012-09-13 | Mitsubishi Electric Corp. | Torschaltung |
| JP2014064355A (ja) * | 2012-09-20 | 2014-04-10 | Fuji Electric Co Ltd | 半導体駆動装置 |
| WO2015049946A1 (ja) * | 2013-10-03 | 2015-04-09 | 三菱重工オートモーティブサーマルシステムズ株式会社 | 負荷駆動装置、車両用空調装置、及び負荷短絡保護回路 |
| JP2015521408A (ja) * | 2012-05-02 | 2015-07-27 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | クラスＤ増幅器出力ステージにおけるオーバシュート電圧（ｏｖｅｒｓｈｏｏｔｖｏｌｔａｇｅ）グリッチ（ｇｌｉｔｃｈ）を抑制するための分割キャパシタスキーム |
| WO2016038717A1 (ja) * | 2014-09-11 | 2016-03-17 | 三菱電機株式会社 | 自己消弧型半導体素子の短絡保護回路 |
| US9570905B2 (en) | 2012-09-24 | 2017-02-14 | Toyota Jidosha Kabushiki Kaisha | Semiconductor drive apparatus |
| US10193323B2 (en) | 2013-09-06 | 2019-01-29 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2020017882A (ja) * | 2018-07-26 | 2020-01-30 | オムロン株式会社 | スイッチ回路及び電力変換装置 |
| JP7304825B2 (ja) | 2020-01-14 | 2023-07-07 | 三菱電機株式会社 | 半導体試験装置、半導体試験方法および半導体装置の製造方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4198539B2 (ja) * | 2003-06-16 | 2008-12-17 | Ｎｅｃエレクトロニクス株式会社 | 出力回路 |
| DE60332368D1 (de) * | 2003-11-28 | 2010-06-10 | St Microelectronics Srl | Steuerschaltung für ein elektronisches Treibergerät für induktive Lasten, insbesondere für ein Gerät dessem Eingangssignal in einem hohen Logikzustand einen nichtoptimalen Spannungswert besitzt |
| DE50306323D1 (de) * | 2003-11-28 | 2007-03-08 | Delphi Tech Inc | Lastschaltvorrichtung und Verfahren zur Diagnose eines Laststromkreises mit einer Lastschaltvorrichtung |
| CN101185243A (zh) * | 2005-05-26 | 2008-05-21 | Nxp股份有限公司 | 电源开关的电流保护方法及其设备 |
| US7463079B2 (en) * | 2006-05-05 | 2008-12-09 | Honeywell International Inc. | Short circuit protection by gate voltage sensing |
| JP4924086B2 (ja) * | 2007-02-21 | 2012-04-25 | 三菱電機株式会社 | 半導体装置 |
| CN101458649B (zh) * | 2007-12-12 | 2012-03-28 | 鸿富锦精密工业（深圳）有限公司 | 主机板定时开机电路 |
| TWI421522B (zh) * | 2007-12-26 | 2014-01-01 | Hon Hai Prec Ind Co Ltd | 主機板定時開機電路 |
| TW201039088A (en) * | 2009-04-24 | 2010-11-01 | Grenergy Opto Inc | System corrected programmable integrated circuit |
| JP5423378B2 (ja) * | 2009-12-15 | 2014-02-19 | 三菱電機株式会社 | イグナイタ用電力半導体装置 |
| CN102097789B (zh) * | 2010-11-24 | 2014-04-02 | 黄金亮 | 一种igbt过流或短路状态检测电路 |
| JP5430608B2 (ja) * | 2011-04-27 | 2014-03-05 | カルソニックカンセイ株式会社 | 半導体スイッチング素子駆動回路 |
| JP5726037B2 (ja) * | 2011-09-30 | 2015-05-27 | 三菱電機株式会社 | 半導体装置 |
| US9344006B2 (en) | 2012-05-29 | 2016-05-17 | Infineon Technologies Austria Ag | Driving circuit for a transistor |
| CN107733405A (zh) * | 2012-12-31 | 2018-02-23 | 意法半导体研发（上海）有限公司 | 传输门电路 |
| US10170905B2 (en) | 2016-04-08 | 2019-01-01 | Infineon Technologies Ag | Electronic switching and protection circuit with wakeup function |
| JP2017212870A (ja) * | 2016-05-20 | 2017-11-30 | 株式会社デンソー | スイッチング素子の駆動制御装置 |
| JP6806533B2 (ja) * | 2016-11-09 | 2021-01-06 | ローム株式会社 | 半導体装置 |
| WO2018211840A1 (ja) * | 2017-05-16 | 2018-11-22 | 富士電機株式会社 | 制御装置及び半導体装置 |
| EP3624339B1 (en) * | 2018-09-14 | 2023-06-07 | HS Elektronik Systeme GmbH | Solid state power controller |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3067448B2 (ja) | 1992-03-18 | 2000-07-17 | 富士電機株式会社 | 半導体装置 |
| JP3084982B2 (ja) * | 1992-11-25 | 2000-09-04 | 富士電機株式会社 | 半導体装置 |
| JPH07183781A (ja) | 1993-12-22 | 1995-07-21 | Fuji Electric Co Ltd | 半導体装置とその駆動装置 |
| JP3125622B2 (ja) * | 1995-05-16 | 2001-01-22 | 富士電機株式会社 | 半導体装置 |
| JPH0964707A (ja) | 1995-08-21 | 1997-03-07 | Matsushita Electron Corp | 半導体出力回路装置 |
| JPH1168535A (ja) | 1997-08-25 | 1999-03-09 | Mitsubishi Electric Corp | 半導体装置 |
-
2001
- 2001-05-28 JP JP2001158962A patent/JP4295928B2/ja not_active Expired - Lifetime
- 2001-10-30 US US09/984,491 patent/US6891707B2/en not_active Expired - Lifetime
- 2001-11-30 DE DE10158790A patent/DE10158790B4/de not_active Expired - Lifetime
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010511358A (ja) * | 2006-11-29 | 2010-04-08 | コンティネンタル オートモーティブ システムズ ユーエス， インコーポレイティッド | 高速欠陥モード状況におけるｉｇｂｔの作動制御装置及び方法 |
| US8243008B2 (en) | 2007-05-01 | 2012-08-14 | Funai Electric Co., Ltd. | Separately excited inverter circuit and liquid crystal display television |
| EP1988754A2 (en) | 2007-05-01 | 2008-11-05 | Funai Electric Co., Ltd. | Separately excited inverter circuit and liquid crystal display television |
| EP2003777A1 (en) | 2007-06-06 | 2008-12-17 | Nissan Motor Co., Ltd. | Drive circuit of voltage driven element |
| US7957115B2 (en) | 2007-06-06 | 2011-06-07 | Nissan Motor Co., Ltd. | Drive circuit of voltage driven element |
| JP2012070093A (ja) * | 2010-09-21 | 2012-04-05 | Lapis Semiconductor Co Ltd | 保護装置、相補型保護装置、信号出力装置、ラッチアップ阻止方法、及びプログラム |
| US8848331B2 (en) | 2010-09-21 | 2014-09-30 | Lapis Semiconductor Co., Ltd. | Protection device, complementary protection device, signal output device, latch-up preventing method, and computer-readable medium |
| DE102012200981A1 (de) | 2011-03-09 | 2012-09-13 | Mitsubishi Electric Corp. | Torschaltung |
| JP2012191320A (ja) * | 2011-03-09 | 2012-10-04 | Mitsubishi Electric Corp | ゲート回路 |
| DE102012200981B4 (de) * | 2011-03-09 | 2013-06-06 | Mitsubishi Electric Corp. | Torschaltung |
| US8810984B2 (en) | 2011-03-09 | 2014-08-19 | Mitsubishi Electric Corporation | Gate circuit |
| JP2015521408A (ja) * | 2012-05-02 | 2015-07-27 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | クラスＤ増幅器出力ステージにおけるオーバシュート電圧（ｏｖｅｒｓｈｏｏｔｖｏｌｔａｇｅ）グリッチ（ｇｌｉｔｃｈ）を抑制するための分割キャパシタスキーム |
| JP2014064355A (ja) * | 2012-09-20 | 2014-04-10 | Fuji Electric Co Ltd | 半導体駆動装置 |
| US9570905B2 (en) | 2012-09-24 | 2017-02-14 | Toyota Jidosha Kabushiki Kaisha | Semiconductor drive apparatus |
| DE112013007409B4 (de) | 2013-09-06 | 2022-02-03 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| US10193323B2 (en) | 2013-09-06 | 2019-01-29 | Mitsubishi Electric Corporation | Semiconductor device |
| WO2015049946A1 (ja) * | 2013-10-03 | 2015-04-09 | 三菱重工オートモーティブサーマルシステムズ株式会社 | 負荷駆動装置、車両用空調装置、及び負荷短絡保護回路 |
| US9923364B2 (en) | 2013-10-03 | 2018-03-20 | Mitsubishi Heavy Industries Automotive Thermal Systems Co., Ltd. | Load driving device, vehicle air-conditioning apparatus, and load short-circuit protection circuit |
| JP2015073217A (ja) * | 2013-10-03 | 2015-04-16 | 三菱重工オートモーティブサーマルシステムズ株式会社 | 負荷駆動装置及びそれを備えた車両用空調装置並びに負荷短絡保護回路 |
| KR101863014B1 (ko) | 2014-09-11 | 2018-05-31 | 미쓰비시덴키 가부시키가이샤 | 자기 소호형 반도체 소자의 단락 보호 회로 |
| WO2016038717A1 (ja) * | 2014-09-11 | 2016-03-17 | 三菱電機株式会社 | 自己消弧型半導体素子の短絡保護回路 |
| US11070046B2 (en) | 2014-09-11 | 2021-07-20 | Mitsubishi Electric Corporation | Short-circuit protection circuit for self-arc-extinguishing type semiconductor element |
| JP2020017882A (ja) * | 2018-07-26 | 2020-01-30 | オムロン株式会社 | スイッチ回路及び電力変換装置 |
| JP6992696B2 (ja) | 2018-07-26 | 2022-01-13 | オムロン株式会社 | スイッチ回路及び電力変換装置 |
| US11496125B2 (en) | 2018-07-26 | 2022-11-08 | Omron Corporation | Switch circuit capable of overcurrent protection with small and simple circuit, and with simple operation, without affecting normal operation |
| JP7304825B2 (ja) | 2020-01-14 | 2023-07-07 | 三菱電機株式会社 | 半導体試験装置、半導体試験方法および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020176215A1 (en) | 2002-11-28 |
| DE10158790A1 (de) | 2002-12-19 |
| US6891707B2 (en) | 2005-05-10 |
| DE10158790B4 (de) | 2005-01-05 |
| JP4295928B2 (ja) | 2009-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4295928B2 (ja) | 半導体保護回路 | |
| JP5927739B2 (ja) | 半導体装置 | |
| US10809285B2 (en) | Current detection circuit and current detection method of semiconductor element | |
| US9431386B2 (en) | Current sensing of emitter sense insulated-gate bipolar transistor (IGBT) | |
| US8810984B2 (en) | Gate circuit | |
| JP2004064930A (ja) | 電力用半導体素子の駆動回路 | |
| JPH09205727A (ja) | 短絡保護を有するパワートランジスタ | |
| JP2011091694A (ja) | 異常検出時急速放電回路 | |
| WO2019008817A1 (ja) | 半導体スイッチング素子の短絡保護回路 | |
| US20190296731A1 (en) | Driving device and power module | |
| JP2021010153A (ja) | 半導体素子の電流検出回路及び電流検出方法、並びに半導体モジュール | |
| JP4479570B2 (ja) | 保護機能付きスイッチング回路および保護回路 | |
| JPH0653795A (ja) | 半導体装置 | |
| JPH0964707A (ja) | 半導体出力回路装置 | |
| JP2004129378A (ja) | 電力用半導体素子のゲート駆動回路 | |
| CN114667681A (zh) | 栅极驱动电路 | |
| CN112821723A (zh) | 电压控制型电力用半导体元件的驱动电路 | |
| JP2913699B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP3453718B2 (ja) | 電流の遮断装置 | |
| JP2021010285A (ja) | 半導体素子の電流検出回路及び電流検出方法、並びに半導体モジュール | |
| US20070146955A1 (en) | Semiconductor integrated circuit device | |
| JPS61261920A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| WO2008102285A1 (en) | Electrostatic discharge protection circuit and protected device, and a protection method | |
| JP2004119842A (ja) | 電力用半導体素子の駆動回路 | |
| JPH07147726A (ja) | 半導体装置の過電圧制限回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090413 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4295928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |