JP2002325432A5

JP2002325432A5 -

Info

Publication number: JP2002325432A5
Application number: JP2002104583A
Authority: JP
Filing date: 2002-04-05
Publication date: 2005-09-15
Anticipated expiration: 2022-04-05

Claims

出力ノードに調整された電圧出力を生成する不定周波数の切換調整器を同期させる方法であって、
入力ノードにおいてソース電圧を提供する工程と、
該出力ノードに結合された制御回路を提供する工程であって、該制御回路は、該切換調整器のデューティサイクルを制御する、工程と、
位相検出器回路を含む位相ロックループを提供する工程であって、該位相ロックループによって該切換調整器のパラメータを制御し、これにより、該切換調整器の切換周波数を一定にする、工程と、
を包含する、方法。
不定周波数の切換調整器の切換周波数を調節する方法であって、
前記切換調整器中に単発タイマーを提供する工程であって、該単発タイマーは、該切換調整器のデューティサイクルを制御するためのＩ_ＯＮおよびＶ_ＯＮの入力ならびに出力を含む、工程と、
該単発タイマーのＩ_ＯＮまたはＶ_ＯＮの入力ならびに出力に接続された位相ロックループを提供する工程であって、該位相ロックループは、該単発タイマーのオン時間を制御して、該切換調整器の安定状態の切換周波数を一定にする、工程と、
を包含する、方法。
出力ノードに調整された電圧出力を生成する不定周波数の切換調整器を同期させる方法であって、
入力ノードにおいてソース電圧を提供する工程と、
該出力ノードに結合された制御回路を提供する工程であって、該制御回路は、該切換調整器のデューティサイクルを制御する、工程と、
位相ロックループを提供する工程であって、該位相ロックループが、クロックシグナルを受け取るための入力および切換調整器のパラメータを制御するためのシグナルが生成される出力を有し、該位相ロックループが、該パラメータの制御によって該切換調整器の切換周波数を調節する、工程と、
を包含する、方法。
不定周波数の切換調整器の切換周波数を調節する方法であって、
該切換調整器のデューティーサイクルを制御するために該切換調整器中に単発タイマーを提供する工程と、
該単発タイマーのパラメータを制御するために、該単発タイマーに接続された位相ロックループを提供する工程であって、該パラメータの制御によって該切換調整器の切換周波数を調節する、工程と、
を包含する、方法。
前記切換調整器は、同期型の切換調整器を含む、請求項１、２、３または４に記載の方法。
前記切換調整器は、非同期型の切換調整器を含む、請求項１、２、３または４に記載の方法。
前記切換調整器はヒステリシス切換調整器を含み、該ヒステリシスは、前記位相ロックループによって調節される、請求項１、２、３または４に記載の方法。
前記切換調整器は、一定のオン時間切換調整器を含み、該オン時間は、前記位相ロックループによって調節される、請求項１、２、３または４に記載の方法。
前記切換調整器は、一定のオフ時間切換調整器を含み、該オフ時間は、前記位相ロックループによって調節される、請求項１、２、３または４に記載の方法。
前記切換調整器は、逓降切換調整器を含む、請求項１、２、３または４に記載の方法。
前記切換調整器は、逓昇切換調整器を含む、請求項１、２、３または４に記載の方法。
前記切換調整器は、バック−ブースト切換調整器を含む、請求項１、２、３または４に記載の方法。
前記切換調整器のデューティサイクルを、電流モード制御を用いて、制御する工程をさらに包含する、請求項１、２、３または４に記載の方法。
前記切換調整器のデューティサイクルを電圧モード制御を用いて制御する工程をさらに包含する、請求項１、２、３または４に記載の方法。
前記切換調整器のデューティサイクルを電流モード制御および電圧モード制御の混成回路を用いて制御する工程をさらに包含する、請求項１、２、３または４に記載の方法。
前記切換調整器は単発タイマーを含み、該単発タイマーは、前記切換調整器のデューティサイクルを制御するためのＩ_ＯＮおよびＶ_ＯＮの入力ならびに出力を有する、請求項１に記載の方法。
前記位相検出器回路は、
立ち上がりエッジによってトリガされる第１のデータフリップフロップと、
立ち上がりエッジによってトリガされる第２のデータフリップフロップと、
該第１のデータフリップフロップと該第２のデータフリップフロップとの間に結合されるＡＮＤゲートと、
該第２のデータフリップフロップと前記切換調整器の単発タイマーとの間に結合された増幅器と、
該第２のデータフリップフロップからＤＣ値の平均値を抽出するループフィルタと、
を含む、請求項１に記載の方法。
前記位相ロックループは、
立ち上がりエッジによってトリガされる第１のデータフリップフロップと、
立ち上がりエッジによってトリガされる第２のデータフリップフロップと、
該第１のデータフリップフロップと該第２のデータフリップフロップとの間に結合されたＡＮＤゲートと、
該第２のデータフリップフロップと前記切換調整器の単発タイマーとの間に結合された増幅器と、
該第２のデータフリップフロップからＤＣ値の平均値を抽出するループフィルタと、
を含む、請求項２、３または４に記載の方法。
前記第１のデータフリップフロップは、基準クロックに結合されたクロック入力を含む、請求項１８に記載の方法。
前記第２のデータフリップフロップは、前記単発タイマーの出力に結合されたクロック入力を含む、請求項１８に記載の方法。
前記切換調整器が、該切換調整器のデューティーサイクルを制御するために、単発タイマーを備える、請求項３に記載の方法。
複数の不定周波数の切換調整器を同期させる方法であって、
複数の入力ノードにおいてソース電圧を提供する工程と、
複数の出力ノードにおいて調整済み電圧を提供する工程と、
該複数の出力ノードに結合された制御回路を提供する工程であって、該制御回路は、該複数の切換調整器のデューティサイクルを制御する、工程と、
複数の位相ロックループを提供する工程であって、該複数の位相ロックループからの各位相ロックループは、該複数の切換調整器から選択された第１の切換調整器と第２の切換調整器との間に結合され、各位相ロックループは、該第１の切換調整器のオン時間を制御する位相検出器回路を含み、該位相検出器回路により、該第１の切換調整器および該第２の切換調整器の切換周波数は等しくなる、工程と、
を包含する、方法。
複数の不定周波数の切換調整器を同期させる方法であって、
複数の入力ノードにおいてソース電圧を提供する工程と、
複数の出力ノードにおいて調整済み電圧を提供する工程と、
該複数の出力ノードに結合された制御回路を提供する工程であって、該制御回路は、該複数の切換調整器のデューティサイクルを制御する、工程と、
位相ロックループを提供する工程であって、該位相ロックループが、該複数の切換調整器から選択される第１の切換調整器からのクロックシグナルを受け取るための入力、および第２の切換調整器のパラメータを制御するためのシグナルが生成される出力を有し、該位相ロックループが、該パラメータの制御によって、該第２の切換調整器の切換周波数を調節する工程と、
を包含する、方法。
前記複数の切換調整器は、同期型の切換調整器および非同期型の切換調整器を含む、請求項２２または２３に記載の方法。
前記複数の切換調整器は、１つ以上のヒステリシス切換調整器を含み、該ヒステリシスは、前記位相ロックループによって調節される、請求項２２または２３に記載の方法。
前記複数の切換調整器は、１つ以上の一定のオン時間切換調整器を含み、該オン時間は、前記位相ロックループによって調節される、請求項２２または２３に記載の方法。
前記複数の切換調整器は、１つ以上の一定のオフ時間切換調整器を含み、該オフ時間は、前記位相ロックループによって調節される、請求項２２または２３に記載の方法。
前記複数の切換調整器は、逓降切換調整器を１つ以上含む、請求項２２または２３に記載の方法。
前記複数の切換調整器は、逓昇切換調整器を１つ以上含む、請求項２２または２３に記載の方法。
前記複数の切換調整器は、バック−ブースト切換調整器を１つ以上含む、請求項２２または２３に記載の方法。
前記複数の切換調整器からの各切換調整器のデューティサイクルを電流モード制御を用いて制御する工程をさらに包含する、請求項２２または２３に記載の方法。
前記複数の切換調整器からの各切換調整器のデューティサイクルを電圧モード制御を用いて制御する工程をさらに包含する、請求項２２または２３に記載の方法。
前記複数の切換調整器からの各切換調整器のデューティサイクルを電流モード制御および電圧モード制御の混成回路を用いて制御する工程をさらに包含する、請求項２２または２３に記載の方法。
前記複数の切換調整器からの各切換調整器は単発タイマーを含み、該単発タイマーは、該切換調整器のデューティサイクルを制御するためのＩ_ＯＮおよびＶ_ＯＮの入力ならびに出力を有する、請求項２２に記載の方法。
前記位相検出器回路は、
立ち上がりエッジによってトリガされる第１のデータフリップフロップと、
立ち上がりエッジによってトリガされる第２のデータフリップフロップと、
該第１のデータフリップフロップと該第２のデータフリップフロップとの間に結合されたＡＮＤゲートと、
該第２のデータフリップフロップと前記第１の切換調整器の単発タイマーとの間に結合された増幅器と、
該第２のデータフリップフロップからＤＣ値の平均値を抽出するループフィルタと、
を含む、請求項２２に記載の方法。
前記複数の切換調整器からの各切換調整器が、該切換調整器のデューティーサイクルを制御するために、単発タイマーを備える、請求項２３に記載の方法。
前記位相ロックループは、
立ち上がりエッジによってトリガされる第１のデータフリップフロップと、
立ち上がりエッジによってトリガされる第２のデータフリップフロップと、
該第１のデータフリップフロップと該第２のデータフリップフロップとの間に結合されたＡＮＤゲートと、
該第２のデータフリップフロップと前記第１の切換調整器の単発タイマーとの間に結合された増幅器と、
該第２のデータフリップフロップからＤＣ値の平均値を抽出するループフィルタと、
を含む、請求項２３に記載の方法。
前記第１のデータフリップフロップは、前記第１の切換調整器の単発タイマーの出力に結合されたクロック入力を含む、請求項３５または３７に記載の方法。
前記第２のデータフリップフロップは、前記第２の切換調整器の単発タイマーの出力に結合されたクロック入力を含む、請求項３５または３７に記載の方法。
前記複数の切換調整器は、同期型の切換調整器を含む、請求項２２または２３に記載の方法。
前記複数の切換調整器は、非同期型の切換調整器を含む、請求項２２または２３に記載の方法。
不定周波数の切換調整器の切換周波数を調節する回路であって、該切換調整器は単発タイマーを有し、該単発タイマーは、該切換調整器のデューティサイクルを制御するためのＩ_ＯＮおよびＶ_ＯＮの入力ならびに出力を含み、入力電圧と調整済み出力電圧との間に結合され、
該単発タイマーのＩ_ＯＮまたはＶ_ＯＮの入力ならびに出力に接続され、該単発タイマーのオン時間を制御して、該切換調整器の安定状態の切換周波数を一定にさせる、位相ロックループを含む、回路。
不定周波数の切換調整器の切換周波数を調節する回路であって、該切換調整器は、該切換調整器のデューティーサイクルを制御するための単発タイマーを有し、該単発タイマーは、入力電圧と調整済み出力電圧との間に結合され、
該単発タイマーのパラメータを制御するために該単発タイマーに接続され、該パラメータの制御によって該切換調整器の切換周波数を調節する、位相ロックループを含む、回路。
前記位相ロックループは、
立ち上がりエッジによってトリガされる第１のデータフリップフロップと、
立ち上がりエッジによってトリガされる第２のデータフリップフロップと、
該第１のデータフリップフロップと該第２のデータフリップフロップとの間に結合されたＡＮＤゲートと、
該第２のデータフリップフロップと該単発タイマーとの間に結合された増幅器と、
該第２のデータフリップフロップからＤＣ値の平均値を抽出するループフィルタと、
を含む、請求項４２または４３に記載の回路。
前記第１のデータフリップフロップは、基準クロックに結合されたクロック入力を含む、請求項４４に記載の回路。
前記第２のデータフリップフロップは、前記単発タイマーの出力に結合されたクロック入力を含む、請求項４４に記載の回路。
前記切換調整器は、同期型の切換調整器を含む、請求項４２または４３に記載の回路。
前記切換調整器は、非同期型の切換調整器を含む、請求項４２または４３に記載の回路。
前記切換調整器は、ヒステリシス切換調整器を含み、該ヒステリシスは、前記位相ロックループによって調節される、請求項４２または４３に記載の回路。
前記切換調整器は、一定のオン時間切換調整器を含み、該オン時間は、前記位相ロックループによって調節される、請求項４２または４３に記載の回路。
前記切換調整器は、一定のオフ時間切換調整器を含み、該オフ時間は、前記位相ロックループによって調節される、請求項４２または４３に記載の回路。
前記切換調整器は、逓降切換調整器を含む、請求項４２または４３に記載の回路。
前記切換調整器は、逓昇切換調整器を含む、請求項４２または４３に記載の回路。
前記切換調整器は、バック−ブースト切換調整器を含む、請求項４２または４３に記載の回路。
前記切換調整器のデューティサイクルを電流モード制御を用いて制御する工程をさらに包含する、請求項４２または４３に記載の回路。
前記切換調整器のデューティサイクルを電圧モード制御を用いて制御する工程をさらに包含する、請求項４２または４３に記載の回路。
前記切換調整器のデューティサイクルを電流モード制御および電圧モード制御の混成回路を用いて制御する工程をさらに包含する、請求項４２または４３に記載の回路。
複数の不定周波数の切換調整器を同期させるための回路であって、該複数の切換調整器のからの各切換調整器は単発タイマーを有し、該単発タイマーは、該切換調整器のデューティサイクルを制御するためのＩ_ＯＮおよびＶ_ＯＮの入力ならびに出力を含み、入力電圧と調整済みの出力電圧との間に結合され、
複数の位相ロックループであって、該複数の位相ロックループからの各位相ロックループは、第１の切換調整器の単発タイマーと、該複数の切換調整器から選択される第２の切換調整器の単発タイマーとの間に結合され、各位相ロックループは、該第１の切換調整器のオン時間を制御し、これにより、該第１の切換調整器および該第２の切換調整器の切換周波数が等しくなる、複数の位相ロックループを備える、回路。
複数の不定周波数の切換調整器を同期させるための回路であって、該複数の切換調整器のからの各切換調整器は該切換調整器のデューティーサイクルを制御するための単発タイマーを有し、該単発タイマーが、入力電圧と調整済みの出力電圧との間に結合され、
位相ロックループであって、第１の切換調整器の単発タイマーと該複数の切換調整器から選択された第２の切換調整器の単発タイマーとの間で結合され、該位相ロックループが、該第１の切換調整器の単発タイマーからのクロックシグナルを受け取り、該第２の切換調整器のパラメータを制御するための出力シグナルを生成し、該位相ロックループが、該パラメータの制御によって該第２の切換調整器の切換周波数を調節する、位相ロックループ、を備える、回路。
前記複数の切換調整器は、同期型の切換調整器および非同期型の切換調整器を含む、請求項５８または５９に記載の回路。
前記複数の切換調整器は、ヒステリシス切換調整器を１つ以上含み、該ヒステリシスは、前記位相ロックループによって調節される、請求項５８または５９に記載の回路。
前記複数の切換調整器は、１つ以上の一定のオン時間切換調整器を含み、該オン時間は、前記複数の位相ロックループによって調節される、請求項５８または５９に記載の回路。
前記複数の切換調整器は、一定のオフ時間切換調整器を１つ以上含み、該オフ時間は、前記複数の位相ロックループによって調節される、請求項５８または５９に記載の回路。
前記複数の切換調整器は、１つ以上の逓降切換調整器を含む、請求項５８または５９に記載の回路。
前記複数の切換調整器は、１つ以上の逓昇切換調整器を含む、請求項５８または５９に記載の回路。
前記複数の切換調整器は、バック−ブースト切換調整器を１つ以上含む、請求項５８または５９に記載の回路。
前記複数の切換調整器からの各切換調整器のデューティサイクルを電流モード制御を用いて制御する工程をさらに包含する、請求項５８または５９に記載の回路。
前記複数の切換調整器のからの各切換調整器のデューティサイクルを電圧モード制御を用いて制御する工程をさらに包含する、請求項５８または５９に記載の回路。
前記複数の切換調整器からの各切換調整器のデューティサイクルを電流モード制御および電圧モード制御の混成回路を用いて制御する工程をさらに包含する、請求項５８または５９に記載の回路。
前記複数の位相ロックループからの各位相ロックループは、
立ち上がりエッジによってトリガされる第１のデータフリップフロップと、
立ち上がりエッジによってトリガされる第２のデータフリップフロップと、
該第１のデータフリップフロップと該第２のデータフリップフロップとの間に結合されたＡＮＤゲートと、
該第２のデータフリップフロップと前記第１の切換調整器の単発タイマーとの間に結合された増幅器と、
該第２のデータフリップフロップからＤＣ値の平均値を抽出するループフィルタと、
を含む、請求項５８または５９に記載の回路。
前記第１のデータフリップフロップは、前記第１の切換調整器の単発タイマーの出力に結合されたクロック入力を含む、請求項７０に記載の回路。
前記第２のデータフリップフロップは、前記第２の切換調整器の単発タイマーの出力に結合されたクロック入力を含む、請求項７０に記載の回路。
前記複数の切換調整器は、同期型の切換調整器を含む、請求項５８または５９に記載の方法。
前記複数の切換調整器は、非同期型の切換調整器を含む、請求項５８または５９に記載の方法。