JP2002313602A - チップ抵抗器およびその製造方法 - Google Patents
チップ抵抗器およびその製造方法Info
- Publication number
- JP2002313602A JP2002313602A JP2001111413A JP2001111413A JP2002313602A JP 2002313602 A JP2002313602 A JP 2002313602A JP 2001111413 A JP2001111413 A JP 2001111413A JP 2001111413 A JP2001111413 A JP 2001111413A JP 2002313602 A JP2002313602 A JP 2002313602A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- electrodes
- electrode
- chip resistor
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【課題】 実装に際してチップ部品の表裏を選択しな
い、いわゆるバルク実装に対応が可能なチップ抵抗器を
提供する。 【解決手段】 絶縁性基板の表面両端部に配置された一
対の凸状絶縁物層３１，３１と、凸状絶縁物層３１，３
１上に配置された一対の電極１３，１３と、電極１３，
１３に接続されて一対の凸状絶縁物層３１，３１間に配
置された抵抗体１５と、抵抗体１５を被覆する一対の凸
状絶縁物層３１，３１間に配置された保護膜１７と、少
なくとも一対の電極１３，１３上に配置されためっき電
極２３とを備え、めっき電極２３の表面の高さが保護膜
１７の表面の高さよりも高い。
い、いわゆるバルク実装に対応が可能なチップ抵抗器を
提供する。 【解決手段】 絶縁性基板の表面両端部に配置された一
対の凸状絶縁物層３１，３１と、凸状絶縁物層３１，３
１上に配置された一対の電極１３，１３と、電極１３，
１３に接続されて一対の凸状絶縁物層３１，３１間に配
置された抵抗体１５と、抵抗体１５を被覆する一対の凸
状絶縁物層３１，３１間に配置された保護膜１７と、少
なくとも一対の電極１３，１３上に配置されためっき電
極２３とを備え、めっき電極２３の表面の高さが保護膜
１７の表面の高さよりも高い。
Description
【０００１】
【発明の属する技術分野】本発明は、チップ抵抗器に係
り、特に多数のチップ部品を収納したバルクカセットか
ら該チップ部品の表裏を選択することなく回路基板に実
装する、いわゆるバルク実装に好適なチップ抵抗器に関
するものである。
り、特に多数のチップ部品を収納したバルクカセットか
ら該チップ部品の表裏を選択することなく回路基板に実
装する、いわゆるバルク実装に好適なチップ抵抗器に関
するものである。
【０００２】
【従来の技術】図４（ａ）は従来の厚膜チップ抵抗器の
構造例を示す。従来のチップ抵抗器は、アルミナ等の絶
縁性基板１１の表面両端部に厚膜電極１３，１３を備
え、この電極間に厚膜抵抗体１５が配置されている。抵
抗体１５はガラス絶縁膜１７’および樹脂絶縁膜からな
る保護膜１７により被覆され保護されている。絶縁性基
板１１の両端部である表面の電極１３と裏面の電極１９
との間には端面電極１６’，１６’が形成されており、
これらの電極表面にはめっき電極２３，２３が形成され
ている。
構造例を示す。従来のチップ抵抗器は、アルミナ等の絶
縁性基板１１の表面両端部に厚膜電極１３，１３を備
え、この電極間に厚膜抵抗体１５が配置されている。抵
抗体１５はガラス絶縁膜１７’および樹脂絶縁膜からな
る保護膜１７により被覆され保護されている。絶縁性基
板１１の両端部である表面の電極１３と裏面の電極１９
との間には端面電極１６’，１６’が形成されており、
これらの電極表面にはめっき電極２３，２３が形成され
ている。
【０００３】この場合、基板中央部の保護膜１７の部分
の高さがめっき電極部２３の高さよりも高くなる。絶縁
性基板１１の表面側のめっき電極２３と保護膜１７のそ
れぞれの表面の段差が３０−５０μｍ程度発生している
場合が多い。
の高さがめっき電極部２３の高さよりも高くなる。絶縁
性基板１１の表面側のめっき電極２３と保護膜１７のそ
れぞれの表面の段差が３０−５０μｍ程度発生している
場合が多い。
【０００４】ところで、従来のチップ抵抗器は、工場出
荷の際にテープに１個ずつ、抵抗体が存在する面を表面
として固定するいわゆるテーピングによる荷姿で出荷さ
れる場合が多い。そして、回路基板に実装する際には、
そのままの状態で、即ち、抵抗体が存在する面（保護膜
側）を表面として実装機（マウンタ）により回路基板に
固定されていた。この場合には、図４（ｂ）に示すよう
に回路基板２５のランド部２７に絶縁性基板１１の電極
２３，２３の裏面側が密着し、はんだリフロー等による
固定が行われる。
荷の際にテープに１個ずつ、抵抗体が存在する面を表面
として固定するいわゆるテーピングによる荷姿で出荷さ
れる場合が多い。そして、回路基板に実装する際には、
そのままの状態で、即ち、抵抗体が存在する面（保護膜
側）を表面として実装機（マウンタ）により回路基板に
固定されていた。この場合には、図４（ｂ）に示すよう
に回路基板２５のランド部２７に絶縁性基板１１の電極
２３，２３の裏面側が密着し、はんだリフロー等による
固定が行われる。
【０００５】しかしながら、実装方法にはバルクカセッ
トに多数のチップ部品をランダムな状態で収容し、この
チップ部品を一個ずつバルクカセットから取り出して回
路基板に実装する、いわゆるバルク実装が存在する。係
る実装方式によれば、チップ部品を回路基板に装着する
に際して、チップ部品の表裏を選択することなく、チッ
プ部品の面実装が行われる。
トに多数のチップ部品をランダムな状態で収容し、この
チップ部品を一個ずつバルクカセットから取り出して回
路基板に実装する、いわゆるバルク実装が存在する。係
る実装方式によれば、チップ部品を回路基板に装着する
に際して、チップ部品の表裏を選択することなく、チッ
プ部品の面実装が行われる。
【０００６】従って、図４（ａ）に示す従来のチップ抵
抗器をバルク実装機にてバルク実装した場合に、図４
（ｃ）に示すように、チップ抵抗器の表面側（保護膜
側）が回路基板２５に面するように裏向きに実装される
場合が５０％程度の確率で発生する。この時、チップ抵
抗器が傾いて実装される可能性が強く、最悪の場合、片
側のはんだ付けができない、または、図４（ｄ）に示す
ように、チップ立等の現象が発生するという問題があ
る。従って、従来のチップ抵抗器は、いわゆるバルク実
装には対応できないという問題がある。
抗器をバルク実装機にてバルク実装した場合に、図４
（ｃ）に示すように、チップ抵抗器の表面側（保護膜
側）が回路基板２５に面するように裏向きに実装される
場合が５０％程度の確率で発生する。この時、チップ抵
抗器が傾いて実装される可能性が強く、最悪の場合、片
側のはんだ付けができない、または、図４（ｄ）に示す
ように、チップ立等の現象が発生するという問題があ
る。従って、従来のチップ抵抗器は、いわゆるバルク実
装には対応できないという問題がある。
【０００７】
【発明が解決しようとする課題】本発明は上述した事情
に鑑みて為されたもので、実装に際してチップ部品の表
裏を選択しない、いわゆるバルク実装に対応が可能なチ
ップ抵抗器を提供することを目的とする。
に鑑みて為されたもので、実装に際してチップ部品の表
裏を選択しない、いわゆるバルク実装に対応が可能なチ
ップ抵抗器を提供することを目的とする。
【０００８】
【課題を解決するための手段】このような従来技術にお
ける問題点を解決するために、本発明の一態様は、絶縁
性基板の表面両端部に配置された一対の凸状絶縁物層
と、該凸状絶縁物層上に配置された一対の電極と、該電
極に接続されて前記一対の凸状絶縁物層間に配置された
抵抗体と、該抵抗体を被覆する前記一対の凸状絶縁物層
間に配置された保護膜と、少なくとも前記一対の電極上
に配置されためっき電極とを備え、該めっき電極の表面
の高さが前記保護膜の表面の高さよりも高いことを特徴
とするチップ抵抗器である。
ける問題点を解決するために、本発明の一態様は、絶縁
性基板の表面両端部に配置された一対の凸状絶縁物層
と、該凸状絶縁物層上に配置された一対の電極と、該電
極に接続されて前記一対の凸状絶縁物層間に配置された
抵抗体と、該抵抗体を被覆する前記一対の凸状絶縁物層
間に配置された保護膜と、少なくとも前記一対の電極上
に配置されためっき電極とを備え、該めっき電極の表面
の高さが前記保護膜の表面の高さよりも高いことを特徴
とするチップ抵抗器である。
【０００９】前記絶縁性基板の裏面には裏面電極が配置
され、側端面には端面電極が配置され、これらの電極上
にめっき電極が配置されていることが好ましく、前記凸
状絶縁物層は、高温で焼成されたガラス層であることが
好ましい。
され、側端面には端面電極が配置され、これらの電極上
にめっき電極が配置されていることが好ましく、前記凸
状絶縁物層は、高温で焼成されたガラス層であることが
好ましい。
【００１０】また、本発明のチップ抵抗器の製造方法
は、絶縁性基板の表面に一対の凸状絶縁物層を形成し、
該凸状絶縁物層上に電極を配置し、該凸状絶縁物層間の
凹部に抵抗体を前記電極と接続して配置し、前記抵抗体
を被覆する保護膜を前記凸状絶縁物層間の凹部に形成
し、めっきによりめっき電極を前記電極上に形成し、該
めっき電極の表面高さが前記保護膜の表面高さよりも高
くなるように形成することを特徴とするものである。
は、絶縁性基板の表面に一対の凸状絶縁物層を形成し、
該凸状絶縁物層上に電極を配置し、該凸状絶縁物層間の
凹部に抵抗体を前記電極と接続して配置し、前記抵抗体
を被覆する保護膜を前記凸状絶縁物層間の凹部に形成
し、めっきによりめっき電極を前記電極上に形成し、該
めっき電極の表面高さが前記保護膜の表面高さよりも高
くなるように形成することを特徴とするものである。
【００１１】上述した本発明のチップ抵抗器によれば、
あらかじめ絶縁性基板表面に凸状絶縁物層を設けて電極
部の嵩上げを行っておくことにより、めっき電極表面を
保護膜表面の高さよりも高く形成し、保護膜表面におい
ても実装時の隙間（スタンドオフ）を確保することがで
きる。従って、バルク実装対応の実装機を用いて実装を
行っても、１００％の確率でチップ抵抗器の回路基板へ
の実装が可能となる。
あらかじめ絶縁性基板表面に凸状絶縁物層を設けて電極
部の嵩上げを行っておくことにより、めっき電極表面を
保護膜表面の高さよりも高く形成し、保護膜表面におい
ても実装時の隙間（スタンドオフ）を確保することがで
きる。従って、バルク実装対応の実装機を用いて実装を
行っても、１００％の確率でチップ抵抗器の回路基板へ
の実装が可能となる。
【００１２】
【発明の実施の形態】以下、本発明に係るチップ抵抗器
の実施形態について図１乃至図３を参照して詳細に説明
する。図１は、本発明の実施形態におけるチップ抵抗器
の全体構成を示す図である。
の実施形態について図１乃至図３を参照して詳細に説明
する。図１は、本発明の実施形態におけるチップ抵抗器
の全体構成を示す図である。
【００１３】このチップ抵抗器は、アルミナ等の絶縁性
基板１１の表面に高温の焼成により形成されたガラス層
からなる凸状絶縁物層３１を備えている。ガラス層から
なる凸状絶縁物層３１の焼成温度は１０００〜１３００
℃程度が好適である。ここで、凸状絶縁物層３１は厚さ
２０−５０μｍ程度に形成することが好ましい。
基板１１の表面に高温の焼成により形成されたガラス層
からなる凸状絶縁物層３１を備えている。ガラス層から
なる凸状絶縁物層３１の焼成温度は１０００〜１３００
℃程度が好適である。ここで、凸状絶縁物層３１は厚さ
２０−５０μｍ程度に形成することが好ましい。
【００１４】凸状絶縁物層３１，３１上には電極１３，
１３が配置され、電極１３，１３間に抵抗体１５が配置
されている。抵抗体１５は酸化ルテニウム等の厚膜ペー
ストのスクリーン印刷によるパターン形成後に焼成する
ことにより形成され、厚さ１０−１５μｍ程度に形成す
ることが好ましい。従って、抵抗体１５は一対の凸状絶
縁物層３１，３１間の凹部に配置され、電極１３，１３
に接続されている。
１３が配置され、電極１３，１３間に抵抗体１５が配置
されている。抵抗体１５は酸化ルテニウム等の厚膜ペー
ストのスクリーン印刷によるパターン形成後に焼成する
ことにより形成され、厚さ１０−１５μｍ程度に形成す
ることが好ましい。従って、抵抗体１５は一対の凸状絶
縁物層３１，３１間の凹部に配置され、電極１３，１３
に接続されている。
【００１５】抵抗体１５はガラス絶縁膜１７ａおよび樹
脂絶縁膜１７ｂからなる２層の保護膜１７により被覆さ
れ保護されている。ガラス絶縁膜１７ａおよび樹脂絶縁
膜１７ｂからなる保護膜１７は一対の凸状絶縁物層３
１，３１間の凹部に配置されている。ガラス絶縁膜１７
ａは厚さ１５−２０μｍ程度に形成することが好まし
く、樹脂絶縁膜１７ｂは厚さ２０μｍ程度に形成するこ
とが好ましい。
脂絶縁膜１７ｂからなる２層の保護膜１７により被覆さ
れ保護されている。ガラス絶縁膜１７ａおよび樹脂絶縁
膜１７ｂからなる保護膜１７は一対の凸状絶縁物層３
１，３１間の凹部に配置されている。ガラス絶縁膜１７
ａは厚さ１５−２０μｍ程度に形成することが好まし
く、樹脂絶縁膜１７ｂは厚さ２０μｍ程度に形成するこ
とが好ましい。
【００１６】絶縁性基板１１の側端面にはニッケルクロ
ム（Ｎｉ−Ｃｒ）のスパッタリングや銀（Ａｇ）もしく
は銀・パラジウム（Ａｇ−Ｐｄ）の塗布等により形成さ
れた端面電極２１が形成されている。基板表面側の電極
１３および裏面側の電極１９、さらに基板側端面の端面
電極２１にはめっきにより形成されためっき電極２３が
被着されている。めっき電極２３はニッケルめっき層２
３ａおよびはんだまたはスズめっき層２３ｂにより構成
されている。ニッケルめっき層２３ａは厚さ３−１０μ
ｍ程度に形成することが好ましく、はんだまたはスズめ
っき層２３ｂは厚さ５−１５μｍ程度に形成することが
好ましい。
ム（Ｎｉ−Ｃｒ）のスパッタリングや銀（Ａｇ）もしく
は銀・パラジウム（Ａｇ−Ｐｄ）の塗布等により形成さ
れた端面電極２１が形成されている。基板表面側の電極
１３および裏面側の電極１９、さらに基板側端面の端面
電極２１にはめっきにより形成されためっき電極２３が
被着されている。めっき電極２３はニッケルめっき層２
３ａおよびはんだまたはスズめっき層２３ｂにより構成
されている。ニッケルめっき層２３ａは厚さ３−１０μ
ｍ程度に形成することが好ましく、はんだまたはスズめ
っき層２３ｂは厚さ５−１５μｍ程度に形成することが
好ましい。
【００１７】従って、めっき電極２３，２３の基板表面
側は凸状絶縁物層３１，３１により嵩上げされ、その間
の凹部に保護膜１７が配置された構造が得られる。即
ち、基板表面側において、めっき電極２３の表面の高さ
が前記保護膜１７の表面の高さよりも高くなっている。
図２はこのチップ抵抗器を回路基板に実装した状態を示
し、（ａ）はチップ抵抗器の表面（保護膜側）が上側に
向いて実装され、（ｂ）はチップ抵抗器の表面（保護膜
側）が回路基板２５のランド２７に向いて（裏向きに）
実装された状態をそれぞれ示している。
側は凸状絶縁物層３１，３１により嵩上げされ、その間
の凹部に保護膜１７が配置された構造が得られる。即
ち、基板表面側において、めっき電極２３の表面の高さ
が前記保護膜１７の表面の高さよりも高くなっている。
図２はこのチップ抵抗器を回路基板に実装した状態を示
し、（ａ）はチップ抵抗器の表面（保護膜側）が上側に
向いて実装され、（ｂ）はチップ抵抗器の表面（保護膜
側）が回路基板２５のランド２７に向いて（裏向きに）
実装された状態をそれぞれ示している。
【００１８】上述した構造を持ったチップ抵抗器は、チ
ップ抵抗器の保護膜１７の表面より突出した電極２３が
形成されているため、図２（ｂ）に示すようにチップ抵
抗器が裏向きに実装されてもチップ抵抗器の傾きを抑え
ることができ、これにより確実に回路基板に実装され
る。このため、バルク実装機によるバルクカセットから
の表裏面の選択性のない面実装を行い、チップ抵抗器の
表面側（保護膜側）が回路基板２５に面するように（裏
向きに）実装されても、問題無くはんだ付けによる固定
が可能である。
ップ抵抗器の保護膜１７の表面より突出した電極２３が
形成されているため、図２（ｂ）に示すようにチップ抵
抗器が裏向きに実装されてもチップ抵抗器の傾きを抑え
ることができ、これにより確実に回路基板に実装され
る。このため、バルク実装機によるバルクカセットから
の表裏面の選択性のない面実装を行い、チップ抵抗器の
表面側（保護膜側）が回路基板２５に面するように（裏
向きに）実装されても、問題無くはんだ付けによる固定
が可能である。
【００１９】次に、本発明のチップ抵抗器の製造方法に
ついて、図３を参照しながら説明する。まず、（ａ）に
示すように、アルミナ等の絶縁性基板１１を準備する。
図示の例では１個のチップ領域を示すが、実際には多数
のチップ抵抗器を一括して製造する多数個取りの基板が
用いられる。
ついて、図３を参照しながら説明する。まず、（ａ）に
示すように、アルミナ等の絶縁性基板１１を準備する。
図示の例では１個のチップ領域を示すが、実際には多数
のチップ抵抗器を一括して製造する多数個取りの基板が
用いられる。
【００２０】次に、（ｂ）に示すように、絶縁性基板１
１の両端部に一対の凸状絶縁物層パターンをガラスペー
ストのスクリーン印刷にて形成し、焼成を行うことで、
厚さ２０−５０μｍ程度の凸状絶縁物層３１を形成す
る。この凸状絶縁物層３１は、１０００℃〜１３００℃
の高温で焼成して形成したガラス層であることが好まし
い。この凸状絶縁物層３１は、その上に形成される電極
１３，２３を嵩上げするという点で重要な役割を果たし
ている。
１の両端部に一対の凸状絶縁物層パターンをガラスペー
ストのスクリーン印刷にて形成し、焼成を行うことで、
厚さ２０−５０μｍ程度の凸状絶縁物層３１を形成す
る。この凸状絶縁物層３１は、１０００℃〜１３００℃
の高温で焼成して形成したガラス層であることが好まし
い。この凸状絶縁物層３１は、その上に形成される電極
１３，２３を嵩上げするという点で重要な役割を果たし
ている。
【００２１】次に、（ｃ）に示すように、凸状絶縁物層
３１上に電極１３を形成する。この電極１３はＡｇ又は
Ａｇ−Ｐｄペーストパターンをスクリーン印刷により形
成し、例えば８５０℃程度の温度で焼成することで形成
する。この電極１３は一対の凸状絶縁物層間に形成され
た凹部に回り込ませる様に形成する。裏面電極１９も同
様にＡｇ又はＡｇ−Ｐｄペーストパターンをスクリーン
印刷により配置し、焼成することで形成する。表面側の
電極１３と裏面側の電極１９とは、どちらを先に形成し
てもよい。
３１上に電極１３を形成する。この電極１３はＡｇ又は
Ａｇ−Ｐｄペーストパターンをスクリーン印刷により形
成し、例えば８５０℃程度の温度で焼成することで形成
する。この電極１３は一対の凸状絶縁物層間に形成され
た凹部に回り込ませる様に形成する。裏面電極１９も同
様にＡｇ又はＡｇ−Ｐｄペーストパターンをスクリーン
印刷により配置し、焼成することで形成する。表面側の
電極１３と裏面側の電極１９とは、どちらを先に形成し
てもよい。
【００２２】次に、（ｄ）に示すように、電極１３，１
３間に抵抗体１５を抵抗体ペーストのスクリーン印刷お
よび焼成にて形成する。抵抗体としては酸化ルテニウム
等を用いることが好ましく、例えば８５０℃程度の温度
で焼成する。抵抗体１５は一対の凸状絶縁物層３１，３
１間の凹部に形成し、その端部で電極１３，１３と接続
する。抵抗体１５には必要に応じてレーザートミリング
を行い、抵抗値を調整する。
３間に抵抗体１５を抵抗体ペーストのスクリーン印刷お
よび焼成にて形成する。抵抗体としては酸化ルテニウム
等を用いることが好ましく、例えば８５０℃程度の温度
で焼成する。抵抗体１５は一対の凸状絶縁物層３１，３
１間の凹部に形成し、その端部で電極１３，１３と接続
する。抵抗体１５には必要に応じてレーザートミリング
を行い、抵抗値を調整する。
【００２３】次に、（ｅ）に示すように、スクリーン印
刷にて抵抗体パターン１５上へ第１保護層パターンを形
成して焼成する。第１保護層１７ａはガラス絶縁層であ
り、６００℃程度の温度で焼成することが好ましい。次
に、スクリーン印刷にてガラス絶縁層１７ａ上へ樹脂ペ
ーストの第２保護層パターンを形成して加温硬化し、第
２保護層１７ｂを形成する。第２保護層１７ｂはエポキ
シ系樹脂であり、２００℃程度の温度で加温硬化するこ
とが好ましい。第１保護層１７ａおよび第２保護層１７
ｂは一対の凸状絶縁物層３１，３１間に形成された凹部
に配置する。
刷にて抵抗体パターン１５上へ第１保護層パターンを形
成して焼成する。第１保護層１７ａはガラス絶縁層であ
り、６００℃程度の温度で焼成することが好ましい。次
に、スクリーン印刷にてガラス絶縁層１７ａ上へ樹脂ペ
ーストの第２保護層パターンを形成して加温硬化し、第
２保護層１７ｂを形成する。第２保護層１７ｂはエポキ
シ系樹脂であり、２００℃程度の温度で加温硬化するこ
とが好ましい。第１保護層１７ａおよび第２保護層１７
ｂは一対の凸状絶縁物層３１，３１間に形成された凹部
に配置する。
【００２４】以上の処理は多数個取りの基板の一括処理
であるが、次に短冊状に分割する加工を行う。加工はダ
イシング、またはブレークのどちらでも良い。多数個取
り基板を短冊状に分割後に、図３（ｆ）に示すように、
露出した基板側端面に端面電極２１，２１を形成する。
端面電極２１，２１は例えばスパッタリングにより被着
したＮｉ・Ｃｒの薄膜層であったり、銀（Ａｇ）もしく
は銀・パラジウム（Ａｇ−Ｐｄ）などの塗布であっても
よい。そして、チップ単体に分割する加工を行う。加工
はダイシング、ブレークどちらでも良い。次に、（ｇ）
に示すように、電解メッキを行い、電極１３，１９，２
１上にめっき電極２３，２３を形成する。電極くわれ防
止およびはんだ付けの信頼性向上のために、電解めっき
によってＮｉめっき層２３ａとＳｎ−Ｐｂめっき層（Ｓ
ｎめっき層でもよい）２３ｂとからなるめっき電極２３
を形成している。
であるが、次に短冊状に分割する加工を行う。加工はダ
イシング、またはブレークのどちらでも良い。多数個取
り基板を短冊状に分割後に、図３（ｆ）に示すように、
露出した基板側端面に端面電極２１，２１を形成する。
端面電極２１，２１は例えばスパッタリングにより被着
したＮｉ・Ｃｒの薄膜層であったり、銀（Ａｇ）もしく
は銀・パラジウム（Ａｇ−Ｐｄ）などの塗布であっても
よい。そして、チップ単体に分割する加工を行う。加工
はダイシング、ブレークどちらでも良い。次に、（ｇ）
に示すように、電解メッキを行い、電極１３，１９，２
１上にめっき電極２３，２３を形成する。電極くわれ防
止およびはんだ付けの信頼性向上のために、電解めっき
によってＮｉめっき層２３ａとＳｎ−Ｐｂめっき層（Ｓ
ｎめっき層でもよい）２３ｂとからなるめっき電極２３
を形成している。
【００２５】上述した製造工程によれば、絶縁性基板１
１の両端部の電極２３の表面が凸状絶縁物層３１により
嵩上げされ、中央の保護膜１７の表面部分に実装時の回
路基板面に対して隙間（スタンドオフ）が生じる。係る
チップ抵抗器の製造方法によれば、凸状絶縁物層３１の
工程を付加する以外は通常のチップ抵抗器の製造方法を
そのまま採用することができる。従って、製造コストの
上昇を抑制しつつ、実装面の表裏の選択性のないバルク
実装に対応したチップ抵抗器を製造できる。
１の両端部の電極２３の表面が凸状絶縁物層３１により
嵩上げされ、中央の保護膜１７の表面部分に実装時の回
路基板面に対して隙間（スタンドオフ）が生じる。係る
チップ抵抗器の製造方法によれば、凸状絶縁物層３１の
工程を付加する以外は通常のチップ抵抗器の製造方法を
そのまま採用することができる。従って、製造コストの
上昇を抑制しつつ、実装面の表裏の選択性のないバルク
実装に対応したチップ抵抗器を製造できる。
【００２６】なお、上記実施形態においては、絶縁性基
板の表面および裏面に電極を設け、チップ抵抗器が表向
きにも裏向きにも実装可能な例について説明したが、基
板表面のみに電極を設け、裏向きにのみ実装するいわゆ
るフィレットレス実装にも適用が可能である。
板の表面および裏面に電極を設け、チップ抵抗器が表向
きにも裏向きにも実装可能な例について説明したが、基
板表面のみに電極を設け、裏向きにのみ実装するいわゆ
るフィレットレス実装にも適用が可能である。
【００２７】これまで本発明の一実施形態について説明
したが、本発明は上述の実施形態に限定されず、その技
術的思想の範囲内において種々異なる形態にて実施され
てよいことは言うまでもない。
したが、本発明は上述の実施形態に限定されず、その技
術的思想の範囲内において種々異なる形態にて実施され
てよいことは言うまでもない。
【００２８】
【発明の効果】上述したように、本発明によれば、チッ
プ抵抗器の保護膜の表面よりも嵩上げされた電極が形成
されていることにより、チップ抵抗器が裏向きに実装さ
れた場合でも確実に回路基板への面実装が可能となる。
これにより、実装面の表裏の選択性のないバルク実装に
好適なチップ抵抗器を提供することができる。
プ抵抗器の保護膜の表面よりも嵩上げされた電極が形成
されていることにより、チップ抵抗器が裏向きに実装さ
れた場合でも確実に回路基板への面実装が可能となる。
これにより、実装面の表裏の選択性のないバルク実装に
好適なチップ抵抗器を提供することができる。
【図１】本発明の実施形態におけるチップ抵抗器の全体
構成を示す断面図である。
構成を示す断面図である。
【図２】上記チップ抵抗器の実装状態を示す図であり、
（ａ）はチップ抵抗器の保護膜側が上側に向いて実装さ
れ、（ｂ）は保護膜側が回路基板に向いて（裏向き）に
実装された状態をそれぞれ示している。
（ａ）はチップ抵抗器の保護膜側が上側に向いて実装さ
れ、（ｂ）は保護膜側が回路基板に向いて（裏向き）に
実装された状態をそれぞれ示している。
【図３】上記チップ抵抗器の製造工程を示す図である。
【図４】従来のチップ抵抗器について、（ａ）は全体構
成を示す断面図であり、（ｂ）は保護膜側が表面側に向
いて実装され、（ｃ）は保護膜側が回路基板に向いて裏
向きに実装され、（ｄ）はいわゆるチップ立ちを起こし
た状態をそれぞれ示した図である。
成を示す断面図であり、（ｂ）は保護膜側が表面側に向
いて実装され、（ｃ）は保護膜側が回路基板に向いて裏
向きに実装され、（ｄ）はいわゆるチップ立ちを起こし
た状態をそれぞれ示した図である。
１１ 絶縁性基板 １３，１９，２１ 電極 １５ 抵抗体 １７ａ，１７ｂ，１７ 保護膜 ２３ａ，２３ｂ，２３ めっき電極 ３１ 凸状絶縁物層（ガラス層）
Claims (4)
- 【請求項１】 絶縁性基板の表面両端部に配置された一
対の凸状絶縁物層と、該凸状絶縁物層上に配置された一
対の電極と、該電極に接続されて前記一対の凸状絶縁物
層間に配置された抵抗体と、該抵抗体を被覆する前記一
対の凸状絶縁物層間に配置された保護膜と、少なくとも
前記一対の電極上に配置されためっき電極とを備え、該
めっき電極の表面の高さが前記保護膜の表面の高さより
も高いことを特徴とするチップ抵抗器。 - 【請求項２】 前記絶縁性基板の裏面には裏面電極が配
置され、側端面には端面電極が配置され、これらの電極
上にめっき電極が配置されていることを特徴とする請求
項１記載のチップ抵抗器。 - 【請求項３】 前記凸状絶縁物層は、高温で焼成された
ガラス層であることを特徴とする請求項１記載のチップ
抵抗器。 - 【請求項４】 絶縁性基板の表面に一対の凸状絶縁物層
を形成し、該凸状絶縁物層上に電極を配置し、該凸状絶
縁物層間の凹部に抵抗体を前記電極と接続して配置し、
前記抵抗体を被覆する保護膜を前記凸状絶縁物層間の凹
部に形成し、めっきによりめっき電極を前記電極上に形
成し、該めっき電極の表面高さが前記保護膜の表面高さ
よりも高くなるように形成することを特徴とするチップ
抵抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111413A JP4754710B2 (ja) | 2001-04-10 | 2001-04-10 | チップ抵抗器およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111413A JP4754710B2 (ja) | 2001-04-10 | 2001-04-10 | チップ抵抗器およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002313602A true JP2002313602A (ja) | 2002-10-25 |
| JP4754710B2 JP4754710B2 (ja) | 2011-08-24 |
Family
ID=18963021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001111413A Expired - Fee Related JP4754710B2 (ja) | 2001-04-10 | 2001-04-10 | チップ抵抗器およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4754710B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017017117A (ja) * | 2015-06-30 | 2017-01-19 | 國立成功大學Ｎａｔｉｏｎａｌ Ｃｈｅｎｇ Ｋｕｎｇ Ｕｎｉｖｅｒｓｉｔｙ | 車用硫化防止チップ抵抗器の製造方法 |
| US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
| US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188204A (ja) * | 1998-12-21 | 2000-07-04 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
| JP2002299102A (ja) * | 2001-03-29 | 2002-10-11 | Koa Corp | チップ抵抗器 |
-
2001
- 2001-04-10 JP JP2001111413A patent/JP4754710B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188204A (ja) * | 1998-12-21 | 2000-07-04 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
| JP2002299102A (ja) * | 2001-03-29 | 2002-10-11 | Koa Corp | チップ抵抗器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017017117A (ja) * | 2015-06-30 | 2017-01-19 | 國立成功大學Ｎａｔｉｏｎａｌ Ｃｈｅｎｇ Ｋｕｎｇ Ｕｎｉｖｅｒｓｉｔｙ | 車用硫化防止チップ抵抗器の製造方法 |
| US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
| US10418157B2 (en) | 2015-10-30 | 2019-09-17 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
| US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4754710B2 (ja) | 2011-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2007034759A1 (ja) | チップ抵抗器 | |
| JP4754710B2 (ja) | チップ抵抗器およびその製造方法 | |
| JP2003249401A (ja) | チップ抵抗器 | |
| JP2002299102A (ja) | チップ抵抗器 | |
| JP4707890B2 (ja) | チップ抵抗器およびその製造方法 | |
| JP3129170B2 (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP2003068505A (ja) | チップ抵抗器およびその製造方法 | |
| JP3953325B2 (ja) | チップ抵抗器およびその製造方法 | |
| JP4707895B2 (ja) | チップ抵抗器 | |
| JP2002343601A (ja) | チップ抵抗器およびその製造方法 | |
| JP2003282303A (ja) | チップ抵抗器 | |
| JP2000269010A (ja) | チップ抵抗器の製造方法及びチップ抵抗器 | |
| JP2003037001A (ja) | チップ抵抗器およびその製造方法 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP2002305126A (ja) | チップ抵抗器 | |
| JPH0969406A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP3772270B2 (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
| JPH0831603A (ja) | 角形薄膜チップ抵抗器およびその製造方法 | |
| JP3116579B2 (ja) | 角形チップ抵抗器およびその製造方法 | |
| JP2004023006A (ja) | チップ抵抗器 | |
| JPH05211267A (ja) | パッケージ及び半導体パッケージ装置のためのランドパターン | |
| JP2000030903A (ja) | チップ型部品 | |
| JP2000124002A (ja) | チップ型部品 | |
| JPH05234702A (ja) | 角形チップ抵抗器およびその製造方法およびそのテーピング部品連 | |
| JPH0677001A (ja) | チップ状電子部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110526 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4754710 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |